JP4016753B2 - 情報処理装置の時刻同期化装置 - Google Patents
情報処理装置の時刻同期化装置 Download PDFInfo
- Publication number
- JP4016753B2 JP4016753B2 JP2002214815A JP2002214815A JP4016753B2 JP 4016753 B2 JP4016753 B2 JP 4016753B2 JP 2002214815 A JP2002214815 A JP 2002214815A JP 2002214815 A JP2002214815 A JP 2002214815A JP 4016753 B2 JP4016753 B2 JP 4016753B2
- Authority
- JP
- Japan
- Prior art keywords
- time
- circuit
- information processing
- information
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は情報処理装置の時刻同期化装置に関し、特に計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置に関する。
【0002】
【従来の技術】
従来の情報処理装置の時刻同期化装置の一例が、特開昭62−187280号公報に開示されている。
【0003】
図5を参照すると、この時刻同期化装置110は、外部時計120,情報処理装置130a,および情報処理装置130bに接続され、発振器111と、分周回路112と、クロックパルス送出回路113と、計時回路114と、時刻情報送出回路115と、時刻修正回路116とから構成されている。
【0004】
このような従来の時刻同期化装置110の動作について説明する。
【0005】
発振器111は、高精度のクロックパルスを生成する。
【0006】
分周回路112は、発振器111により生成されたクロックパルスを分周する。
【0007】
外部時計120は、正確な時刻情報(以下、外部時刻という)を生成し、時刻修正回路116に渡す。
【0008】
計時回路114は、分周回路112により分周されたクロックパルスに基づいて時刻情報(以下、実時刻という)を生成する。
【0009】
時刻修正回路116は、計時回路114により生成された実時刻と外部時計120から取得した外部時刻とを比較して、実時刻を外部時刻に同期化させるために分周回路112にクロックパルスの分周率,分周タイミング等の修正を指示する。
【0010】
クロックパルス送出回路113は、分周回路112により分周されたクロックパルスを情報処理装置130aおよび情報処理装置130bに送出する。
【0011】
時刻情報送出回路115は、計時回路114から取得した実時刻を情報処理装置130aおよび情報処理装置130bに送出する。
【0012】
情報処理装置130aおよび情報処理装置130bでは、計時回路131aおよび計時回路131bが、クロックパルス送出回路113から受け取ったクロックパルスに一致するように、計時回路114から受け取った実時刻に同期化される。
【0013】
【発明が解決しようとする課題】
しかしながら、従来の時刻同期化装置110には、次のような課題がある。
【0014】
第1の課題は、時刻同期化装置110に接続される複数の情報処理装置130aおよび情報処理装置130bが必ず同じ時刻に同期化されてしまうということである。その理由は、計時回路114により生成された実時刻がそのまま情報処理装置130aおよび情報処理装置130bに送出されていたからである。このため、閏年,閏秒,2000年1月1日などの特定の時刻における情報処理装置130aおよび情報処理装置130bの動作の評価を行う時には、必ず評価専用の時刻同期化装置を別途準備しなければならなかった。
【0015】
本発明の目的は、1台の時刻同期化装置に接続した情報処理装置毎に異なる時刻情報で同期化できるようにした情報処理装置の時刻同期化装置を提供することにある。
【0016】
【課題を解決するための手段】
本発明の情報処理装置の時刻同期化装置は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置において、情報処理装置毎に実時刻との時刻差分を記憶する時刻差分記憶回路と、実時刻を生成する計時回路と、前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する時刻情報送出回路とを有することを特徴とする。
【0017】
また、本発明の情報処理装置の時刻同期化装置は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置において、情報処理装置毎に実時刻との時刻差分を記憶する時刻差分記憶回路と、実時刻を生成する計時回路と、前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する時刻情報送出回路と、クロックパルスを生成する発振器と、前記発振器により生成されたクロックパルスを分周する分周回路と、前記分周回路により分周されたクロックパルスを情報処理装置毎に送出するクロックパルス送出回路とを有することを特徴とする。
【0018】
さらに、本発明の情報処理装置の時刻同期化装置は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置において、クロックパルスを生成する発振器と、前記発振器により生成されたクロックパルスを分周する分周回路と、外部時計から取得した外部時刻に同期化させるために前記分周回路に指示を行う時刻修正回路と、前記分周回路により分周されたクロックパルスを情報処理装置毎に送出するクロックパルス送出回路と、前記分周回路により分周されたクロックパルスに基づいて実時刻を生成する計時回路と、情報処理装置毎の時刻差分を保持する時刻差分記憶回路と、前記時刻差分記憶回路に保持されている情報処理装置毎の時刻差分を変更する時刻差分変更回路と、前記計時回路により生成された実時刻を取得し前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報に変換する時刻情報変換回路と、前記時刻情報変換回路により変換された情報処理装置毎の時刻情報を送出する時刻情報送出回路とを有することを特徴とする。
【0019】
さらにまた、本発明の情報処理装置の時刻同期化装置は、前記時刻差分記憶回路に、情報処理装置グループ単位に時刻差分を設定できることを特徴とする。
【0020】
一方、本発明の情報処理装置の時刻同期化方法は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化方法において、実時刻に情報処理装置毎の時刻差分を加味した情報処理装置毎の時刻情報を渡すことにより、情報処理装置毎に異なる時刻情報で同期化することを特徴とする。
【0021】
また、本発明の情報処理装置の時刻同期化方法は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化方法において、情報処理装置毎の時刻差分を設定する工程と、実時刻に情報処理装置毎の時刻差分を加味した情報処理装置毎の時刻情報を渡すことにより、情報処理装置毎に異なる時刻情報で同期化する工程とを含むことを特徴とする。
【0022】
さらに、本発明の情報処理装置の時刻同期化方法は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化方法において、情報処理装置グループ毎の時刻差分を設定する工程と、実時刻に情報処理装置グループ毎の時刻差分を加味した情報処理装置グループ毎の時刻情報を渡すことにより、情報処理装置グループ毎に異なる時刻情報で同期化する工程とを含むことを特徴とする。
【0023】
本発明は、計時回路を内蔵する複数の情報処理装置の時刻を同期化する時刻同期化装置において、任意の時刻差分だけ実時刻からずらした情報処理装置毎の時刻情報を渡すことにより、1台の時刻同期化装置に接続した情報処理装置毎に異なる時刻情報で同期化することを特徴としている。
【0024】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照して詳細に説明する。
【0025】
[第1の実施の形態]
図1を参照すると、本発明の第1の実施の形態に係る時刻同期化装置10は、外部時計20と、計時回路31aを内蔵する情報処理装置30aと、計時回路31bを内蔵する情報処理装置30bとに接続されている。
【0026】
時刻同期化装置10は、発振器11と、分周回路12と、クロックパルス送出回路13と、計時回路14と、時刻情報送出回路15と、時刻修正回路16と、時刻情報変換回路17と、時刻差分記憶回路18と、時刻差分変更回路19とから構成されている。
【0027】
図2を参照すると、時刻差分記憶回路18には、情報処理装置30a,30bに対応して時刻差分0,Bが記憶されている。時刻差分0は、実時刻に時刻差分0を加えた時刻情報を情報処理装置30aに渡すことを意味し、時刻差分Bは、実時刻に時刻差分Bを加えた時刻情報を情報処理装置30bに渡すことを意味している。時刻差分記憶回路18の内容は、時刻差分変更回路19により自由に変更が可能である。
【0028】
次に、このように構成された第1の実施の形態に係る情報処理装置の時刻同期化装置10の動作について説明する。
【0029】
発振器11は、高精度のクロックパルスを生成する。
【0030】
分周回路12は、発振器11により生成されたクロックパルスを分周する。
【0031】
計時回路14は、分周回路12により分周されたクロックパルスに基づいて時刻情報(以下、実時刻という)を生成する。
【0032】
外部時計20は、正確な時刻情報(以下、外部時刻という)を生成し、時刻修正回路16に渡す。
【0033】
時刻修正回路16は、計時回路14により生成された実時刻と外部時計20からの外部時刻とを比較して、外部時計20から取得した外部時刻に計時回路14の実時刻を同期化させるために分周回路12にクロックパルスの分周率,分周タイミング等の修正を指示する。
【0034】
クロックパルス送出回路13は、分周回路12により分周されたクロックパルスを情報処理装置30aおよび情報処理装置30bに送出する。
【0035】
時刻差分記憶回路18は、時刻同期化装置10に接続されている情報処理装置30a,30b毎の時刻差分を保持している。
【0036】
時刻差分変更回路19は、時刻差分記憶回路18に保持されている情報処理装置30a,30b毎の時刻差分を変更する機能を有する。
【0037】
時刻情報変換回路17は、計時回路14により生成された実時刻を取得し、時刻差分記憶回路18から取得した情報処理装置30a,30b毎の時刻差分を加算して情報処理装置30a,30b毎の時刻情報に変換し、時刻情報送出回路15に渡す。
【0038】
時刻情報送出回路15は、時刻情報変換回路17から取得した情報処理装置30a,30b毎に異なる時刻情報を、対応する情報処理装置30aおよび情報処理装置30bに送出する。
【0039】
情報処理装置30aおよび情報処理装置30bでは、計時回路31aおよび計時回路31bが、クロックパルス送出回路13から受け取った時刻の変化状況を表すクロックパルスに一致するように、時刻情報送出回路15から受け取った情報処理装置30a,30b毎の時刻情報に個別に同期化される。
【0040】
いま、時刻差分記憶回路18に、図2に示すように、情報処理装置30aに渡す時刻情報の時刻差分が0、情報処理装置30bに渡す時刻情報の時刻差分がBに設定されているものとする。また、計時回路14で生成される実時刻がAであるものとする。
【0041】
時刻情報変換回路17は、計時回路14により生成された実時刻Aを、時刻差分記憶回路18に保持された情報処理装置30a,30b毎の時刻差分0,Bを加えた時刻情報A,A+Bに変換し、時刻情報送出回路15に渡す。
【0042】
時刻情報送出回路15は、時刻情報Aを情報処理装置30aに送出し、時刻情報A+Bを情報処理装置30bに送出する。
【0043】
情報処理装置30aでは、計時回路31aが、クロックパルス送出回路13から受け取った時刻の変化状況を表すクロックパルスに一致するように、時刻情報送出回路15から受け取った時刻情報Aで時刻Aに同期化される。また、情報処理装置30bでは、計時回路31bが、クロックパルス送出回路13から受け取ったクロックパルスに一致するように、時刻情報送出回路15から受け取った時刻情報A+Bで時刻A+Bに同期化される。
【0044】
第1の実施の形態では、時刻情報変換回路17により接続されている情報処理装置30a,30b毎に実時刻に異なる時刻差分を加えて時刻情報を渡すので、1台の時刻同期化装置10に接続した複数の情報処理装置30aの計時回路31aおよび情報処理装置30bの計時回路31bを異なる時刻で同期化することができる。すなわち、情報処理装置30aおよび情報処理装置30bを異なる時刻で動作させることができる。
【0045】
[第2の実施の形態]
図3を参照すると、本発明の第2の実施の形態に係る時刻同期化装置10’は、外部時計20と、計時回路31aを内蔵する情報処理装置30a,計時回路31bを内蔵する情報処理装置30b,計時回路31cを内蔵する情報処理装置30c,および計時回路31dを内蔵する情報処理装置30dとに接続されている。
【0046】
時刻同期化装置10’は、発振器11と、分周回路12と、クロックパルス送出回路13と、計時回路14と、時刻情報送出回路15と、時刻修正回路16と、時刻情報変換回路17と、時刻差分記憶回路18’と、時刻差分変更回路19とから構成されている。
【0047】
図4を参照すると、時刻差分記憶回路18’には、情報処理装置グループ30a,30bに対応して時刻差分0が、情報処理装置グループ30c,30dに対応して時刻差分Bが記憶されている。時刻差分0は、実時刻に時刻差分0を加えた時刻情報を情報処理装置グループ30a,30bに渡すことを意味し、時刻差分Bは、実時刻に時刻差分Bを加えた時刻情報を情報処理装置グループ30c,30dに渡すことを意味している。時刻差分記憶回路18の内容は、時刻差分変更回路19により自由に変更が可能である。
【0048】
次に、このように構成された第2の実施の形態に係る情報処理装置の時刻同期化装置10’の動作について説明する。
【0049】
発振器11は、高精度のクロックパルスを生成する。
【0050】
分周回路12は、発振器11により生成されたクロックパルスを分周する。
【0051】
計時回路14は、分周回路12により分周されたクロックパルスに基づいて時刻情報(以下、実時刻という)を生成する。
【0052】
外部時計20は、正確な時刻情報(以下、外部時刻という)を生成し、時刻修正回路16に渡す。
【0053】
時刻修正回路16は、計時回路14により生成された実時刻と外部時計20からの外部時刻とを比較して、外部時計20から取得した外部時刻に計時回路14の実時刻を同期化させるために分周回路12にクロックパルスの分周率,分周タイミング等の修正を指示する。
【0054】
クロックパルス送出回路13は、分周回路12により分周されたクロックパルスを情報処理装置30a〜30dに送出する。
【0055】
時刻差分記憶回路18’は、時刻同期化装置10’に接続されている情報処理装置グループ毎の時刻差分を保持している。
【0056】
時刻差分変更回路19は、時刻差分記憶回路18’に保持されている情報処理装置グループ毎の時刻差分を情報処理装置グループ単位に変更する機能を有する。
【0057】
時刻情報変換回路17は、計時回路14により生成された実時刻を取得し、時刻差分記憶回路18’から取得した情報処理装置グループ毎の時刻差分を加算して情報処理装置30a〜30d毎の時刻情報に変換し、時刻情報送出回路15に渡す。
【0058】
時刻情報送出回路15は、時刻情報変換回路17から取得した情報処理装置30a〜30d毎に異なる時刻情報を、対応する情報処理装置30a〜30dに送出する。
【0059】
情報処理装置30a〜30dでは、計時回路31a〜31dが、クロックパルス送出回路13から受け取った時刻の変化状況を表すクロックパルスに一致するように、時刻情報送出回路15から受け取った情報処理装置グループ毎の時刻情報に個別に同期化される。
【0060】
いま、時刻差分記憶回路18に、図4に示すように、情報処理装置グループ30a,30bに渡す時刻情報の時刻差分が0、情報処理装置グループ30c,30dに渡す時刻情報の時刻差分がBに設定されているものとする。また、計時回路14で生成される実時刻がAであるものとする。
【0061】
時刻情報変換回路17は、計時回路14により生成された実時刻Aを、時刻差分記憶回路18に保持された情報処理装置グループ毎の時刻差分0,Bを加えた時刻情報A,A+Bに変換し、時刻情報送出回路15に渡す。
【0062】
時刻情報送出回路15は、時刻情報Aを情報処理装置グループ30a,30bに送出し、時刻情報A+Bを情報処理装置30c,30dに送出する。
【0063】
情報処理装置30a,30bでは、計時回路31a,31bが、クロックパルス送出回路13から受け取った時刻の変化状況を表すクロックパルスに一致するように、時刻情報送出回路15から受け取った時刻情報Aで時刻Aに同期化される。また、情報処理装置30c,30dでは、計時回路31c,31dが、クロックパルス送出回路13から受け取ったクロックパルスに一致するように、時刻情報送出回路15から受け取った時刻情報A+Bで時刻A+Bに同期化される。
【0064】
第2の実施の形態では、時刻情報変換回路17により情報処理装置グループ毎に実時刻に異なる時刻差分を加えて時刻情報を渡すので、1台の時刻同期化装置10に接続した複数の情報処理装置グループ30a,30bの計時回路31a,31bおよび情報処理装置グループ30c,30dの計時回路31c,31dを異なる時刻で同期化することができる。すなわち、情報処理装置グループ30a,30bおよび情報処理装置グループ30c,30dを異なる時刻で動作させることができる。
【0065】
【発明の効果】
第1の効果は、1台の時刻同期化装置で複数の情報処理装置をそれぞれ異なる時刻に同期化できることである。その理由は、時刻差分記憶回路に情報処理装置毎の時刻差分を保持し、時刻情報変換回路により実時刻に情報処理装置毎の時刻差分を加味した情報処理装置毎の時刻情報を情報処理装置毎に渡すことができるからである。
【図面の簡単な説明】
【図1】本発明の第1の実施の形態に係る情報処理装置の時刻同期化装置の構成を示すブロック図である。
【図2】図1中の時刻差分記憶回路に保持された情報処理装置毎の時刻差分を例示する図である。
【図3】本発明の第2の実施の形態に係る情報処理装置の時刻同期化装置の構成を示すブロック図である。
【図4】図3中の時刻差分記憶回路に保持された情報処理装置毎の時刻差分を例示する図である。
【図5】従来の時刻同期化装置の一例を示すブロック図である。
【符号の説明】
10,10’ 時刻同期化装置
11 発振器
12 分周回路
13 クロックパルス送出回路
14 計時回路
15 時刻情報送出回路
16 時刻修正回路
17 時刻情報変換回路
18,18’ 時刻差分記憶回路
19 時刻差分変更回路
20 外部時計
30a〜30d 情報処理装置
31a〜31d 計時回路
Claims (6)
- 計時回路を内蔵する複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置において、
情報処理装置のグループ単位に実時刻との時刻差分を記憶する時刻差分記憶回路と、
実時刻を生成する計時回路と、
前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する時刻情報送出回路と
を有することを特徴とする情報処理装置の時刻同期化装置。 - 計時回路を内蔵する複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置において、
情報処理装置のグループ単位に実時刻との時刻差分を記憶する時刻差分記憶回路と、
実時刻を生成する計時回路と、
前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する時刻情報送出回路と、
クロックパルスを生成する発振器と、
前記発振器により生成されたクロックパルスを分周する分周回路と、
前記分周回路により分周されたクロックパルスを情報処理装置毎に送出するクロックパルス送出回路と
を有することを特徴とする情報処理装置の時刻同期化装置。 - 計時回路を内蔵する複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置において、
クロックパルスを生成する発振器と、
前記発振器により生成されたクロックパルスを分周する分周回路と、
外部時計から取得した外部時刻に同期化させるために前記分周回路に指示を行う時刻修正回路と、
前記分周回路により分周されたクロックパルスを情報処理装置毎に送出するクロックパルス送出回路と、
前記分周回路により分周されたクロックパルスに基づいて実時刻を生成する計時回路と、
情報処理装置のグループ単位の時刻差分を保持する時刻差分記憶回路と、
前記時刻差分記憶回路に保持されている情報処理装置毎の時刻差分を変更する時刻差分変更回路と、
前記計時回路により生成された実時刻を取得し前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報に変換する時刻情報変換回路と、
前記時刻情報変換回路により変換された情報処理装置毎の時刻情報を送出する時刻情報送出回路と
を有することを特徴とする情報処理装置の時刻同期化装置。 - 時刻差分記憶回路、計時回路、および、時刻情報送出回路を備え、複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置における時刻同期化方法であって、
前記時刻差分記憶回路が、情報処理装置のグループ単位に実時刻との時刻差分を記憶する手順と、
前記計時回路が、実時刻を生成する手順と、
時刻情報送出回路が、前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する手順と、
を含むことを特徴とする時刻同期化方法。 - 時刻差分記憶回路、計時回路、時刻情報送出回路、発振器、分周回路、および、クロックパルス送出回路を備え、複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置における時刻同期化方法であって、
前記時刻差分記憶回路が、情報処理装置のグループ単位に実時刻との時刻差分を記憶する手順と、
前記計時回路が、実時刻を生成する手順と、
前記時刻情報送出回路が、前記計時回路により生成された実時刻に前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報を送出する手順と、
前記発振器が、クロックパルスを生成する手順と、
分周回路が、前記発振器により生成されたクロックパルスを分周する手順と、
前記クロックパルス送出回路が、前記分周回路により分周されたクロックパルスを情報処理装置毎に送出する手順と、
を含むことを特徴とする時刻同期化方法。 - 時刻差分記憶回路、計時回路、時刻情報送出回路、発振器、分周回路、クロックパルス送出回路、時刻修正回路、時刻差分変更回路、および、時刻情報変換回路を備え、複数の情報処理装置と接続し、当該複数の情報処理装置の時刻を同期化する時刻同期化装置における時刻同期化方法であって、
前記発振器が、クロックパルスを生成する手順と、
前記分周回路が、前記発振器により生成されたクロックパルスを分周する手順と、
前記時刻修正回路が、外部時計から取得した外部時刻に同期化させるために前記分周回路に指示を行う手順と、
前記クロックパス送出回路が、前記分周回路により分周されたクロックパルスを情報処理装置毎に送出する手順と、
前記計時回路が、前記分周回路により分周されたクロックパルスに基づいて実時刻を生成する手順と、
前記時刻差分記憶回路が、情報処理装置のグループ単位の時刻差分を保持する手順と、
時刻差分変更回路が、前記時刻差分記憶回路に保持されている情報処理装置毎の時刻差分を変更する手順と、
前記時刻情報変換回路が、前記計時回路により生成された実時刻を取得し前記時刻差分記憶回路から取得した情報処理装置毎の時刻差分を加味して情報処理装置毎の時刻情報に変換する手順と、
前記時刻情報送出回路が、前記時刻情報変換回路により変換された情報処理装置毎の時刻情報を送出する手順と、
を含むことを特徴とする時刻同期化方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214815A JP4016753B2 (ja) | 2002-07-24 | 2002-07-24 | 情報処理装置の時刻同期化装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002214815A JP4016753B2 (ja) | 2002-07-24 | 2002-07-24 | 情報処理装置の時刻同期化装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004054815A JP2004054815A (ja) | 2004-02-19 |
JP4016753B2 true JP4016753B2 (ja) | 2007-12-05 |
Family
ID=31937011
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002214815A Expired - Fee Related JP4016753B2 (ja) | 2002-07-24 | 2002-07-24 | 情報処理装置の時刻同期化装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4016753B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102087365B (zh) * | 2009-12-04 | 2013-05-01 | 中国辐射防护研究院 | 门式辐射监测仪动态灵敏度校准检测设备及方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007099624A1 (ja) * | 2006-03-01 | 2007-09-07 | Fujitsu Limited | コンピュータシステムの時刻管理制御方法及びコンピュータシステム |
JP4162148B2 (ja) | 2006-04-12 | 2008-10-08 | 株式会社ソニー・コンピュータエンタテインメント | 情報処理装置 |
WO2012117526A1 (ja) * | 2011-03-01 | 2012-09-07 | 株式会社日立製作所 | 計算機、計算機時刻管理方法 |
JP5697154B2 (ja) * | 2011-08-15 | 2015-04-08 | 日本電気株式会社 | オシレータ劣化検出装置及びオシレータ劣化検出方法 |
-
2002
- 2002-07-24 JP JP2002214815A patent/JP4016753B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102087365B (zh) * | 2009-12-04 | 2013-05-01 | 中国辐射防护研究院 | 门式辐射监测仪动态灵敏度校准检测设备及方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2004054815A (ja) | 2004-02-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8576883B2 (en) | Measurement and adjustment of real-time values according to residence time in networking equipment without access to real time | |
JP5569299B2 (ja) | 通信システム及び通信インタフェース装置、並びに同期方法 | |
RU2660458C1 (ru) | Способ синхронизации тактовых генераторов сетевых устройств | |
AU2004302554B2 (en) | System for synchronous sampling and time-of-day clocking using an encoded time signal | |
CN102013970B (zh) | 时钟同步方法、装置及基站时钟设备 | |
US10019333B2 (en) | Methods, systems, and computer readable media for emulating network devices with different clocks | |
RO131471A2 (ro) | Metode, sisteme şi suport citibil pe calculator pentru testarea calităţii tactului recuperat | |
JP6799369B2 (ja) | 試験測定システム及び複数のオシロスコープを同期させる方法 | |
JP5783017B2 (ja) | 発振器の周波数誤差補正装置、周波数誤差補正方法、周波数誤差補正プログラム及び周波数誤差補正システム | |
CN102739386A (zh) | 大型网络上克服偏离累积实现精确时钟分配的系统和方法 | |
CN109217852A (zh) | 用于脉宽调制时钟信号的解调器 | |
TW201618465A (zh) | 分頻時鐘校準 | |
JP4016753B2 (ja) | 情報処理装置の時刻同期化装置 | |
US20090238166A1 (en) | Method for realtime digital processing of communications signals | |
CN113541838A (zh) | 确定时钟的方法和相关装置 | |
US9442511B2 (en) | Method and a device for maintaining a synchronized local timer using a periodic signal | |
US11552777B2 (en) | Time domains synchronization in a system on chip | |
JP2006292448A (ja) | 測定システム | |
US20070297546A1 (en) | Signal synchronization system | |
JP4230808B2 (ja) | 時刻同期方法および通信システム | |
CN115220334B (zh) | 一种高精度时延调整的秒脉冲输出装置 | |
US11856080B2 (en) | Time domains synchronization in a system on chip | |
JP7161505B2 (ja) | 情報通信システム及び情報通信装置 | |
JPH1098763A (ja) | パイロット信号の基地局間同期方法及び回路 | |
KR100323223B1 (ko) | 시간주파수공급장치의위상동기장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040427 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050124 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050307 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061016 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070119 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070410 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070427 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070601 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070910 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100928 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110928 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120928 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130928 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |