JP4015814B2 - 半導体電子機器システム - Google Patents
半導体電子機器システム Download PDFInfo
- Publication number
- JP4015814B2 JP4015814B2 JP2001072928A JP2001072928A JP4015814B2 JP 4015814 B2 JP4015814 B2 JP 4015814B2 JP 2001072928 A JP2001072928 A JP 2001072928A JP 2001072928 A JP2001072928 A JP 2001072928A JP 4015814 B2 JP4015814 B2 JP 4015814B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- mounting
- semiconductor integrated
- circuit device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、リペア及びリワークが可能な半導体電子機器システムに関する。
【０００２】
【従来の技術】
半導体集積回路装置の小型化、薄型化は急速に進展しており、そのパッケージも、現在、最も一般的なＴＳＯＰ（Thin Small Outline Package）から、その大きさをＩＣチップとほぼ同等まで縮小したＣＳＰ（Chip Scale Package）が開発されている。さらに近年、その厚さを紙のように薄くしたＰＴＰ（Paper Thin Package）まで開発されるようになってきた。
【０００３】
ＰＴＰは、１０μｍ〜５０μｍ程度の厚さを持つ絶縁ベース上に、１０μｍ〜１５０μｍ程度まで厚さを薄くしたＩＣチップを搭載したものであり、例えば特開２０００−２７７６８３号公報等に記載されている。
【０００４】
ＰＴＰの厚みは、例えば２０μｍ〜２００μｍ程度と極めて薄く、かつその絶縁ベースには、紙やポリエチレン・テレフタレート（ＰＥＴ）等、廉価な材料を用いることができるので、製造コストも非常に安い。このため、小型・軽量・低価格化が進む半導体電子機器に好適なＩＣパッケージとして、注目されている。
【０００５】
【発明が解決しようとする課題】
ＰＴＰを実装基板に実装する場合にはハンダが用いられる。このため、ＰＴＰを一旦実装基板に実装すると、これを取り外すためにはハンダリムーバ等を用いる必要があり、ユーザでは取り外しが困難である。これでは、ユーザ側において、半導体電子機器のリペアやリワーク、さらにはＰＴＰのリユース等の要求があった場合、対応が困難である。
【０００６】
また、ＰＴＰの絶縁ベースには、紙やＰＥＴ等のように廉価ではあるが熱に弱い材料を用いる。このため、実装基板に実装する際には、その温度管理が非常に難しく、取り外し同様に取り付けもまた困難である。
【０００７】
この発明は、上記の事情に鑑み為されたもので、その目的は、半導体集積回路装置の組み合わせにより構築される半導体電子機器システムであって、そのリペア及びリワークに対応可能な半導体電子機器システムを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る半導体電子機器システムでは、半導体集積回路装置が実装される複数の実装部を有する実装基板を有し、この実装基板の実装部に実装された前記半導体集積回路装置の組み合わせにより任意の機能を達成する半導体電子機器システムであって、前記実装基板は、前記半導体集積回路装置に接続される接続端子が設けられ、前記半導体集積回路装置が着脱自在に実装される複数の実装部をマトリクス状に有し、前記マトリクス状に設けられた実装部の接続端子のそれぞれは、互いに隣接した実装部の接続端子に接続され、又は前記マトリクス状に設けられた実装部の接続端子の幾つかは、互いに隣接した実装部以外の実装部の接続端子に接続され、前記半導体集積回路装置は前記実装部の接続端子の位置と整合されるように設けられた外部端子を有し、この外部端子が前記実装部の接続端子に接続されて前記半導体集積回路装置が前記実装基板の実装部に着脱自在に実装され、前記着脱自在に実装された前記半導体集積回路装置を取り替えることで前記任意の機能をリペア及び前記任意の機能をリワークすることを特徴とする。
【００１２】
このような半導体電子機器システムによれば、半導体集積回路装置を実装基板の実装部に着脱自在に実装することで、半導体集積回路装置の取り付け／取り外しが容易化される。半導体集積回路装置の取り付け／取り外しが容易化されることで、そのリペア及びリワークに対応可能な半導体電子機器システムを得ることができる。
【００１３】
また、ＩＣソケットを使用しないので、低コストで実現可能である。
【００１４】
着脱自在な実装の好ましい例は、下記の通りである。
【００１５】
（１） 前記半導体集積回路装置の外部端子が配置されている面に粘着材を設け、この粘着材により、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１６】
（２） 前記実装基板の実装部の隅にスリットを設け、このスリットに前記半導体集積回路装置の隅を差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１７】
（３） 前記実装基板の実装面及びその裏面の両面から、少なくとも磁性体と磁化された磁性体とにより、前記実装基板及び前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１８】
（４） 前記実装基板は磁性体を有し、この磁性体を有した実装基板と磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１９】
（５） 前記実装基板は磁化された磁性体を有し、この磁化された磁性体を有した実装基板と磁性体又は磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２０】
（６） 前記半導体集積回路装置の外部端子が配置されている面に凸部を設け、前記実装基板の実装部に前記凸部が挿入される穴を設け、この穴に前記凸部を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２１】
（７） 前記実装基板の実装部に前記半導体集積回路装置が挿入される窪みを設け、この窪みに前記半導体集積回路装置を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２２】
（８） 前記実装基板の実装部にポストを設け、このポストを前記半導体集積回路装置の外部端子に差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２３】
上記（１）〜（８）のような実装によれば、そのいずれにおいても、半導体集積回路装置の取り付け／取り外しに、例えばハンダ付け装置やハンダ剥離装置等の専用の装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで簡単に取り付け／取り外しを行うことができる。
【００２４】
また、ハンダ等の溶融金属による実装ではないので、取り付け／取り外しを常温で行うことができ、例えば熱に弱いＰＴＰ等の実装にも好適である。
【００２５】
よって、従来に比べて、半導体集積回路装置の取り付け／取り外しを容易化できる。
【００３１】
また、前記半導体集積回路装置の表面に、回路記号が付されていることを特徴としている。
【００３２】
このような半導体集積回路装置であれば、その表面に、回路記号が付されているので、この回路記号を認識することで、取り付け前、または取り外し後の半導体集積回路装置が、どのような機能を有しているかを理解することができる。それゆえ、リワーク時の配置ミスを低減できる。
【００５２】
また、前記接続端子は盛り上がっていることを特徴としている。この盛り上がりは、ハンダメッキ等で作ることが可能である。
【００５３】
このような実装基板によれば、実装部の接続端子が盛り上がっているので、接続端子に、半導体集積回路装置をより確実に接触させることができる。
【００５６】
また、前記半導体集積回路装置は、前記実装基板の実装部間を接続する配線専用装置を含むことを特徴としている。
【００５７】
このような半導体集積回路装置によれば、実装基板の実装部間を接続する配線専用装置を含むので、実装基板の実装部に実装される半導体集積回路装置と組み合わせて用いることで、半導体電子機器システムの構築に際し、その自由度を増すことができる。
【００５８】
よって、上記半導体集積回路装置は、この発明に係る半導体電子機器システムに好適に使用することができる。
【００５９】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００６０】
（第１実施形態）
図１はこの発明の第１実施形態に係る半導体電子機器システムに用いられるベースボード（実装基板）の一例を示す平面図である。
【００６１】
まず、図１に示すように、ベースボード１は、複数の実装部２を有する。これら複数の実装部２は、例えば少なくともアレイ状に設けられ、本例では特に４行×５列のマトリクス状に設けられている。複数の実装部２のそれぞれには接続端子３が配置されている。本例の実装部２は、互いに隣接した実装部２に対して、接続端子３間を接続する配線４を介して電気的に接続されている。ベースボード１の周縁部には外部端子領域５が設けられており、ここにはベースボード１の外部端子（図示せず）が配置される。ベースボード１に配置された図示せぬ外部端子は、配線４を介して、例えば最も外側に配置された接続端子３に電気的に接続される。
【００６２】
上記複数の実装部２には半導体集積回路装置が着脱自在に実装され、実装された半導体集積回路装置は、各実装部２に設けられた接続端子３を介してベースボード１に電気的に接続される。
【００６３】
図２Ａは同半導体電子機器システムに用いられる半導体集積回路装置の一例を示す平面図、図２Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃは同半導体集積回路装置の裏面（外部端子面）側を示す平面図である。
【００６４】
図２Ａ〜図２Ｃに示すように、半導体集積回路装置６の一例はＰＴＰであり、その絶縁ベース７には紙やＰＥＴ等が用いられ、その厚みは、例えば２０μｍ〜２００μｍ程度と極めて薄い。以下、半導体集積回路装置６をＰＴＰ６と呼ぶ。ＰＴＰ６の絶縁ベース７上には、複数の配線８が形成され、これら配線８の一端はＩＣチップ９のパッドに金バンプ１０を介して電気的に接続される。ＩＣチップ９の周囲には、例えば樹脂からなる封止材１１が形成されており、配線８と金バンプ１０との接続部分を外界から封止するとともに、ＩＣチップ９を絶縁ベース７に固着している。また、配線８の他端は、絶縁ベース７に設けられたスルーホール１２を介して絶縁ベース７の裏面に導出され、裏面に設けられた外部端子１３に接続されている。本例の外部端子１３にはハンダバンプ１４が形成されている。ＰＴＰ６の外部端子１３は、図１に示したベースボード１の接続端子３の位置と整合されるように設けられている。これにより、ＰＴＰ６を、ベースボード１の実装部２に載せるだけで、その外部端子１３、特にハンダバンプ１４を、ベースボード１の接続端子３に簡単、かつ確実に接触させることができる。
【００６５】
図３は、ＰＴＰ実装後の平面図である。
【００６６】
図３に示すように、本発明に係る半導体電子機器システムは、ＰＴＰ６を実装部２に着脱自在に実装し、実装したＰＴＰ６の組み合わせにより、任意の機能を達成するものである。
【００６７】
なお、本明細書では、着脱自在な実装とは、半導体集積回路装置の取り付け／取り外しを、例えばハンダ付け装置やハンダ剥離装置等の専用の装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで行える実装のことで、かつＩＣソケットを使用しない方法、と定義する。
【００６８】
ＰＴＰ６には、例えば論理和ゲート、論理積ゲート、インバータ、及びフリップフロップ等の基本回路機能素子から、カウンタ、デコーダ、エンコーダ、メモリ、及びプロセッサ等の専用機能素子まで、あらゆる機能素子を含ませることができる。そして、これら機能素子を、任意に組み合わせることにより、任意な機能の半導体電子機器システムが構築される。
【００６９】
好ましいシステム例としては、小型・軽量・低価格化が進む、例えば携帯電話やカメラをはじめとするデジタル携帯機器の内部回路や、半導体記録媒体、例えばメモリカード、あるいはＩＣカード等を挙げることができる。
【００７０】
さらに、本発明では、ＰＴＰ６をベースボード１の実装部２に着脱自在に実装することで、その取り付け／取り外しを容易化し、半導体電子機器システムのリペア（修理）、及びリワーク（再構築）への容易な対応を可能としている。
【００７１】
図４Ａ、図４Ｂ、図５Ａ及び図５Ｂにリペアの一例を示す。
【００７２】
図４Ａに示すように、ベースボード１の実装部２に、４行×５列に実装されたＰＴＰ６のうち、２行４列の位置に実装されたＰＴＰ６-24に不具合が発生したとする。この場合、図４Ｂに示すように、ＰＴＰ６-24を取り外す。この後、図５Ａ及び図５Ｂに示すように、ＰＴＰ６-24と同じ機能を持つＰＴＰ6-24Sを用意し、これを２行４列の位置の実装部２-24に取り付ける。このようにして半導体電子機器システムはリペアされる。
【００７３】
このようなリペアの利点は、リペアコストの増大を、従来に比較し、抑制できることにある。なぜなら、従来、図４Ａと全く同じ機能を持つ半導体電子機器システムに不具合が発生すると、このシステム全体を交換する必要があるが、本発明では、システムの一部、即ち不具合が発生した部分のみを交換すれば良いからである。
【００７４】
また、このリペアには、ハンダ付け作業を伴わないので、特別な技能なしに、短時間に行える。
【００７５】
また、リワークについても、図４Ａ〜図５Ｂに示した手順と同様の手順にて行うことができる。
【００７６】
さらに、リワークにて取り外したＰＴＰ６については、もし、不具合がなければ、リユース（再使用）することができるし、リサイクル（再生）することも、もちろん可能である。
【００７７】
次に、着脱自在な実装に関する具体例を第２実施形態として説明する。
【００７８】
（第２実施形態）
本第２実施形態は、第１実施形態において説明した着脱自在な実装に関する具体例である。以下、着脱自在な実装に関する幾つかの具体例を説明する。
【００７９】
＜着脱自在な実装に関する第１具体例＞
図６Ａは第２実施形態の第１具体例に係る半導体集積回路装置を示す平面図、図６Ｂは図６Ａ中の６Ｂ−６Ｂ線に沿う断面図、図６Ｃは同半導体集積回路装置の裏面（接続端子面）側を示す平面図である。
【００８０】
図６Ａ〜及び図６Ｃに示すように、本具体例は、ＰＴＰ６の外部端子１３が配置されている面に粘着材、例えば粘着テープ１５を設けたものである。この粘着テープ１５により、ＰＴＰ６を、ベースボード１の実装部２に貼り付ける。これにより、例えばハンダ溶融/固化させるような実装からは得ることができない、着脱自在な実装を達成することができる。
【００８１】
＜着脱自在な実装に関する第２具体例＞
図７は第２実施形態の第２具体例に係るベースボードの平面図である。
【００８２】
図７に示すように、本具体例は、ベースボード１の実装部２の隅、好ましくはその四隅にそれぞれスリット１６を設けたものである。これらスリット１６には、ＰＴＰ６の隅が差し込まれる。これにより、着脱自在な実装を達成することができる。この実装方法では、ＰＴＰ６の基材の弾力性ゆえに、確実な端子の接触が得られる。
【００８３】
また、図７には、スリット１６に差し込まれたＰＴＰ６を１個示しておく。
【００８４】
なお、本具体例においては、半導体集積回路装置の隅を実装部２の隅に設けられたスリット１６に差し込むため、半導体集積回路装置自体が、例えばＰＴＰのようにフレキシブルであることが、より望ましい。
【００８５】
＜着脱自在な実装に関する第３具体例＞
図８Ａ及び図８Ｂは第２実施形態の第３具体例に係る半導体電子機器システムの断面図である。
【００８６】
図８Ａ及び図８Ｂに示すように、本具体例は、ベースボード１の実装部２が形成された面（実装面）及びその裏面の両面から、磁化された磁性体（磁石）１７、１８により、ベースボード１及びＰＴＰ６を挟んだものである。これにより、着脱自在な実装を達成することができる。
【００８７】
なお、本具体例においては、磁性体部材１７、１８の双方ともが磁石である必要はなく、少なくとも一方が磁石であれば良い。
【００８８】
＜着脱自在な実装に関する第４具体例＞
図９は第２実施形態の第４具体例に係る半導体電子機器システムの断面図である。
【００８９】
図９に示すように、本具体例は、ベースボード１が磁性体を有し、この磁性体を有したベースボード１と、磁化された磁性体（磁石）１７とにより、ＰＴＰ６を挟んだものである。この磁性体を有したベースボード１としては、例えば図９に示すように、ベースボード１の裏面に磁性体層１９を設ける、あるいはベースボード１の内部に磁性体層を設ける、あるいは配線４自体を磁性体により構成すればよい。このような具体例においても、着脱自在な実装を達成することができる。
【００９０】
なお、上記具体例とは反対にベースボード１が磁化された磁性体（磁石）を有し、この磁化された磁性体を有したベースボード１と、磁性体、又は磁化された磁性体１７とにより、ＰＴＰ６を挟むようにしても良い。この実装方法では、ＰＴＰ６の基材の弾力性ゆえに、確実な端子の接触が得られる。
【００９１】
＜着脱自在な実装に関する第５具体例＞
図１０Ａは第２実施形態の第５具体例に係る半導体集積回路装置を示す平面図、図１０Ｂは図１０Ａ中の１０Ｂ−１０Ｂ線に沿う断面図、図１０Ｃは同半導体集積回路装置の裏面（接続端子面）側を示す平面図である。
【００９２】
また、図１１Ａは第２実施形態の第５具体例に係るベースボードの平面図、図１１Ｂは図１１Ａ中の１１Ｂ−１１Ｂ線に沿う断面図である。これら図１１Ａ及び図１１Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【００９３】
図１０Ａ及び図１０Ｂに示すように、本具体例のＰＴＰ６は、その外部端子１３が配置されている面に突起（凸部）２０を設けたものである。
【００９４】
また、図１１Ａ及び図１１Ｂに示すように、本具体例のベースボード１は、突起２０と同じサイズの穴２１を、その実装部２に有する。この穴２１は突起２０の位置と整合した位置に設けられ、穴２１にはＰＴＰ６の突起２０が挿入される。これにより、着脱自在な実装が達成される。
【００９５】
また、図１１Ａ及び図１１Ｂには、突起２０が穴２１に挿入されているＰＴＰ６を１個示しておく。
【００９６】
なお、本具体例においては、ＰＴＰ６の突起２０のサイズを、ベースボード１の穴２１のサイズと同じとしたが、突起２０のサイズは穴２１のサイズよりもやや大きくても、やや小さくてもどちらでも良い。ただし、突起２０のサイズは穴２１のサイズよりも、やや大きくしたほうが好ましいだろう。なぜなら、突起２０が穴２１に対して、いわゆる「しまり嵌め」となるので、ベースボード１の実装部２に、ＰＴＰ６をより強固に実装できるためである。
【００９７】
＜着脱自在な実装に関する第６具体例＞
図１２Ａは第２実施形態の第６具体例に係るベースボードの平面図、図１２Ｂは図１２Ａ中の１２Ｂ−１２Ｂ線に沿う断面図である。これら図１２Ａ及び図１２Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【００９８】
図１２Ａ及び図１２Ｂに示すように、本具体例のベースボード１では、その実装部２にＰＴＰ６と同じサイズの窪み２２を設け、この窪み２２にＰＴＰ６を挿入したものである。このような具体例においても、着脱自在な実装を実現することができる。
【００９９】
また、図１２Ａ及び図１２Ｂには、窪み２２に挿入されたＰＴＰ６を１個示しておく。
【０１００】
なお、本具体例においては、窪み２２のサイズをＰＴＰ６のサイズと同じとしたが、窪み２２のサイズはＰＴＰ６のサイズよりもやや大きくても、やや小さくてもどちらでも良い。しかし、上記第５具体例と同様に、ベースボード１の実装部２に、ＰＴＰ６をより強固に実装するならば、窪み２２のサイズは、ＰＴＰ６のサイズよりも、やや小さくしたほうが良いだろう。
【０１０１】
また、窪み２２の深さは、ＰＴＰ６の厚みよりも深くても浅くてもどちらでも良いが、好ましくは浅くすることが良いだろう。例えば作業者の手作業でも、ＰＴＰ６を簡単に取り外すことができるためである。この場合でも、穴位置に合わせることにより、精度良く実装可能となる。
【０１０２】
＜着脱自在な実装に関する第７具体例＞
図１３Ａは第２実施形態の第７具体例に係るベースボードの平面図、図１３Ｂは図１３Ａ中の１３Ｂ−１３Ｂ線に沿う断面図である。これら図１３Ａ及び図１３Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【０１０３】
また、図１４Ａ及び図１４Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示した断面図である。
【０１０４】
図１３Ａ及び図１３Ｂに示すように、本具体例のベースボード１は、実装部２の接続端子３にポスト２３を設けたものである。ポスト２３の形状は、図１４Ａに示すように、尖頭形に限られるものではないが、好ましくは尖頭形である。この尖頭形のポスト２３は、図１４Ｂに示すように、ＰＴＰ６の外部端子１３に差し込まれる。特に本例では、尖頭形のポスト２３を外部端子１３に突き刺すようにしている。ポスト２３は、金属あるいは導電性を有する材質のものである。
【０１０５】
このような具体例では、尖頭形のポスト２３を外部端子１３に差し込むことで、ベースボード１の実装部２にＰＴＰ６を着脱自在に実装することができる。この実装方法は、ＰＴＰ６の基材が硬い固体ではなく、弾力性のある材質であるがゆえに、有効となる。
【０１０６】
なお、ポスト２３は、ベースボード１の接続端子３それぞれに設けておくことが望ましい。なぜなら、ポスト２３は、ベースボード１の接続端子３と、ＰＴＰ６の外部端子１３との電気的接触を果たす。このため、ポスト２３をベースボード１の接続端子３と同数設けておけば、これら接続端子３に対応するように外部端子１３を配置したＰＴＰ６であれば、いかなるものでも着脱自在な実装と同時に、電気的接触を可能とする。
【０１０７】
また、本具体例において、ＰＴＰ６の外部端子１３には、図１４Ａ及び図１４Ｂに示すように、ハンダバンプ１４のような突起は無くても良い。ポスト２３を外部端子１３に差し込むだけで、ポスト２３と外部端子１３とを簡単、かつ確実に接触させることができるためである。
【０１０８】
＜着脱自在な実装に関する第８具体例＞
本第８具体例は、上記第７具体例の変形に関する。
【０１０９】
図１５Ａ及び図１５Ｂは第２実施形態の第８具体例に係る半導体電子機器システムを示す断面図である。なお、図１５Ａ及び図１５Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１０】
上記第７具体例において、ＰＴＰ６の外部端子１３は、ベースボード１の実装面側に設ける必要はなく、図１５Ａ及び図１５Ｂに示すように、実装面とは反対側、例えば配線８が形成された面と同じ面に設けることも可能である。
【０１１１】
このような第８具体例による利点は、例えば絶縁ベース７にスルーホール１２を形成したり、スルーホール１２を導電物で埋め込んだり、絶縁ベース７の裏面に外部端子１３を形成したりする必要が無いので、第７具体例に比較して、ＰＴＰ６の製造コストを、さらに抑制できることである。
【０１１２】
＜着脱自在な実装に関する第９具体例＞
本第９具体例は、上記第７具体例の変形に関する。
【０１１３】
図１６Ａ及び図１６Ｂは第２実施形態の第９具体例に係る半導体電子機器システムを示す断面図である。なお、図１６Ａ及び図１６Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１４】
本第８具体例が、上記第７具体例と特に異なるところは、図１６Ａ及び図１６Ｂに示すように、ポスト２３を円頭形にしたことである。
【０１１５】
さらに、図１６Ａに示すように、ＰＴＰ６の外部端子１３の部分に貫通孔２４が設けられている。例えば貫通孔２４の位置は、円頭形のポスト２３の位置に対応する。このため、図１６Ｂに示すように、円頭形のポスト２３は、貫通孔２４に嵌合する。
【０１１６】
このような第９具体例による利点は、外部端子１３の部分に貫通孔２４を予め設けておくので、上記第７具体例のように、ＰＴＰ６の外部端子１３にポスト２３を突き刺す場合に比較して、ＰＴＰ６が破損し難くなることである。
【０１１７】
＜着脱自在な実装に関する第１０具体例＞
本第１０具体例は、上記第８具体例の変形に関する。
【０１１８】
図１７Ａ及び図１７Ｂは第２実施形態の第１０具体例に係る半導体電子機器システムを示す断面図である。なお、図１７Ａ及び図１７Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１９】
本第１０具体例が、上記第８具体例と特に異なるところは、図１７Ａ及び図１７Ｂに示すように、ポスト２３を円頭形にしたことである。そして、図１７Ａ及び図１７Ｂに示すように、ＰＴＰ６の外部端子１３の部分に、第９具体例と同様な貫通孔２４を設けたことである。
【０１２０】
このような第１０具体例による利点は、上記第８具体例に比較して、上記第９具体例と同様、ＰＴＰ６が破損し難くなることである。
【０１２１】
なお、図１８に、本第１０具体例や、上記第９具体例に係るＰＴＰ６の平面の一例を示しておく。
【０１２２】
＜着脱自在な実装に関する第１１具体例＞
本第１１具体例は、上記第７具体例の変形に関する。
【０１２３】
図１９Ａは第２実施形態の第１１具体例に係るベースボードの平面図、図１９Ｂは図１９Ａ中の１９Ｂ−１９Ｂ線に沿う断面図である。これら図１９Ａ及び図１９Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【０１２４】
図１９Ａ及び図１９Ｂに示すように、本第１１具体例に係るベースボード１が、上記第７具体例のベースボード１と特に異なるところは、実装部２の接続端子３自体を、ポスト形としたことである。このように、接続端子３自体をポスト形としても良い。
【０１２５】
また、図１９Ａ及び図１９Ｂには、ポスト形の接続端子３に差し込まれたＰＴＰ６を１個示しておく。
【０１２６】
次に、実装部２に着脱自在に実装されるＰＴＰ６の具体例を第３実施形態として説明する。
【０１２７】
（第３実施形態）
本第３実施形態は、第１実施形態において説明した実装基板の実装部に着脱自在に実装される半導体集積回路装置の具体的な実施例に関する。以下、このような半導体集積回路装置の具体例の幾つかを順次説明する。
【０１２８】
＜半導体集積回路装置に関する第１具体例＞
図２０は、第３実施形態の第１具体例に係る半導体集積回路装置の平面図である。なお、図２０では、図面が煩雑になることを防止するため、配線８、封止材１１等は省略している。
【０１２９】
図２０に示すように、本具体例のＰＴＰ６は、外部端子１３として、一組以上の電源端子１３-VCC及び１３-VSSと、複数の信号端子１３-SGLとを有する。また、ＰＴＰ６は正方形であり、その外部端子１３（１３-SGL、１３-VCC、１３-VSS）は、ＰＴＰ６の中心点から点対称に配置される。
【０１３０】
また、外部端子１３のうち、電源端子１３-VCC及び１３-VSSはＰＴＰ６の隅、好ましくはその四隅に配置され、信号端子１３-SGLは四隅以外の箇所に配置される。本具体例では、電源端子１３-VCC及び１３-VSSは二組有り、電源端子１３-VCCどうし及び電源端子１３-VSSどうしは互いに同一対角線上の位置に配置されている。これにより、ＰＴＰ６を１８０°回転させてベースボード１に取り付けることが可能となり、実装の自由度が向上する。
【０１３１】
なお、特に図示はしないが、ベースボード１の接続端子３も、ＰＴＰ６に併せて、その実装部２の四隅に電源用の接続端子が配置されるようにする。
【０１３２】
また、この発明に使用されるＰＴＰ６は、取り付け/取り外しに対応するものであるから、そのＩＣチップ９には、そのｎ型不純物とし、ヒ素を使用せず、ヒ素以外のｎ型不純物を使用する。
【０１３３】
このようにＩＣチップ９にヒ素を使用しないことで、取り付け前、もしくは取り外し後のＰＴＰ６の取り扱い方に起因した不慮の事故を防ぐことができる。
【０１３４】
なお、本具体例では、ＰＴＰ６を正方形としたが、図２１に示すように、長方形であっても良い。この場合には、外部端子１１は、ＰＴＰ６の中心線から線対称に配置されていることが好ましい。
【０１３５】
また、本具体例では、ＰＴＰ６内のＩＣチップ９は１個としたが、ＩＣチップ９は、例えば特開２０００−２７７６８３号公報に開示されているように、ＩＣチップ９を積層する等して複数設けても良いことはもちろんである。
【０１３６】
＜半導体集積回路装置に関する第２具体例＞
図２２は、第３実施形態の第２具体例に係る半導体集積回路装置を示す図である。
【０１３７】
図２２に示すように、ＰＴＰ６の信号端子１３-SGLが、実装部２の電源用接続端子３に接触した場合でも、ＩＣチップ９に損傷が入らない範囲の抵抗値を持つ保護抵抗２５を、該チップ９内に設けても良い。
【０１３８】
保護抵抗２５は、例えばＩＣチップ９の外部端子であるＩ／Ｏパッド２６とＩ／Ｏ回路２７とを接続するＩＣ内部配線に直列に接続されれば良い。
【０１３９】
また、その抵抗値は、ＩＣチップ９内の半導体素子が大電流により破壊されない程度、例えば１０〜１００Ω程度が良い。
【０１４０】
＜半導体集積回路装置に関する第３具体例＞
図２３Ａ及び図２３Ｂはそれぞれ、第３実施形態の第３具体例に係る半導体集積回路装置の平面図である。なお、図２３Ａ及び図２３Ｂではそれぞれ、図面が煩雑になることを防止するため、配線８、封止材１１等は省略している。
【０１４１】
図２３Ａ及び図２３Ｂに示すように、本具体例では、ＰＴＰ６に、同じ回路機能であっても、異なる外部端子位置（コンフィギュレーション）を持つものを用意する。このように同じ回路機能でありつつ、異なる外部端子位置を持つＰＴＰ６を用意しておくことで、回路構築の自由度を高めることができる。
【０１４２】
なお、図２３Ａ及び図２３Ｂ中、INは入力端子、OUTは出力端子、VCCは電源端子（高電位）、VSSは電源端子（接地）、NCは無接続端子を示している。
【０１４３】
＜半導体集積回路装置に関する第４具体例＞
図２４Ａ〜図２４Ｄはそれぞれ、第３実施形態の第４具体例に係る半導体集積回路装置の平面図である。
【０１４４】
図２４Ａ〜図２４Ｄに示すように、本具体例は、ＰＴＰ６の表面に、回路記号を付したものである。このように回路記号２８を付しておくことにより、作業者は、そのＰＴＰ６が何の機能を持つのかを目視にて認識でき、その取り付け/取り外しに便利である。
【０１４５】
もちろん、回路記号２８を付しておけば、作業者のみならず、半導体製造工場における組み立てロボットが、その回路記号２８を、例えば画像認識することで、そのＰＴＰ６が何の機能を持つのかを認識することも可能となる。
【０１４６】
回路記号２８としては、作業者の目視による認識、あるいは組み立てロボットの画像認識による認識が可能であれば、どのような記号でも良いが、図２４Ａ〜図２４Ｄに示すように、一般的に用いられている回路記号が望ましい。一般的に用いられている回路記号とすることで、リコンフィギュア時にミスを減少させることができる。
【０１４７】
なお、図２４ＡはＮＡＮＤゲート回路、図２４ＢはＮＯＲゲート回路、図２４Ｃはフリップフロップ回路、図２４Ｄはアダー回路をそれぞれ示している。
【０１４８】
次に、ＰＴＰ６が着脱自在に実装されるベースボード１の具体例を第４実施形態として説明する。
【０１４９】
（第４実施形態）
本第４実施形態は、第１実施形態において説明した半導体集積回路装置が着脱自在に実装される複数の実装部を有する実装基板の具体例に関する。以下、このような実装基板の具体例の幾つかを順次説明する。
【０１５０】
＜実装基板に関する第１具体例＞
図２５Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２５Ｂは同ベースボードの裏面側の平面図、図２５Ｃは図２５Ａ及び図２５Ｂ中の２５Ｃ−２５Ｃ線に沿う断面図である。
【０１５１】
図２５Ａ〜図２５Ｃに示すように、本具体例のベースボード１は、２層以上の配線層を有し、そのうちの１層は電源専用の配線層としたものである。
【０１５２】
特に本具体例では、ベースボード１の実装部２側に、接続端子（信号端子）３-SGLどうしを接続する信号配線４-SGLを形成し、実装部２側の裏面に、接続端子（電源端子）３-VCCどうし、及び３-VSSどうしを接続する電源配線４-VCC、及び４-VSSを形成している。電源配線４-VCC、及び４-VSSはベースボード１に形成されたスルーホール２９を介して、実装部２に設けられた接続端子３に電気的に接続される。また、本例では、裏面に形成された電源配線４-VCC、及び４-VSSは、交互に配置されている。
【０１５３】
このようにベースボード１は、２層以上の配線層を有して構成されても良い。
【０１５４】
さらに２層以上の配線層を有するとき、そのうちの１層を電源専用の配線層とすることで、例えば図１に示したベースボード１に比較して、ノイズ耐性を向上させることができる。
【０１５５】
＜実装基板に関する第２具体例＞
図２６Ａは第４実施形態の第１具体例に係るベースボードの第１層目の平面図、図２６Ｂは同ベースボードの第２層目の平面図、図２６Ｃは図２６Ａ及び図２６Ｂ中の２６Ｃ−２６Ｃ線に沿う断面図、図２６Ｄは図２６Ａ及び図２６Ｂ中の２６Ｄ−２６Ｄ線に沿う断面図である。
【０１５６】
図２６Ａ〜図２６Ｄに示すように、本具体例のベースボード１は、３層以上の配線層を有し、第１層はＸ方向に延びた配線層であり、第２層はＸ方向に交差、例えば直交するＹ方向に延びた配線層であり、第３層は電源専用の配線層としたものである。
【０１５７】
特に本具体例では、ベースボード１の実装部２の下層（第１層）にＸ方向信号配線４Ｘ-SGLを形成し、この配線４Ｘ-SGLの下層（第２層）にＹ方向信号配線４Ｙ-SGLを形成し、実装部２側の裏面に電源配線４-VCC、及び４-VSSを形成している。
【０１５８】
Ｘ方向信号配線４Ｘ-SGLは、ベースボード１に形成された、表面−第１層間スルーホール２９-1を介して実装部２に設けられた接続端子３に電気的に接続される。同様に、Ｙ方向信号配線４Ｙ-SGLは、ベースボード１に形成された、表面−第２層間スルーホール２９-2を介して接続端子３に電気的に接続される。さらに電源配線４-VCC、及び４-VSSは、ベースボード１に形成された、表面−裏面間スルーホール２９-3を介して接続端子３に電気的に接続される。
【０１５９】
このようにベースボード１は、３層以上の配線層を有して構成されても良い。また、３層以上の配線を有する場合には、本具体例のように、Ｘ方向信号配線４Ｘ-SGL及びＹ方向信号配線４Ｙ-SGLを互いに異なる層に形成することにより、同じ層にＸ方向配線及びＹ方向配線を混在させて形成する場合に比べて、例えばより高密度な配線が可能となる。
【０１６０】
よって、本具体例に係るベースボード１は、例えば多端子のＰＴＰ６を、着脱自在に実装する場合に有利である。
【０１６１】
なお、本具体例の電源配線４-VCC、及び４-VSSの平面パターンは、例えば上記第２具体例の図２５Ｂに示した平面パターンと同様である。
【０１６２】
＜実装基板に関する第３具体例＞
図２７は第４実施形態の第３具体例に係るベースボードの平面図である。
【０１６３】
図２７に示すように、本具体例のベースボード１は、アレイ状に設けられた実装部２の幾つかは、飛び越し配線４Ｊを用いて、互いに隣接した実装部２以外の実装部２に接続するようにしたものである。
【０１６４】
このように、実装部２の幾つかを、互いに隣接した実装部２以外の実装部２に接続することで、例えば図１に示したようなベースボード１に比べて、半導体電子機器システムの構築の自由度を向上させることが可能となる。
【０１６５】
＜実装基板に関する第４具体例＞
図２８Ａ及び図２８Ｂはそれぞれ第４実施形態の第４具体例に係るベースボードの実装部を拡大して示した断面図である。
【０１６６】
図２８Ａ及び図２８Ｂに示すように、本具体例のベースボード１は、実装部２に設けられた接続端子３を、例えば球面状に盛り上げたものである。接続端子３を盛り上げる方法には、ハンダメッキが適する。
【０１６７】
このように接続端子３を盛り上げることで、この接続端子３に、ＰＴＰ６の外部端子１３が、より確実に接触し易くなる。
【０１６８】
よって、本具体例に係るベースボード１によれば、例えば手作業による実装においても、接触不良を軽減することが可能となる。
【０１６９】
次に、半導体集積回路装置の組み合わせの自由度を向上させる技術について、第５実施形態として説明する。
【０１７０】
（第５実施形態）
本第５実施形態は、第１実施形態において説明したリペア及びリワークが可能な半導体電子機器システムにおいて、半導体集積回路装置の組み合わせの自由度を向上させる技術に関する。このために、本実施形態では、半導体集積回路装置に加えて、配線専用の配線専用装置が用意される。以下、配線専用装置を用いた半導体電子機器システムの具体例の幾つかを説明する。
【０１７１】
＜配線専用装置の第１具体例＞
図２９は第５実施形態の第１具体例に係る半導体電子機器システムの平面図である。
【０１７２】
図２９に示すように、本具体例では、ベースボード１の実装部２に、ＰＴＰ６の他、このＰＴＰ６と同じ外部端子の配置を持つ配線専用装置３０が、着脱自在に実装されている。
【０１７３】
特に本具体例では、アレイ状に設けられた実装部２に、配線専用装置３０とＰＴＰ６とが交互に、着脱自在に実装されている。
【０１７４】
このように、ＰＴＰ６に加え、配線としてのみ機能する配線専用装置３０を別途用意し、ＰＴＰ６と組み合わせて使用することで、半導体集積回路装置の組み合わせの自由度、即ち、半導体電子機器システムの構築の自由度を向上させることができる。
【０１７５】
また、配線専用装置３０は、ＩＣチップ９を搭載せず、配線８のみを有するＰＴＰが好ましいだろう。
【０１７６】
さらに、配線専用装置３０の表面には、例えば図２４Ａ〜図２４Ｄを参照して説明した回路記号２８と同様に、配線記号が付されていたほうが便利であろう。この場合の配線記号としては、例えば図２９に示すように、少なくとも配線専用装置３０の外部端子１３が配線によりどのように接続されているかが示されていれば良いだろう。
【０１７７】
＜配線専用装置の第２具体例＞
図３０は第５実施形態の第２具体例に係る半導体電子機器システムの平面図である。
【０１７８】
図３０に示すように、本具体例では、アレイ状に設けられた実装部２にＰＴＰ６を着脱自在に実装したとき、その周囲に隣接する全ての実装部２に、配線専用装置３０を、着脱自在に実装したものである。
【０１７９】
このようにＰＴＰ６の周囲に隣接する全ての実装部２に、配線専用装置３０を、着脱自在に実装することも可能である。
【０１８０】
配線専用装置３０は、本第２具体例や、上記第１具体例のように、ある決まりを持って配置されることが望ましいが、配線専用装置３０をどの実装部２に配置するかは、構築されるシステムによって、適宜決定されることは言うまでもない。
【０１８１】
次に、ＰＴＰ６のベースボード１への取り付けを容易にする技術を、第６実施形態として説明する。
【０１８２】
（第６実施形態）
本第６実施形態は、第１実施形態において説明したリペア及びリワークが可能な半導体電子機器システムにおいて、半導体集積回路装置の取り付けを容易にする技術に関する。このために、本実施形態ではアライメントマークが用意される。
【０１８３】
図３１Ａは第６実施形態に係るベースボードの実装部を拡大して示した平面図、図３１Ｂは第６実施形態に係る半導体集積回路装置の平面図、図３１Ｃは半導体集積回路装置を実装した時を示す平面図である。
【０１８４】
図３１Ａ〜図３１Ｃに示すように、第６実施形態では、ベースボード１の実装部２、及びＰＴＰ６のそれぞれにアライメントマーク３１を設けたものである。
【０１８５】
ＰＴＰ６の絶縁ベース７には、例えばＰＥＴを用いることができるので、透明にすることができる。絶縁ベース７を透明とした場合、これにアライメントマーク３１（３１-PTP）を付しておく。同様に、実装部２にも、ＰＴＰ６のアライメントマークに対応するアライメントマーク３１（３１-BD）を付しておく。そして、特に図３１Ｃに示すように、ＰＴＰ６を、そのマーク３１-PTPが、マーク３１-BDに整合するようにして、ベースボード１の実装部２に実装する。
【０１８６】
このように、実装部２、及びＰＴＰ６のそれぞれにアライメントマーク３１を設けておくことにより、ＰＴＰ６の取り付けを容易にすることができる。
【０１８７】
また、アライメントマーク３１の形状としては、アライメントができさえすれば、図３１Ａ〜図３１Ｃに示すような十字形以外の形状でもよい。
【０１８８】
また、アライメントマーク３１は、ＰＴＰ６、及び実装部２とで、同一形状にすることが望ましいが、アライメントができさえすれば、必ずしも同一形状にする必要はない。
【０１８９】
また、ＰＴＰ６の絶縁ベース７は透明、特に無色透明が好ましいが、実装部２に付されたアライメントマーク３１-BDを、絶縁ベース７を介して確認できさえすれば、無色透明に限らず、着色されていても良い。
【０１９０】
また、配線専用装置３０についても、本例のようなアライメントマーク３１を付しても良いことはもちろんである。
【０１９１】
次に、本発明に係る半導体電子機器システムの耐震性、耐腐食性を向上させる技術を、第７実施形態として説明する。
【０１９２】
（第７実施形態）
図３２Ａは第７実施形態に係る半導体電子機器システムの平面図、図３２Ｂは図３２Ａ中の３２Ｂ−３２Ｂ線に沿う断面図である。
【０１９３】
図３２Ａ及び図３２Ｂに示すように、本７実施形態では、ベースボード１の実装部２に、ＰＴＰ６を着脱自在に実装した後、剥離可能な樹脂３２によりＰＴＰ６をベースボード１に固定し、かつ外界から封止したものである。
【０１９４】
このようにベースボード１の実装部２に、ＰＴＰ６を着脱自在に実装した後、剥離可能な樹脂３２で、ＰＴＰ６を固定、かつ封止することで、半導体電子機器システムの耐震性、耐腐食性を向上させることができる。
【０１９５】
また、樹脂３２を剥離可能、例えば専用の剥離装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで剥離可能とする。これにより、リペア及びリワークに対応可能となる、という効果を損なうことなく、半導体電子機器システムの耐震性、耐腐食性を向上させることができる。
【０１９６】
以上、この発明を第１〜第７実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施に際しては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【０１９７】
例えば上記実施形態では、半導体集積回路装置としてＰＴＰを例示したが、半導体集積回路装置はＰＴＰに限られるものではなく、様々な半導体集積回路装置を用いることができる。
【０１９８】
また、上記各実施形態は、単独、または適宜組み合わせて実施することも勿論可能である。
【０１９９】
さらに、上記各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【０２００】
【発明の効果】
以上説明したように、この発明によれば、半導体集積回路装置の組み合わせにより構築される半導体電子機器システムであって、上記半導体集積回路装置の取り付け／取り外しが容易であり、そのリペア及びリワークに対応可能な半導体電子機器システムを提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１実施形態に係る半導体電子機器システムに用いられるベースボードの平面図。
【図２】図２Ａは第１実施形態に係る半導体電子機器システムに用いられるＰＴＰの平面図、図２Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃは同ＰＴＰの裏面側の平面図。
【図３】図３はＰＴＰ実装後の平面図。
【図４】図４Ａ及び図４ＢはＰＴＰの取り外しを示す図。
【図５】図５Ａ及び図５ＢはＰＴＰの取り付けを示す図。
【図６】図６Ａは第２実施形態の第１具体例に係る半導体集積回路装置の平面図、図６Ｂは図６Ａ中の６Ｂ−６Ｂ線に沿う断面図、図６Ｃは同半導体集積回路装置の裏面側の平面図。
【図７】図７は第２実施形態の第２具体例に係るベースボードの平面図。
【図８】図８Ａ及び図８Ｂはそれぞれ第２実施形態の第３具体例に係る半導体電子機器システムの断面図。
【図９】図９は第２実施形態の第４具体例に係る半導体電子機器システムの断面図。
【図１０】図１０Ａは第２実施形態の第５具体例に係る半導体集積回路装置の平面図、図１０Ｂは図１０Ａ中の１０Ｂ−１０Ｂ線に沿う断面図、図１０Ｃは同半導体集積回路装置の裏面側の平面図。
【図１１】図１１Ａは第２実施形態の第５具体例に係るベースボードの平面図、図１１Ｂ図１１Ａ中の１１Ｂ−１１Ｂ線に沿う断面図。
【図１２】図１２Ａは第２実施形態の第６具体例に係るベースボードの平面図、図１２Ｂは図１２Ａ中の１２Ｂ−１２Ｂ線に沿う断面図。
【図１３】図１３Ａは第２実施形態の第７具体例に係るベースボードの平面図、図１３Ｂは図１３Ａ中の１３Ｂ−１３Ｂ線に沿う断面図。
【図１４】図１４Ａ及び図１４Ｂはそれぞれ実装される半導体集積回路装置及びベースボードの実装部を拡大して示した断面図。
【図１５】図１５Ａ及び図１５Ｂはそれぞれ第２実施形態の第８具体例に係る半導体電子機器システムの断面図。
【図１６】図１６Ａ及び図１６Ｂはそれぞれ第２実施形態の第９具体例に係る半導体電子機器システムの断面図。
【図１７】図１７Ａ及び図１７Ｂはそれぞれ第２実施形態の第１０具体例に係る半導体電子機器システムの断面図。
【図１８】図１８は第２実施形態の第９具体例及び第１０具体例に係る半導体集積回路装置の平面図。
【図１９】図１９Ａは第２実施形態の第１１具体例に係るベースボードの平面図、図１９Ｂは図１９Ａ中の１９Ｂ−１９Ｂ線に沿う断面図。
【図２０】図２０は第３実施形態の第１具体例に係る半導体集積回路装置の平面図。
【図２１】図２１は第３実施形態の第１具体例に係る他の半導体集積回路装置の平面図。
【図２２】図２２は第３実施形態の第２具体例に係る半導体集積回路装置を示す図。
【図２３】図２３Ａ及び図２３Ｂはそれぞれ第３実施形態の第３具体例に係る半導体集積回路装置の平面図。
【図２４】図２４Ａ乃至図２４Ｄはそれぞれ第３実施形態の第４具体例に係る半導体集積回路装置の平面図。
【図２５】図２５Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２５Ｂは同ベースボードの裏面側の平面図、図２５Ｃは図２５Ａ及び図２５Ｂ中の２５Ｃ−２５Ｃ線に沿う断面図。
【図２６】図２６Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２６Ｂは同ベースボードの第２層目の平面図、図２６Ｃは図２６Ａ及び図２６Ｂ中の２６Ｃ−２６Ｃ線に沿う断面図、図２６Ｄは図２６Ａ及び図２６Ｂ中の２６Ｄ−２６Ｄ線に沿う断面図。
【図２７】図２７は第４実施形態の第３具体例に係るベースボードの平面図。
【図２８】図２８Ａ及び図２８Ｂはそれぞれ第４実施形態の第４具体例に係るベースボードの実装部を拡大して示した断面図。
【図２９】図２９は第５実施形態の第１具体例に係る電子機器システムの平面図。
【図３０】図３０は第５実施形態の第２具体例に係る電子機器システムの平面図。
【図３１】図３１Ａは第６実施形態に係るベースボードの実装部を拡大して示した平面図、図３１Ｂは第６実施形態に係る半導体集積回路装置の平面図、図３１Ｃは半導体集積回路装置を実装した時の平面図。
【図３２】図３２Ａは第７実施形態に係る半導体電子機器システムの平面図、図３２Ｂは図３２Ａ中の３２Ｂ−３２Ｂ線に沿う断面図。
【符号の説明】
１…ベースボード（実装基板）、
２…ベースボードの実装部、
３…ベースボードの接続端子、
３-SGL…ベースボードの接続端子（信号端子）、
３-VCC…ベースボードの接続端子（VCC電源端子）、
３-VSS…ベースボードの接続端子（VSS電源端子）、
４…ベースボードの配線、
４-SGL…ベースボードの配線（信号用）、
４-VCC…ベースボードの配線（VCC電源用）、
４-VSS…ベースボードの配線（VSS電源用）、
４Ｘ-SGL…ベースボードのＸ方向配線（信号用）、
４Ｙ-SGL…ベースボードのＹ方向配線（信号用）、
５…ベースボードの外部端子領域、
６…ＰＴＰ（半導体集積回路装置）、
７…ＰＴＰの絶縁ベース、
８…ＰＴＰの配線、
９…ＩＣチップ、
１０…金バンプ、
１１…封止材、
１２…ＰＴＰのスルーホール、
１３…ＰＴＰの外部端子、
１３-SGL…ＰＴＰの外部端子（信号端子）、
１３-VCC…ＰＴＰの外部端子（VCC電源端子）、
１３-VSS…ＰＴＰの外部端子（VSS電源端子）、
１４…ＰＴＰのハンダバンプ、
１５…粘着テープ、
１６…スリット、
１７…磁化された磁性体、
１８…磁化された磁性体、
１９…磁性体層、
２０…ＰＴＰの突起、
２１…ベースボードの穴、
２２…ベースボードの窪み、
２３…ベースボードのポスト、
２４…ＰＴＰの貫通孔、
２５…保護抵抗、
２６…ＩＣチップのＩ／Ｏパッド、
２７…ＩＣチップのＩ／Ｏ回路、
２８…ＰＴＰに付された回路記号、
２９…ベースボードのスルーホール、
３０…配線専用装置、
３１-BD…ベースボードに付されたアライメントマーク、
３１-PTP…ＰＴＰに付されたアライメントマーク、
３２…剥離可能な樹脂。
【発明の属する技術分野】
この発明は、リペア及びリワークが可能な半導体電子機器システムに関する。
【０００２】
【従来の技術】
半導体集積回路装置の小型化、薄型化は急速に進展しており、そのパッケージも、現在、最も一般的なＴＳＯＰ（Thin Small Outline Package）から、その大きさをＩＣチップとほぼ同等まで縮小したＣＳＰ（Chip Scale Package）が開発されている。さらに近年、その厚さを紙のように薄くしたＰＴＰ（Paper Thin Package）まで開発されるようになってきた。
【０００３】
ＰＴＰは、１０μｍ〜５０μｍ程度の厚さを持つ絶縁ベース上に、１０μｍ〜１５０μｍ程度まで厚さを薄くしたＩＣチップを搭載したものであり、例えば特開２０００−２７７６８３号公報等に記載されている。
【０００４】
ＰＴＰの厚みは、例えば２０μｍ〜２００μｍ程度と極めて薄く、かつその絶縁ベースには、紙やポリエチレン・テレフタレート（ＰＥＴ）等、廉価な材料を用いることができるので、製造コストも非常に安い。このため、小型・軽量・低価格化が進む半導体電子機器に好適なＩＣパッケージとして、注目されている。
【０００５】
【発明が解決しようとする課題】
ＰＴＰを実装基板に実装する場合にはハンダが用いられる。このため、ＰＴＰを一旦実装基板に実装すると、これを取り外すためにはハンダリムーバ等を用いる必要があり、ユーザでは取り外しが困難である。これでは、ユーザ側において、半導体電子機器のリペアやリワーク、さらにはＰＴＰのリユース等の要求があった場合、対応が困難である。
【０００６】
また、ＰＴＰの絶縁ベースには、紙やＰＥＴ等のように廉価ではあるが熱に弱い材料を用いる。このため、実装基板に実装する際には、その温度管理が非常に難しく、取り外し同様に取り付けもまた困難である。
【０００７】
この発明は、上記の事情に鑑み為されたもので、その目的は、半導体集積回路装置の組み合わせにより構築される半導体電子機器システムであって、そのリペア及びリワークに対応可能な半導体電子機器システムを提供することにある。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、この発明に係る半導体電子機器システムでは、半導体集積回路装置が実装される複数の実装部を有する実装基板を有し、この実装基板の実装部に実装された前記半導体集積回路装置の組み合わせにより任意の機能を達成する半導体電子機器システムであって、前記実装基板は、前記半導体集積回路装置に接続される接続端子が設けられ、前記半導体集積回路装置が着脱自在に実装される複数の実装部をマトリクス状に有し、前記マトリクス状に設けられた実装部の接続端子のそれぞれは、互いに隣接した実装部の接続端子に接続され、又は前記マトリクス状に設けられた実装部の接続端子の幾つかは、互いに隣接した実装部以外の実装部の接続端子に接続され、前記半導体集積回路装置は前記実装部の接続端子の位置と整合されるように設けられた外部端子を有し、この外部端子が前記実装部の接続端子に接続されて前記半導体集積回路装置が前記実装基板の実装部に着脱自在に実装され、前記着脱自在に実装された前記半導体集積回路装置を取り替えることで前記任意の機能をリペア及び前記任意の機能をリワークすることを特徴とする。
【００１２】
このような半導体電子機器システムによれば、半導体集積回路装置を実装基板の実装部に着脱自在に実装することで、半導体集積回路装置の取り付け／取り外しが容易化される。半導体集積回路装置の取り付け／取り外しが容易化されることで、そのリペア及びリワークに対応可能な半導体電子機器システムを得ることができる。
【００１３】
また、ＩＣソケットを使用しないので、低コストで実現可能である。
【００１４】
着脱自在な実装の好ましい例は、下記の通りである。
【００１５】
（１） 前記半導体集積回路装置の外部端子が配置されている面に粘着材を設け、この粘着材により、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１６】
（２） 前記実装基板の実装部の隅にスリットを設け、このスリットに前記半導体集積回路装置の隅を差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１７】
（３） 前記実装基板の実装面及びその裏面の両面から、少なくとも磁性体と磁化された磁性体とにより、前記実装基板及び前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１８】
（４） 前記実装基板は磁性体を有し、この磁性体を有した実装基板と磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００１９】
（５） 前記実装基板は磁化された磁性体を有し、この磁化された磁性体を有した実装基板と磁性体又は磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２０】
（６） 前記半導体集積回路装置の外部端子が配置されている面に凸部を設け、前記実装基板の実装部に前記凸部が挿入される穴を設け、この穴に前記凸部を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２１】
（７） 前記実装基板の実装部に前記半導体集積回路装置が挿入される窪みを設け、この窪みに前記半導体集積回路装置を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２２】
（８） 前記実装基板の実装部にポストを設け、このポストを前記半導体集積回路装置の外部端子に差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装する。
【００２３】
上記（１）〜（８）のような実装によれば、そのいずれにおいても、半導体集積回路装置の取り付け／取り外しに、例えばハンダ付け装置やハンダ剥離装置等の専用の装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで簡単に取り付け／取り外しを行うことができる。
【００２４】
また、ハンダ等の溶融金属による実装ではないので、取り付け／取り外しを常温で行うことができ、例えば熱に弱いＰＴＰ等の実装にも好適である。
【００２５】
よって、従来に比べて、半導体集積回路装置の取り付け／取り外しを容易化できる。
【００３１】
また、前記半導体集積回路装置の表面に、回路記号が付されていることを特徴としている。
【００３２】
このような半導体集積回路装置であれば、その表面に、回路記号が付されているので、この回路記号を認識することで、取り付け前、または取り外し後の半導体集積回路装置が、どのような機能を有しているかを理解することができる。それゆえ、リワーク時の配置ミスを低減できる。
【００５２】
また、前記接続端子は盛り上がっていることを特徴としている。この盛り上がりは、ハンダメッキ等で作ることが可能である。
【００５３】
このような実装基板によれば、実装部の接続端子が盛り上がっているので、接続端子に、半導体集積回路装置をより確実に接触させることができる。
【００５６】
また、前記半導体集積回路装置は、前記実装基板の実装部間を接続する配線専用装置を含むことを特徴としている。
【００５７】
このような半導体集積回路装置によれば、実装基板の実装部間を接続する配線専用装置を含むので、実装基板の実装部に実装される半導体集積回路装置と組み合わせて用いることで、半導体電子機器システムの構築に際し、その自由度を増すことができる。
【００５８】
よって、上記半導体集積回路装置は、この発明に係る半導体電子機器システムに好適に使用することができる。
【００５９】
【発明の実施の形態】
以下、この発明の実施形態を、図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
【００６０】
（第１実施形態）
図１はこの発明の第１実施形態に係る半導体電子機器システムに用いられるベースボード（実装基板）の一例を示す平面図である。
【００６１】
まず、図１に示すように、ベースボード１は、複数の実装部２を有する。これら複数の実装部２は、例えば少なくともアレイ状に設けられ、本例では特に４行×５列のマトリクス状に設けられている。複数の実装部２のそれぞれには接続端子３が配置されている。本例の実装部２は、互いに隣接した実装部２に対して、接続端子３間を接続する配線４を介して電気的に接続されている。ベースボード１の周縁部には外部端子領域５が設けられており、ここにはベースボード１の外部端子（図示せず）が配置される。ベースボード１に配置された図示せぬ外部端子は、配線４を介して、例えば最も外側に配置された接続端子３に電気的に接続される。
【００６２】
上記複数の実装部２には半導体集積回路装置が着脱自在に実装され、実装された半導体集積回路装置は、各実装部２に設けられた接続端子３を介してベースボード１に電気的に接続される。
【００６３】
図２Ａは同半導体電子機器システムに用いられる半導体集積回路装置の一例を示す平面図、図２Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃは同半導体集積回路装置の裏面（外部端子面）側を示す平面図である。
【００６４】
図２Ａ〜図２Ｃに示すように、半導体集積回路装置６の一例はＰＴＰであり、その絶縁ベース７には紙やＰＥＴ等が用いられ、その厚みは、例えば２０μｍ〜２００μｍ程度と極めて薄い。以下、半導体集積回路装置６をＰＴＰ６と呼ぶ。ＰＴＰ６の絶縁ベース７上には、複数の配線８が形成され、これら配線８の一端はＩＣチップ９のパッドに金バンプ１０を介して電気的に接続される。ＩＣチップ９の周囲には、例えば樹脂からなる封止材１１が形成されており、配線８と金バンプ１０との接続部分を外界から封止するとともに、ＩＣチップ９を絶縁ベース７に固着している。また、配線８の他端は、絶縁ベース７に設けられたスルーホール１２を介して絶縁ベース７の裏面に導出され、裏面に設けられた外部端子１３に接続されている。本例の外部端子１３にはハンダバンプ１４が形成されている。ＰＴＰ６の外部端子１３は、図１に示したベースボード１の接続端子３の位置と整合されるように設けられている。これにより、ＰＴＰ６を、ベースボード１の実装部２に載せるだけで、その外部端子１３、特にハンダバンプ１４を、ベースボード１の接続端子３に簡単、かつ確実に接触させることができる。
【００６５】
図３は、ＰＴＰ実装後の平面図である。
【００６６】
図３に示すように、本発明に係る半導体電子機器システムは、ＰＴＰ６を実装部２に着脱自在に実装し、実装したＰＴＰ６の組み合わせにより、任意の機能を達成するものである。
【００６７】
なお、本明細書では、着脱自在な実装とは、半導体集積回路装置の取り付け／取り外しを、例えばハンダ付け装置やハンダ剥離装置等の専用の装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで行える実装のことで、かつＩＣソケットを使用しない方法、と定義する。
【００６８】
ＰＴＰ６には、例えば論理和ゲート、論理積ゲート、インバータ、及びフリップフロップ等の基本回路機能素子から、カウンタ、デコーダ、エンコーダ、メモリ、及びプロセッサ等の専用機能素子まで、あらゆる機能素子を含ませることができる。そして、これら機能素子を、任意に組み合わせることにより、任意な機能の半導体電子機器システムが構築される。
【００６９】
好ましいシステム例としては、小型・軽量・低価格化が進む、例えば携帯電話やカメラをはじめとするデジタル携帯機器の内部回路や、半導体記録媒体、例えばメモリカード、あるいはＩＣカード等を挙げることができる。
【００７０】
さらに、本発明では、ＰＴＰ６をベースボード１の実装部２に着脱自在に実装することで、その取り付け／取り外しを容易化し、半導体電子機器システムのリペア（修理）、及びリワーク（再構築）への容易な対応を可能としている。
【００７１】
図４Ａ、図４Ｂ、図５Ａ及び図５Ｂにリペアの一例を示す。
【００７２】
図４Ａに示すように、ベースボード１の実装部２に、４行×５列に実装されたＰＴＰ６のうち、２行４列の位置に実装されたＰＴＰ６-24に不具合が発生したとする。この場合、図４Ｂに示すように、ＰＴＰ６-24を取り外す。この後、図５Ａ及び図５Ｂに示すように、ＰＴＰ６-24と同じ機能を持つＰＴＰ6-24Sを用意し、これを２行４列の位置の実装部２-24に取り付ける。このようにして半導体電子機器システムはリペアされる。
【００７３】
このようなリペアの利点は、リペアコストの増大を、従来に比較し、抑制できることにある。なぜなら、従来、図４Ａと全く同じ機能を持つ半導体電子機器システムに不具合が発生すると、このシステム全体を交換する必要があるが、本発明では、システムの一部、即ち不具合が発生した部分のみを交換すれば良いからである。
【００７４】
また、このリペアには、ハンダ付け作業を伴わないので、特別な技能なしに、短時間に行える。
【００７５】
また、リワークについても、図４Ａ〜図５Ｂに示した手順と同様の手順にて行うことができる。
【００７６】
さらに、リワークにて取り外したＰＴＰ６については、もし、不具合がなければ、リユース（再使用）することができるし、リサイクル（再生）することも、もちろん可能である。
【００７７】
次に、着脱自在な実装に関する具体例を第２実施形態として説明する。
【００７８】
（第２実施形態）
本第２実施形態は、第１実施形態において説明した着脱自在な実装に関する具体例である。以下、着脱自在な実装に関する幾つかの具体例を説明する。
【００７９】
＜着脱自在な実装に関する第１具体例＞
図６Ａは第２実施形態の第１具体例に係る半導体集積回路装置を示す平面図、図６Ｂは図６Ａ中の６Ｂ−６Ｂ線に沿う断面図、図６Ｃは同半導体集積回路装置の裏面（接続端子面）側を示す平面図である。
【００８０】
図６Ａ〜及び図６Ｃに示すように、本具体例は、ＰＴＰ６の外部端子１３が配置されている面に粘着材、例えば粘着テープ１５を設けたものである。この粘着テープ１５により、ＰＴＰ６を、ベースボード１の実装部２に貼り付ける。これにより、例えばハンダ溶融/固化させるような実装からは得ることができない、着脱自在な実装を達成することができる。
【００８１】
＜着脱自在な実装に関する第２具体例＞
図７は第２実施形態の第２具体例に係るベースボードの平面図である。
【００８２】
図７に示すように、本具体例は、ベースボード１の実装部２の隅、好ましくはその四隅にそれぞれスリット１６を設けたものである。これらスリット１６には、ＰＴＰ６の隅が差し込まれる。これにより、着脱自在な実装を達成することができる。この実装方法では、ＰＴＰ６の基材の弾力性ゆえに、確実な端子の接触が得られる。
【００８３】
また、図７には、スリット１６に差し込まれたＰＴＰ６を１個示しておく。
【００８４】
なお、本具体例においては、半導体集積回路装置の隅を実装部２の隅に設けられたスリット１６に差し込むため、半導体集積回路装置自体が、例えばＰＴＰのようにフレキシブルであることが、より望ましい。
【００８５】
＜着脱自在な実装に関する第３具体例＞
図８Ａ及び図８Ｂは第２実施形態の第３具体例に係る半導体電子機器システムの断面図である。
【００８６】
図８Ａ及び図８Ｂに示すように、本具体例は、ベースボード１の実装部２が形成された面（実装面）及びその裏面の両面から、磁化された磁性体（磁石）１７、１８により、ベースボード１及びＰＴＰ６を挟んだものである。これにより、着脱自在な実装を達成することができる。
【００８７】
なお、本具体例においては、磁性体部材１７、１８の双方ともが磁石である必要はなく、少なくとも一方が磁石であれば良い。
【００８８】
＜着脱自在な実装に関する第４具体例＞
図９は第２実施形態の第４具体例に係る半導体電子機器システムの断面図である。
【００８９】
図９に示すように、本具体例は、ベースボード１が磁性体を有し、この磁性体を有したベースボード１と、磁化された磁性体（磁石）１７とにより、ＰＴＰ６を挟んだものである。この磁性体を有したベースボード１としては、例えば図９に示すように、ベースボード１の裏面に磁性体層１９を設ける、あるいはベースボード１の内部に磁性体層を設ける、あるいは配線４自体を磁性体により構成すればよい。このような具体例においても、着脱自在な実装を達成することができる。
【００９０】
なお、上記具体例とは反対にベースボード１が磁化された磁性体（磁石）を有し、この磁化された磁性体を有したベースボード１と、磁性体、又は磁化された磁性体１７とにより、ＰＴＰ６を挟むようにしても良い。この実装方法では、ＰＴＰ６の基材の弾力性ゆえに、確実な端子の接触が得られる。
【００９１】
＜着脱自在な実装に関する第５具体例＞
図１０Ａは第２実施形態の第５具体例に係る半導体集積回路装置を示す平面図、図１０Ｂは図１０Ａ中の１０Ｂ−１０Ｂ線に沿う断面図、図１０Ｃは同半導体集積回路装置の裏面（接続端子面）側を示す平面図である。
【００９２】
また、図１１Ａは第２実施形態の第５具体例に係るベースボードの平面図、図１１Ｂは図１１Ａ中の１１Ｂ−１１Ｂ線に沿う断面図である。これら図１１Ａ及び図１１Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【００９３】
図１０Ａ及び図１０Ｂに示すように、本具体例のＰＴＰ６は、その外部端子１３が配置されている面に突起（凸部）２０を設けたものである。
【００９４】
また、図１１Ａ及び図１１Ｂに示すように、本具体例のベースボード１は、突起２０と同じサイズの穴２１を、その実装部２に有する。この穴２１は突起２０の位置と整合した位置に設けられ、穴２１にはＰＴＰ６の突起２０が挿入される。これにより、着脱自在な実装が達成される。
【００９５】
また、図１１Ａ及び図１１Ｂには、突起２０が穴２１に挿入されているＰＴＰ６を１個示しておく。
【００９６】
なお、本具体例においては、ＰＴＰ６の突起２０のサイズを、ベースボード１の穴２１のサイズと同じとしたが、突起２０のサイズは穴２１のサイズよりもやや大きくても、やや小さくてもどちらでも良い。ただし、突起２０のサイズは穴２１のサイズよりも、やや大きくしたほうが好ましいだろう。なぜなら、突起２０が穴２１に対して、いわゆる「しまり嵌め」となるので、ベースボード１の実装部２に、ＰＴＰ６をより強固に実装できるためである。
【００９７】
＜着脱自在な実装に関する第６具体例＞
図１２Ａは第２実施形態の第６具体例に係るベースボードの平面図、図１２Ｂは図１２Ａ中の１２Ｂ−１２Ｂ線に沿う断面図である。これら図１２Ａ及び図１２Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【００９８】
図１２Ａ及び図１２Ｂに示すように、本具体例のベースボード１では、その実装部２にＰＴＰ６と同じサイズの窪み２２を設け、この窪み２２にＰＴＰ６を挿入したものである。このような具体例においても、着脱自在な実装を実現することができる。
【００９９】
また、図１２Ａ及び図１２Ｂには、窪み２２に挿入されたＰＴＰ６を１個示しておく。
【０１００】
なお、本具体例においては、窪み２２のサイズをＰＴＰ６のサイズと同じとしたが、窪み２２のサイズはＰＴＰ６のサイズよりもやや大きくても、やや小さくてもどちらでも良い。しかし、上記第５具体例と同様に、ベースボード１の実装部２に、ＰＴＰ６をより強固に実装するならば、窪み２２のサイズは、ＰＴＰ６のサイズよりも、やや小さくしたほうが良いだろう。
【０１０１】
また、窪み２２の深さは、ＰＴＰ６の厚みよりも深くても浅くてもどちらでも良いが、好ましくは浅くすることが良いだろう。例えば作業者の手作業でも、ＰＴＰ６を簡単に取り外すことができるためである。この場合でも、穴位置に合わせることにより、精度良く実装可能となる。
【０１０２】
＜着脱自在な実装に関する第７具体例＞
図１３Ａは第２実施形態の第７具体例に係るベースボードの平面図、図１３Ｂは図１３Ａ中の１３Ｂ−１３Ｂ線に沿う断面図である。これら図１３Ａ及び図１３Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【０１０３】
また、図１４Ａ及び図１４Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示した断面図である。
【０１０４】
図１３Ａ及び図１３Ｂに示すように、本具体例のベースボード１は、実装部２の接続端子３にポスト２３を設けたものである。ポスト２３の形状は、図１４Ａに示すように、尖頭形に限られるものではないが、好ましくは尖頭形である。この尖頭形のポスト２３は、図１４Ｂに示すように、ＰＴＰ６の外部端子１３に差し込まれる。特に本例では、尖頭形のポスト２３を外部端子１３に突き刺すようにしている。ポスト２３は、金属あるいは導電性を有する材質のものである。
【０１０５】
このような具体例では、尖頭形のポスト２３を外部端子１３に差し込むことで、ベースボード１の実装部２にＰＴＰ６を着脱自在に実装することができる。この実装方法は、ＰＴＰ６の基材が硬い固体ではなく、弾力性のある材質であるがゆえに、有効となる。
【０１０６】
なお、ポスト２３は、ベースボード１の接続端子３それぞれに設けておくことが望ましい。なぜなら、ポスト２３は、ベースボード１の接続端子３と、ＰＴＰ６の外部端子１３との電気的接触を果たす。このため、ポスト２３をベースボード１の接続端子３と同数設けておけば、これら接続端子３に対応するように外部端子１３を配置したＰＴＰ６であれば、いかなるものでも着脱自在な実装と同時に、電気的接触を可能とする。
【０１０７】
また、本具体例において、ＰＴＰ６の外部端子１３には、図１４Ａ及び図１４Ｂに示すように、ハンダバンプ１４のような突起は無くても良い。ポスト２３を外部端子１３に差し込むだけで、ポスト２３と外部端子１３とを簡単、かつ確実に接触させることができるためである。
【０１０８】
＜着脱自在な実装に関する第８具体例＞
本第８具体例は、上記第７具体例の変形に関する。
【０１０９】
図１５Ａ及び図１５Ｂは第２実施形態の第８具体例に係る半導体電子機器システムを示す断面図である。なお、図１５Ａ及び図１５Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１０】
上記第７具体例において、ＰＴＰ６の外部端子１３は、ベースボード１の実装面側に設ける必要はなく、図１５Ａ及び図１５Ｂに示すように、実装面とは反対側、例えば配線８が形成された面と同じ面に設けることも可能である。
【０１１１】
このような第８具体例による利点は、例えば絶縁ベース７にスルーホール１２を形成したり、スルーホール１２を導電物で埋め込んだり、絶縁ベース７の裏面に外部端子１３を形成したりする必要が無いので、第７具体例に比較して、ＰＴＰ６の製造コストを、さらに抑制できることである。
【０１１２】
＜着脱自在な実装に関する第９具体例＞
本第９具体例は、上記第７具体例の変形に関する。
【０１１３】
図１６Ａ及び図１６Ｂは第２実施形態の第９具体例に係る半導体電子機器システムを示す断面図である。なお、図１６Ａ及び図１６Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１４】
本第８具体例が、上記第７具体例と特に異なるところは、図１６Ａ及び図１６Ｂに示すように、ポスト２３を円頭形にしたことである。
【０１１５】
さらに、図１６Ａに示すように、ＰＴＰ６の外部端子１３の部分に貫通孔２４が設けられている。例えば貫通孔２４の位置は、円頭形のポスト２３の位置に対応する。このため、図１６Ｂに示すように、円頭形のポスト２３は、貫通孔２４に嵌合する。
【０１１６】
このような第９具体例による利点は、外部端子１３の部分に貫通孔２４を予め設けておくので、上記第７具体例のように、ＰＴＰ６の外部端子１３にポスト２３を突き刺す場合に比較して、ＰＴＰ６が破損し難くなることである。
【０１１７】
＜着脱自在な実装に関する第１０具体例＞
本第１０具体例は、上記第８具体例の変形に関する。
【０１１８】
図１７Ａ及び図１７Ｂは第２実施形態の第１０具体例に係る半導体電子機器システムを示す断面図である。なお、図１７Ａ及び図１７Ｂは実装される半導体集積回路装置及びベースボードの実装部をそれぞれ拡大して示している。
【０１１９】
本第１０具体例が、上記第８具体例と特に異なるところは、図１７Ａ及び図１７Ｂに示すように、ポスト２３を円頭形にしたことである。そして、図１７Ａ及び図１７Ｂに示すように、ＰＴＰ６の外部端子１３の部分に、第９具体例と同様な貫通孔２４を設けたことである。
【０１２０】
このような第１０具体例による利点は、上記第８具体例に比較して、上記第９具体例と同様、ＰＴＰ６が破損し難くなることである。
【０１２１】
なお、図１８に、本第１０具体例や、上記第９具体例に係るＰＴＰ６の平面の一例を示しておく。
【０１２２】
＜着脱自在な実装に関する第１１具体例＞
本第１１具体例は、上記第７具体例の変形に関する。
【０１２３】
図１９Ａは第２実施形態の第１１具体例に係るベースボードの平面図、図１９Ｂは図１９Ａ中の１９Ｂ−１９Ｂ線に沿う断面図である。これら図１９Ａ及び図１９Ｂにおいては、図が煩雑になることを防ぐため、配線４は省略する。
【０１２４】
図１９Ａ及び図１９Ｂに示すように、本第１１具体例に係るベースボード１が、上記第７具体例のベースボード１と特に異なるところは、実装部２の接続端子３自体を、ポスト形としたことである。このように、接続端子３自体をポスト形としても良い。
【０１２５】
また、図１９Ａ及び図１９Ｂには、ポスト形の接続端子３に差し込まれたＰＴＰ６を１個示しておく。
【０１２６】
次に、実装部２に着脱自在に実装されるＰＴＰ６の具体例を第３実施形態として説明する。
【０１２７】
（第３実施形態）
本第３実施形態は、第１実施形態において説明した実装基板の実装部に着脱自在に実装される半導体集積回路装置の具体的な実施例に関する。以下、このような半導体集積回路装置の具体例の幾つかを順次説明する。
【０１２８】
＜半導体集積回路装置に関する第１具体例＞
図２０は、第３実施形態の第１具体例に係る半導体集積回路装置の平面図である。なお、図２０では、図面が煩雑になることを防止するため、配線８、封止材１１等は省略している。
【０１２９】
図２０に示すように、本具体例のＰＴＰ６は、外部端子１３として、一組以上の電源端子１３-VCC及び１３-VSSと、複数の信号端子１３-SGLとを有する。また、ＰＴＰ６は正方形であり、その外部端子１３（１３-SGL、１３-VCC、１３-VSS）は、ＰＴＰ６の中心点から点対称に配置される。
【０１３０】
また、外部端子１３のうち、電源端子１３-VCC及び１３-VSSはＰＴＰ６の隅、好ましくはその四隅に配置され、信号端子１３-SGLは四隅以外の箇所に配置される。本具体例では、電源端子１３-VCC及び１３-VSSは二組有り、電源端子１３-VCCどうし及び電源端子１３-VSSどうしは互いに同一対角線上の位置に配置されている。これにより、ＰＴＰ６を１８０°回転させてベースボード１に取り付けることが可能となり、実装の自由度が向上する。
【０１３１】
なお、特に図示はしないが、ベースボード１の接続端子３も、ＰＴＰ６に併せて、その実装部２の四隅に電源用の接続端子が配置されるようにする。
【０１３２】
また、この発明に使用されるＰＴＰ６は、取り付け/取り外しに対応するものであるから、そのＩＣチップ９には、そのｎ型不純物とし、ヒ素を使用せず、ヒ素以外のｎ型不純物を使用する。
【０１３３】
このようにＩＣチップ９にヒ素を使用しないことで、取り付け前、もしくは取り外し後のＰＴＰ６の取り扱い方に起因した不慮の事故を防ぐことができる。
【０１３４】
なお、本具体例では、ＰＴＰ６を正方形としたが、図２１に示すように、長方形であっても良い。この場合には、外部端子１１は、ＰＴＰ６の中心線から線対称に配置されていることが好ましい。
【０１３５】
また、本具体例では、ＰＴＰ６内のＩＣチップ９は１個としたが、ＩＣチップ９は、例えば特開２０００−２７７６８３号公報に開示されているように、ＩＣチップ９を積層する等して複数設けても良いことはもちろんである。
【０１３６】
＜半導体集積回路装置に関する第２具体例＞
図２２は、第３実施形態の第２具体例に係る半導体集積回路装置を示す図である。
【０１３７】
図２２に示すように、ＰＴＰ６の信号端子１３-SGLが、実装部２の電源用接続端子３に接触した場合でも、ＩＣチップ９に損傷が入らない範囲の抵抗値を持つ保護抵抗２５を、該チップ９内に設けても良い。
【０１３８】
保護抵抗２５は、例えばＩＣチップ９の外部端子であるＩ／Ｏパッド２６とＩ／Ｏ回路２７とを接続するＩＣ内部配線に直列に接続されれば良い。
【０１３９】
また、その抵抗値は、ＩＣチップ９内の半導体素子が大電流により破壊されない程度、例えば１０〜１００Ω程度が良い。
【０１４０】
＜半導体集積回路装置に関する第３具体例＞
図２３Ａ及び図２３Ｂはそれぞれ、第３実施形態の第３具体例に係る半導体集積回路装置の平面図である。なお、図２３Ａ及び図２３Ｂではそれぞれ、図面が煩雑になることを防止するため、配線８、封止材１１等は省略している。
【０１４１】
図２３Ａ及び図２３Ｂに示すように、本具体例では、ＰＴＰ６に、同じ回路機能であっても、異なる外部端子位置（コンフィギュレーション）を持つものを用意する。このように同じ回路機能でありつつ、異なる外部端子位置を持つＰＴＰ６を用意しておくことで、回路構築の自由度を高めることができる。
【０１４２】
なお、図２３Ａ及び図２３Ｂ中、INは入力端子、OUTは出力端子、VCCは電源端子（高電位）、VSSは電源端子（接地）、NCは無接続端子を示している。
【０１４３】
＜半導体集積回路装置に関する第４具体例＞
図２４Ａ〜図２４Ｄはそれぞれ、第３実施形態の第４具体例に係る半導体集積回路装置の平面図である。
【０１４４】
図２４Ａ〜図２４Ｄに示すように、本具体例は、ＰＴＰ６の表面に、回路記号を付したものである。このように回路記号２８を付しておくことにより、作業者は、そのＰＴＰ６が何の機能を持つのかを目視にて認識でき、その取り付け/取り外しに便利である。
【０１４５】
もちろん、回路記号２８を付しておけば、作業者のみならず、半導体製造工場における組み立てロボットが、その回路記号２８を、例えば画像認識することで、そのＰＴＰ６が何の機能を持つのかを認識することも可能となる。
【０１４６】
回路記号２８としては、作業者の目視による認識、あるいは組み立てロボットの画像認識による認識が可能であれば、どのような記号でも良いが、図２４Ａ〜図２４Ｄに示すように、一般的に用いられている回路記号が望ましい。一般的に用いられている回路記号とすることで、リコンフィギュア時にミスを減少させることができる。
【０１４７】
なお、図２４ＡはＮＡＮＤゲート回路、図２４ＢはＮＯＲゲート回路、図２４Ｃはフリップフロップ回路、図２４Ｄはアダー回路をそれぞれ示している。
【０１４８】
次に、ＰＴＰ６が着脱自在に実装されるベースボード１の具体例を第４実施形態として説明する。
【０１４９】
（第４実施形態）
本第４実施形態は、第１実施形態において説明した半導体集積回路装置が着脱自在に実装される複数の実装部を有する実装基板の具体例に関する。以下、このような実装基板の具体例の幾つかを順次説明する。
【０１５０】
＜実装基板に関する第１具体例＞
図２５Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２５Ｂは同ベースボードの裏面側の平面図、図２５Ｃは図２５Ａ及び図２５Ｂ中の２５Ｃ−２５Ｃ線に沿う断面図である。
【０１５１】
図２５Ａ〜図２５Ｃに示すように、本具体例のベースボード１は、２層以上の配線層を有し、そのうちの１層は電源専用の配線層としたものである。
【０１５２】
特に本具体例では、ベースボード１の実装部２側に、接続端子（信号端子）３-SGLどうしを接続する信号配線４-SGLを形成し、実装部２側の裏面に、接続端子（電源端子）３-VCCどうし、及び３-VSSどうしを接続する電源配線４-VCC、及び４-VSSを形成している。電源配線４-VCC、及び４-VSSはベースボード１に形成されたスルーホール２９を介して、実装部２に設けられた接続端子３に電気的に接続される。また、本例では、裏面に形成された電源配線４-VCC、及び４-VSSは、交互に配置されている。
【０１５３】
このようにベースボード１は、２層以上の配線層を有して構成されても良い。
【０１５４】
さらに２層以上の配線層を有するとき、そのうちの１層を電源専用の配線層とすることで、例えば図１に示したベースボード１に比較して、ノイズ耐性を向上させることができる。
【０１５５】
＜実装基板に関する第２具体例＞
図２６Ａは第４実施形態の第１具体例に係るベースボードの第１層目の平面図、図２６Ｂは同ベースボードの第２層目の平面図、図２６Ｃは図２６Ａ及び図２６Ｂ中の２６Ｃ−２６Ｃ線に沿う断面図、図２６Ｄは図２６Ａ及び図２６Ｂ中の２６Ｄ−２６Ｄ線に沿う断面図である。
【０１５６】
図２６Ａ〜図２６Ｄに示すように、本具体例のベースボード１は、３層以上の配線層を有し、第１層はＸ方向に延びた配線層であり、第２層はＸ方向に交差、例えば直交するＹ方向に延びた配線層であり、第３層は電源専用の配線層としたものである。
【０１５７】
特に本具体例では、ベースボード１の実装部２の下層（第１層）にＸ方向信号配線４Ｘ-SGLを形成し、この配線４Ｘ-SGLの下層（第２層）にＹ方向信号配線４Ｙ-SGLを形成し、実装部２側の裏面に電源配線４-VCC、及び４-VSSを形成している。
【０１５８】
Ｘ方向信号配線４Ｘ-SGLは、ベースボード１に形成された、表面−第１層間スルーホール２９-1を介して実装部２に設けられた接続端子３に電気的に接続される。同様に、Ｙ方向信号配線４Ｙ-SGLは、ベースボード１に形成された、表面−第２層間スルーホール２９-2を介して接続端子３に電気的に接続される。さらに電源配線４-VCC、及び４-VSSは、ベースボード１に形成された、表面−裏面間スルーホール２９-3を介して接続端子３に電気的に接続される。
【０１５９】
このようにベースボード１は、３層以上の配線層を有して構成されても良い。また、３層以上の配線を有する場合には、本具体例のように、Ｘ方向信号配線４Ｘ-SGL及びＹ方向信号配線４Ｙ-SGLを互いに異なる層に形成することにより、同じ層にＸ方向配線及びＹ方向配線を混在させて形成する場合に比べて、例えばより高密度な配線が可能となる。
【０１６０】
よって、本具体例に係るベースボード１は、例えば多端子のＰＴＰ６を、着脱自在に実装する場合に有利である。
【０１６１】
なお、本具体例の電源配線４-VCC、及び４-VSSの平面パターンは、例えば上記第２具体例の図２５Ｂに示した平面パターンと同様である。
【０１６２】
＜実装基板に関する第３具体例＞
図２７は第４実施形態の第３具体例に係るベースボードの平面図である。
【０１６３】
図２７に示すように、本具体例のベースボード１は、アレイ状に設けられた実装部２の幾つかは、飛び越し配線４Ｊを用いて、互いに隣接した実装部２以外の実装部２に接続するようにしたものである。
【０１６４】
このように、実装部２の幾つかを、互いに隣接した実装部２以外の実装部２に接続することで、例えば図１に示したようなベースボード１に比べて、半導体電子機器システムの構築の自由度を向上させることが可能となる。
【０１６５】
＜実装基板に関する第４具体例＞
図２８Ａ及び図２８Ｂはそれぞれ第４実施形態の第４具体例に係るベースボードの実装部を拡大して示した断面図である。
【０１６６】
図２８Ａ及び図２８Ｂに示すように、本具体例のベースボード１は、実装部２に設けられた接続端子３を、例えば球面状に盛り上げたものである。接続端子３を盛り上げる方法には、ハンダメッキが適する。
【０１６７】
このように接続端子３を盛り上げることで、この接続端子３に、ＰＴＰ６の外部端子１３が、より確実に接触し易くなる。
【０１６８】
よって、本具体例に係るベースボード１によれば、例えば手作業による実装においても、接触不良を軽減することが可能となる。
【０１６９】
次に、半導体集積回路装置の組み合わせの自由度を向上させる技術について、第５実施形態として説明する。
【０１７０】
（第５実施形態）
本第５実施形態は、第１実施形態において説明したリペア及びリワークが可能な半導体電子機器システムにおいて、半導体集積回路装置の組み合わせの自由度を向上させる技術に関する。このために、本実施形態では、半導体集積回路装置に加えて、配線専用の配線専用装置が用意される。以下、配線専用装置を用いた半導体電子機器システムの具体例の幾つかを説明する。
【０１７１】
＜配線専用装置の第１具体例＞
図２９は第５実施形態の第１具体例に係る半導体電子機器システムの平面図である。
【０１７２】
図２９に示すように、本具体例では、ベースボード１の実装部２に、ＰＴＰ６の他、このＰＴＰ６と同じ外部端子の配置を持つ配線専用装置３０が、着脱自在に実装されている。
【０１７３】
特に本具体例では、アレイ状に設けられた実装部２に、配線専用装置３０とＰＴＰ６とが交互に、着脱自在に実装されている。
【０１７４】
このように、ＰＴＰ６に加え、配線としてのみ機能する配線専用装置３０を別途用意し、ＰＴＰ６と組み合わせて使用することで、半導体集積回路装置の組み合わせの自由度、即ち、半導体電子機器システムの構築の自由度を向上させることができる。
【０１７５】
また、配線専用装置３０は、ＩＣチップ９を搭載せず、配線８のみを有するＰＴＰが好ましいだろう。
【０１７６】
さらに、配線専用装置３０の表面には、例えば図２４Ａ〜図２４Ｄを参照して説明した回路記号２８と同様に、配線記号が付されていたほうが便利であろう。この場合の配線記号としては、例えば図２９に示すように、少なくとも配線専用装置３０の外部端子１３が配線によりどのように接続されているかが示されていれば良いだろう。
【０１７７】
＜配線専用装置の第２具体例＞
図３０は第５実施形態の第２具体例に係る半導体電子機器システムの平面図である。
【０１７８】
図３０に示すように、本具体例では、アレイ状に設けられた実装部２にＰＴＰ６を着脱自在に実装したとき、その周囲に隣接する全ての実装部２に、配線専用装置３０を、着脱自在に実装したものである。
【０１７９】
このようにＰＴＰ６の周囲に隣接する全ての実装部２に、配線専用装置３０を、着脱自在に実装することも可能である。
【０１８０】
配線専用装置３０は、本第２具体例や、上記第１具体例のように、ある決まりを持って配置されることが望ましいが、配線専用装置３０をどの実装部２に配置するかは、構築されるシステムによって、適宜決定されることは言うまでもない。
【０１８１】
次に、ＰＴＰ６のベースボード１への取り付けを容易にする技術を、第６実施形態として説明する。
【０１８２】
（第６実施形態）
本第６実施形態は、第１実施形態において説明したリペア及びリワークが可能な半導体電子機器システムにおいて、半導体集積回路装置の取り付けを容易にする技術に関する。このために、本実施形態ではアライメントマークが用意される。
【０１８３】
図３１Ａは第６実施形態に係るベースボードの実装部を拡大して示した平面図、図３１Ｂは第６実施形態に係る半導体集積回路装置の平面図、図３１Ｃは半導体集積回路装置を実装した時を示す平面図である。
【０１８４】
図３１Ａ〜図３１Ｃに示すように、第６実施形態では、ベースボード１の実装部２、及びＰＴＰ６のそれぞれにアライメントマーク３１を設けたものである。
【０１８５】
ＰＴＰ６の絶縁ベース７には、例えばＰＥＴを用いることができるので、透明にすることができる。絶縁ベース７を透明とした場合、これにアライメントマーク３１（３１-PTP）を付しておく。同様に、実装部２にも、ＰＴＰ６のアライメントマークに対応するアライメントマーク３１（３１-BD）を付しておく。そして、特に図３１Ｃに示すように、ＰＴＰ６を、そのマーク３１-PTPが、マーク３１-BDに整合するようにして、ベースボード１の実装部２に実装する。
【０１８６】
このように、実装部２、及びＰＴＰ６のそれぞれにアライメントマーク３１を設けておくことにより、ＰＴＰ６の取り付けを容易にすることができる。
【０１８７】
また、アライメントマーク３１の形状としては、アライメントができさえすれば、図３１Ａ〜図３１Ｃに示すような十字形以外の形状でもよい。
【０１８８】
また、アライメントマーク３１は、ＰＴＰ６、及び実装部２とで、同一形状にすることが望ましいが、アライメントができさえすれば、必ずしも同一形状にする必要はない。
【０１８９】
また、ＰＴＰ６の絶縁ベース７は透明、特に無色透明が好ましいが、実装部２に付されたアライメントマーク３１-BDを、絶縁ベース７を介して確認できさえすれば、無色透明に限らず、着色されていても良い。
【０１９０】
また、配線専用装置３０についても、本例のようなアライメントマーク３１を付しても良いことはもちろんである。
【０１９１】
次に、本発明に係る半導体電子機器システムの耐震性、耐腐食性を向上させる技術を、第７実施形態として説明する。
【０１９２】
（第７実施形態）
図３２Ａは第７実施形態に係る半導体電子機器システムの平面図、図３２Ｂは図３２Ａ中の３２Ｂ−３２Ｂ線に沿う断面図である。
【０１９３】
図３２Ａ及び図３２Ｂに示すように、本７実施形態では、ベースボード１の実装部２に、ＰＴＰ６を着脱自在に実装した後、剥離可能な樹脂３２によりＰＴＰ６をベースボード１に固定し、かつ外界から封止したものである。
【０１９４】
このようにベースボード１の実装部２に、ＰＴＰ６を着脱自在に実装した後、剥離可能な樹脂３２で、ＰＴＰ６を固定、かつ封止することで、半導体電子機器システムの耐震性、耐腐食性を向上させることができる。
【０１９５】
また、樹脂３２を剥離可能、例えば専用の剥離装置を用いなくても、作業者による手作業のみで、あるいは半導体製造工場における組み立てロボットの作業のみで剥離可能とする。これにより、リペア及びリワークに対応可能となる、という効果を損なうことなく、半導体電子機器システムの耐震性、耐腐食性を向上させることができる。
【０１９６】
以上、この発明を第１〜第７実施形態により説明したが、この発明は、これら実施形態それぞれに限定されるものではなく、その実施に際しては、発明の要旨を逸脱しない範囲で種々に変形することが可能である。
【０１９７】
例えば上記実施形態では、半導体集積回路装置としてＰＴＰを例示したが、半導体集積回路装置はＰＴＰに限られるものではなく、様々な半導体集積回路装置を用いることができる。
【０１９８】
また、上記各実施形態は、単独、または適宜組み合わせて実施することも勿論可能である。
【０１９９】
さらに、上記各実施形態には種々の段階の発明が含まれており、各実施形態において開示した複数の構成要件の適宜な組み合わせにより、種々の段階の発明を抽出することも可能である。
【０２００】
【発明の効果】
以上説明したように、この発明によれば、半導体集積回路装置の組み合わせにより構築される半導体電子機器システムであって、上記半導体集積回路装置の取り付け／取り外しが容易であり、そのリペア及びリワークに対応可能な半導体電子機器システムを提供できる。
【図面の簡単な説明】
【図１】図１はこの発明の第１実施形態に係る半導体電子機器システムに用いられるベースボードの平面図。
【図２】図２Ａは第１実施形態に係る半導体電子機器システムに用いられるＰＴＰの平面図、図２Ｂは図２Ａ中の２Ｂ−２Ｂ線に沿う断面図、図２Ｃは同ＰＴＰの裏面側の平面図。
【図３】図３はＰＴＰ実装後の平面図。
【図４】図４Ａ及び図４ＢはＰＴＰの取り外しを示す図。
【図５】図５Ａ及び図５ＢはＰＴＰの取り付けを示す図。
【図６】図６Ａは第２実施形態の第１具体例に係る半導体集積回路装置の平面図、図６Ｂは図６Ａ中の６Ｂ−６Ｂ線に沿う断面図、図６Ｃは同半導体集積回路装置の裏面側の平面図。
【図７】図７は第２実施形態の第２具体例に係るベースボードの平面図。
【図８】図８Ａ及び図８Ｂはそれぞれ第２実施形態の第３具体例に係る半導体電子機器システムの断面図。
【図９】図９は第２実施形態の第４具体例に係る半導体電子機器システムの断面図。
【図１０】図１０Ａは第２実施形態の第５具体例に係る半導体集積回路装置の平面図、図１０Ｂは図１０Ａ中の１０Ｂ−１０Ｂ線に沿う断面図、図１０Ｃは同半導体集積回路装置の裏面側の平面図。
【図１１】図１１Ａは第２実施形態の第５具体例に係るベースボードの平面図、図１１Ｂ図１１Ａ中の１１Ｂ−１１Ｂ線に沿う断面図。
【図１２】図１２Ａは第２実施形態の第６具体例に係るベースボードの平面図、図１２Ｂは図１２Ａ中の１２Ｂ−１２Ｂ線に沿う断面図。
【図１３】図１３Ａは第２実施形態の第７具体例に係るベースボードの平面図、図１３Ｂは図１３Ａ中の１３Ｂ−１３Ｂ線に沿う断面図。
【図１４】図１４Ａ及び図１４Ｂはそれぞれ実装される半導体集積回路装置及びベースボードの実装部を拡大して示した断面図。
【図１５】図１５Ａ及び図１５Ｂはそれぞれ第２実施形態の第８具体例に係る半導体電子機器システムの断面図。
【図１６】図１６Ａ及び図１６Ｂはそれぞれ第２実施形態の第９具体例に係る半導体電子機器システムの断面図。
【図１７】図１７Ａ及び図１７Ｂはそれぞれ第２実施形態の第１０具体例に係る半導体電子機器システムの断面図。
【図１８】図１８は第２実施形態の第９具体例及び第１０具体例に係る半導体集積回路装置の平面図。
【図１９】図１９Ａは第２実施形態の第１１具体例に係るベースボードの平面図、図１９Ｂは図１９Ａ中の１９Ｂ−１９Ｂ線に沿う断面図。
【図２０】図２０は第３実施形態の第１具体例に係る半導体集積回路装置の平面図。
【図２１】図２１は第３実施形態の第１具体例に係る他の半導体集積回路装置の平面図。
【図２２】図２２は第３実施形態の第２具体例に係る半導体集積回路装置を示す図。
【図２３】図２３Ａ及び図２３Ｂはそれぞれ第３実施形態の第３具体例に係る半導体集積回路装置の平面図。
【図２４】図２４Ａ乃至図２４Ｄはそれぞれ第３実施形態の第４具体例に係る半導体集積回路装置の平面図。
【図２５】図２５Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２５Ｂは同ベースボードの裏面側の平面図、図２５Ｃは図２５Ａ及び図２５Ｂ中の２５Ｃ−２５Ｃ線に沿う断面図。
【図２６】図２６Ａは第４実施形態の第１具体例に係るベースボードの平面図、図２６Ｂは同ベースボードの第２層目の平面図、図２６Ｃは図２６Ａ及び図２６Ｂ中の２６Ｃ−２６Ｃ線に沿う断面図、図２６Ｄは図２６Ａ及び図２６Ｂ中の２６Ｄ−２６Ｄ線に沿う断面図。
【図２７】図２７は第４実施形態の第３具体例に係るベースボードの平面図。
【図２８】図２８Ａ及び図２８Ｂはそれぞれ第４実施形態の第４具体例に係るベースボードの実装部を拡大して示した断面図。
【図２９】図２９は第５実施形態の第１具体例に係る電子機器システムの平面図。
【図３０】図３０は第５実施形態の第２具体例に係る電子機器システムの平面図。
【図３１】図３１Ａは第６実施形態に係るベースボードの実装部を拡大して示した平面図、図３１Ｂは第６実施形態に係る半導体集積回路装置の平面図、図３１Ｃは半導体集積回路装置を実装した時の平面図。
【図３２】図３２Ａは第７実施形態に係る半導体電子機器システムの平面図、図３２Ｂは図３２Ａ中の３２Ｂ−３２Ｂ線に沿う断面図。
【符号の説明】
１…ベースボード（実装基板）、
２…ベースボードの実装部、
３…ベースボードの接続端子、
３-SGL…ベースボードの接続端子（信号端子）、
３-VCC…ベースボードの接続端子（VCC電源端子）、
３-VSS…ベースボードの接続端子（VSS電源端子）、
４…ベースボードの配線、
４-SGL…ベースボードの配線（信号用）、
４-VCC…ベースボードの配線（VCC電源用）、
４-VSS…ベースボードの配線（VSS電源用）、
４Ｘ-SGL…ベースボードのＸ方向配線（信号用）、
４Ｙ-SGL…ベースボードのＹ方向配線（信号用）、
５…ベースボードの外部端子領域、
６…ＰＴＰ（半導体集積回路装置）、
７…ＰＴＰの絶縁ベース、
８…ＰＴＰの配線、
９…ＩＣチップ、
１０…金バンプ、
１１…封止材、
１２…ＰＴＰのスルーホール、
１３…ＰＴＰの外部端子、
１３-SGL…ＰＴＰの外部端子（信号端子）、
１３-VCC…ＰＴＰの外部端子（VCC電源端子）、
１３-VSS…ＰＴＰの外部端子（VSS電源端子）、
１４…ＰＴＰのハンダバンプ、
１５…粘着テープ、
１６…スリット、
１７…磁化された磁性体、
１８…磁化された磁性体、
１９…磁性体層、
２０…ＰＴＰの突起、
２１…ベースボードの穴、
２２…ベースボードの窪み、
２３…ベースボードのポスト、
２４…ＰＴＰの貫通孔、
２５…保護抵抗、
２６…ＩＣチップのＩ／Ｏパッド、
２７…ＩＣチップのＩ／Ｏ回路、
２８…ＰＴＰに付された回路記号、
２９…ベースボードのスルーホール、
３０…配線専用装置、
３１-BD…ベースボードに付されたアライメントマーク、
３１-PTP…ＰＴＰに付されたアライメントマーク、
３２…剥離可能な樹脂。
Claims (13)
- 半導体集積回路装置が実装される複数の実装部を有する実装基板を有し、この実装基板の実装部に実装された前記半導体集積回路装置の組み合わせにより任意の機能を達成する半導体電子機器システムであって、
前記実装基板は、前記半導体集積回路装置に接続される接続端子が設けられ、前記半導体集積回路装置が着脱自在に実装される複数の実装部をマトリクス状に有し、前記マトリクス状に設けられた実装部の接続端子のそれぞれは、互いに隣接した実装部の接続端子に接続され、又は前記マトリクス状に設けられた実装部の接続端子の幾つかは、互いに隣接した実装部以外の実装部の接続端子に接続され、
前記半導体集積回路装置は前記実装部の接続端子の位置と整合されるように設けられた外部端子を有し、この外部端子は前記実装部の接続端子に接続されて前記実装基板の実装部に着脱自在に実装され、
前記着脱自在に実装された前記半導体集積回路装置を取り替えることで前記任意の機能をリペア及び前記任意の機能をリワークすることを特徴とする半導体電子機器システム。 - 前記半導体集積回路装置の外部端子が配置されている面に粘着材を設け、この粘着材により、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板の実装部の隅にスリットを設け、このスリットに前記半導体集積回路装置の隅を差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板の実装面及びその裏面の両面から、少なくとも磁性体と磁化された磁性体とにより、前記実装基板及び前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板は磁性体を有し、この磁性体を有した実装基板と磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板は磁化された磁性体を有し、この磁化された磁性体を有した実装基板と磁性体又は磁化された磁性体とにより、前記半導体集積回路装置を挟むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記半導体集積回路装置の外部端子が配置されている面に凸部を設け、前記実装基板の実装部に前記凸部が挿入される穴を設け、この穴に前記凸部を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板の実装部に前記半導体集積回路装置が挿入される窪みを設け、この窪みに前記半導体集積回路装置を挿入することで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記実装基板の実装部にポストを設け、このポストを前記半導体集積回路装置の外部端子に差し込むことで、前記実装基板の実装部に、前記半導体集積回路装置を着脱自在に実装したことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記半導体集積回路装置の表面には、回路記号が付されていることを特徴とする請求項１に記載の半導体電子機器システム。
- 前記接続端子は盛り上がっていることを特徴とする請求項１に記載の半導体電子機器システム
- 前記半導体集積回路装置は、前記実装基板の実装部間を接続する配線専用装置を含むことを特徴とする請求項１に記載の半導体電子機器システム。
- 前記半導体集積回路装置は、ＰＴＰであることを特徴とする請求項 １乃至請求項１２いずれか一項に記載の半導体電子機器システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072928A JP4015814B2 (ja) | 2001-03-14 | 2001-03-14 | 半導体電子機器システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001072928A JP4015814B2 (ja) | 2001-03-14 | 2001-03-14 | 半導体電子機器システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002271015A JP2002271015A (ja) | 2002-09-20 |
| JP4015814B2 true JP4015814B2 (ja) | 2007-11-28 |
Family
ID=18930440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001072928A Expired - Fee Related JP4015814B2 (ja) | 2001-03-14 | 2001-03-14 | 半導体電子機器システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4015814B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102535502B1 (ko) * | 2022-12-20 | 2023-05-26 | 주식회사 파크시스템 | Fpcb를 이용한 bga 패키지 리워크 방법 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2006069439A1 (en) * | 2004-12-27 | 2006-07-06 | Research In Motion Limited | Method and device for writing data in a wireless handheld communications device between volatile and non-volatile memories |
-
2001
- 2001-03-14 JP JP2001072928A patent/JP4015814B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102535502B1 (ko) * | 2022-12-20 | 2023-05-26 | 주식회사 파크시스템 | Fpcb를 이용한 bga 패키지 리워크 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002271015A (ja) | 2002-09-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7830011B2 (en) | Semiconductor element and wafer level chip size package therefor | |
| KR100386995B1 (ko) | 반도체 장치 및 그 배선 방법 | |
| US6219912B1 (en) | Method for manufacture electronic component device | |
| JP2005079581A (ja) | テープ基板、及びテープ基板を用いた半導体チップパッケージ、及び半導体チップパッケージを用いたｌｃｄ装置 | |
| CN105489592A (zh) | 半导体器件封装件、层叠封装件和计算装置 | |
| JP2003017649A (ja) | 半導体装置及び半導体モジュール | |
| JP2000082868A (ja) | フレキシブルプリント配線板およびフレキシブルプリント回路板とその製造方法 | |
| JP2006294976A (ja) | 半導体装置およびその製造方法 | |
| US20020093095A1 (en) | Heat spreader hole pin 1 identifier | |
| JP4015814B2 (ja) | 半導体電子機器システム | |
| JP2008108987A (ja) | 半導体装置並びにこれを用いた表示装置及び電子機器 | |
| JP2016118409A (ja) | 磁気検知装置 | |
| JP2006245396A (ja) | 半導体装置及びその製造方法 | |
| JP2007102558A (ja) | 電子部品、および無線通信媒体 | |
| JP2000315765A (ja) | 半導体装置とそれに用いる配線基板 | |
| EP0551529B1 (en) | Method for replacing chips | |
| JP3909036B2 (ja) | 半導体装置の製造方法 | |
| JP2002026179A (ja) | 半導体装置およびその製造方法 | |
| JP2000286360A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPH1126895A (ja) | 面実装部品 | |
| KR20230054918A (ko) | 인쇄 회로 기판 구조체 | |
| US8531013B2 (en) | Semiconductor device equipped with bonding wires and manufacturing method of semiconductor device equipped with bonding wires | |
| US20090021921A1 (en) | Memory card and its manufacturing method | |
| JP2005175124A (ja) | 配線モジュールとそれを搭載するプリント配線板 | |
| JPH10270582A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040825 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070206 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070405 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070914 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100921 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110921 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |