JP3997316B2 - 出力制限回路 - Google Patents
出力制限回路 Download PDFInfo
- Publication number
- JP3997316B2 JP3997316B2 JP2002191437A JP2002191437A JP3997316B2 JP 3997316 B2 JP3997316 B2 JP 3997316B2 JP 2002191437 A JP2002191437 A JP 2002191437A JP 2002191437 A JP2002191437 A JP 2002191437A JP 3997316 B2 JP3997316 B2 JP 3997316B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- channel
- signal
- intensity
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Amplifiers (AREA)
Description
【発明の属する技術分野】
本発明は出力制限回路に関し、特に、増幅器出力段の発熱の抑制に使用して好適な出力制限回路に関する。
【0002】
【従来の技術】
従来の出力制限回路では、出力信号検出、時定数の設定をハードウエアで行ったり、製品の発熱が大きいモード、例えぱサラウンドモードなどに切り替わった場合に、強制的に出カ制限をかけたりしていた。
【0003】
【発明が解決しようとする課題】
このような従来技術には以下に示すような欠点があった。
(1)検出時間、検出レベルにばらつきが生じ、通常使用状態でも回路が働くことがあり、信頼性に欠ける。
〈2)ハード部品点数が多くなり、コストの点で不利である。
〈3)モードによつて、強制的に出力制限をかけた時には、ユーザーに大出カ時のパワーギャランティーをすることが出来ない。
【0004】
本発明の目的は、上記従来技術の欠点を解消し、通常使用状態で回路が働いたりしないので信頼性があり、ハード部品点数が少ないのでコストの点で有利であり、強制的に出力制限をかけたりしないのでユーザーに大出カ時のパワーギャランテイーをすることが可能な出力制限回路を提供することにある。
【0005】
【課題を解決するための手段】
上記目的達成のため本願発明では、各チャンネルの出力電流を制限する出力制限手段と、前記各チャンネルの信号強度を検出しその強度を表わす強度信号を出力する検出手段と、マイクロコンピュータとを備え、該マイクロコンピュータは、前記強度信号が入力される入力端子を有し、該入力端子には、前記各チャンネルの強度信号のうち前側左右の各チャンネルの強度信号を加算した一つの加算信号と、前記各チャンネルの強度信号のうち前側左右のチャンネル以外の各チャンネルの強度信号を加算した他の加算信号とが入力され、これら各加算信号が共に所定の閾値を超過した状態が所定の時間継続したときに前記出力制限手段に作動を命令し前記各チャンネルの出力電流を制限させると共に、前記作動を命令したあと前記各加算信号の何れかが前記所定の閾値を下回りそれが所定の時間継続したときに前記出力制限手段への作動の命令を解除し前記各チャンネルの出力電流の制限を解除させる。
【0007】
【発明の実施の形態】
以下本発明の詳細を図示実施の形態例に基いて説明する。図1に実施の形態例の5チャンネル増幅器1の回路構成を示す(本発明に係る部分のみ)。図に於て、2は、Lchの出力段であり、不図示電圧増幅段から供給されるLchの音声信号ASL+,ASL−を増幅し、Lch出力信号Loutを出力する(Lchはレフトチャンネルの意。)。他のチャンネルRch,Cch,SLch,SRchにも同一構造の出力段2が設けられており(図を見易くするため図示省略。)、これらは各チャンネルの音声信号を増幅し、各チャンネル出力信号Rout,Cout,SLout,SRoutを出力する(Rchはライトチャンネル、Cchはセンターチャンネル、SLchはサラウンドレフトチャンネル、SRchはサラウンドライトチャンネルの意。)。
【0008】
各チャンネルの出力段2は、増幅器出力段として通常備えられる構成と、本発明実施のため備えられた構成とから成る。通常備えられる構成は、トランジスタをダーリントン接続し、ダイオード、抵抗を付加して成る出力トランジスタQ1,Q2、可変抵抗VR1及び固定抵抗R1である。これらで形成された回路の動作は良く知られている。説明は略す。
【0009】
本発明実施のため出力段2に備えられたのは、抵抗R2,R3、ダイオードD1,D2、トランジスタQ3,Q4から成る電流リミッター3である。これらは各出力トランジスタQ1,Q2の1段目のトランジスタQ11,Q21のベース電流をバイパスする。
この電流リミッター3の接続を説明すると、先ず、抵抗R2の一端が出力トランジスタQ1の1段目のトランジスタQ11のベースに接続されている。抵抗R2の他端はダイオードD1のアノードに接続されている。ダイオードD1のカソードはトランジスタQ3のコレクタに接続されている。トランジスタQ3のエミッターは出力トランジスタQ2の2段目のトランジスタQ22のコレクタに接続されている。
【0010】
トランジスタQ4のコレクタはLchの出力端子4に接続されている。トランジスタQ4のエミッタはダイオードD2のアノードに接続されている。ダイオードD2のカソードは抵抗R3の一端に接続されている。抵抗R3の他端は出力トランジスタQ2の1段目のトランジスタQ21のベースに接続されている。
【0011】
各チャンネルLch,Rch,Cch,SLch,SRchの各出力端子5〜8には、抵抗とダイオードから成る検出回路11〜15が接続されている。各抵抗は、一端が前記各チャンネルの出力端子4〜8に接続されており、他端が各ダイオードのアノードに接続されている。これら検出回路11〜15は、各チャンネルLch,Rch,Cch,SLch,SRchの信号強度を検出し、その強度を表わす強度信号を出力する。
【0012】
17は第1の加算回路、18は第2の加算回路である。第1の加算回路17には、Lch,Rchの検出回路11,12の各ダイオードのカソードが接続されている。第2の加算回路18には、Cch,SLch,SRchの検出回路13〜15の各ダイオードのカソードが接続されている。
これにより、第1の加算回路17はLchの強度信号とRchの強度信号とを加算した第1の加算信号AD1を発生する。また、第2の加算回路18はCchの強度信号とSLchの強度信号とSRchの強度信号を加算した第2の加算信号AD2を発生する。
【0013】
21はマイクロコンピュータであり(図にはμ−comと表示)、入力端子DET1,DET2、出力端子limitter,Power relayを備えている。入力端子DET1には第1の加算信号AD1、入力端子DET2には第2の加算信号AD2が供給される。出力端子limitterの出力信号SOは、各チャンネルLch,Rch,Cch,SLch,SRchのトランジスタQ3,Q4のベースに供給される。
【0014】
マイクロコンピュータ21は入力端子DET1及びDET2の入力信号レベル、即ち第1の加算信号AD1及び第2の加算信号AD2の信号レベルを常にモ二タしている。これら第1の加算信号AD1及び第2の加算信号AD2の信号レベルは、通常は所定の閾値Xを超えない。この場合、出力端子limitterの出力信号SOは低レベルに保たれており、各チャンネルLch,Rch,Cch,SLch,SRchのトランジスタQ3,Q4は遮断された状態にある。従って、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2には通常のベース電流が流れ、これらの出力信号は通常の大きさとなる。
【0015】
しかし、大きな出力になり、第1の加算信号AD1及び第2の加算信号AD2の両方の信号レベルが所定の閾値Xを超え、且つそれが所定の時間、例えば5秒間継続した場合には、マイクロコンピュータ21は出力端子limitterの出力信号SOを高レベルにする。
これにより、各チャンネルLch,Rch,Cch,SLch,SRchの電流リミッター3のトランジスタQ3,Q4は導通する。従って、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2のベース電流が、これらトランジスタQ3,Q4に引き込まれ、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2のベース電流が減少し、これに伴って、これらのコレクタ電流も減少する。この結果、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2の発熱が抑制される。
【0016】
また、このようにして各チャンネルLch,Rch,Cch,SLch,SRchの電流リミッター3のトランジスタQ3,Q4が導通したあと、第1の加算信号AD1又は第2の加算信号AD2の何れかの信号レベルが所定の閾値Xを下回り、且つそれが所定の時間、例えば5秒間継続した場合には、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2の発熱は許容範囲に戻る。そこで、マイクロコンピュータ21は出力端子limitterの出力信号SOを低レベルに戻す。
【0017】
これにより、各チャンネルLch,Rch,Cch,SLch,SRchの電流リミッター3のトランジスタQ3,Q4が遮断される。従って、各チャンネルLch,Rch,Cch,SLch,SRchの出力トランジスタQ1,Q2のベース電流が、本来の値に戻り、各チャンネルの出力信号Lout,Rout,Cout,SLout,SRoutも本来の値に戻る。
【0018】
なお、実施の形態例では、LchとRch、CchとSLchとSRchとに強度信号をまとめたが、全ての強度信号を独立してマイクロコンピュータ21に取り込んでも良い。この場合、例えば5チャンネルのうち3チャンネル以上の強度信号が閾値Xを超過し、その状態が例えば5秒間継続したとき、出力端子limitterの出力信号SOを高レベルにし、また、このように高レベルにしたあと閾値Xを超過した強度信号が5チャンネルのうち2チャンネル以下になった場合に出力端子limitterの出力信号SOを低レベルにする等すると良い。
【0019】
また、閾値Xは、製品によつてどのようにも設定できる。
また、実施の形態例では、出力端子limitterの出力信号SOを高レベルにする迄の時間或いは低レベルに戻すまでの時間を例えば5秒としたが、この時間は、製品によつてどのようにも設定できる。
【0020】
【発明の効果】
以上説明したように、本願発明では、各チャンネルの強度信号のうち前側左右の各チャンネルの強度信号を加算して一つの加算信号とし、各チャンネルの強度信号のうち前側左右のチャンネル以外の各チャンネルの強度信号を加算して他の加算信号とし、これらが共に所定の閾値を超過した状態が所定の時間継続したときにマイクロコンピュータが出力制限手段に作動を命令し各チャンネルの出力電流を制限させると共に、作動を命令したあと各加算信号の何れかが所定の閾値を下回りそれが所定の時間継続したときにマイクロコンピュータが出力制限手段への作動の命令を解除し各チャンネルの出力電流の制限を解除させるようにした。
これにより、
(1)部品点数が少なくなり、コストメリットが大きくなる。
(2)誤動作の可能性が減り、過大信号が適続して入力された時のみに製品の異常温度上昇を防ぐべく回路が動作するので、信頼性が向上する。
(3)あらゆる動作条件(モード)で、ユーザーに対し、出カ制限無しの大出カを供給することができる。
【0022】
それに加えて、各出力トランジスタの装置全体としての発熱量をより的確に抑制することが可能となる。即ち、多チャンネルの出力は、大きくは、前側左右のLch,Rchの組と、この前側左右のチャンネル以外の組、例えばCch,SLch,SRchとに分けられる。そして、これら夫々の組については、それらの強度信号を加算した状態で見たときが、その組の出力の全体を的確に反映するものとなる。また、各加算信号については、何れもが閾値を超えたか否かで見たときが、その増幅器の出力の全体を的確に反映したものとなる。本願発明の強度信号の組合わせは、このような出力信号の特性に適合させたもので、この組合わせを使用することで、上述のとおり、各出力トランジスタの装置全体としての発熱量をより的確に抑制することが可能となる。
【図面の簡単な説明】
【図1】本発明の実施の形態例の5チャンネル増幅器1の構成を示す回路図。
【符号の説明】
ASL+,ASL−…電圧増幅段から供給されるLchの音声信号
Lout,Rout,Cout,SLout,SRout…各チャンネル出力信号
AD1,AD2…第1,第2の加算信号
SO…limitter端子の出力信号
1…5チャンネル増幅器 2…出力段
3…電流リミッター 4〜8…各チャンネルの出力端子
11〜15…検出回路 17…第1の加算回路
18…第2の加算回路 21…マイクロコンピュータ
Claims (1)
- 各チャンネルの出力電流を制限する出力制限手段と、
前記各チャンネルの信号強度を検出しその強度を表わす強度信号を出力する検出手段と、
マイクロコンピュータとを備え、
該マイクロコンピュータは、前記強度信号が入力される入力端子を有し、該入力端子には、前記各チャンネルの強度信号のうち前側左右の各チャンネルの強度信号を加算した一つの加算信号と、前記各チャンネルの強度信号のうち前側左右のチャンネル以外の各チャンネルの強度信号を加算した他の加算信号とが入力され、これら各加算信号が共に所定の閾値を超過した状態が所定の時間継続したときに前記出力制限手段に作動を命令し前記各チャンネルの出力電流を制限させると共に、前記作動を命令したあと前記各加算信号の何れかが前記所定の閾値を下回りそれが所定の時間継続したときに前記出力制限手段への作動の命令を解除し前記各チャンネルの出力電流の制限を解除させる
ことを特徴とする出力制限回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002191437A JP3997316B2 (ja) | 2002-06-28 | 2002-06-28 | 出力制限回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002191437A JP3997316B2 (ja) | 2002-06-28 | 2002-06-28 | 出力制限回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004040258A JP2004040258A (ja) | 2004-02-05 |
JP3997316B2 true JP3997316B2 (ja) | 2007-10-24 |
Family
ID=31701016
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002191437A Expired - Lifetime JP3997316B2 (ja) | 2002-06-28 | 2002-06-28 | 出力制限回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3997316B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5109956B2 (ja) * | 2008-12-12 | 2012-12-26 | 株式会社Jvcケンウッド | 増幅器の保護回路 |
-
2002
- 2002-06-28 JP JP2002191437A patent/JP3997316B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2004040258A (ja) | 2004-02-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH05315856A (ja) | 電力増幅装置 | |
JP2932225B2 (ja) | 電源の電力供給容量を仮想的に拡張する装置 | |
JP4786879B2 (ja) | 異常状態から定常状態への復帰時に発生する過度な応答現象を防止するd級パワー増幅器及びその方法 | |
US5708390A (en) | Signal amplifier arrangeable in two different configuration modes | |
US5818301A (en) | Power amplifier arrangenment of a plural power supply switching type | |
JP3997316B2 (ja) | 出力制限回路 | |
JP2009260472A (ja) | 電力増幅器 | |
GB2278025A (en) | Circuit arrangement for switching a current-consuming apparatus on and off | |
KR830001876B1 (ko) | 차동 증폭기용 억제회로 | |
JP4121200B2 (ja) | Btl電力増幅器におけるスピーカー保護回路 | |
JPH06103805B2 (ja) | ブリッジ出力段の過熱を防止するための回路装置 | |
US6590446B2 (en) | Amplifier circuit and electronic apparatus using the same | |
JP2830251B2 (ja) | 電力増幅器 | |
JPH079448Y2 (ja) | ミューティング回路 | |
KR100614693B1 (ko) | 출력보호회로 및 이 회로가 내장된 반도체소자 | |
KR100979377B1 (ko) | 과전류제한회로 | |
JPH0412643B2 (ja) | ||
JP3381528B2 (ja) | 電力増幅装置 | |
US8223793B2 (en) | Method for transmitting line signals via a line device, and transmission apparatus | |
JP4772719B2 (ja) | 電力増幅器 | |
JP2845596B2 (ja) | 音声増幅回路 | |
JPWO2017208307A1 (ja) | パワーアンプの保護回路、パワーアンプ、およびスピーカーユニット | |
JPS5862906A (ja) | A級電力増幅回路 | |
JPH0522993Y2 (ja) | ||
KR910003396B1 (ko) | 의사 스테레오 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040713 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060606 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060613 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060811 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070619 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070718 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3997316 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120817 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130817 Year of fee payment: 6 |
|
EXPY | Cancellation because of completion of term |