JP3991372B2 - デジタル信号処理装置 - Google Patents
デジタル信号処理装置 Download PDFInfo
- Publication number
- JP3991372B2 JP3991372B2 JP24926496A JP24926496A JP3991372B2 JP 3991372 B2 JP3991372 B2 JP 3991372B2 JP 24926496 A JP24926496 A JP 24926496A JP 24926496 A JP24926496 A JP 24926496A JP 3991372 B2 JP3991372 B2 JP 3991372B2
- Authority
- JP
- Japan
- Prior art keywords
- gain
- signal
- time constant
- level
- generating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stereophonic System (AREA)
- Reverberation, Karaoke And Other Acoustics (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、デジタルオーディオ信号のレベルをコンプレス（圧縮）、リミット（制限）するデジタル信号処理装置に関し、特に信号レベルが急峻に立ち上がる場合にその立ち上がり時からなだらかに減衰させて聴感を向上させるデジタル信号処理装置に関する。
【０００２】
【従来の技術】
従来のコンプレス／リミット回路としては、例えば特開平３−１９８４１３号公報、特開平６−１６４２７５号公報などに示されるものがある。図８はかかる従来のコンプレス／リミット回路を模式的に示し、また、図９（ａ）は遅延回路１及びレベル検出回路３に入力される信号、図９（ｂ）は遅延回路１により遅延された信号、図９（ｃ）はスムーズフィルタ５によりゲイン調整用アンプ２に設定されるゲイン曲線Ｇ、図９（ｄ）はゲイン調整用アンプ２の出力信号の一例を示している。図８においてデジタルオーディオ信号は遅延回路１により時間ｔ1の分だけ遅延され、次いでゲイン調整用アンプ２によりゲイン制御信号Ｇに基づいてゲインが調整される。この場合、ゲインＧは通常時には「１」に設定され、コンプレス／リミット機能が設定されている場合には信号レベルが急峻に立ち上がる場合に、その立ち上がり時からなだらかに減衰するように「１」から徐々に低下する値に設定される。
【０００３】
例えば図９（ａ）に示すように急峻に立ち上がる信号Ａ、例えば１ｋＨｚのバースト波が入力した場合、この入力信号のレベルａがレベル検出回路３により検出される。検出されたレベルがコンプレス／リミット用の閾値Ｖthと比較され、ゲイン生成回路４はこの閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これをスムーズフィルタ５に出力する。スムーズフィルタ５は係数乗算器、遅延器、加算器より成るＩＩＲフィルタ（ローパスフィルタ）で構成され、設定係数に応じた時定数で図９（ｃ）の曲線で示すように「１」から徐々に低下するゲインＧをゲイン調整用アンプ２に設定する。
【０００４】
したがって、遅延回路１により遅延された信号ｂは、立ち上がり時点近傍から「１」から例えば０．２になだらかに低下するゲインＧにより減衰され、また、ゲインＧの減衰率（時定数）は設定係数に応じた値となる。ここで、信号ｂのゲインＧの減衰が開始される時点をアタックポイント、減衰される時間をアタック時間といい、遅延時間ｔ1はアタック時間ｔ2の２倍程度又はそれ以上が必要とされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の回路では、信号レベルの減衰がなだらかになるようにアタック時間ｔ2を長くしようとすると、入力信号の遅延時間ｔ1を長くしなければならないので、出力信号は時間遅れが長いエコーのような信号となって却って耳障りになるという問題点がある。なお、エコーの問題を解決するために入力信号の遅延時間ｔ1を短くすると、ｔ1 ≧ ２ｔ2の関係により、アタック時間ｔ2を長くすることができないという問題点がある。
【０００６】
本発明は上記従来の問題点に鑑み、入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第１の目的とする。本発明はまた、複数系統の信号に対してコンプレス／リミット特性処理を行うにあたり、複数系統の信号レベルのバランスを図りつつ入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第２の目的とする。本発明はまた、マルチチャンネル再生のための複数系統の信号に対してコンプレス／リミット特性処理を行うにあたり、デコード前の少ない系統の信号から共通レベルを検出することにより、マルチチャンネルの信号レベルのバランスを図りつつ入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第３の目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記第１の目的を達成するために、スムーズフィルタにより出力されたゲインの時定数を延長するようにしている。
すなわち本発明によれば、デジタル入力信号を遅延する遅延手段と、
前記遅延手段により遅延された前記デジタル信号を可変のゲインで減衰する減衰手段と、
前記デジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力される第４のゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置が提供される。
【０００８】
本発明は上記第２の目的を達成するために、複数系統のデジタル入力信号のレベルを検出するレベル検出手段と、検出されたレベルの平均あるいは最大値を検出する共通レベル検出手段とを設けている。
すなわち本発明によれば、複数系統のデジタル入力信号をそれぞれ遅延する遅延手段と、
前記遅延手段により遅延された前記複数系統のデジタル信号を可変のゲインで減衰する減衰手段と、
前記複数系統のデジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されたレベルの平均あるいは最大値を検出する共通レベル検出手段と、
前記共通レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力されるゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置が提供される。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態をその実施例によって説明する。図１は本発明に係るデジタル信号処理装置の第１実施例を示すブロック図、図２は図１のデジタル信号処理装置を備えた全体構成を示すブロック図、図３は図１のデジタル信号処理装置の主要信号を示す波形図、図４は図１のスムーズフィルタ及び時定数延長部の一例を詳細に示すブロック図である。
【００１１】
図１に示すデジタル信号処理装置１３は図２に示すＤＳＰ（デジタル・シグナル・プロセッサ）１０により構成され、操作部１１のコンプレッサ／リミッタキー１１ａが操作された場合にＣＰＵ１２の制御により入力信号についてコンプレス／リミット処理を行う。上記操作部１１は図示省略の各別の選択キーによってアタック時間ｔ2、コンプレス開始閾値Ｖth、ゲインＧの圧縮の度合いなどがそれぞれ指定できるようになっている。また、図２に示すように、操作部１１からの信号はＣＰＵ１２を介して所定のパラメータに変換されてＤＳＰ１０に供給され所定の演算回路の係数を切り換えるように構成される。さて、図１において、入力デジタルオーディオ信号は遅延回路１により時間ｔ1だけ遅延され、次いでゲイン調整用アンプ２によりゲイン制御信号に基づいてゲインＧが調整される。ゲインＧは通常時には「１」に設定され、コンプレス／リミット機能が設定されている場合には信号レベルが急峻に立ち上がる場合にその立ち上がり時からなだらかに減衰するように「１」から徐々に低下する値に設定される。
【００１２】
例えば図３（ａ）に示すように急峻に立ち上がる信号Ａが入力した場合、図３（ｂ）に示すように遅延回路１により、従来例より比較的短い時間ｔ1だけ遅延されてゲイン調整用アンプ２に印加される。ここで、ゲイン調整用アンプ２の入力信号ＡのゲインＧの減衰が開始される時点をアタックポイント、減衰される時間をアタック時間といい、遅延時間ｔ1はアタック時間ｔ2の２倍程度が好適とされている。
【００１３】
デジタルオーディオ信号のレベルａがレベル検出回路３により検出され、ゲイン生成回路４に与えられる。ここで、検出されたレベルａはゲイン生成回路４でコンプレス／リミット用の閾値Ｖthと比較され、この閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これがスムーズフィルタ５に与えられる。コンプレスゲインｇ（Δ）は、例えば、
【００１４】
【数１】
ｇ（Δ）＝１−Ｐｉ（ＫｉΔ2＋Δ）／ａ （式１）
のように表される差分Δの関数である。ただし、ａはレベル、Ｐｉ及びＫｉはゲインＧの圧縮の度合いによって決められる定数である。
【００１５】
スムーズフィルタ５はローパスフィルタで構成され、図３（ｃ）の曲線（立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点Ｐｕ）で示すように、設定係数に応じた時定数でゲインを従来例より比較的急峻に下げる。
【００１６】
そして、本実施例では、スムーズフィルタ５により設定されるゲインの時定数を時定数延長部６により、図３（ｃ）の曲線｛立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点ｃｃ（＞Ｐｕ）｝で示すように延長し、ゲイン調整用アンプ２に設定する。したがって、ゲインを時定数延長部６により延長しない構成では、遅延時間ｔ1を短くすると出力信号ｄは図３（ｄ）の破線で示すように急峻に立ち下がってアタック時間を長くすることができないが、本実施例では、ゲインＧを時定数延長部６により延長するので、出力信号ｄは図３（ｄ）の実線で示すようになだらかに低下し、したがって、アタック時間を長くすることができる。また、入力信号の遅延時間を短くするので、エコーを防止することができる。
【００１７】
次に、図４を参照してスムーズフィルタ５と時定数延長部６の一例を説明する。図４に示すスムーズフィルタ５は１次のＩＩＲ（無限インパルス応答）フィルタを縦列接続したものであり、３段分の加算器５１、遅延器５２、５３及び係数乗算器５４〜５６を有する。係数乗算器５４〜５６には図２に示すＣＰＵ１２によりゲインＧを１未満に設定するための係数が印加され、図３（ｃ）の曲線（立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点Ｐｕ）で示すように時定数が急峻に低下するゲインＧがスムーズフィルタ５から出力される。時定数延長部６はスイッチＳＷ、遅延器６１及び係数乗算器６２により構成され、ゲインＧの時定数を延長するための係数Ｋａ（＜１）がＣＰＵ１２により係数乗算器６２に設定される。
【００１８】
スムーズフィルタ５の出力信号はスイッチＳＷを介して遅延器６１、係数乗算器６２を介してスイッチＳＷにフィードバックされ、比較器でスムーズフィルタ５の出力信号と係数乗算器６２の出力信号を比較して大きい方をスイッチＳＷにより選択することにより、曲線Ｐｉ（立ち上がり時点）→Ｐｔ（アタックポイント）の区間ではスムーズフィルタ５の出力信号を選択し、Ｐｔ（アタックポイント）以降の区間では係数乗算器６２の出力信号、すなわちゆるやかな低下率のゲインｃｃを選択する。
【００１９】
図５は他の例の時定数延長部６ａを示している。図５において、スムーズフィルタ５は同一の構成であり、時定数延長部６ａはスイッチＳＷ、遅延器６１、係数乗算器６２、減算器６３及び加算器６４により構成され、同様に、時定数を延長するための係数ＫａがＣＰＵ１２により係数乗算器６２に設定される。また、減算器６３において遅延器６１の出力からスムーズフィルタ５の遅延器５２の出力が減算されて係数乗算器６２に印加され、加算器６４において係数乗算器６２の出力とスムーズフィルタ５の遅延器５２の出力が加算されてスイッチＳＷにフィードバックされる。この場合にも同様に、比較器でスムーズフィルタ５の出力信号と加算器６４の出力信号を比較することにより、Ｐｔ（アタックポイント）以降の区間では加算器６４の出力信号、すなわちゲインｃｃをスイッチＳＷにより選択する。このようにスムーズフィルタ５の入力信号が時定数延長部６ａの出力信号から減算されたものに係数Ｋａを乗算するようにしているため、図３（Ｃ）で０．２によって示すゲインに向って減衰曲線ｃｃが収束するように形成される。このような時定数延長部６、６ａでは、例えば延長前のアタック時間ｔ2＝４ｍｓから１００ｍｓに延長されるように、減衰がなだらかにされる。
【００２０】
さて、上記第１実施例では、信号レベルの減衰をなだらかにしてアタック時間を長くするようにしたが、減衰がなだらか過ぎると、音のクリア感、歯切れ感と呼ばれるアタック感が無くなる場合がある。図６及び図７は信号レベルの減衰をなだらかにしてアタック時間を長くするとともにアタック感を強調する第２実施例を示している。ここで、遅延回路１による遅延時間は図７（ａ）に示すように第１実施例の遅延時間ｔ2よりΔｔだけ短い。図６は第２実施例のスムーズフィルタ５ａ及び時定数延長部６ｂを示し、スムーズフィルタ５ａは５段ＩＩＲフィルタである。そして、この実施例の時定数延長部６ｂでは、図５に示す加算器６４の出力ゲイン（＜１）を二乗するための乗算器６５が追加されている。
【００２１】
図７を参照してこの第２実施例を説明すると、例えば図７（ａ）に示すように急峻に立ち上がる信号Ａが入力された場合、図７（ｂ）に示すように遅延回路１により、従来例より比較的短い時間（ｔ1−Δｔ）だけ遅延されてゲイン調整用アンプ２に印加される。また、デジタルオーディオ信号のレベルａがレベル検出回路３により検出され、ゲイン生成回路４に供給される。ここで、コンプレス／リミット用の閾値Ｖthと比較され、この閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これをスムーズフィルタ５に出力する。コンプレスゲインｇ（Δ）は例えば式１に示したものが用いられる。
【００２２】
そして、第２実施例では、スムーズフィルタ５により設定されるゲインの時定数を時定数延長部６ｂにより、図７（ｃ）の曲線｛立ち上がり時点Ｐｉ→アタックポイントＰｔ→ｃｃ’（Ｐｕ＜減衰点ｃｃ’＜ｃｃ）｝で示すように延長する。この場合、比較器がスムーズフィルタ５の出力信号と乗算器６５の出力信号を比較して大きい方をスイッチＳＷにより選択すると、図７（ｃ）に示すように立ち上がり時点Ｐｉ、アタックポイントＰｔ、第１実施例の場合のアタックポイントＰｔ’の区間ではスムーズフィルタ５の急峻なゲインが選択されるので、図７（ｄ）に示すようにＰｔ−Ｐｔ’区間で出力信号が急峻に立ち下がり、したがって、アタック感を強調することができる。また、第１実施例の場合のアタックポイントＰｔ’以降ではなだらかな曲線ｃｃ’のゲインが選択されるので、信号レベルの減衰をなだらかにしてアタック時間を延長することができる。
【００２３】
次に複数系統の信号レベルのバランスを図りつつコンプレス／リミット特性処理を行うことが可能な本発明の第３実施例について説明する。 図１０は第３実施例を示すブロック図である。第３実施例は図１の第１実施例と次の点で異なる。すなわち、第１実施例が１系統（１チャンネル）の信号用に構成されているのに対し、図１０の第３実施例は２系統（２チャンネル）の信号用に構成されている。具体的にはＬチャンネルの信号は遅延回路１とレベル検出回路３へ入力され、Ｒチャンネルの信号は遅延回路２１とレベル検出回路２３へ入力される。２つのレベル検出回路３、２３の出力信号はそれぞれ共通レベル検出回路７へ与えられる。共通レベル検出回路７は２つの入力信号のうち、大きいレベルの信号（最大レベル信号）を選択する。選択された信号はゲイン生成回路４へ与えられる。ゲイン生成回路４以下の構成は２つのゲイン調整用アンプ２、２２が２系統用に設けられ、時定数延長部６の出力信号がこれらのゲイン調整用アンプ２、２２に与えられている点を除き、基本的に第１実施例と同様である。
【００２４】
図１１は図１０の共通レベル検出回路７とゲイン生成回路４の具体的構成を示すブロック図である。共通レベル検出回路７はコンパレータ（ＣＯＭＰ）２５とＮＯＴ回路２７と２つのスイッチ２６、２８を有している。コンパレータ２５はＬチャンネルの入力信号レベルがＲチャンネルの入力信号レベルより大きいとき、Ｈレベルの信号を出力し、よってスイッチ２６がオンとなりスイッチ２８はオフとなる。一方、Ｒチャンネルの入力信号レベルがＬチャンネルの入力信号レベルより大きいとき、Ｌレベルの信号を出力し、よってスイッチ２６がオフとなりスイッチ２８はオンとなる。こうして、２つの系統の一方が選択される。この例では２系統であるが、入力信号が３系統ある場合も、同様に最大レベルの信号が選択される。
【００２５】
図１０のゲイン生成回路４は、図１１に示すようにコンパレータ２９、閾値発生回路３０、加算器３１、３６、３９、乗算器３４、３５、３８、４１、４２、除算器３７、所定値発生回路３３、４０、スイッチ回路３２を有している。図中、Δは共通レベル検出回路７の出力信号と閾値発生回路３０からの閾値Ｖthとの差分を示す。共通レベル検出回路７からの最大レベル信号のレベルが閾値Ｖthより大きいとき、コンパレータ２９の出力信号によってスイッチ回路３２を介して減算器として動作する加算器３１の出力信号が差分Δとして加算器３６と乗算器３４、４２に与えられる。ＫｉとＰｉは係数である。所定値発生回路３３は論理”０”に相当する電圧を発生し、所定値発生回路４０は論理”１”に相当する電圧を発生する。よって、共通レベル検出回路７からの最大レベル信号のレベルが閾値Ｖthより大きくないときは、加算器３６の出力は０となり、出力信号ｇ（Δ）は１となる。
【００２６】
図１１に示した例では、Ｌｃｈの信号がＲｃｈの信号より大きい場合が表示されていて、Ｌｃｈの信号に関し、係数Ｑｉ、Ｋｉ、Ｐｉが閾値Ｖthに対して曲線特性を決定する様子を示している。すなわち、出力信号ｇ（Δ）は、
【００２７】
【数２】
Ｋａ＝１−Ｐｉ（ＱｉΔ3＋ＫｉΔ2＋Δ）／Ｌｉｎ （式２）
となり、この値でコンプレス／リミットゲインとなる。ただし、Ｐｉ、Ｑｉ、ＫｉはゲインＧの圧縮の度合いによって決まる定数、Ｌｉｎは最大レベルである。
【００２８】
また、式（１）と比べて式（２）は係数Ｑｉの３次の項を持つため、曲線特性の設計自由度が向上する。ゲイン生成回路４において、入力レベル（上記例ではＬｉｎ）により除算しているのは、Ｌｉｎ＝１に正規化するためである。ゲイン生成回路４の出力信号はスムーズフィルタ５、時定数延長部６にて上記実施例と同様に処理され、ゲイン調整用アンプ２、２２にゲインＧとしてそれぞれ与えられる。よって、アタック時にはさらに時定数の作用により曲線特性が形成される。すなわち、Ｌｃｈについて見ると遅延回路１における時定数ｄＩＮと、スムーズフィルタ５の時定数τｆを用いて、アタック時間τａは、
【００２９】
【数３】
τａ＝τｆ−ｄＩＮ （式３）
【００３０】
として与えられる。Ｒｃｈについても同様であり、ゲイン調整用アンプ２、２２からはコンプレス／リミットゲインがバランスよく調整された出力信号ｄ、ｅがそれぞれ得られる。
【００３１】
なお、上記各実施例においてアタック時間を長い方に切り換えた場合には、時定数延長部６、６ａの係数Ｋａを０から１の間で連続的に変化させることで連続的な時間変化を与えることができるとともに、アタック時間を短い方に切り換えた場合には、係数Ｋａを０にした状態でスムーズフィルタ５の時定数のみを連続的に変化させることで連続的な時間変化を与えることができる。したがって、アタック時間の短い方から十分に長い方まで連続的に途切れることなく良好に実施される。
【００３２】
また、上記各実施例のゲイン生成回路４は差分Δに基づきコンプレス／リミット用のゲインｇ（Δ）を生成する例で説明したが、これに限るものではなく、レベルに応じたコンプレス／リミット用のゲインｇを生成するものであれば適用することができる。
【００３３】
上記第３実施例では共通レベル検出回路７で複数の入力信号中の最大レベル信号を選択しているが、最大レベル信号を選択する代わりに複数の入力信号のレベルの平均を演算するものであってもよい。
【００３４】
次にサラウンドオーディオ用の複数系統の信号レベルのバランスを図りつつコンプレス／リミット特性処理を行うことが可能な本発明の第４実施例について説明する。まず、サラウンドオーディオ用のエンコーダについて説明する。図１３はサラウンドオーディオ用のエンコーダを示すブロック図である。この例では、ドルビーサラウンド方式の４系統、すなわちＬ、Ｃ、Ｓ、Ｒの４系統の信号からなるマルチチャンネル信号をエンコードしてＬｔ、Ｒｔの２チャンネルの信号とするエンコーダが示されている。このエンコーダは加算器９１、９３、９７、１００と、減衰器９２、９４と、ＢＰＦ９５と、ノイズリダクションエンコーダ９６と、移相器９８、９９とを有している。減衰器９２、９４は３ｄＢ減衰させるものであり、ＢＰＦ９５のパスバンドは１００Ｈｚ〜７ｋＨｚである。また、移相器９８は９０°進相（＋９０°）させるものであり、一方、移相器９９は９０°遅相（−９０°）させるものである。
【００３５】
図１３に示したエンコーダなどにより２系統の信号とされ、記録あるいは伝送されたものをデコードして元のマルチチャンネル信号（本例では４チャンネル）とするサラウンドオーディオ用デコーダとしては、従来図１４に示す構成のものが知られている。図１４の従来のサラウンドオーディオ用デコーダは、入力２チャンネル信号をデコードして４チャンネル化した後、これらの４チャンネルの各信号（Ｌｔ、Ｒｔ、Ｌｔ＋Ｒｔ、Ｌｔ−Ｒｔ）のレベル変化をコントロール回路７８で監視して、いずれか１つの信号レベルが著しく大きくなった場合には、他の３チャンネルの信号レベルを減衰・低下させるよう、対応するアンプ７４〜７７のゲインを制御する。信号ＧL、ＧR、ＧC、ＧSはコントロール回路７８から各アンプ７４〜７７に与えられるゲイン制御信号である。このゲイン制御により、サラウンドオーディオのリスナーに、より明確な方向感のある音場を提供している。このため、コントロール回路７８は各アンプのゲインを０〜３０ｄＢ減衰させるような出力信号を供給する構成となっている。
【００３６】
本発明の第４実施例はかかる従来のサラウンドオーディオ用デコーダに対してわずかな追加・変更を行うことによって４系統などのマルチチャンネルでのコンプレス／リミット特性処理を実現することの可能なデジタル信号処理装置である。図１２はかかる第４実施例の構成を示すブロック図である。換言すれば、第４実施例は図１０に示す第３実施例と図１４の従来のサラウンドオーディオ用デコーダを組み合わせた形のものである。すなわち、図１２のデジタル信号処理装置は図１４のコントロール回路７８からのゲイン制御信号ＧL、ＧR、ＧC、ＧSを、入力の２チャンネルの信号レベルの平均あるいは最大値から得られる共通信号レベルＧによって調整・制御して、制御されたゲイン制御信号ＧL *、ＧR *、ＧC *、ＧS *を各アンプ７４〜７８に与えるものである。２チャンネルの信号レベルの平均あるいは最大値から共通信号レベルＧを得るための構成は図１０に示されたものと実質的に同じであり、図１２中の処理部８３の回路番号が図１０と同一のものは図１０と対応している。
【００３７】
図１２中、遅延回路７０、７１は２系統の入力信号Ｌｔ、Ｒｔを遅延させるものであり、図１０中の遅延回路１、２１にそれぞれ対応している。乗算器７９、８０、８１、８２はコントロール回路７８からの４つのゲイン制御信号ＧL、ＧR、ＧC、ＧSを、処理回路８３からの共通信号レベルＧによって調整・制御して、制御されたゲイン制御信号ＧL *、ＧR *、ＧC *、ＧS *を各アンプ７４〜７７に与えるものである。処理回路８３中のブロック３〜７及び２３は図１０の対応ブロックと同一であるので説明を省略する。かかる構成により、２系統の遅延回路を用いて４チャンネルのコンプレス／リミット特性処理を実現することができる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、スムーズフィルタにより出力されたゲインの時定数を延長するようにしたので、入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができる。また、本発明によれば、スムーズフィルタにより出力されたゲインと、減衰手段により出力されたゲインを比較し、大きい方のゲインを減衰手段に印加するので、エコーを防止してアタック時間を長くすることができるとともに、アタック感を強調することができる。また、複数系統の信号に対してコンプレッサ／リミッタのアタック時における過大をバランスよく確実に抑えつつ、時定数を長く設定することができる。また、マルチチャンネル信号に対してバランスと時定数の設定の際にコンプレス／リミット特性処理を小規模の回路構成で実現することができる。
【図面の簡単な説明】
【図１】本発明に係るデジタル信号処理装置の第１実施例を示すブロック図である。
【図２】図１のデジタル信号処理装置を備えた全体構成を示すブロック図である。
【図３】図１のデジタル信号処理装置の主要信号を示す波形図である。
【図４】図１のスムーズフィルタ及び時定数延長部の一例を詳細に示すブロック図である。
【図５】図１のスムーズフィルタ及び時定数延長部の他の例を詳細に示すブロック図である。
【図６】第２実施例のスムーズフィルタ及び時定数延長部を詳細に示すブロック図である。
【図７】図６のデジタル信号処理装置の主要信号を示す波形図である。
【図８】従来のデジタル信号処理装置を示すブロック図である。
【図９】図８のデジタル信号処理装置の主要信号を示す波形図である。
【図１０】本発明に係るデジタル信号処理装置の第３実施例を示すブロック図である。
【図１１】図１０中の共通レベル検出回路とゲイン生成回路の構成を示すブロック図である。
【図１２】本発明に係るデジタル信号処理装置の第４実施例を示すブロック図である。
【図１３】サラウンドオーディオ用エンコーダを示すブロック図である。
【図１４】従来のサラウンドオーディオ用デコーダを示すブロック図である。
【符号の説明】
１、２１、７０、７１ 遅延回路（遅延手段）
２、２２ ゲイン調整用アンプ（減衰手段）
３、２３ レベル検出回路（レベル検出手段）
４ ゲイン生成回路（ゲイン生成手段）
５、５ａ スムーズフィルタ
６、６ａ、６ｂ 時定数延長部（時定数延長手段）
７ 共通レベル検出回路（共通レベル検出手段）
１０ ＤＳＰ
１１ 操作部
１１ａ コンプレッサ／リミッタキー
１２ ＣＰＵ
１３、１３Ａ デジタル信号処理装置
２５、２９ コンパレータ
２６、２８ スイッチ
２７ ＮＯＴ回路
３０ 閾値発生回路
３１、３６、３９、５１、６３、６４、９１、９７、１００ 加算器又は減算器
３２ スイッチ回路
３３、４０ 所定値発生回路
３４、３５、３８、４１、４２、６５ 乗算器
３７ 除算器
５２、５３、６１ 遅延器
５４、５５、５６、６２、７９、８０、８１、８２ 係数乗算器
７２ 加算器（遅延回路７０、７１及び減算器７３と共にデコード手段を構成する）
７３ 減算器
７４、７５、７６、７７ ゲイン調整用アンプ（スムーズフィルタ５、時定数延長部６、コントロール回路７８、乗算器７９〜８２と共に可変ゲイン手段を構成する）
７８ コントロール回路
８３ 処理部
９２、９４ 減衰器
９５ ＢＰＦ
９６ ノイズリダクションエンコーダ
９８、９９ 移相器
【発明の属する技術分野】
本発明は、デジタルオーディオ信号のレベルをコンプレス（圧縮）、リミット（制限）するデジタル信号処理装置に関し、特に信号レベルが急峻に立ち上がる場合にその立ち上がり時からなだらかに減衰させて聴感を向上させるデジタル信号処理装置に関する。
【０００２】
【従来の技術】
従来のコンプレス／リミット回路としては、例えば特開平３−１９８４１３号公報、特開平６−１６４２７５号公報などに示されるものがある。図８はかかる従来のコンプレス／リミット回路を模式的に示し、また、図９（ａ）は遅延回路１及びレベル検出回路３に入力される信号、図９（ｂ）は遅延回路１により遅延された信号、図９（ｃ）はスムーズフィルタ５によりゲイン調整用アンプ２に設定されるゲイン曲線Ｇ、図９（ｄ）はゲイン調整用アンプ２の出力信号の一例を示している。図８においてデジタルオーディオ信号は遅延回路１により時間ｔ1の分だけ遅延され、次いでゲイン調整用アンプ２によりゲイン制御信号Ｇに基づいてゲインが調整される。この場合、ゲインＧは通常時には「１」に設定され、コンプレス／リミット機能が設定されている場合には信号レベルが急峻に立ち上がる場合に、その立ち上がり時からなだらかに減衰するように「１」から徐々に低下する値に設定される。
【０００３】
例えば図９（ａ）に示すように急峻に立ち上がる信号Ａ、例えば１ｋＨｚのバースト波が入力した場合、この入力信号のレベルａがレベル検出回路３により検出される。検出されたレベルがコンプレス／リミット用の閾値Ｖthと比較され、ゲイン生成回路４はこの閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これをスムーズフィルタ５に出力する。スムーズフィルタ５は係数乗算器、遅延器、加算器より成るＩＩＲフィルタ（ローパスフィルタ）で構成され、設定係数に応じた時定数で図９（ｃ）の曲線で示すように「１」から徐々に低下するゲインＧをゲイン調整用アンプ２に設定する。
【０００４】
したがって、遅延回路１により遅延された信号ｂは、立ち上がり時点近傍から「１」から例えば０．２になだらかに低下するゲインＧにより減衰され、また、ゲインＧの減衰率（時定数）は設定係数に応じた値となる。ここで、信号ｂのゲインＧの減衰が開始される時点をアタックポイント、減衰される時間をアタック時間といい、遅延時間ｔ1はアタック時間ｔ2の２倍程度又はそれ以上が必要とされている。
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来の回路では、信号レベルの減衰がなだらかになるようにアタック時間ｔ2を長くしようとすると、入力信号の遅延時間ｔ1を長くしなければならないので、出力信号は時間遅れが長いエコーのような信号となって却って耳障りになるという問題点がある。なお、エコーの問題を解決するために入力信号の遅延時間ｔ1を短くすると、ｔ1 ≧ ２ｔ2の関係により、アタック時間ｔ2を長くすることができないという問題点がある。
【０００６】
本発明は上記従来の問題点に鑑み、入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第１の目的とする。本発明はまた、複数系統の信号に対してコンプレス／リミット特性処理を行うにあたり、複数系統の信号レベルのバランスを図りつつ入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第２の目的とする。本発明はまた、マルチチャンネル再生のための複数系統の信号に対してコンプレス／リミット特性処理を行うにあたり、デコード前の少ない系統の信号から共通レベルを検出することにより、マルチチャンネルの信号レベルのバランスを図りつつ入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができるデジタル信号処理装置を提供することを第３の目的とする。
【０００７】
【課題を解決するための手段】
本発明は上記第１の目的を達成するために、スムーズフィルタにより出力されたゲインの時定数を延長するようにしている。
すなわち本発明によれば、デジタル入力信号を遅延する遅延手段と、
前記遅延手段により遅延された前記デジタル信号を可変のゲインで減衰する減衰手段と、
前記デジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力される第４のゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置が提供される。
【０００８】
本発明は上記第２の目的を達成するために、複数系統のデジタル入力信号のレベルを検出するレベル検出手段と、検出されたレベルの平均あるいは最大値を検出する共通レベル検出手段とを設けている。
すなわち本発明によれば、複数系統のデジタル入力信号をそれぞれ遅延する遅延手段と、
前記遅延手段により遅延された前記複数系統のデジタル信号を可変のゲインで減衰する減衰手段と、
前記複数系統のデジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されたレベルの平均あるいは最大値を検出する共通レベル検出手段と、
前記共通レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力されるゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置が提供される。
【００１０】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態をその実施例によって説明する。図１は本発明に係るデジタル信号処理装置の第１実施例を示すブロック図、図２は図１のデジタル信号処理装置を備えた全体構成を示すブロック図、図３は図１のデジタル信号処理装置の主要信号を示す波形図、図４は図１のスムーズフィルタ及び時定数延長部の一例を詳細に示すブロック図である。
【００１１】
図１に示すデジタル信号処理装置１３は図２に示すＤＳＰ（デジタル・シグナル・プロセッサ）１０により構成され、操作部１１のコンプレッサ／リミッタキー１１ａが操作された場合にＣＰＵ１２の制御により入力信号についてコンプレス／リミット処理を行う。上記操作部１１は図示省略の各別の選択キーによってアタック時間ｔ2、コンプレス開始閾値Ｖth、ゲインＧの圧縮の度合いなどがそれぞれ指定できるようになっている。また、図２に示すように、操作部１１からの信号はＣＰＵ１２を介して所定のパラメータに変換されてＤＳＰ１０に供給され所定の演算回路の係数を切り換えるように構成される。さて、図１において、入力デジタルオーディオ信号は遅延回路１により時間ｔ1だけ遅延され、次いでゲイン調整用アンプ２によりゲイン制御信号に基づいてゲインＧが調整される。ゲインＧは通常時には「１」に設定され、コンプレス／リミット機能が設定されている場合には信号レベルが急峻に立ち上がる場合にその立ち上がり時からなだらかに減衰するように「１」から徐々に低下する値に設定される。
【００１２】
例えば図３（ａ）に示すように急峻に立ち上がる信号Ａが入力した場合、図３（ｂ）に示すように遅延回路１により、従来例より比較的短い時間ｔ1だけ遅延されてゲイン調整用アンプ２に印加される。ここで、ゲイン調整用アンプ２の入力信号ＡのゲインＧの減衰が開始される時点をアタックポイント、減衰される時間をアタック時間といい、遅延時間ｔ1はアタック時間ｔ2の２倍程度が好適とされている。
【００１３】
デジタルオーディオ信号のレベルａがレベル検出回路３により検出され、ゲイン生成回路４に与えられる。ここで、検出されたレベルａはゲイン生成回路４でコンプレス／リミット用の閾値Ｖthと比較され、この閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これがスムーズフィルタ５に与えられる。コンプレスゲインｇ（Δ）は、例えば、
【００１４】
【数１】
ｇ（Δ）＝１−Ｐｉ（ＫｉΔ2＋Δ）／ａ （式１）
のように表される差分Δの関数である。ただし、ａはレベル、Ｐｉ及びＫｉはゲインＧの圧縮の度合いによって決められる定数である。
【００１５】
スムーズフィルタ５はローパスフィルタで構成され、図３（ｃ）の曲線（立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点Ｐｕ）で示すように、設定係数に応じた時定数でゲインを従来例より比較的急峻に下げる。
【００１６】
そして、本実施例では、スムーズフィルタ５により設定されるゲインの時定数を時定数延長部６により、図３（ｃ）の曲線｛立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点ｃｃ（＞Ｐｕ）｝で示すように延長し、ゲイン調整用アンプ２に設定する。したがって、ゲインを時定数延長部６により延長しない構成では、遅延時間ｔ1を短くすると出力信号ｄは図３（ｄ）の破線で示すように急峻に立ち下がってアタック時間を長くすることができないが、本実施例では、ゲインＧを時定数延長部６により延長するので、出力信号ｄは図３（ｄ）の実線で示すようになだらかに低下し、したがって、アタック時間を長くすることができる。また、入力信号の遅延時間を短くするので、エコーを防止することができる。
【００１７】
次に、図４を参照してスムーズフィルタ５と時定数延長部６の一例を説明する。図４に示すスムーズフィルタ５は１次のＩＩＲ（無限インパルス応答）フィルタを縦列接続したものであり、３段分の加算器５１、遅延器５２、５３及び係数乗算器５４〜５６を有する。係数乗算器５４〜５６には図２に示すＣＰＵ１２によりゲインＧを１未満に設定するための係数が印加され、図３（ｃ）の曲線（立ち上がり時点Ｐｉ→アタックポイントＰｔ→減衰点Ｐｕ）で示すように時定数が急峻に低下するゲインＧがスムーズフィルタ５から出力される。時定数延長部６はスイッチＳＷ、遅延器６１及び係数乗算器６２により構成され、ゲインＧの時定数を延長するための係数Ｋａ（＜１）がＣＰＵ１２により係数乗算器６２に設定される。
【００１８】
スムーズフィルタ５の出力信号はスイッチＳＷを介して遅延器６１、係数乗算器６２を介してスイッチＳＷにフィードバックされ、比較器でスムーズフィルタ５の出力信号と係数乗算器６２の出力信号を比較して大きい方をスイッチＳＷにより選択することにより、曲線Ｐｉ（立ち上がり時点）→Ｐｔ（アタックポイント）の区間ではスムーズフィルタ５の出力信号を選択し、Ｐｔ（アタックポイント）以降の区間では係数乗算器６２の出力信号、すなわちゆるやかな低下率のゲインｃｃを選択する。
【００１９】
図５は他の例の時定数延長部６ａを示している。図５において、スムーズフィルタ５は同一の構成であり、時定数延長部６ａはスイッチＳＷ、遅延器６１、係数乗算器６２、減算器６３及び加算器６４により構成され、同様に、時定数を延長するための係数ＫａがＣＰＵ１２により係数乗算器６２に設定される。また、減算器６３において遅延器６１の出力からスムーズフィルタ５の遅延器５２の出力が減算されて係数乗算器６２に印加され、加算器６４において係数乗算器６２の出力とスムーズフィルタ５の遅延器５２の出力が加算されてスイッチＳＷにフィードバックされる。この場合にも同様に、比較器でスムーズフィルタ５の出力信号と加算器６４の出力信号を比較することにより、Ｐｔ（アタックポイント）以降の区間では加算器６４の出力信号、すなわちゲインｃｃをスイッチＳＷにより選択する。このようにスムーズフィルタ５の入力信号が時定数延長部６ａの出力信号から減算されたものに係数Ｋａを乗算するようにしているため、図３（Ｃ）で０．２によって示すゲインに向って減衰曲線ｃｃが収束するように形成される。このような時定数延長部６、６ａでは、例えば延長前のアタック時間ｔ2＝４ｍｓから１００ｍｓに延長されるように、減衰がなだらかにされる。
【００２０】
さて、上記第１実施例では、信号レベルの減衰をなだらかにしてアタック時間を長くするようにしたが、減衰がなだらか過ぎると、音のクリア感、歯切れ感と呼ばれるアタック感が無くなる場合がある。図６及び図７は信号レベルの減衰をなだらかにしてアタック時間を長くするとともにアタック感を強調する第２実施例を示している。ここで、遅延回路１による遅延時間は図７（ａ）に示すように第１実施例の遅延時間ｔ2よりΔｔだけ短い。図６は第２実施例のスムーズフィルタ５ａ及び時定数延長部６ｂを示し、スムーズフィルタ５ａは５段ＩＩＲフィルタである。そして、この実施例の時定数延長部６ｂでは、図５に示す加算器６４の出力ゲイン（＜１）を二乗するための乗算器６５が追加されている。
【００２１】
図７を参照してこの第２実施例を説明すると、例えば図７（ａ）に示すように急峻に立ち上がる信号Ａが入力された場合、図７（ｂ）に示すように遅延回路１により、従来例より比較的短い時間（ｔ1−Δｔ）だけ遅延されてゲイン調整用アンプ２に印加される。また、デジタルオーディオ信号のレベルａがレベル検出回路３により検出され、ゲイン生成回路４に供給される。ここで、コンプレス／リミット用の閾値Ｖthと比較され、この閾値Ｖthを超えると、この差分Δ（＝ａ−Ｖth）に応じたコンプレスゲインｇ（Δ）を生成し、これをスムーズフィルタ５に出力する。コンプレスゲインｇ（Δ）は例えば式１に示したものが用いられる。
【００２２】
そして、第２実施例では、スムーズフィルタ５により設定されるゲインの時定数を時定数延長部６ｂにより、図７（ｃ）の曲線｛立ち上がり時点Ｐｉ→アタックポイントＰｔ→ｃｃ’（Ｐｕ＜減衰点ｃｃ’＜ｃｃ）｝で示すように延長する。この場合、比較器がスムーズフィルタ５の出力信号と乗算器６５の出力信号を比較して大きい方をスイッチＳＷにより選択すると、図７（ｃ）に示すように立ち上がり時点Ｐｉ、アタックポイントＰｔ、第１実施例の場合のアタックポイントＰｔ’の区間ではスムーズフィルタ５の急峻なゲインが選択されるので、図７（ｄ）に示すようにＰｔ−Ｐｔ’区間で出力信号が急峻に立ち下がり、したがって、アタック感を強調することができる。また、第１実施例の場合のアタックポイントＰｔ’以降ではなだらかな曲線ｃｃ’のゲインが選択されるので、信号レベルの減衰をなだらかにしてアタック時間を延長することができる。
【００２３】
次に複数系統の信号レベルのバランスを図りつつコンプレス／リミット特性処理を行うことが可能な本発明の第３実施例について説明する。 図１０は第３実施例を示すブロック図である。第３実施例は図１の第１実施例と次の点で異なる。すなわち、第１実施例が１系統（１チャンネル）の信号用に構成されているのに対し、図１０の第３実施例は２系統（２チャンネル）の信号用に構成されている。具体的にはＬチャンネルの信号は遅延回路１とレベル検出回路３へ入力され、Ｒチャンネルの信号は遅延回路２１とレベル検出回路２３へ入力される。２つのレベル検出回路３、２３の出力信号はそれぞれ共通レベル検出回路７へ与えられる。共通レベル検出回路７は２つの入力信号のうち、大きいレベルの信号（最大レベル信号）を選択する。選択された信号はゲイン生成回路４へ与えられる。ゲイン生成回路４以下の構成は２つのゲイン調整用アンプ２、２２が２系統用に設けられ、時定数延長部６の出力信号がこれらのゲイン調整用アンプ２、２２に与えられている点を除き、基本的に第１実施例と同様である。
【００２４】
図１１は図１０の共通レベル検出回路７とゲイン生成回路４の具体的構成を示すブロック図である。共通レベル検出回路７はコンパレータ（ＣＯＭＰ）２５とＮＯＴ回路２７と２つのスイッチ２６、２８を有している。コンパレータ２５はＬチャンネルの入力信号レベルがＲチャンネルの入力信号レベルより大きいとき、Ｈレベルの信号を出力し、よってスイッチ２６がオンとなりスイッチ２８はオフとなる。一方、Ｒチャンネルの入力信号レベルがＬチャンネルの入力信号レベルより大きいとき、Ｌレベルの信号を出力し、よってスイッチ２６がオフとなりスイッチ２８はオンとなる。こうして、２つの系統の一方が選択される。この例では２系統であるが、入力信号が３系統ある場合も、同様に最大レベルの信号が選択される。
【００２５】
図１０のゲイン生成回路４は、図１１に示すようにコンパレータ２９、閾値発生回路３０、加算器３１、３６、３９、乗算器３４、３５、３８、４１、４２、除算器３７、所定値発生回路３３、４０、スイッチ回路３２を有している。図中、Δは共通レベル検出回路７の出力信号と閾値発生回路３０からの閾値Ｖthとの差分を示す。共通レベル検出回路７からの最大レベル信号のレベルが閾値Ｖthより大きいとき、コンパレータ２９の出力信号によってスイッチ回路３２を介して減算器として動作する加算器３１の出力信号が差分Δとして加算器３６と乗算器３４、４２に与えられる。ＫｉとＰｉは係数である。所定値発生回路３３は論理”０”に相当する電圧を発生し、所定値発生回路４０は論理”１”に相当する電圧を発生する。よって、共通レベル検出回路７からの最大レベル信号のレベルが閾値Ｖthより大きくないときは、加算器３６の出力は０となり、出力信号ｇ（Δ）は１となる。
【００２６】
図１１に示した例では、Ｌｃｈの信号がＲｃｈの信号より大きい場合が表示されていて、Ｌｃｈの信号に関し、係数Ｑｉ、Ｋｉ、Ｐｉが閾値Ｖthに対して曲線特性を決定する様子を示している。すなわち、出力信号ｇ（Δ）は、
【００２７】
【数２】
Ｋａ＝１−Ｐｉ（ＱｉΔ3＋ＫｉΔ2＋Δ）／Ｌｉｎ （式２）
となり、この値でコンプレス／リミットゲインとなる。ただし、Ｐｉ、Ｑｉ、ＫｉはゲインＧの圧縮の度合いによって決まる定数、Ｌｉｎは最大レベルである。
【００２８】
また、式（１）と比べて式（２）は係数Ｑｉの３次の項を持つため、曲線特性の設計自由度が向上する。ゲイン生成回路４において、入力レベル（上記例ではＬｉｎ）により除算しているのは、Ｌｉｎ＝１に正規化するためである。ゲイン生成回路４の出力信号はスムーズフィルタ５、時定数延長部６にて上記実施例と同様に処理され、ゲイン調整用アンプ２、２２にゲインＧとしてそれぞれ与えられる。よって、アタック時にはさらに時定数の作用により曲線特性が形成される。すなわち、Ｌｃｈについて見ると遅延回路１における時定数ｄＩＮと、スムーズフィルタ５の時定数τｆを用いて、アタック時間τａは、
【００２９】
【数３】
τａ＝τｆ−ｄＩＮ （式３）
【００３０】
として与えられる。Ｒｃｈについても同様であり、ゲイン調整用アンプ２、２２からはコンプレス／リミットゲインがバランスよく調整された出力信号ｄ、ｅがそれぞれ得られる。
【００３１】
なお、上記各実施例においてアタック時間を長い方に切り換えた場合には、時定数延長部６、６ａの係数Ｋａを０から１の間で連続的に変化させることで連続的な時間変化を与えることができるとともに、アタック時間を短い方に切り換えた場合には、係数Ｋａを０にした状態でスムーズフィルタ５の時定数のみを連続的に変化させることで連続的な時間変化を与えることができる。したがって、アタック時間の短い方から十分に長い方まで連続的に途切れることなく良好に実施される。
【００３２】
また、上記各実施例のゲイン生成回路４は差分Δに基づきコンプレス／リミット用のゲインｇ（Δ）を生成する例で説明したが、これに限るものではなく、レベルに応じたコンプレス／リミット用のゲインｇを生成するものであれば適用することができる。
【００３３】
上記第３実施例では共通レベル検出回路７で複数の入力信号中の最大レベル信号を選択しているが、最大レベル信号を選択する代わりに複数の入力信号のレベルの平均を演算するものであってもよい。
【００３４】
次にサラウンドオーディオ用の複数系統の信号レベルのバランスを図りつつコンプレス／リミット特性処理を行うことが可能な本発明の第４実施例について説明する。まず、サラウンドオーディオ用のエンコーダについて説明する。図１３はサラウンドオーディオ用のエンコーダを示すブロック図である。この例では、ドルビーサラウンド方式の４系統、すなわちＬ、Ｃ、Ｓ、Ｒの４系統の信号からなるマルチチャンネル信号をエンコードしてＬｔ、Ｒｔの２チャンネルの信号とするエンコーダが示されている。このエンコーダは加算器９１、９３、９７、１００と、減衰器９２、９４と、ＢＰＦ９５と、ノイズリダクションエンコーダ９６と、移相器９８、９９とを有している。減衰器９２、９４は３ｄＢ減衰させるものであり、ＢＰＦ９５のパスバンドは１００Ｈｚ〜７ｋＨｚである。また、移相器９８は９０°進相（＋９０°）させるものであり、一方、移相器９９は９０°遅相（−９０°）させるものである。
【００３５】
図１３に示したエンコーダなどにより２系統の信号とされ、記録あるいは伝送されたものをデコードして元のマルチチャンネル信号（本例では４チャンネル）とするサラウンドオーディオ用デコーダとしては、従来図１４に示す構成のものが知られている。図１４の従来のサラウンドオーディオ用デコーダは、入力２チャンネル信号をデコードして４チャンネル化した後、これらの４チャンネルの各信号（Ｌｔ、Ｒｔ、Ｌｔ＋Ｒｔ、Ｌｔ−Ｒｔ）のレベル変化をコントロール回路７８で監視して、いずれか１つの信号レベルが著しく大きくなった場合には、他の３チャンネルの信号レベルを減衰・低下させるよう、対応するアンプ７４〜７７のゲインを制御する。信号ＧL、ＧR、ＧC、ＧSはコントロール回路７８から各アンプ７４〜７７に与えられるゲイン制御信号である。このゲイン制御により、サラウンドオーディオのリスナーに、より明確な方向感のある音場を提供している。このため、コントロール回路７８は各アンプのゲインを０〜３０ｄＢ減衰させるような出力信号を供給する構成となっている。
【００３６】
本発明の第４実施例はかかる従来のサラウンドオーディオ用デコーダに対してわずかな追加・変更を行うことによって４系統などのマルチチャンネルでのコンプレス／リミット特性処理を実現することの可能なデジタル信号処理装置である。図１２はかかる第４実施例の構成を示すブロック図である。換言すれば、第４実施例は図１０に示す第３実施例と図１４の従来のサラウンドオーディオ用デコーダを組み合わせた形のものである。すなわち、図１２のデジタル信号処理装置は図１４のコントロール回路７８からのゲイン制御信号ＧL、ＧR、ＧC、ＧSを、入力の２チャンネルの信号レベルの平均あるいは最大値から得られる共通信号レベルＧによって調整・制御して、制御されたゲイン制御信号ＧL *、ＧR *、ＧC *、ＧS *を各アンプ７４〜７８に与えるものである。２チャンネルの信号レベルの平均あるいは最大値から共通信号レベルＧを得るための構成は図１０に示されたものと実質的に同じであり、図１２中の処理部８３の回路番号が図１０と同一のものは図１０と対応している。
【００３７】
図１２中、遅延回路７０、７１は２系統の入力信号Ｌｔ、Ｒｔを遅延させるものであり、図１０中の遅延回路１、２１にそれぞれ対応している。乗算器７９、８０、８１、８２はコントロール回路７８からの４つのゲイン制御信号ＧL、ＧR、ＧC、ＧSを、処理回路８３からの共通信号レベルＧによって調整・制御して、制御されたゲイン制御信号ＧL *、ＧR *、ＧC *、ＧS *を各アンプ７４〜７７に与えるものである。処理回路８３中のブロック３〜７及び２３は図１０の対応ブロックと同一であるので説明を省略する。かかる構成により、２系統の遅延回路を用いて４チャンネルのコンプレス／リミット特性処理を実現することができる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、スムーズフィルタにより出力されたゲインの時定数を延長するようにしたので、入力信号の遅延時間を短くしてエコーを防止することができるとともにアタック時間を長くすることができる。また、本発明によれば、スムーズフィルタにより出力されたゲインと、減衰手段により出力されたゲインを比較し、大きい方のゲインを減衰手段に印加するので、エコーを防止してアタック時間を長くすることができるとともに、アタック感を強調することができる。また、複数系統の信号に対してコンプレッサ／リミッタのアタック時における過大をバランスよく確実に抑えつつ、時定数を長く設定することができる。また、マルチチャンネル信号に対してバランスと時定数の設定の際にコンプレス／リミット特性処理を小規模の回路構成で実現することができる。
【図面の簡単な説明】
【図１】本発明に係るデジタル信号処理装置の第１実施例を示すブロック図である。
【図２】図１のデジタル信号処理装置を備えた全体構成を示すブロック図である。
【図３】図１のデジタル信号処理装置の主要信号を示す波形図である。
【図４】図１のスムーズフィルタ及び時定数延長部の一例を詳細に示すブロック図である。
【図５】図１のスムーズフィルタ及び時定数延長部の他の例を詳細に示すブロック図である。
【図６】第２実施例のスムーズフィルタ及び時定数延長部を詳細に示すブロック図である。
【図７】図６のデジタル信号処理装置の主要信号を示す波形図である。
【図８】従来のデジタル信号処理装置を示すブロック図である。
【図９】図８のデジタル信号処理装置の主要信号を示す波形図である。
【図１０】本発明に係るデジタル信号処理装置の第３実施例を示すブロック図である。
【図１１】図１０中の共通レベル検出回路とゲイン生成回路の構成を示すブロック図である。
【図１２】本発明に係るデジタル信号処理装置の第４実施例を示すブロック図である。
【図１３】サラウンドオーディオ用エンコーダを示すブロック図である。
【図１４】従来のサラウンドオーディオ用デコーダを示すブロック図である。
【符号の説明】
１、２１、７０、７１ 遅延回路（遅延手段）
２、２２ ゲイン調整用アンプ（減衰手段）
３、２３ レベル検出回路（レベル検出手段）
４ ゲイン生成回路（ゲイン生成手段）
５、５ａ スムーズフィルタ
６、６ａ、６ｂ 時定数延長部（時定数延長手段）
７ 共通レベル検出回路（共通レベル検出手段）
１０ ＤＳＰ
１１ 操作部
１１ａ コンプレッサ／リミッタキー
１２ ＣＰＵ
１３、１３Ａ デジタル信号処理装置
２５、２９ コンパレータ
２６、２８ スイッチ
２７ ＮＯＴ回路
３０ 閾値発生回路
３１、３６、３９、５１、６３、６４、９１、９７、１００ 加算器又は減算器
３２ スイッチ回路
３３、４０ 所定値発生回路
３４、３５、３８、４１、４２、６５ 乗算器
３７ 除算器
５２、５３、６１ 遅延器
５４、５５、５６、６２、７９、８０、８１、８２ 係数乗算器
７２ 加算器（遅延回路７０、７１及び減算器７３と共にデコード手段を構成する）
７３ 減算器
７４、７５、７６、７７ ゲイン調整用アンプ（スムーズフィルタ５、時定数延長部６、コントロール回路７８、乗算器７９〜８２と共に可変ゲイン手段を構成する）
７８ コントロール回路
８３ 処理部
９２、９４ 減衰器
９５ ＢＰＦ
９６ ノイズリダクションエンコーダ
９８、９９ 移相器
Claims (3)
- デジタル入力信号を遅延する遅延手段と、
前記遅延手段により遅延された前記デジタル信号を可変のゲインで減衰する減衰手段と、
前記デジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力される第４のゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置。 - 複数系統のデジタル入力信号をそれぞれ遅延する遅延手段と、
前記遅延手段により遅延された前記複数系統のデジタル信号を可変のゲインで減衰する減衰手段と、
前記複数系統のデジタル入力信号のレベルを検出するレベル検出手段と、
前記レベル検出信号により検出されたレベルの平均あるいは最大値を検出する共通レベル検出手段と、
前記共通レベル検出手段により検出されたレベルに基づきコンプレス／リミット用の第１のゲインを生成するゲイン生成手段と、
前記ゲイン生成手段により出力された前記第１のゲインにフィルタ処理を施して減衰時定数を付与した第２のゲインを生成するスムーズフィルタと、
前記スムーズフィルタにより出力された第２のゲインと、当該手段から出力されるゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理をして得られた第３のゲインと、を比較して値の大きい一方のゲインを選択することによってゲインの減衰時定数を延長して第４のゲインとする時定数延長手段とを有し、第４のゲインを印加するデジタル信号処理装置。 - 前記時定数延長手段の前記第４のゲインの所定サンプル前の信号に対して前記減衰時定数よりも長くする処理は、前記第４のゲインの１サンプル前の信号に対して１以下の係数を乗算する係数乗算器によって処理することを特徴とする請求項１又は２に記載のデジタル信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24926496A JP3991372B2 (ja) | 1995-08-30 | 1996-08-30 | デジタル信号処理装置 |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24552495 | 1995-08-30 | ||
| JP7-245524 | 1996-05-30 | ||
| JP15891996 | 1996-05-30 | ||
| JP8-158919 | 1996-05-30 | ||
| JP24926496A JP3991372B2 (ja) | 1995-08-30 | 1996-08-30 | デジタル信号処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1051253A JPH1051253A (ja) | 1998-02-20 |
| JP3991372B2 true JP3991372B2 (ja) | 2007-10-17 |
Family
ID=27321438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24926496A Expired - Fee Related JP3991372B2 (ja) | 1995-08-30 | 1996-08-30 | デジタル信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3991372B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8045731B2 (en) | 2005-06-06 | 2011-10-25 | Yamaha Corporation | Sound quality adjustment device |
| DE102008036924B4 (de) * | 2008-08-08 | 2011-04-21 | Gunnar Kron | Verfahren zur Mehrkanalbearbeitung in einem Mehrkanaltonsystem |
| DE102008056704B4 (de) * | 2008-11-11 | 2010-11-04 | Institut für Rundfunktechnik GmbH | Verfahren zum Erzeugen eines abwärtskompatiblen Tonformates |
-
1996
- 1996-08-30 JP JP24926496A patent/JP3991372B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1051253A (ja) | 1998-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3193032B2 (ja) | 車載用自動音量調整装置 | |
| EP2362996B1 (en) | Dynamic volume control and multi-spatial processing protection | |
| KR100702496B1 (ko) | 오디오 매트릭스 디코딩 장치를 위한 방법 | |
| EP2209326B1 (en) | Auditory sense correction device | |
| JP2011015018A (ja) | 自動音量制御装置 | |
| US20060274903A1 (en) | Sound quality adjustment device | |
| JP2003084790A (ja) | 台詞成分強調装置 | |
| JP2773656B2 (ja) | ハウリング防止装置 | |
| US20050123152A1 (en) | Signal processors and associated methods | |
| JP4414905B2 (ja) | オーディオ装置 | |
| JP6424421B2 (ja) | 音響装置 | |
| JP2009159375A (ja) | 音響効果回路及び処理方法 | |
| JP3991372B2 (ja) | デジタル信号処理装置 | |
| JP2003299181A (ja) | オーディオ信号処理装置及びオーディオ信号処理方法 | |
| EP0779764A2 (en) | Apparatus for enhancing stereo effect with central sound image maintenance circuit | |
| JP3109389B2 (ja) | 適応フィルタシステム | |
| JP3296583B2 (ja) | オーディオ信号処理装置 | |
| JPH03237899A (ja) | ハウリング抑制装置 | |
| JP4912335B2 (ja) | Ａｇｃ装置 | |
| JP3206271B2 (ja) | ディジタルトーンコントロール装置 | |
| Lu | A digital realization of audio dynamic range control | |
| KR0119507Y1 (ko) | 노이즈 감소회로 | |
| JP3329050B2 (ja) | ディジタルトーンコントロール装置 | |
| JP2998196B2 (ja) | オーディオ信号の量子化誤差低減装置 | |
| JPH07221574A (ja) | ディジタルトーンコントロール装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051228 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060324 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061205 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070205 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070403 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070530 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070703 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070716 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100803 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110803 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120803 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130803 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |