JP3980432B2 - Infrared light source - Google Patents
Infrared light source Download PDFInfo
- Publication number
- JP3980432B2 JP3980432B2 JP2002214019A JP2002214019A JP3980432B2 JP 3980432 B2 JP3980432 B2 JP 3980432B2 JP 2002214019 A JP2002214019 A JP 2002214019A JP 2002214019 A JP2002214019 A JP 2002214019A JP 3980432 B2 JP3980432 B2 JP 3980432B2
- Authority
- JP
- Japan
- Prior art keywords
- infrared light
- layer
- substrate
- emitting element
- light emitting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Led Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、基板上に形成される赤外光源に関する。
【０００２】
【従来の技術】
従来の、基板上に形成される赤外光源について説明する。
図４は、従来の、基板上に形成される赤外光源の代表的な構造を示す断面図である。
従来の、基板上に形成される赤外光源は、Ｓｉ基板３−１００上に、ＳｉＯ２層（絶縁層）３−１０１を介して、ｐ型不純物を高濃度に含むＳｉ層３−１０２が形成されたＳＯＩ構造３−１０３において、Ｓｉ層３−１０２及びＳｉＯ２層３−１０１を局所的にエッチングし、更にその下部のＳｉ基板３−１００を選択的にウェットエッチングすることにより、熱分離空間３−１０４を有するマイクロブリッジ構造３−１０５が形成され、更にその両端にバイアス印加用電極３−１０６、３−１０７を形成することにより、赤外発光素子３−１０８が形成される。
そして、電極３−１０６及び３−１０７を介して、バイアスを印加することにより、赤外発光素子３−１０８が加熱し、赤外放射が発生する。
【０００３】
本従来構造においては、熱伝導率が高いＳｉ（熱伝導率１．５Ｗ／ｃｍＫ）からなる基板３−１００上に、赤外発光素子３−１０８が形成されている。
従って、バイアス印加時に、基板３−１００を介しての熱の流出を抑制し、速やかに赤外発光素子３−１０８の温度を上昇させ、赤外放射を起こさせるために、熱分離空間３−１０４の形成が不可欠となる。
【０００４】
【発明が解決しようとする課題】
マイクロブリッジ構造３−１０５の寸法は、Ｓｉ層３−１０２の電気抵抗率を考慮して決定されるが、Proceedings of IEEE 1997 International Conference on Solid-State Sensors and Actuators, pp. 1271-1274に明らかにされているとおり、概ね厚さ数ミクロン以下、長さ４００ミクロン程度、幅１００ミクロン程度であり、極めて薄い膜状のマイクロブリッジ構造がその両端のみで支えられているという構造を有する。従って、その耐久性は十分でなく、赤外発光素子３−１０８のオンオフによる熱膨張・収縮の結果、容易に破損してしまうことがあった。
【０００５】
更に、上記文献によれば、熱分離空間３−１０４を設け、赤外発光素子３−１０８の外部への熱の流出を抑制しているにもかかわらず、赤外放射時における赤外発光素子３−１０８の両端の温度は、２００℃を上回っている。
【０００６】
Ｓｉ基板上に形成されるトランジスタは、Ｓｉのバンドギャップエネルギーが１．１ｅＶと小さいため、熱耐性が低く、温度が１５０℃以上では正常動作が不可能である。従って、Ｓｉ基板３−１００上の赤外発光素子３−１０８に近接する位置には、赤外発光素子３−１０８を駆動するためのトランジスタを配置することはできない。従って、赤外発光素子３−１０８へのバイアスは、Ｓｉ基板３−１００の外部に設けられるバイアス回路、もしくはＳｉ基板３−１００上で赤外発光素子３−１０８から充分離れた位置に形成される駆動用素子から、冗長な配線を介して供給せざるを得ず、赤外発光素子３−１０８の集積化は困難である。
【０００７】
このように、従来のＳｉ基板３−１００上に構成されたＳｉからなる赤外発光素子３−１０８を有する赤外光源においては、熱分離空間３−１０４の形成に起因する耐久性の低下及び熱応答の低下、更に、赤外発光素子３−１０８を駆動するためのトランジスタを赤外発光素子３−１０８の近傍に配置できないことに起因する電気応答特性の低下及び集積化が困難である、という課題があった。
【０００８】
本発明はこのような課題を解決するためのものであり、低熱伝導度を有し、かつ耐熱性に優れた高電気絶縁性の基板上に形成される熱伝導性及び耐熱性に優れた半導体材料を用いることにより、耐久性及び集積性に優れた赤外光源を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記課題を解決するため、本発明においては特許請求の範囲に記載するような構成をとる。
【００１０】
すなわち、請求項１記載の赤外光源は、基板上に、少なくともバッファ層、チャネル層が順次堆積された半導体積層構造を上記基板表面までメサエッチングすることにより形成されるメサ形部からなる第１のチャネル領域と、上記第１のチャネル領域の表面上に設けたバイアス印加用電極とを有する赤外発光素子を備えたことを特徴とする。
【００１１】
また、請求項２記載の赤外光源は、基板上に、バッファ層、チャネル層、スペーサ層、キャリア供給層、ショットキー層が順次堆積された半導体積層構造を上記基板表面までメサエッチングすることにより形成されるメサ形部からなる第１のチャネル領域と、上記第１のチャネル領域の表面上に設けたバイアス印加用電極とを有する赤外発光素子を備えたことを特徴とする。
【００１２】
また、請求項３記載の赤外光源は、基板上に、バッファ層、チャネル層、スペーサ層、キャリア供給層、ショットキー層が順次堆積された半導体積層構造を上記基板表面までメサエッチングすることにより形成されるメサ形部からなる第１のチャネル領域及び第２のチャネル領域を有し、上記第１のチャネル領域と、上記第１のチャネル領域の表面上に形成したバイアス印加用電極とからなる赤外発光素子を設け、上記第２のチャネル領域と、上記第２のチャネル領域の表面上に形成したソース電極、ドレイン電極及びゲート電極とからなる電界効果型トランジスタを設け、上記バイアス印加用電極の一方と上記ドレイン電極とが、電気配線により電気的に接続され、上記赤外発光素子から赤外放射が発生する状態において、上記赤外発光素子を流れるバイアス電流に比較して、上記電界効果型トランジスタの最大ドレイン電流が大となるようになっていることを特徴とする。
【００１３】
また、請求項４記載の赤外光源は、請求項１、２または３記載の赤外光源において、上記基板がサファイアからなることを特徴とする。
【００１４】
また、請求項５記載の赤外光源は、請求項１、２または３記載の赤外光源において、上記半導体積層構造の少なくとも１層が、ＧａＮからなることを特徴とする。
【００１５】
また、請求項６記載の赤外光源は、請求項１、２または３記載の赤外光源において、上記半導体積層構造の少なくとも１層が、ＡｌＧａＮからなることを特徴とする。
【００１６】
本発明に係る赤外光源は、低熱伝導度を有し、かつ、耐熱性に優れた高電気絶縁性基板上に形成された、熱伝導性及び耐熱性に優れた半導体材料からなる半導体積層構造を含む構造を有している。基板の熱伝導度が低いこと、更に基板及び半導体積層構造が耐熱性に優れていること、更に、半導体積層構造を基板表面までメサエッチングすることによりチャネル領域が形成されていることから、従来技術のような熱分離空間を設けなくて済み、従って耐久性に優れた赤外発光素子を有する赤外光源を提供することができる。
【００１７】
更に、上記半導体積層構造を用いて耐熱性を伴う電界効果型トランジスタを上記赤外発光素子に近接して形成し、電界効果型トランジスタと赤外発光素子とを電気的に接続することにより、電界効果型トランジスタの作用により、赤外発光素子がオン（赤外放射発生）・オフ（赤外放射停止）される。この赤外光源を所定の配置により基板上に形成し、その各々に入力信号を供給することは容易であるので、集積性に優れた赤外光源を提供することができる。
【００１８】
【発明の実施の形態】
以下、図面を用いて本発明の実施の形態について詳細に説明する。なお、以下で説明する図面で、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１９】
実施の形態１
図１は本発明の実施の形態１の赤外光源の構造を示す断面図である。
本実施の形態１の赤外光源は、図１に示すように、サファイア（０００１）からなる基板１−０上に、ＡｌＮ（窒化アルミニウム。厚さ４０ｎｍ）からなるバッファ層１−１、ＧａＮ（窒化ガリウム。厚さ３μｍ）からなるチャネル層１−２、Ａｌ０．２５Ｇａ０．７５Ｎ（窒化アルミニウムガリウム。厚さ３ｎｍ）からなるスペーサ層１−３、所定の濃度のＳｉドナーをドープしたＡｌ０．２５Ｇａ０．７５Ｎ（厚さ８ｎｍ）からなるキャリア供給層１−４、ＧａＮ（厚さ４ｎｍ）からなるショットキー層１−５が順次エピタキシャル成長（例えば、ＭＯＣＶＤ(Metal Organic Chemical Vapor Deposition：有機金属気相成長法)やＲＦＭＢＥ(Radio Frequency Molecular Beam Epitaxy：高周波分子線エピタキシャル成長)等）により堆積され、半導体積層構造１−６が形成されて、それを基板１−０表面までメサエッチングすることにより、所定の形状を有する第１のチャネル領域１−７が形成されている。
【００２０】
このようにして作製された第１のチャネル領域１−７の表面には、例えばＴｉ／Ａｕ（Ｔｉが基板側、Ａｕが表面側）を局所的に堆積した後、熱処理することにより、所定の形状・間隔を有するバイアス印加用電極１−９及び１−１０が形成され、動作時にチャネル層１−２に形成される２次元電子ガスと電気的に接続される赤外発光素子１−１１が形成される。これにより本実施の形態１に基づく赤外光源が実現される。
【００２１】
すなわち、本実施の形態１の赤外光源は、基板１−０上に、バッファ層１−１、チャネル層１−２、スペーサ層１−３、キャリア供給層１−４、ショットキー層１−５が順次堆積された半導体積層構造１−６のメサ形部（図の突出した部分）からなる第１のチャネル領域１−７と、第１のチャネル領域１−７の表面上に設けたバイアス印加用電極１−９、１−１０とを有する赤外発光素子１−１１を備えたことを特徴とする。また、基板１−０がサファイアからなることを特徴とする。また、半導体積層構造１−６の少なくとも１層が、ＧａＮからなることを特徴とする。また、半導体積層構造１−６の少なくとも１層が、ＡｌＧａＮからなることを特徴とする。
【００２２】
なお、本実施の形態１において、ショットキー層１−５は、ある電極（例えば、後述の実施の形態２におけるゲート電極２−１４）に対して、ショットキー接合を形成する層のことであり、バイアス印加用電極１−９、１−１０の少なくとも一方（ここでは、両方）とショットキー層１−５とは、ショットキー接合を形成しない。
【００２３】
本実施の形態１においては、基板１−０として、熱伝導率が低く（０．３Ｗ／ｃｍＫ）、かつ、耐熱性・電気絶縁性に優れたサファイア（０００１）基板を用いており、更に、熱伝導率が高く（ＧａＮで１．３Ｗ／ｃｍＫ）、かつ、耐熱性に優れたＧａＮ及びＡｌ０．２５Ｇａ０．７５Ｎからなる半導体積層構造を基板１−０表面までメサエッチングすることにより、赤外発光素子１−１１を形成している。赤外発光素子１−１１にバイアスを印加することにより発生する熱は、半導体積層構造１−６を基板１−０表面までメサエッチングすることにより第１のチャネル領域１−７が形成されていること、及び、基板１−０の熱伝導率が十分に低いこと、により赤外発光素子１−１１中に効率よく閉じ込められる。従って、バイアス印加によって速やかに赤外発光素子１−１１の温度は所定の値まで上昇するため、赤外発光素子１−１１の下部に、上記従来構造に認められるような熱分離空間（図４の３−１０４）を設ける必要がない。
【００２４】
従って、本実施の形態１による赤外光源は、上記従来構造が有する耐久性に係る課題を有しない。これにより、耐久性に優れた赤外光源を実現できる。
【００２５】
実施の形態２
図２は本発明の実施の形態２の赤外光源の構造を示す断面図である。
本実施の形態２の赤外光源は、図２に示すように、サファイア（０００１）からなる基板２−０上に、ＡｌＮ（厚さ４０ｎｍ）からなるバッファ層２−１、ＧａＮ（厚さ３μｍ）からなるチャネル層２−２、Ａｌ０．２５Ｇａ０．７５Ｎ（厚さ３ｎｍ）からなるスペーサ層２−３、所定の濃度のＳｉドナーをドープしたＡｌ０．２５Ｇａ０．７５Ｎ（厚さ８ｎｍ）からなるキャリア供給層２−４、ＧａＮ（厚さ４ｎｍ）からなるショットキー層２−５が順次エピタキシャル成長（例えば、ＭＯＣＶＤやＲＦ ＭＢＥ等）により堆積され、半導体積層構造２−６が形成されて、それを基板２−０表面までメサエッチングすることにより、所定の形状を有する第１のチャネル領域２−７及び第２のチャネル領域２−８が近接して形成されている。
【００２６】
このようにして作製された第１のチャネル領域２−７の表面には、例えばＴｉ／Ａｕを局所的に堆積した後、熱処理することにより、所定の形状・間隔を有するバイアス印加用電極２−９及び２−１０が形成され、動作時にチャネル層２−２に形成される２次元電子ガスと電気的に接続される赤外発光素子２−１１が形成される。
【００２７】
更に、第２のチャネル領域２−８の表面には、例えばＴｉ／Ａｕを局所的に堆積した後、熱処理することにより、所定の形状・間隔を有するソース電極２−１２及びドレイン電極２−１３が形成され、動作時にチャネル層２−２に形成される２次元電子ガスと電気的に接続され、更に、例えばＮｉ／Ａｕを局所的に堆積することにより、ゲート電極２−１４が形成され、電界効果型トランジスタ２−１５が形成される。
【００２８】
これらの赤外発光素子２−１１及び界効果型トランジスタ２−１５は、赤外発光素子２−１１から赤外放射が発生する状態において、赤外発光素子２−１１を流れるバイアス電流に比較して、電界効果型トランジスタ２−１５の最大ドレイン電流が大となるような構造に各層の寸法、材質等がなっている。
【００２９】
更に既知の配線工程により、電界効果型トランジスタ２−１５のドレイン電極２−１３と、赤外発光素子２−１１のバイアス印加用電極２−９、或いは２−１０のいずれか一方、例えば２−１０が電気配線２−１６により電気的に接続され、これにより本実施の形態２に基づく赤外光源が実現される。
【００３０】
本実施の形態２においては、上記実施の形態１と同様に、基板２−０として、熱伝導率が低く、かつ、耐熱性・電気絶縁性に優れたサファイア（０００１）基板を用いており、更に、熱伝導率が高く、かつ、耐熱性に優れたＧａＮ及びＡｌ０．２５Ｇａ０．７５Ｎからなる半導体積層構造を基板２−０表面までメサエッチングすることにより、赤外発光素子２−１１を形成している。従って、上記実施の形態１と同様に、耐久性に優れた赤外光源が実現される。
【００３１】
引き続き、本実施の形態２による赤外光源の動作について図３を用いて説明する。
図３は本実施の形態２による赤外光源の動作を模式的に示す図である。
電界効果型トランジスタ２−１５のソース電極２−１２と、赤外発光素子２−１１のバイアス印加用電極２−９、２−１０の内、ドレイン電極２−１３と電気配線２−１６によって電気的に接続されていないバイアス印加用電極２−９との間に、赤外発光素子２−１１のオン状態において、赤外発光素子２−１１に印加されるバイアス電圧と比較して充分大なる値となり、かつ、電界効果型トランジスタ２−１５のドレイン電極２−１３・ソース電極２−１２間のオフ耐圧と比較して充分小なる値となる電圧を直流電圧源２−１７にて印加する。
【００３２】
電界効果型トランジスタ２−１５のゲート電極２−１４に、電界効果型トランジスタ２−１５の閾値電圧以下の電圧が入力されている場合は、電界効果型トランジスタ２−１５にはドレイン電流が流れない。すなわち、赤外発光素子２−１１にもバイアス電流は流れず、赤外発光素子２−１１はオフ状態にあり、赤外放射は生じない。
【００３３】
一方、電界効果型トランジスタ２−１５のゲート電極２−１４に、電界効果型トランジスタ２−１５の閾値電圧を充分上回り、かつ、電界効果型トランジスタ２−１５のドレイン電流が、所定の、赤外発光素子２−１１がオン状態にあるときに赤外発光素子２−１１を流れるバイアス電流に等しくなるような電圧が入力されている場合は、赤外発光素子２−１１には所定のバイアス電流及び電圧が印加され、赤外発光素子２−１１はオン状態となり、もって赤外放射が生ずる。
【００３４】
なお、電界効果型トランジスタ２−１５は、その最大ドレイン電流が赤外発光素子２−１１がオン状態にあるときに赤外発光素子２−１１を流れるバイアス電流を上回るような構造になっているので、赤外発光素子２−１１がオン状態にある際に、電界効果型トランジスタ２−１５は正常状態にある。
【００３５】
従って、電界効果型トランジスタ２−１５のゲート電極２−１４への入力電圧を切り替えることにより、赤外発光素子２−１１のオン・オフが切り替えられ、もって本実施の形態２の赤外光源としての動作が実現される。
【００３６】
本実施の形態２による赤外光源の動作原理は以上述べたとおりであるが、本実施の形態２においては、赤外発光素子２−１１と電界効果型トランジスタ２−１５が近接する位置に同一の半導体積層構造２−６から形成されているのであるから、本実施の形態２による赤外光源を、所定の個数・所定の配置を伴って基板２−０上に形成し、既知の方法によって各赤外光源への配線を形成することにより、容易に赤外光源の集積化を実現できる。
【００３７】
すなわち、本実施の形態２の赤外光源は、基板２−０上に、バッファ層２−１、チャネル層２−２、スペーサ層２−３、キャリア供給層２−４、ショットキー層２−５が順次堆積された半導体積層構造２−６を基板２−０表面までメサエッチングすることにより形成されるメサ形部からなる第１のチャネル領域２−７及び第２のチャネル領域２−８を有し、第１のチャネル領域２−７と、第１のチャネル領域２−７の表面上に形成したバイアス印加用電極２−９、２−１０とからなる赤外発光素子２−１１を設け、第２のチャネル領域２−８と、第２のチャネル領域２−８の表面上に形成したソース電極２−１２、ドレイン電極２−１３及びゲート電極２−１４とからなる電界効果型トランジスタ２−１５を設け、バイアス印加用電極２−９、２−１０の一方（ここでは、２−１０）とドレイン電極２−１３とが、電気配線２−１６により電気的に接続され、赤外発光素子２−１１から赤外放射が発生する状態において、赤外発光素子２−１１を流れるバイアス電流に比較して、電界効果型トランジスタ２−１５の最大ドレイン電流が大となるようになっていることを特徴とする。また、基板１−０がサファイアからなることを特徴とする。また、半導体積層構造１−６の少なくとも１層が、ＧａＮからなることを特徴とする。また、半導体積層構造１−６の少なくとも１層が、ＡｌＧａＮからなることを特徴とする。
【００３８】
以上本発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは勿論である。
【００３９】
上記のように本発明の趣旨は、低熱伝導性を有し、かつ、耐熱性・絶縁性に優れた基板上に形成される、熱伝導性及び耐熱性に優れた半導体材料からなる半導体積層構造を基板表面までメサエッチングすることにより赤外発光素子を形成すること（上記実施の形態１）、及び同半導体積層構造により、赤外発光素子を駆動する電界効果型トランジスタを形成することにある（上記実施の形態２）。従って、半導体積層構造１−６、２−６の各層の層厚、不純物濃度、組成比に関して変更を行った構造が本発明に含まれることは明らかである。
【００４０】
特に、上記実施の形態１については、半導体積層構造１−６中に多数キャリアとしての電子が存在する限りにおいて、任意の層構成が可能である。例えば、サファイアからなる基板１−０上に、ＡｌＮからなるバッファ層１−１、ＧａＮからなり、所定の濃度のＳｉドナーを一部もしくは全体にドープしたチャネル層の２層からなる半導体積層構造をメサエッチングすることにより、第１のチャネル領域１−７を形成し、更にバイアス印加用電極１−９、１−１０を形成することにより赤外発光素子１−１０を形成するという変更が可能である。
【００４１】
すなわち、本発明による赤外光源は、基板１−０上に、少なくともバッファ層１−１、チャネル層１−２が順次堆積された半導体積層構造１−６を基板１−０表面までメサエッチングすることにより形成されるメサ形部からなる第１のチャネル領域１−７と、第１のチャネル領域１−７の表面上に設けたバイアス印加用電極１−９、１−１０とを有する赤外発光素子１−１１を備えたことを特徴とする。
【００４２】
更に、基板１−０裏面に、該裏面への赤外放射を上方へと反射する反射膜を形成するという変更、或いは、赤外発光素子１−１０の表面に、赤外放射率を高めるための耐熱性材料を局所的に堆積するという変更、或いは、既知の方法により、赤外放射の方向を並行方向へ揃える機能を有するマイクロレンズを赤外発光素子１−１０の表面に形成するという変更も本発明に含まれることは明らかである。
【００４３】
【発明の効果】
以上説明したように、本発明によれば、低熱伝導度を有し、かつ、耐熱性に優れた高電気絶縁性基板上に形成される、熱伝導性及び耐熱性に優れた半導体材料からなる半導体積層構造を用いて赤外発光素子を形成することができ、耐久性及び集積性に優れた赤外光源を提供することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１の赤外光源の断面図である。
【図２】本発明の実施の形態２の赤外光源の断面図である。
【図３】本発明の実施の形態２の赤外光源の動作を説明する模式図である。
【図４】従来例の赤外光源の断面図である。
【符号の説明】
１−０、２−０…基板、
１−１、２−１…バッファ層
１−２、２−２…チャネル層
１−３、２−３…スペーサ層
１−４、２−４…キャリア供給層
１−５、２−５…ショットキー層
１−６、２−６…半導体積層構造
１−７、２−７…第１のチャネル領域
２−８…第２のチャネル領域
１−９、１−９、２−９、２−１０…バイアス印加用電極
１−１１、２−１１…赤外発光素子
２−１２…ソース電極
２−１３…ドレイン電極
２−１４…ゲート電極
２−１５…電界効果型トランジスタ
２−１６…電気配線
２−１７…直流電圧源
３−１００…Ｓｉ基板
３−１０１…ＳｉＯ２層
３−１０２…Ｓｉ層
３−１０３…ＳＯＩ構造
３−１０４…熱分離空間
３−１０５…マイクロブリッジ構造
３−１０６、３−１０７…バイアス印加用電極
３−１０８…赤外発光素子。[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an infrared light source formed on a substrate.
[0002]
[Prior art]
A conventional infrared light source formed on a substrate will be described.
FIG. 4 is a cross-sectional view showing a typical structure of a conventional infrared light source formed on a substrate.
In a conventional infrared light source formed on a substrate, an Si layer 3-102 containing a high concentration of p-type impurities is formed on an Si substrate 3-100 via an SiO 2 layer (insulating layer) 3-101. In the formed SOI structure 3-103, the Si layer 3-102 and the SiO 2 layer 3-101 are locally etched, and further, the Si substrate 3-100 underneath is selectively wet-etched, whereby thermal separation is performed. A microbridge structure 3-105 having a space 3-104 is formed, and further, bias applying electrodes 3-106 and 3-107 are formed at both ends thereof, whereby an infrared light emitting element 3-108 is formed.
Then, by applying a bias via the electrodes 3-106 and 3-107, the infrared light emitting element 3-108 is heated and infrared radiation is generated.
[0003]
In this conventional structure, an infrared light emitting element 3-108 is formed on a substrate 3-100 made of Si (thermal conductivity 1.5 W / cmK) having high thermal conductivity.
Therefore, in order to suppress the outflow of heat through the substrate 3-100 when bias is applied, to quickly raise the temperature of the infrared light emitting element 3-108 and to generate infrared radiation, the thermal separation space 3- The formation of 104 is indispensable.
[0004]
[Problems to be solved by the invention]
The dimensions of the microbridge structure 3-105 are determined in consideration of the electrical resistivity of the Si layer 3-102, but are apparent in Proceedings of IEEE 1997 International Conference on Solid-State Sensors and Actuators, pp. 1271-1274. As shown in the drawing, the thickness is about several microns or less, the length is about 400 microns, the width is about 100 microns, and a very thin film-like microbridge structure is supported only at both ends. Therefore, the durability is not sufficient, and as a result of thermal expansion / contraction due to on / off of the infrared light emitting element 3-108, it may be easily damaged.
[0005]
Further, according to the above document, the infrared light emitting device at the time of infrared radiation is provided despite the provision of the heat separation space 3-104 and suppressing the outflow of heat to the outside of the infrared light emitting device 3-108. The temperature at both ends of 3-108 is higher than 200 ° C.
[0006]
A transistor formed on a Si substrate has a low Si band gap energy of 1.1 eV, and thus has low heat resistance, and cannot operate normally at a temperature of 150 ° C. or higher. Accordingly, a transistor for driving the infrared light emitting element 3-108 cannot be disposed at a position near the infrared light emitting element 3-108 on the Si substrate 3-100. Therefore, the bias to the infrared light emitting element 3-108 is formed at a position sufficiently separated from the infrared light emitting element 3-108 on the bias circuit provided outside the Si substrate 3-100 or on the Si substrate 3-100. Therefore, it is difficult to integrate the infrared light emitting element 3-108.
[0007]
As described above, in the infrared light source having the infrared light emitting element 3-108 made of Si and formed on the conventional Si substrate 3-100, a decrease in durability due to the formation of the thermal separation space 3-104 and It is difficult to lower the thermal response and to lower the electrical response characteristics and to integrate the transistor for driving the infrared light emitting element 3-108 in the vicinity of the infrared light emitting element 3-108. There was a problem.
[0008]
The present invention is for solving such problems, and a semiconductor having low thermal conductivity and excellent heat conductivity and heat resistance formed on a highly electrically insulating substrate having excellent heat resistance. An object of the present invention is to provide an infrared light source excellent in durability and integration by using a material.
[0009]
[Means for Solving the Problems]
In order to solve the above problems, the present invention adopts a configuration as described in the claims.
[0010]
That is, the infrared light source according to claim 1 is a first mesa-shaped portion formed by mesa etching a semiconductor laminated structure in which at least a buffer layer and a channel layer are sequentially deposited on a substrate to the substrate surface. And an infrared light emitting element having a bias applying electrode provided on the surface of the first channel region.
[0011]
According to a second aspect of the present invention, there is provided an infrared light source by mesa-etching a semiconductor multilayer structure in which a buffer layer, a channel layer, a spacer layer, a carrier supply layer, and a Schottky layer are sequentially deposited on a substrate to the substrate surface. An infrared light emitting element having a first channel region formed of a mesa-shaped portion to be formed and a bias applying electrode provided on the surface of the first channel region is provided.
[0012]
According to a third aspect of the present invention, there is provided an infrared light source by mesa-etching a semiconductor multilayer structure in which a buffer layer, a channel layer, a spacer layer, a carrier supply layer, and a Schottky layer are sequentially deposited on a substrate to the substrate surface. It has a first channel region and a second channel region made of a mesa-shaped portion to be formed, and includes the first channel region and a bias applying electrode formed on the surface of the first channel region. An infrared light emitting element is provided, a field effect transistor comprising a source electrode, a drain electrode and a gate electrode formed on the surface of the second channel region and the second channel region is provided, and the bias applying electrode is provided And the drain electrode is electrically connected by an electric wiring, and in the state where infrared radiation is generated from the infrared light emitting element, the infrared light emitting element Compared to the bias current flowing through the, characterized in that the maximum drain current of the field-effect transistor is adapted to be large.
[0013]
The infrared light source according to claim 4 is the infrared light source according to claim 1, 2, or 3, wherein the substrate is made of sapphire.
[0014]
An infrared light source according to claim 5 is the infrared light source according to claim 1, 2, or 3, wherein at least one layer of the semiconductor laminated structure is made of GaN.
[0015]
An infrared light source according to claim 6 is the infrared light source according to claim 1, 2, or 3, wherein at least one layer of the semiconductor laminated structure is made of AlGaN.
[0016]
An infrared light source according to the present invention has a semiconductor laminated structure made of a semiconductor material having a low thermal conductivity and a high electrical insulating substrate having excellent heat resistance and having excellent thermal conductivity and heat resistance. It has the structure containing. Since the thermal conductivity of the substrate is low, the substrate and the semiconductor multilayer structure are excellent in heat resistance, and the channel region is formed by mesa etching the semiconductor multilayer structure to the substrate surface. Thus, an infrared light source having an infrared light emitting element excellent in durability can be provided.
[0017]
Further, a field effect transistor with heat resistance is formed in the vicinity of the infrared light emitting element using the semiconductor stacked structure, and the electric field effect transistor and the infrared light emitting element are electrically connected to each other. By the action of the effect transistor, the infrared light emitting element is turned on (infrared radiation generation) and off (infrared radiation stop). Since it is easy to form this infrared light source on a substrate with a predetermined arrangement and supply an input signal to each of them, an infrared light source with excellent integration can be provided.
[0018]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings. In the drawings described below, components having the same function are denoted by the same reference numerals, and repeated description thereof is omitted.
[0019]
Embodiment 1
FIG. 1 is a cross-sectional view showing the structure of an infrared light source according to Embodiment 1 of the present invention.
As shown in FIG. 1, the infrared light source according to the first embodiment includes a buffer layer 1-1 made of AlN (aluminum nitride, thickness 40 nm) on a substrate 1-0 made of sapphire (0001), GaN ( Channel layer 1-2 made of gallium nitride (thickness 3 μm), spacer layer 1-3 made of Al 0.25 Ga 0.75 N (aluminum gallium nitride, thickness 3 nm), and doped with Si donor at a predetermined concentration A carrier supply layer 1-4 made of Al 0.25 Ga 0.75 N (thickness 8 nm) and a Schottky layer 1-5 made of GaN (thickness 4 nm) are sequentially epitaxially grown (for example, MOCVD (Metal Organic Chemical Vapor Deposition). : Metalorganic vapor phase epitaxy), RFMBE (Radio Frequency Molecular Beam Epitaxy), etc.) 6 is formed and mesa-etched to the surface of the substrate 1-0 to form a first channel region 1-7 having a predetermined shape.
[0020]
For example, Ti / Au (Ti is on the substrate side and Au is on the surface side) is locally deposited on the surface of the first channel region 1-7 thus fabricated, and then heat-treated, whereby a predetermined amount is obtained. Infrared light-emitting elements 1-11 are formed which are formed with bias application electrodes 1-9 and 1-10 having shapes and intervals, and are electrically connected to a two-dimensional electron gas formed in the channel layer 1-2 during operation. It is formed. Thereby, the infrared light source based on this Embodiment 1 is implement | achieved.
[0021]
That is, the infrared light source according to the first embodiment includes the buffer layer 1-1, the channel layer 1-2, the spacer layer 1-3, the carrier supply layer 1-4, and the Schottky layer 1− on the substrate 1-0. A first channel region 1-7 composed of mesa portions (projecting portions in the figure) of the semiconductor stacked structure 1-6 in which 5 are sequentially deposited, and a bias provided on the surface of the first channel region 1-7 An infrared light emitting element 1-11 having application electrodes 1-9 and 1-10 is provided. The substrate 1-0 is made of sapphire. Further, at least one layer of the semiconductor multilayer structure 1-6 is made of GaN. Further, at least one layer of the semiconductor multilayer structure 1-6 is made of AlGaN.
[0022]
In the first embodiment, the Schottky layer 1-5 is a layer that forms a Schottky junction with respect to a certain electrode (for example, a gate electrode 2-14 in the second embodiment described later). At least one (here, both) of the bias application electrodes 1-9 and 1-10 and the Schottky layer 1-5 do not form a Schottky junction.
[0023]
In Embodiment 1, a sapphire (0001) substrate having low thermal conductivity (0.3 W / cmK) and excellent in heat resistance and electrical insulation is used as the substrate 1-0. By mesa-etching a semiconductor laminated structure composed of GaN and Al 0.25 Ga 0.75 N with high thermal conductivity (1.3 W / cmK for GaN) and excellent heat resistance to the surface of the substrate 1-0 The infrared light emitting element 1-11 is formed. The heat generated by applying a bias to the infrared light emitting element 1-11 is mesa-etched to the surface of the substrate 1-0 with the semiconductor multilayer structure 1-6, whereby the first channel region 1-7 is formed. In addition, since the thermal conductivity of the substrate 1-0 is sufficiently low, it is efficiently confined in the infrared light emitting device 1-11. Accordingly, since the temperature of the infrared light emitting element 1-11 quickly rises to a predetermined value due to application of a bias, a heat separation space (see FIG. 4) recognized in the conventional structure is formed below the infrared light emitting element 1-11. No. 3-104) is not necessary.
[0024]
Therefore, the infrared light source according to the first embodiment does not have a problem related to the durability of the conventional structure. Thereby, the infrared light source excellent in durability is realizable.
[0025]
Embodiment 2
FIG. 2 is a cross-sectional view showing the structure of the infrared light source according to Embodiment 2 of the present invention.
As shown in FIG. 2, the infrared light source according to the second embodiment includes a buffer layer 2-1 made of AlN (thickness 40 nm), GaN (thickness 3 μm) on a substrate 2-0 made of sapphire (0001). ) channel layer 2-2 made of, Al 0.25 Ga 0.75 N (thickness 3 nm) spacer layer 2-3 made of a predetermined concentration of Si donor-doped Al 0.25 Ga 0.75 N ( A carrier supply layer 2-4 made of 8 nm thick) and a Schottky layer 2-5 made of GaN (4 nm thick) are sequentially deposited by epitaxial growth (for example, MOCVD, RF MBE, etc.) to form a semiconductor laminated structure 2-6. The first channel region 2-7 and the second channel region 2-8 having a predetermined shape are formed in close proximity by being formed and mesa-etched to the surface of the substrate 2-0. .
[0026]
For example, Ti / Au is locally deposited on the surface of the first channel region 2-7 thus fabricated, and then heat-treated, thereby performing bias application electrodes 2- having a predetermined shape and interval. 9 and 2-10 are formed, and an infrared light emitting element 2-11 electrically connected to a two-dimensional electron gas formed in the channel layer 2-2 during operation is formed.
[0027]
Further, for example, Ti / Au is locally deposited on the surface of the second channel region 2-8, and then heat-treated, thereby performing a source electrode 2-12 and a drain electrode 2-13 having a predetermined shape and interval. And is electrically connected to a two-dimensional electron gas formed in the channel layer 2-2 during operation, and further, for example, by locally depositing Ni / Au, a gate electrode 2-14 is formed, A field effect transistor 2-15 is formed.
[0028]
The infrared light emitting element 2-11 and the field effect transistor 2-15 are compared with the bias current flowing through the infrared light emitting element 2-11 in a state where infrared radiation is generated from the infrared light emitting element 2-11. Thus, the dimensions, materials, etc. of each layer are such that the maximum drain current of the field effect transistor 2-15 is large.
[0029]
Furthermore, by a known wiring process, either the drain electrode 2-13 of the field effect transistor 2-15, the bias application electrode 2-9 of the infrared light emitting element 2-11, or 2-10, for example, 2- 10 are electrically connected by electrical wiring 2-16, whereby an infrared light source based on the second embodiment is realized.
[0030]
In the second embodiment, as in the first embodiment, a sapphire (0001) substrate having a low thermal conductivity and excellent heat resistance and electrical insulation is used as the substrate 2-0. Further, by performing mesa etching of a semiconductor laminated structure made of GaN and Al 0.25 Ga 0.75 N having high thermal conductivity and excellent heat resistance to the surface of the substrate 2-0, the infrared light emitting element 2- 11 is formed. Therefore, as in the first embodiment, an infrared light source with excellent durability is realized.
[0031]
Next, the operation of the infrared light source according to the second embodiment will be described with reference to FIG.
FIG. 3 is a diagram schematically showing the operation of the infrared light source according to the second embodiment.
The source electrode 2-12 of the field effect transistor 2-15, the bias applying electrodes 2-9 and 2-10 of the infrared light emitting element 2-11, and the drain electrode 2-13 and the electric wiring 2-16 Between the bias application electrode 2-9 that is not electrically connected and the bias voltage applied to the infrared light emitting element 2-11 when the infrared light emitting element 2-11 is on. The DC voltage source 2-17 applies a voltage that is a value that is sufficiently smaller than the off breakdown voltage between the drain electrode 2-13 and the source electrode 2-12 of the field effect transistor 2-15. .
[0032]
When a voltage equal to or lower than the threshold voltage of the field effect transistor 2-15 is input to the gate electrode 2-14 of the field effect transistor 2-15, no drain current flows through the field effect transistor 2-15. . That is, no bias current flows through the infrared light emitting element 2-11, the infrared light emitting element 2-11 is in an off state, and no infrared radiation is generated.
[0033]
On the other hand, the gate electrode 2-14 of the field effect transistor 2-15 is sufficiently higher than the threshold voltage of the field effect transistor 2-15, and the drain current of the field effect transistor 2-15 has a predetermined infrared When a voltage equal to the bias current flowing through the infrared light emitting element 2-11 is input when the light emitting element 2-11 is in the on state, the infrared light emitting element 2-11 has a predetermined bias current. And the voltage are applied, the infrared light emitting element 2-11 is turned on, and infrared radiation is generated.
[0034]
The field effect transistor 2-15 has a structure in which the maximum drain current exceeds the bias current flowing through the infrared light emitting element 2-11 when the infrared light emitting element 2-11 is in the on state. Therefore, when the infrared light emitting element 2-11 is in the on state, the field effect transistor 2-15 is in a normal state.
[0035]
Accordingly, by switching the input voltage to the gate electrode 2-14 of the field effect transistor 2-15, the infrared light emitting element 2-11 is switched on / off, and thus the infrared light source of the second embodiment is used. Is realized.
[0036]
The operation principle of the infrared light source according to the second embodiment is as described above, but in the second embodiment, the infrared light emitting element 2-11 and the field effect transistor 2-15 are the same in the vicinity. Therefore, the infrared light source according to the second embodiment is formed on the substrate 2-0 with a predetermined number and a predetermined arrangement by a known method. By forming the wiring to each infrared light source, integration of the infrared light source can be easily realized.
[0037]
That is, the infrared light source according to the second embodiment includes the buffer layer 2-1, the channel layer 2-2, the spacer layer 2-3, the carrier supply layer 2-4, and the Schottky layer 2- on the substrate 2-0. A first channel region 2-7 and a second channel region 2-8 formed of mesa-shaped portions formed by mesa-etching the semiconductor laminated structure 2-6 on which 5 is sequentially deposited to the surface of the substrate 2-0. And an infrared light emitting element 2-11 including a first channel region 2-7 and bias application electrodes 2-9 and 2-10 formed on the surface of the first channel region 2-7. A field effect transistor 2 comprising a second channel region 2-8 and a source electrode 2-12, a drain electrode 2-13 and a gate electrode 2-14 formed on the surface of the second channel region 2-8. -15 and a bias application electrode 2-9 In a state where one of 2-10 (here 2-10) and the drain electrode 2-13 are electrically connected by the electric wiring 2-16 and infrared radiation is generated from the infrared light emitting element 2-11 The maximum drain current of the field effect transistor 2-15 is larger than the bias current flowing through the infrared light emitting element 2-11. The substrate 1-0 is made of sapphire. Further, at least one layer of the semiconductor multilayer structure 1-6 is made of GaN. Further, at least one layer of the semiconductor multilayer structure 1-6 is made of AlGaN.
[0038]
Although the present invention has been specifically described above based on the embodiments, the present invention is not limited to the above-described embodiments, and it is needless to say that various modifications can be made without departing from the scope of the invention.
[0039]
As described above, the gist of the present invention is a semiconductor laminated structure made of a semiconductor material having low thermal conductivity and having excellent thermal conductivity and heat resistance, which is formed on a substrate having excellent heat resistance and insulation properties. An infrared light emitting element is formed by mesa etching to the substrate surface (the first embodiment), and a field effect transistor for driving the infrared light emitting element is formed by the semiconductor stacked structure ( Embodiment 2 above. Therefore, it is clear that the present invention includes a structure in which the layer thickness, impurity concentration, and composition ratio of each layer of the semiconductor multilayer structures 1-6 and 2-6 are changed.
[0040]
In particular, in the first embodiment, any layer structure is possible as long as electrons as majority carriers exist in the semiconductor multilayer structure 1-6. For example, a semiconductor laminated structure comprising a buffer layer 1-1 made of AlN on a substrate 1-0 made of sapphire, and a channel layer made of GaN and partially or entirely doped with a predetermined concentration of Si donor. The first channel region 1-7 can be formed by mesa etching, and further, the infrared light emitting element 1-10 can be formed by forming the bias application electrodes 1-9 and 1-10. is there.
[0041]
That is, the infrared light source according to the present invention mesa-etches the semiconductor laminated structure 1-6 in which at least the buffer layer 1-1 and the channel layer 1-2 are sequentially deposited on the substrate 1-0 to the surface of the substrate 1-0. Infrared having a first channel region 1-7 formed of a mesa-shaped portion and bias application electrodes 1-9 and 1-10 provided on the surface of the first channel region 1-7 The light-emitting element 1-11 is provided.
[0042]
Further, a change in which a reflective film that reflects infrared radiation toward the back surface is formed on the back surface of the substrate 1-0 is formed, or in order to increase the infrared emissivity on the surface of the infrared light emitting element 1-10. Change of locally depositing the heat-resistant material, or change of forming a microlens having a function of aligning the direction of infrared radiation in a parallel direction on the surface of the infrared light emitting element 1-10 by a known method Is clearly included in the present invention.
[0043]
【The invention's effect】
As described above, according to the present invention, the semiconductor material is formed on a highly electrically insulating substrate having low thermal conductivity and excellent in heat resistance, and is excellent in heat conductivity and heat resistance. An infrared light emitting element can be formed using a semiconductor multilayer structure, and an infrared light source excellent in durability and integration can be provided.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an infrared light source according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of an infrared light source according to a second embodiment of the present invention.
FIG. 3 is a schematic diagram for explaining the operation of an infrared light source according to a second embodiment of the present invention.
FIG. 4 is a cross-sectional view of a conventional infrared light source.
[Explanation of symbols]
1-0, 2-0 ... substrate,
1-1, 2-1 ... buffer layer 1-2, 2-2 ... channel layer 1-3, 2-3 ... spacer layer 1-4, 2-4 ... carrier supply layer 1-5, 2-5 ... shot Key layers 1-6, 2-6... Semiconductor laminated structures 1-7, 2-7... First channel region 2-8... Second channel regions 1-9, 1-9, 2-9, 2-10 ... Bias application electrodes 1-11, 2-11 ... Infrared light emitting element 2-12 ... Source electrode 2-13 ... Drain electrode 2-14 ... Gate electrode 2-15 ... Field effect transistor 2-16 ... Electric wiring 2 -17 ... DC voltage source 3-100 ... Si substrate 3-101 ... SiO 2 layer 3-102 ... Si layer 3-103 ... SOI structure 3-104 ... thermal separation space 3-105 ... microbridge structure 3-106, 3 -107 ... Electrode for bias application 3-108 ... Infrared light emitting element.
Claims (6)
上記第１のチャネル領域の表面上に設けたバイアス印加用電極とを有する赤外発光素子を備えたことを特徴とする赤外光源。A first channel region comprising a mesa-shaped portion formed by mesa-etching a semiconductor multilayer structure in which at least a buffer layer and a channel layer are sequentially deposited on a substrate to the substrate surface;
An infrared light source comprising an infrared light emitting element having a bias applying electrode provided on a surface of the first channel region.
上記第１のチャネル領域の表面上に設けたバイアス印加用電極とを有する赤外発光素子を備えたことを特徴とする赤外光源。A first channel comprising a mesa-shaped portion formed by mesa etching a semiconductor laminated structure in which a buffer layer, a channel layer, a spacer layer, a carrier supply layer, and a Schottky layer are sequentially deposited on a substrate to the surface of the substrate. Area,
An infrared light source comprising an infrared light emitting element having a bias applying electrode provided on a surface of the first channel region.
上記第１のチャネル領域と、上記第１のチャネル領域の表面上に形成したバイアス印加用電極とからなる赤外発光素子を設け、
上記第２のチャネル領域と、上記第２のチャネル領域の表面上に形成したソース電極、ドレイン電極及びゲート電極とからなる電界効果型トランジスタを設け、
上記バイアス印加用電極の一方と上記ドレイン電極とが、電気配線により電気的に接続され、
上記赤外発光素子から赤外放射が発生する状態において、上記赤外発光素子を流れるバイアス電流に比較して、上記電界効果型トランジスタの最大ドレイン電流が大となるようになっていることを特徴とする赤外光源。A first channel comprising a mesa-shaped portion formed by mesa etching a semiconductor laminated structure in which a buffer layer, a channel layer, a spacer layer, a carrier supply layer, and a Schottky layer are sequentially deposited on a substrate to the surface of the substrate. A region and a second channel region;
An infrared light emitting element comprising the first channel region and a bias applying electrode formed on the surface of the first channel region;
A field effect transistor including the second channel region and a source electrode, a drain electrode, and a gate electrode formed on the surface of the second channel region;
One of the bias application electrodes and the drain electrode are electrically connected by electrical wiring,
The maximum drain current of the field effect transistor is larger than the bias current flowing through the infrared light emitting element when infrared radiation is generated from the infrared light emitting element. Infrared light source.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214019A JP3980432B2 (en) | 2002-07-23 | 2002-07-23 | Infrared light source |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002214019A JP3980432B2 (en) | 2002-07-23 | 2002-07-23 | Infrared light source |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004055983A JP2004055983A (en) | 2004-02-19 |
| JP3980432B2 true JP3980432B2 (en) | 2007-09-26 |
Family
ID=31936455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002214019A Expired - Fee Related JP3980432B2 (en) | 2002-07-23 | 2002-07-23 | Infrared light source |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3980432B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019143707A1 (en) | 2018-01-16 | 2019-07-25 | Q.E.D. Environmental Systems, Inc. | Fluid level monitoring system and method incorporating pressure sensor system having inflatable/collapsible bag |
-
2002
- 2002-07-23 JP JP2002214019A patent/JP3980432B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2004055983A (en) | 2004-02-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4177124B2 (en) | GaN-based semiconductor device | |
| JP6335444B2 (en) | III-nitride transistor using regrowth structure | |
| TWI430341B (en) | Fabrication of single or multiple gate field plates | |
| US7498618B2 (en) | Nitride semiconductor device | |
| US8729603B2 (en) | GaN-based semiconductor element | |
| JP5566618B2 (en) | GaN-based semiconductor devices | |
| JP5383652B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP5983999B2 (en) | Manufacturing method of semiconductor device | |
| JP2013520014A (en) | Contact structure comprising alternating layers of metal and silicon and method of forming related devices | |
| JP2007242853A (en) | Semiconductor substrate and semiconductor device using it | |
| JP2007149794A (en) | Field effect transistor | |
| JPH10223901A (en) | Field effect transistor and manufacture of the same | |
| JP2006190991A (en) | Field effect transistor and its manufacturing method | |
| JP2010533375A (en) | Heterostructure field effect transistor, integrated circuit including heterostructure field effect transistor, and method for manufacturing heterostructure field effect transistor | |
| JP5520432B2 (en) | Manufacturing method of semiconductor transistor | |
| KR102071019B1 (en) | Nitride high electron mobility transistor and manufacturing method thereof | |
| JP6343807B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP4209136B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP4850997B2 (en) | GaN transistor | |
| JP2008159842A (en) | Semiconductor device and manufacturing method thereof | |
| JP3984471B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP5554056B2 (en) | Group III nitride semiconductor device and method for manufacturing group III nitride semiconductor device | |
| KR101668445B1 (en) | Semiconductor device and manufacturing method thereof | |
| JP5666992B2 (en) | Field effect transistor and manufacturing method thereof | |
| JP3980432B2 (en) | Infrared light source |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040706 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070626 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070627 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120706 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |