JP3978142B2 - Inspection board - Google Patents
Inspection board Download PDFInfo
- Publication number
- JP3978142B2 JP3978142B2 JP2003012232A JP2003012232A JP3978142B2 JP 3978142 B2 JP3978142 B2 JP 3978142B2 JP 2003012232 A JP2003012232 A JP 2003012232A JP 2003012232 A JP2003012232 A JP 2003012232A JP 3978142 B2 JP3978142 B2 JP 3978142B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- terminal
- inspection
- terminals
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【0001】
【発明の属する技術分野】
本発明は、半導体ウェハに形成されている複数の半導体チップの電気特性をウェハ状態で一括して検査するための検査用基板に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置(以下、半導体装置と称する)を搭載した電子機器の小型化及び低価格化の進歩はめざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【0003】
通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体ウェハから切り出されたままの半導体チップ(以下、この半導体チップをベアチップと称する)を回路基板に直接に実装する方法が開発されており、この実装方法に対応するために、品質が保証されたベアチップを低価格で供給することが望まれている。
【0004】
ベアチップに対して品質保証を行なうためには、半導体ウェハに形成されている複数の半導体チップに対してウェハレベルでバーンイン等の検査をする必要がある。ところが、半導体ウェハ上の複数の半導体チップに対して1個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、半導体ウェハ上の全ての半導体チップに対してウェハレベルで一括してバーンイン等の検査を行なうことが要求される。
【0005】
複数の半導体チップに対してウェハレベルで一括して検査を行なうには、半導体ウェハ上に形成されている複数の半導体チップの検査用電極に電源電圧や信号を同時に印加し、これら複数の半導体チップを動作させる必要がある。このためには、非常に多く(通常、数千個以上)のプローブ端子を持つ検査用基板を用意する必要があるが、このようにするには、従来のニードル型の検査用基板ではピン数の点からも価格の点からも対応できない。
【0006】
そこで、例えば、特開平7−231019号公報に示されるように、半導体ウェハ上の複数の半導体チップの複数の検査用電極に、バンプよりなる複数のプローブ端子を同時にコンタクトできる検査用基板が提案されている。
【0007】
以下、従来の検査用基板について、図3の断面図を参照しながら説明する。
【0008】
図3に示すように、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0009】
半導体ウェハ12の上方には配線基板51が配置されており、該配線基板51における半導体ウェハ12の主面と対向する面(下面)には、下層配線51a、上層配線51b及び基板電極51cが形成されており、基板電極51cは下層配線51aに接続されていると共に基板電極51c同士は上層配線51bにより互いに接続されている。
【0010】
半導体ウェハ12と配線基板51との間には、配線基板51と間隔をおくようにフレキシブル基板52が配置されている。フレキシブル基板52の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子52aが形成されている。また、フレキシブル基板52の配線基板52と対向する第2の主面(上面)における各プローブ端子52aの反対側の部位には、対応するプローブ端子52aと電気的に接続された複数の端子52bが形成されている。
【0011】
フレキシブル基板52と配線基板51との間には、例えばゴムよりなる弾性シート部材53が配置されている。弾性シート部材53におけるフレキシブル基板52の端子52bと対応する部位には、フレキシブル基板52の厚さ方向に鎖状に繋がる複数の導電性粒子列(導電体)53aが設けられており、これにより、配線基板51の基板電極51cとフレキシブル基板52の端子52bとは電気的に接続されている。この場合、弾性シート部材53における導電性粒子列53aが設けられている部分はフレキシブル基板52の方に突出しており、該突出部によってフレキシブル基板52のプローブ端子52aは半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子52aと検査用電極12aとの確実なコンタクトが確保できる。
【0012】
【発明が解決しようとする課題】
しかしながら、前記従来の検査用基板においては、配線基板51とフレキシブル基板52とを接近させる加圧力が繰り返し作用すると、弾性シート部材53の突出部に対して圧縮力が繰り返し作用する。このため、導電性粒子列53aの配列が乱れて、該導電性粒子列53aの抵抗値が増大するので、配線基板51の基板電極51cとフレキシブル基板52の端子52bとの間の抵抗値が増大してしまうという問題がある。本件発明者の実験によると、押圧力の作用及び開放の動作が300回程度行なわれると、導電性粒子列53aの抵抗値が著しく増大してしまうということが分かった。
【0013】
また、検査用電極12aのピッチひいてはプローブ端子52のピッチが小さくなると、弾性シート部材53の突出部のピッチも小さくなる。このため、弾性シート部材53の製造工程において、突出部の内部に設けられている導電性粒子列53aが、隣り合う突出部の内部に設けられている導電性粒子列53aと導通してしまって、隣り合うプローブ端子52同士が導通してしまうという問題がある。
【0014】
前記に鑑み、本発明は、配線基板とフレキシブル基板とを接近させる加圧力が繰り返し作用しても、配線基板の基板電極とフレキシブル基板の端子との間の抵抗値が増大しないようにすると共に、プローブ端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通しないようにすることを目的とする。
【0015】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る検査用基板は、半導体ウェハに形成されている複数の半導体チップの複数の検査用電極に電圧を印加して、複数の半導体チップの電気特性をウェハレベルで一括して検査するための検査用基板を対象とし、半導体ウェハにおける複数の検査用電極が形成されている主面と対向する面に複数の基板電極を有する配線基板と、半導体ウェハと配線基板との間で且つ配線基板と間隔をおくように設けられ、半導体ウェハの主面と対向する第1の主面及び配線基板の複数の基板電極が形成されている面と対向する第2の主面を有するフレキシブル基板と、フレキシブル基板の第1の主面における複数の検査用電極と対向する部位に設けられた複数のプローブ端子と、フレキシブル基板の第2の主面における複数のプローブ端子と対向する部位に設けられていると共に対向するプローブ端子と電気的に接続されている複数の第1の端子と、フレキシブル基板の第2の主面における複数の第1の端子と異なる部位に設けられていると共に対応する第1の端子と電気的に接続されている複数の第2の端子と、配線基板とフレキシブル基板との間に設けられ、複数の基板電極と複数の第2の端子のうち対応する基板電極と第2の端子とを電気的に接続する複数の導電体と、配線基板とフレキシブル基板との間における複数の第1の端子と対向する部位に設けられた複数の弾性体とを備えている。
【0016】
本発明に係る検査用基板によると、プローブ端子の段差を吸収する弾性体と、基板電極と第2の端子とを電気的に接続する導電体とが別個に設けられているため、配線基板及びフレキシブル基板に対してこれらを接近させる加圧力が繰り返し作用し、弾性体が変形したり又はその弾性力が劣化したりしても、配線基板の基板電極とフレキシブル基板の第2の端子との間の抵抗値は増大しない。また、プローブ端子と対向する部位に設けられている第1の端子と異なる位置に、基板電極と電気的に接続される第2の端子が設けられているため、第2の端子のピッチを第1の端子のピッチよりも大きくできるので、プローブ端子のピッチひいては第1の端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通することを防止できる。
【0017】
本発明に係る検査用基板において、複数の基板電極と複数の第2の端子のうち対応する基板電極と第2の端子とは互いに対向していることが好ましい。
【0018】
このようにすると、基板電極と第2の端子とを電気的に接続する導電体の構造が簡易になる。
【0019】
本発明に係る検査用基板は、フレキシブル基板の第2の主面に設けられ、対応する第1の端子と第2の端子とを接続する配線層を備えていることが好ましい。
【0020】
このようにすると、第1の端子と第2の端子とを簡易且つ確実に接続することができる。
【0021】
本発明に係る検査用基板において、対応する第1の端子と第2の端子とはボンディングワイヤにより接続されていてもよい。
【0022】
本発明に係る検査用基板において、弾性体の高さは、導電体の高さと等しいか又は導電体の高さよりも大きいことが好ましい。
【0023】
このようにすると、半導体ウェハの検査用電極同士の間又はフレキシブル基板のプローブ端子同士の間に段差が生じていても、半導体ウェハの全面において検査用電極とプローブ端子とを確実に接触させることができる。
【0024】
本発明に係る検査用基板は、配線基板とフレキシブル基板との間に設けられ、複数の導電体及び複数の弾性体を保持している絶縁性シート部材を備えていることが好ましい。
【0025】
このようにすると、複数の導電体及び弾性体を配線基板とフレキシブル基板との間に設けることが容易になる。
【0026】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る検査用基板について、図1を参照しながら説明する。
【0027】
図1に示すように、従来と同様、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0028】
半導体ウェハ12の上方には配線基板21が配置されており、該配線基板21における半導体ウェハ12の主面と対向する面(下面)には下層配線21a、上層配線21b及び基板電極21cが形成されており、基板電極21cは下層配線21aに接続されていると共に基板電極21c同士は上層配線21bにより互いに接続されている。
【0029】
半導体ウェハ12と配線基板21との間には、配線基板21と間隔をおくようにフレキシブル基板22が配置されている。フレキシブル基板22の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子22aが形成されている。また、フレキシブル基板22の配線基板22と対向する第2の主面(上面)における各プローブ端子22aの反対側の部位(各プローブ端子22aと対向する部位)には、対応するプローブ端子22aと電気的に接続された複数の第1の端子22bが形成されていると共に、フレキシブル基板22の第2の主面における第1の端子22bと異なる部位には第2の端子22cが形成されており、第1の端子22bと第2の端子22cとは引き出し配線22dにより電気的に接続されている。
【0030】
フレキシブル基板22と配線基板21との間には、例えばゴムよりなる絶縁性シート部材23が配置されている。絶縁性シート部材23におけるフレキシブル基板22の第2の端子22bと対向する部位には、例えば金よりなる導電体23aがはめ込まれており、配線基板21の基板電極21cとフレキシブル基板22の第2の端子22bとは導電体23aにより電気的に接続されている。また、絶縁性シート部材23におけるフレキシブル基板22の第1の端子22bと対向する部位には突出部23bが形成されており、配線基板21とフレキシブル基板22とを接近させる加圧力が作用すると、フレキシブル基板22のプローブ端子22aは突出部23bの弾性力によって半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子22aと検査用電極12aとの確実なコンタクトが確保できる。
【0031】
第1の実施形態によると、プローブ端子22aの段差を吸収する弾性体よりなる突出部23bと、基板電極21cと第2の端子22cとを電気的に接続する導電体23aとが異なる部位に設けられているため、配線基板21及びフレキシブル基板22に対してこれらを接近させる加圧力が繰り返し作用し、突出部23bが変形したり又は突出部23bの弾性力が劣化したりしても、配線基板21の基板電極21cとフレキシブル基板22の第2の端子22cとの間の抵抗値は増大しない。
【0032】
尚、第1の実施形態においては、突出部23bの全体の高さは、導電体23aの高さと等しいか又は導電体23aの高さよりも大きい。このため、半導体ウェハ12の検査用電極12a同士の間又はフレキシブル基板22のプローブ端子22a同士の間に段差が生じていても、半導体ウェハ12の全面において検査用電極12aとプローブ端子22aとを確実に接触させることができる。
【0033】
また、第1の実施形態によると、プローブ端子22aと対向する部位に設けられている第1の端子22aとは異なる位置に、基板電極21cと電気的に接続される第2の端子22bが設けられているため、第2の端子22bのピッチを第1の端子22aのピッチよりも大きくできるので、プローブ端子22aのピッチひいては第1の端子22aのピッチが小さくなっても、隣り合うプローブ端子22a同士が導通することを防止できる。
【0034】
尚、第1の実施形態においては、基板電極21cと第2の端子22cとが互いに対向しているため導電体23aの構造が簡単になるが、基板電極21cと第2の端子22cとは互いに対向していなくてもよい。
【0035】
また、第1の実施形態においては、導電体23a及び突出部23bは絶縁性シート部材23に設けられているため、配線基板21とフレキシブル基板22との間に導電体23a及び弾性体を簡易且つ確実に配置することができる。
【0036】
(第2の実施形態)
以下、本発明の第2の実施形態に係る検査用基板について、図2を参照しながら説明する。
【0037】
図2に示すように、従来と同様、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0038】
半導体ウェハ12の上方には配線基板31が配置されており、該配線基板31における半導体ウェハ12の主面と対向する面(下面)には下層配線31a、上層配線31b及び基板電極31cが形成されており、基板電極31cは下層配線31aに接続されていると共に基板電極31c同士は上層配線31bにより互いに接続されている。
【0039】
半導体ウェハ12と配線基板31との間には、配線基板31と間隔をおくようにフレキシブル基板32が配置されている。フレキシブル基板32の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子32aが形成されている。また、フレキシブル基板32の配線基板32と対向する第2の主面(上面)における各プローブ端子32aの反対側の部位(各プローブ端子32aと対向する部位)には、対応するプローブ端子32aと電気的に接続された複数の第1の端子32bが形成されていると共に、フレキシブル基板32の第2の主面における第1の端子32bと異なる部位には第2の端子32cが形成されており、第1の端子32bと第2の端子32cとはボンディングワイヤ32dにより電気的に接続されている。
【0040】
フレキシブル基板32と配線基板31との間には、例えばゴムよりなる絶縁性シート部材33が配置されており、絶縁性シート部材33におけるフレキシブル基板32の第1の端子32bと対向する部位には突出部33bが形成されている。配線基板31とフレキシブル基板32とを接近させる加圧力が作用すると、フレキシブル基板32のプローブ端子32aは突出部33bの弾性力によって半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子32aと検査用電極12aとの確実なコンタクトが確保できる。
【0041】
配線基板31の基板電極31cには、例えば金バンプよりなる導電体34が設けられており、配線基板31の基板電極31cとフレキシブル基板32の第2の端子32bとは導電体34により電気的に接続されている。
【0042】
第2の実施形態によると、プローブ端子32aの段差を吸収する弾性体よりなる突出部33bと、基板電極31cと第2の端子32cとを電気的に接続する導電体34とが異なる位置に設けられているため、配線基板31及びフレキシブル基板32に対してこれらを接近させる加圧力が繰り返し作用し、突出部33bが変形したり又は突出部33bの弾性力が劣化したりしても、配線基板31の基板電極31cとフレキシブル基板32の第2の端子32cとの間の抵抗値は増大しない。
【0043】
尚、第2の実施形態においては、突出部33bの全体の高さは、導電体34の高さと等しいか又は導電体34の高さよりも大きい。このため、半導体ウェハ12の全面において検査用電極12aとプローブ端子32aとを確実に接触させることができる。
【0044】
また、第2の実施形態によると、プローブ端子32aと対向する部位に設けられている第1の端子32aとは異なる位置に、基板電極31cと電気的に接続される第2の端子32bが設けられているため、第2の端子32bのピッチを第1の端子32aのピッチよりも大きくできるので、プローブ端子32aのピッチひいては第1の端子32aのピッチが小さくなっても、隣り合うプローブ端子32a同士が導通することを防止できる。
【0045】
【発明の効果】
本発明に係る検査用基板によると、配線基板及びフレキシブル基板に対してこれらを接近させる加圧力が繰り返し作用しても、配線基板の基板電極とフレキシブル基板の第2の端子との間の抵抗値が増大しないと共に、プローブ端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通することを防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る検査用基板の断面図である。
【図2】本発明の第2の実施形態に係る検査用基板の断面図である。
【図3】従来の検査用基板の断面図である。
【符号の説明】
11 ウエハトレイ
12 半導体ウェハ
12a 検査用電極
21 配線基板
21a 下層配線
21b 上層配線
21c 基板電極
22 フレキシブル基板
22a プローブ端子
22b 第1の端子
22c 第2の端子
22d 引き出し配線
23 絶縁性シート部材
23a 導電体
23b 突出部
31 配線基板
31a 下層配線
31b 上層配線
31c 基板電極
32 フレキシブル基板
32a プローブ端子
32b 第1の端子
32c 第2の端子
32d ボンディングワイヤ
33 絶縁性シート部材
33b 突出部
34 導電体[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an inspection substrate for collectively inspecting electrical characteristics of a plurality of semiconductor chips formed on a semiconductor wafer in a wafer state.
[0002]
[Prior art]
2. Description of the Related Art In recent years, electronic devices equipped with semiconductor integrated circuit devices (hereinafter referred to as “semiconductor devices”) have made remarkable progress in downsizing and cost reduction. Accordingly, demands for downsizing and cost reduction of semiconductor devices have become stronger. ing.
[0003]
Normally, after a semiconductor chip and a lead frame are electrically connected by a bonding wire, the semiconductor device is supplied in a state where the semiconductor chip and the lead frame are sealed with resin or ceramics and mounted on a printed board. However, due to the demand for miniaturization of electronic devices, a method of directly mounting a semiconductor chip cut out from a semiconductor wafer (hereinafter referred to as a bare chip) on a circuit board has been developed. Therefore, it is desired to supply bare chips with guaranteed quality at a low price.
[0004]
In order to assure the quality of a bare chip, it is necessary to inspect a plurality of semiconductor chips formed on the semiconductor wafer such as burn-in at the wafer level. However, since it takes a lot of time to inspect a plurality of semiconductor chips on a semiconductor wafer one by one or several times, it is not realistic in terms of time and cost. Therefore, it is required to perform an inspection such as burn-in on all the semiconductor chips on the semiconductor wafer at the wafer level.
[0005]
In order to collectively inspect a plurality of semiconductor chips at the wafer level, a power supply voltage and a signal are simultaneously applied to the inspection electrodes of the plurality of semiconductor chips formed on the semiconductor wafer, and the plurality of semiconductor chips Need to work. For this purpose, it is necessary to prepare a test substrate having a very large number (usually several thousand or more) of probe terminals. To do this, the conventional needle-type test substrate has the number of pins. Neither from the point of view nor from the point of price.
[0006]
In view of this, for example, as disclosed in Japanese Patent Application Laid-Open No. 7-231019, there has been proposed an inspection substrate capable of simultaneously contacting a plurality of probe terminals made of bumps with a plurality of inspection electrodes of a plurality of semiconductor chips on a semiconductor wafer. ing.
[0007]
Hereinafter, a conventional inspection substrate will be described with reference to a cross-sectional view of FIG.
[0008]
As shown in FIG. 3, the
[0009]
A
[0010]
A
[0011]
An
[0012]
[Problems to be solved by the invention]
However, in the conventional inspection substrate, when a pressing force that causes the
[0013]
Further, when the pitch of the
[0014]
In view of the above, the present invention prevents the resistance value between the substrate electrode of the wiring substrate and the terminal of the flexible substrate from increasing even when the pressing force that causes the wiring substrate and the flexible substrate to approach each other repeatedly acts, The object is to prevent adjacent probe terminals from conducting even when the pitch of the probe terminals is reduced.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, an inspection substrate according to the present invention applies a voltage to a plurality of inspection electrodes of a plurality of semiconductor chips formed on a semiconductor wafer, and changes the electrical characteristics of the plurality of semiconductor chips to the wafer. A wiring board having a plurality of substrate electrodes on a surface opposite to a main surface on which a plurality of inspection electrodes are formed on a semiconductor wafer, and a semiconductor wafer and a wiring A first main surface facing the main surface of the semiconductor wafer and a surface facing the surface on which the plurality of substrate electrodes are formed are provided between the substrate and the wiring substrate. A flexible substrate having a main surface, a plurality of probe terminals provided on a portion of the first main surface of the flexible substrate facing the plurality of inspection electrodes, and a plurality of probe terminals provided on the second main surface of the flexible substrate. Different from the plurality of first terminals provided on the portion facing the probe terminal and electrically connected to the facing probe terminal, and the plurality of first terminals on the second main surface of the flexible substrate. A plurality of second terminals which are provided in the part and electrically connected to the corresponding first terminal, and are provided between the wiring substrate and the flexible substrate, and a plurality of substrate electrodes and a plurality of second terminals. A plurality of conductors that electrically connect the corresponding substrate electrode and the second terminal, and a plurality of conductors that are provided at portions facing the plurality of first terminals between the wiring substrate and the flexible substrate. And an elastic body.
[0016]
According to the inspection substrate according to the present invention, the elastic body that absorbs the step of the probe terminal and the conductor that electrically connects the substrate electrode and the second terminal are separately provided. Even if the pressing force that causes them to approach the flexible substrate repeatedly acts and the elastic body is deformed or its elastic force is deteriorated, it is between the substrate electrode of the wiring substrate and the second terminal of the flexible substrate. The resistance value of does not increase. In addition, since the second terminal that is electrically connected to the substrate electrode is provided at a position different from the first terminal provided in the portion facing the probe terminal, the pitch of the second terminal is set to the first terminal. Since it can be made larger than the pitch of one terminal, even if the pitch of the probe terminal and hence the pitch of the first terminal are reduced, it is possible to prevent conduction between adjacent probe terminals.
[0017]
In the inspection substrate according to the present invention, it is preferable that the corresponding substrate electrode and the second terminal among the plurality of substrate electrodes and the plurality of second terminals face each other.
[0018]
This simplifies the structure of the conductor that electrically connects the substrate electrode and the second terminal.
[0019]
The inspection substrate according to the present invention preferably includes a wiring layer that is provided on the second main surface of the flexible substrate and connects the corresponding first terminal and second terminal.
[0020]
In this way, the first terminal and the second terminal can be easily and reliably connected.
[0021]
In the inspection substrate according to the present invention, the corresponding first terminal and second terminal may be connected by a bonding wire.
[0022]
In the inspection substrate according to the present invention, the height of the elastic body is preferably equal to or higher than the height of the conductor.
[0023]
In this way, even if there is a step between the inspection electrodes of the semiconductor wafer or between the probe terminals of the flexible substrate, the inspection electrode and the probe terminal can be reliably brought into contact with the entire surface of the semiconductor wafer. it can.
[0024]
The inspection substrate according to the present invention preferably includes an insulating sheet member that is provided between the wiring substrate and the flexible substrate and holds a plurality of conductors and a plurality of elastic bodies.
[0025]
In this way, it becomes easy to provide a plurality of conductors and elastic bodies between the wiring board and the flexible board.
[0026]
DETAILED DESCRIPTION OF THE INVENTION
(First embodiment)
Hereinafter, an inspection substrate according to a first embodiment of the present invention will be described with reference to FIG.
[0027]
As shown in FIG. 1, a
[0028]
A
[0029]
A
[0030]
An insulating
[0031]
According to the first embodiment, the
[0032]
In the first embodiment, the overall height of the protruding
[0033]
Further, according to the first embodiment, the
[0034]
In the first embodiment, since the
[0035]
In the first embodiment, since the
[0036]
(Second Embodiment)
Hereinafter, an inspection substrate according to a second embodiment of the present invention will be described with reference to FIG.
[0037]
As shown in FIG. 2, the
[0038]
A
[0039]
A
[0040]
An insulating
[0041]
The
[0042]
According to the second embodiment, the protruding
[0043]
In the second embodiment, the overall height of the protruding
[0044]
Further, according to the second embodiment, the
[0045]
【The invention's effect】
According to the inspection substrate according to the present invention, even if the pressing force that brings them close to the wiring substrate and the flexible substrate repeatedly acts, the resistance value between the substrate electrode of the wiring substrate and the second terminal of the flexible substrate Does not increase, and even if the pitch of the probe terminals is reduced, it is possible to prevent conduction between adjacent probe terminals.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an inspection substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of an inspection substrate according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view of a conventional inspection substrate.
[Explanation of symbols]
11
Claims (6)
前記半導体ウェハにおける前記複数の検査用電極が形成されている主面と対向する面に複数の基板電極を有する配線基板と、
前記半導体ウェハと前記配線基板との間で且つ前記配線基板と間隔をおくように設けられ、前記半導体ウェハの主面と対向する第1の主面及び前記配線基板の前記複数の基板電極が形成されている面と対向する第2の主面を有するフレキシブル基板と、
前記フレキシブル基板の前記第1の主面における前記複数の検査用電極と対向する部位に設けられた複数のプローブ端子と、
前記フレキシブル基板の前記第2の主面における前記複数のプローブ端子と対向する部位に設けられていると共に対向する前記プローブ端子と電気的に接続されている複数の第1の端子と、
前記フレキシブル基板の前記第2の主面における前記複数の第1の端子と異なる部位に設けられていると共に対応する前記第1の端子と電気的に接続されている複数の第2の端子と、
前記配線基板と前記フレキシブル基板との間に設けられ、前記複数の基板電極と前記複数の第2の端子のうち対応する前記基板電極と前記第2の端子とを電気的に接続する複数の導電体と、
前記配線基板と前記フレキシブル基板との間における前記複数の第1の端子と対向する部位に設けられた複数の弾性体とを備えていることを特徴とする検査用基板。An inspection substrate for applying a voltage to a plurality of inspection electrodes of a plurality of semiconductor chips formed on a semiconductor wafer and collectively inspecting electrical characteristics of the plurality of semiconductor chips at a wafer level,
A wiring substrate having a plurality of substrate electrodes on a surface facing a main surface on which the plurality of inspection electrodes are formed in the semiconductor wafer;
A first main surface that is provided between the semiconductor wafer and the wiring substrate and spaced from the wiring substrate and faces the main surface of the semiconductor wafer and the plurality of substrate electrodes of the wiring substrate are formed. A flexible substrate having a second main surface opposite to the surface being formed;
A plurality of probe terminals provided at sites facing the plurality of inspection electrodes on the first main surface of the flexible substrate;
A plurality of first terminals which are provided at portions facing the plurality of probe terminals on the second main surface of the flexible substrate and are electrically connected to the facing probe terminals;
A plurality of second terminals that are provided in a portion different from the plurality of first terminals on the second main surface of the flexible substrate and are electrically connected to the corresponding first terminals;
A plurality of conductive layers that are provided between the wiring board and the flexible board and electrically connect the corresponding board electrode and the second terminal among the plurality of board electrodes and the plurality of second terminals. Body,
An inspection substrate comprising: a plurality of elastic bodies provided at portions facing the plurality of first terminals between the wiring substrate and the flexible substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012232A JP3978142B2 (en) | 2003-01-21 | 2003-01-21 | Inspection board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003012232A JP3978142B2 (en) | 2003-01-21 | 2003-01-21 | Inspection board |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004228208A JP2004228208A (en) | 2004-08-12 |
JP3978142B2 true JP3978142B2 (en) | 2007-09-19 |
Family
ID=32900907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003012232A Expired - Fee Related JP3978142B2 (en) | 2003-01-21 | 2003-01-21 | Inspection board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3978142B2 (en) |
-
2003
- 2003-01-21 JP JP2003012232A patent/JP3978142B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004228208A (en) | 2004-08-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6062873A (en) | Socket for chip package test | |
KR100502119B1 (en) | Contact structure and assembly mechanism thereof | |
KR101064572B1 (en) | Component for testing device for electronic component and testing method of the electronic component | |
US20050248011A1 (en) | Flip chip semiconductor package for testing bump and method of fabricating the same | |
JPH1164425A (en) | Method and device for continuity inspection in electronic part | |
US20090058447A1 (en) | Fault analyzer | |
JPH11273819A (en) | Contact for electronic component | |
JPH1010191A (en) | Connector and method and equipment for testing semiconductor using connector | |
JP3978142B2 (en) | Inspection board | |
JP4124775B2 (en) | Semiconductor integrated circuit inspection apparatus and inspection method thereof | |
JPH11238770A (en) | Semiconductor integrated circuit inspecting device | |
KR100548803B1 (en) | Probe pin block of probe card | |
KR100679167B1 (en) | The probe card using coaxial cable for semiconductor wafer | |
JP2842416B2 (en) | Socket for semiconductor device | |
JP4334684B2 (en) | Substrate inspection sensor and substrate inspection apparatus | |
KR20010093029A (en) | Probe card | |
KR101173948B1 (en) | Probe structure | |
KR101183614B1 (en) | Probe card | |
JP2001174507A (en) | Anisotropic conductive sheet for package evaluation and method of package evaluation using the same | |
JP4877465B2 (en) | Semiconductor device, semiconductor device inspection method, semiconductor wafer | |
JP3707857B2 (en) | Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method | |
KR100560410B1 (en) | Probe pin block of probe card | |
JPH11121553A (en) | Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card | |
JPH06349914A (en) | Substrate | |
JP2000294670A (en) | Bump grid array device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070521 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070622 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100629 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110629 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120629 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |