JP2004228208A - Substrate for inspection - Google Patents

Substrate for inspection Download PDF

Info

Publication number
JP2004228208A
JP2004228208A JP2003012232A JP2003012232A JP2004228208A JP 2004228208 A JP2004228208 A JP 2004228208A JP 2003012232 A JP2003012232 A JP 2003012232A JP 2003012232 A JP2003012232 A JP 2003012232A JP 2004228208 A JP2004228208 A JP 2004228208A
Authority
JP
Japan
Prior art keywords
substrate
terminal
terminals
board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003012232A
Other languages
Japanese (ja)
Other versions
JP3978142B2 (en
Inventor
Shinichi Oki
伸一 沖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2003012232A priority Critical patent/JP3978142B2/en
Publication of JP2004228208A publication Critical patent/JP2004228208A/en
Application granted granted Critical
Publication of JP3978142B2 publication Critical patent/JP3978142B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Measuring Leads Or Probes (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent a resistance value from being increased between a substrate electrode on a wiring board and a terminal on a flexible board even if applied pressure for making the wiring board come close to the flexible board acts repeatedly, and to prevent adjacent probe terminals from being continuous each other even if the pitch of the probe terminals becomes small. <P>SOLUTION: The flexible board 22 is arranged between a semiconductor wafer 12 having an electrode 12a for inspection and the wiring board 21 having the substrate electrode 21c, and a probe terminal 22a is provided on the lower surface of the flexible board 22. On the upper surface of the flexible board 22, a first terminal 22b connected to the probe terminal 22a and a second terminal 22c connected to the first terminal 22b are provided. An insulating sheet member 23 is provided between the wiring board 31 and the flexible board 22. The insulating sheet member 23 is provided with a conductive material 23a which electrically connects the substrate electrode 21c on the wiring board 21 to the second terminal 22b, and a projection 23b which absorbs the step of the probe terminal 22a. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

【0001】
【発明の属する技術分野】
本発明は、半導体ウェハに形成されている複数の半導体チップの電気特性をウェハ状態で一括して検査するための検査用基板に関する。
【0002】
【従来の技術】
近年、半導体集積回路装置(以下、半導体装置と称する)を搭載した電子機器の小型化及び低価格化の進歩はめざましく、これに伴って、半導体装置に対する小型化及び低価格化の要求が強くなっている。
【0003】
通常、半導体装置は、半導体チップとリードフレームとがボンディングワイヤによって電気的に接続された後、半導体チップ及びリードフレームが樹脂又はセラミクスにより封止された状態で供給され、プリント基板に実装される。ところが、電子機器の小型化の要求から、半導体ウェハから切り出されたままの半導体チップ(以下、この半導体チップをベアチップと称する)を回路基板に直接に実装する方法が開発されており、この実装方法に対応するために、品質が保証されたベアチップを低価格で供給することが望まれている。
【0004】
ベアチップに対して品質保証を行なうためには、半導体ウェハに形成されている複数の半導体チップに対してウェハレベルでバーンイン等の検査をする必要がある。ところが、半導体ウェハ上の複数の半導体チップに対して1個又は数個づつ何度にも分けて検査を行なうことは多くの時間を要するので、時間的にもコスト的にも現実的ではない。そこで、半導体ウェハ上の全ての半導体チップに対してウェハレベルで一括してバーンイン等の検査を行なうことが要求される。
【0005】
複数の半導体チップに対してウェハレベルで一括して検査を行なうには、半導体ウェハ上に形成されている複数の半導体チップの検査用電極に電源電圧や信号を同時に印加し、これら複数の半導体チップを動作させる必要がある。このためには、非常に多く(通常、数千個以上)のプローブ端子を持つ検査用基板を用意する必要があるが、このようにするには、従来のニードル型の検査用基板ではピン数の点からも価格の点からも対応できない。
【0006】
そこで、例えば、特開平7−231019号公報に示されるように、半導体ウェハ上の複数の半導体チップの複数の検査用電極に、バンプよりなる複数のプローブ端子を同時にコンタクトできる検査用基板が提案されている。
【0007】
以下、従来の検査用基板について、図3の断面図を参照しながら説明する。
【0008】
図3に示すように、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0009】
半導体ウェハ12の上方には配線基板51が配置されており、該配線基板51における半導体ウェハ12の主面と対向する面(下面)には、下層配線51a、上層配線51b及び基板電極51cが形成されており、基板電極51cは下層配線51aに接続されていると共に基板電極51c同士は上層配線51bにより互いに接続されている。
【0010】
半導体ウェハ12と配線基板51との間には、配線基板51と間隔をおくようにフレキシブル基板52が配置されている。フレキシブル基板52の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子52aが形成されている。また、フレキシブル基板52の配線基板52と対向する第2の主面(上面)における各プローブ端子52aの反対側の部位には、対応するプローブ端子52aと電気的に接続された複数の端子52bが形成されている。
【0011】
フレキシブル基板52と配線基板51との間には、例えばゴムよりなる弾性シート部材53が配置されている。弾性シート部材53におけるフレキシブル基板52の端子52bと対応する部位には、フレキシブル基板52の厚さ方向に鎖状に繋がる複数の導電性粒子列(導電体)53aが設けられており、これにより、配線基板51の基板電極51cとフレキシブル基板52の端子52bとは電気的に接続されている。この場合、弾性シート部材53における導電性粒子列53aが設けられている部分はフレキシブル基板52の方に突出しており、該突出部によってフレキシブル基板52のプローブ端子52aは半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子52aと検査用電極12aとの確実なコンタクトが確保できる。
【0012】
【発明が解決しようとする課題】
しかしながら、前記従来の検査用基板においては、配線基板51とフレキシブル基板52とを接近させる加圧力が繰り返し作用すると、弾性シート部材53の突出部に対して圧縮力が繰り返し作用する。このため、導電性粒子列53aの配列が乱れて、該導電性粒子列53aの抵抗値が増大するので、配線基板51の基板電極51cとフレキシブル基板52の端子52bとの間の抵抗値が増大してしまうという問題がある。本件発明者の実験によると、押圧力の作用及び開放の動作が300回程度行なわれると、導電性粒子列53aの抵抗値が著しく増大してしまうということが分かった。
【0013】
また、検査用電極12aのピッチひいてはプローブ端子52のピッチが小さくなると、弾性シート部材53の突出部のピッチも小さくなる。このため、弾性シート部材53の製造工程において、突出部の内部に設けられている導電性粒子列53aが、隣り合う突出部の内部に設けられている導電性粒子列53aと導通してしまって、隣り合うプローブ端子52同士が導通してしまうという問題がある。
【0014】
前記に鑑み、本発明は、配線基板とフレキシブル基板とを接近させる加圧力が繰り返し作用しても、配線基板の基板電極とフレキシブル基板の端子との間の抵抗値が増大しないようにすると共に、プローブ端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通しないようにすることを目的とする。
【0015】
【課題を解決するための手段】
前記の目的を達成するため、本発明に係る検査用基板は、半導体ウェハに形成されている複数の半導体チップの複数の検査用電極に電圧を印加して、複数の半導体チップの電気特性をウェハレベルで一括して検査するための検査用基板を対象とし、半導体ウェハにおける複数の検査用電極が形成されている主面と対向する面に複数の基板電極を有する配線基板と、半導体ウェハと配線基板との間で且つ配線基板と間隔をおくように設けられ、半導体ウェハの主面と対向する第1の主面及び配線基板の複数の基板電極が形成されている面と対向する第2の主面を有するフレキシブル基板と、フレキシブル基板の第1の主面における複数の検査用電極と対向する部位に設けられた複数のプローブ端子と、フレキシブル基板の第2の主面における複数のプローブ端子と対向する部位に設けられていると共に対向するプローブ端子と電気的に接続されている複数の第1の端子と、フレキシブル基板の第2の主面における複数の第1の端子と異なる部位に設けられていると共に対応する第1の端子と電気的に接続されている複数の第2の端子と、配線基板とフレキシブル基板との間に設けられ、複数の基板電極と複数の第2の端子のうち対応する基板電極と第2の端子とを電気的に接続する複数の導電体と、配線基板とフレキシブル基板との間における複数の第1の端子と対向する部位に設けられた複数の弾性体とを備えている。
【0016】
本発明に係る検査用基板によると、プローブ端子の段差を吸収する弾性体と、基板電極と第2の端子とを電気的に接続する導電体とが別個に設けられているため、配線基板及びフレキシブル基板に対してこれらを接近させる加圧力が繰り返し作用し、弾性体が変形したり又はその弾性力が劣化したりしても、配線基板の基板電極とフレキシブル基板の第2の端子との間の抵抗値は増大しない。また、プローブ端子と対向する部位に設けられている第1の端子と異なる位置に、基板電極と電気的に接続される第2の端子が設けられているため、第2の端子のピッチを第1の端子のピッチよりも大きくできるので、プローブ端子のピッチひいては第1の端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通することを防止できる。
【0017】
本発明に係る検査用基板において、複数の基板電極と複数の第2の端子のうち対応する基板電極と第2の端子とは互いに対向していることが好ましい。
【0018】
このようにすると、基板電極と第2の端子とを電気的に接続する導電体の構造が簡易になる。
【0019】
本発明に係る検査用基板は、フレキシブル基板の第2の主面に設けられ、対応する第1の端子と第2の端子とを接続する配線層を備えていることが好ましい。
【0020】
このようにすると、第1の端子と第2の端子とを簡易且つ確実に接続することができる。
【0021】
本発明に係る検査用基板において、対応する第1の端子と第2の端子とはボンディングワイヤにより接続されていてもよい。
【0022】
本発明に係る検査用基板において、弾性体の高さは、導電体の高さと等しいか又は導電体の高さよりも大きいことが好ましい。
【0023】
このようにすると、半導体ウェハの検査用電極同士の間又はフレキシブル基板のプローブ端子同士の間に段差が生じていても、半導体ウェハの全面において検査用電極とプローブ端子とを確実に接触させることができる。
【0024】
本発明に係る検査用基板は、配線基板とフレキシブル基板との間に設けられ、複数の導電体及び複数の弾性体を保持している絶縁性シート部材を備えていることが好ましい。
【0025】
このようにすると、複数の導電体及び弾性体を配線基板とフレキシブル基板との間に設けることが容易になる。
【0026】
【発明の実施の形態】
(第1の実施形態)
以下、本発明の第1の実施形態に係る検査用基板について、図1を参照しながら説明する。
【0027】
図1に示すように、従来と同様、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0028】
半導体ウェハ12の上方には配線基板21が配置されており、該配線基板21における半導体ウェハ12の主面と対向する面(下面)には下層配線21a、上層配線21b及び基板電極21cが形成されており、基板電極21cは下層配線21aに接続されていると共に基板電極21c同士は上層配線21bにより互いに接続されている。
【0029】
半導体ウェハ12と配線基板21との間には、配線基板21と間隔をおくようにフレキシブル基板22が配置されている。フレキシブル基板22の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子22aが形成されている。また、フレキシブル基板22の配線基板22と対向する第2の主面(上面)における各プローブ端子22aの反対側の部位(各プローブ端子22aと対向する部位)には、対応するプローブ端子22aと電気的に接続された複数の第1の端子22bが形成されていると共に、フレキシブル基板22の第2の主面における第1の端子22bと異なる部位には第2の端子22cが形成されており、第1の端子22bと第2の端子22cとは引き出し配線22dにより電気的に接続されている。
【0030】
フレキシブル基板22と配線基板21との間には、例えばゴムよりなる絶縁性シート部材23が配置されている。絶縁性シート部材23におけるフレキシブル基板22の第2の端子22bと対向する部位には、例えば金よりなる導電体23aがはめ込まれており、配線基板21の基板電極21cとフレキシブル基板22の第2の端子22bとは導電体23aにより電気的に接続されている。また、絶縁性シート部材23におけるフレキシブル基板22の第1の端子22bと対向する部位には突出部23bが形成されており、配線基板21とフレキシブル基板22とを接近させる加圧力が作用すると、フレキシブル基板22のプローブ端子22aは突出部23bの弾性力によって半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子22aと検査用電極12aとの確実なコンタクトが確保できる。
【0031】
第1の実施形態によると、プローブ端子22aの段差を吸収する弾性体よりなる突出部23bと、基板電極21cと第2の端子22cとを電気的に接続する導電体23aとが異なる部位に設けられているため、配線基板21及びフレキシブル基板22に対してこれらを接近させる加圧力が繰り返し作用し、突出部23bが変形したり又は突出部23bの弾性力が劣化したりしても、配線基板21の基板電極21cとフレキシブル基板22の第2の端子22cとの間の抵抗値は増大しない。
【0032】
尚、第1の実施形態においては、突出部23bの全体の高さは、導電体23aの高さと等しいか又は導電体23aの高さよりも大きい。このため、半導体ウェハ12の検査用電極12a同士の間又はフレキシブル基板22のプローブ端子22a同士の間に段差が生じていても、半導体ウェハ12の全面において検査用電極12aとプローブ端子22aとを確実に接触させることができる。
【0033】
また、第1の実施形態によると、プローブ端子22aと対向する部位に設けられている第1の端子22aとは異なる位置に、基板電極21cと電気的に接続される第2の端子22bが設けられているため、第2の端子22bのピッチを第1の端子22aのピッチよりも大きくできるので、プローブ端子22aのピッチひいては第1の端子22aのピッチが小さくなっても、隣り合うプローブ端子22a同士が導通することを防止できる。
【0034】
尚、第1の実施形態においては、基板電極21cと第2の端子22cとが互いに対向しているため導電体23aの構造が簡単になるが、基板電極21cと第2の端子22cとは互いに対向していなくてもよい。
【0035】
また、第1の実施形態においては、導電体23a及び突出部23bは絶縁性シート部材23に設けられているため、配線基板21とフレキシブル基板22との間に導電体23a及び弾性体を簡易且つ確実に配置することができる。
【0036】
(第2の実施形態)
以下、本発明の第2の実施形態に係る検査用基板について、図2を参照しながら説明する。
【0037】
図2に示すように、従来と同様、ウエハトレイ11には、複数の半導体チップが形成されている半導体ウェハ12が保持されており、該半導体ウェハ12の主面(上面)には複数の検査用電極12aが形成されている。
【0038】
半導体ウェハ12の上方には配線基板31が配置されており、該配線基板31における半導体ウェハ12の主面と対向する面(下面)には下層配線31a、上層配線31b及び基板電極31cが形成されており、基板電極31cは下層配線31aに接続されていると共に基板電極31c同士は上層配線31bにより互いに接続されている。
【0039】
半導体ウェハ12と配線基板31との間には、配線基板31と間隔をおくようにフレキシブル基板32が配置されている。フレキシブル基板32の半導体ウェハ12と対向する第1の主面(下面)における検査用電極12aと対向する部位には、バンプよりなる複数のプローブ端子32aが形成されている。また、フレキシブル基板32の配線基板32と対向する第2の主面(上面)における各プローブ端子32aの反対側の部位(各プローブ端子32aと対向する部位)には、対応するプローブ端子32aと電気的に接続された複数の第1の端子32bが形成されていると共に、フレキシブル基板32の第2の主面における第1の端子32bと異なる部位には第2の端子32cが形成されており、第1の端子32bと第2の端子32cとはボンディングワイヤ32dにより電気的に接続されている。
【0040】
フレキシブル基板32と配線基板31との間には、例えばゴムよりなる絶縁性シート部材33が配置されており、絶縁性シート部材33におけるフレキシブル基板32の第1の端子32bと対向する部位には突出部33bが形成されている。配線基板31とフレキシブル基板32とを接近させる加圧力が作用すると、フレキシブル基板32のプローブ端子32aは突出部33bの弾性力によって半導体ウェハ12の検査用電極12aの方に押圧されるので、半導体ウェハ12に段差部が存在したり又は反りが生じたりしていても、半導体ウェハ12の全面に亘ってプローブ端子32aと検査用電極12aとの確実なコンタクトが確保できる。
【0041】
配線基板31の基板電極31cには、例えば金バンプよりなる導電体34が設けられており、配線基板31の基板電極31cとフレキシブル基板32の第2の端子32bとは導電体34により電気的に接続されている。
【0042】
第2の実施形態によると、プローブ端子32aの段差を吸収する弾性体よりなる突出部33bと、基板電極31cと第2の端子32cとを電気的に接続する導電体34とが異なる位置に設けられているため、配線基板31及びフレキシブル基板32に対してこれらを接近させる加圧力が繰り返し作用し、突出部33bが変形したり又は突出部33bの弾性力が劣化したりしても、配線基板31の基板電極31cとフレキシブル基板32の第2の端子32cとの間の抵抗値は増大しない。
【0043】
尚、第2の実施形態においては、突出部33bの全体の高さは、導電体34の高さと等しいか又は導電体34の高さよりも大きい。このため、半導体ウェハ12の全面において検査用電極12aとプローブ端子32aとを確実に接触させることができる。
【0044】
また、第2の実施形態によると、プローブ端子32aと対向する部位に設けられている第1の端子32aとは異なる位置に、基板電極31cと電気的に接続される第2の端子32bが設けられているため、第2の端子32bのピッチを第1の端子32aのピッチよりも大きくできるので、プローブ端子32aのピッチひいては第1の端子32aのピッチが小さくなっても、隣り合うプローブ端子32a同士が導通することを防止できる。
【0045】
【発明の効果】
本発明に係る検査用基板によると、配線基板及びフレキシブル基板に対してこれらを接近させる加圧力が繰り返し作用しても、配線基板の基板電極とフレキシブル基板の第2の端子との間の抵抗値が増大しないと共に、プローブ端子のピッチが小さくなっても、隣り合うプローブ端子同士が導通することを防止できる。
【図面の簡単な説明】
【図1】本発明の第1の実施形態に係る検査用基板の断面図である。
【図2】本発明の第2の実施形態に係る検査用基板の断面図である。
【図3】従来の検査用基板の断面図である。
【符号の説明】
11 ウエハトレイ
12 半導体ウェハ
12a 検査用電極
21 配線基板
21a 下層配線
21b 上層配線
21c 基板電極
22 フレキシブル基板
22a プローブ端子
22b 第1の端子
22c 第2の端子
22d 引き出し配線
23 絶縁性シート部材
23a 導電体
23b 突出部
31 配線基板
31a 下層配線
31b 上層配線
31c 基板電極
32 フレキシブル基板
32a プローブ端子
32b 第1の端子
32c 第2の端子
32d ボンディングワイヤ
33 絶縁性シート部材
33b 突出部
34 導電体
[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an inspection substrate for collectively inspecting electrical characteristics of a plurality of semiconductor chips formed on a semiconductor wafer in a wafer state.
[0002]
[Prior art]
2. Description of the Related Art In recent years, remarkable progress has been made in miniaturization and cost reduction of electronic devices equipped with a semiconductor integrated circuit device (hereinafter, referred to as a semiconductor device). ing.
[0003]
Normally, a semiconductor device is supplied after a semiconductor chip and a lead frame are electrically connected to each other by bonding wires, and the semiconductor chip and the lead frame are sealed with resin or ceramics, and mounted on a printed circuit board. However, due to the demand for miniaturization of electronic devices, a method of directly mounting a semiconductor chip as cut out from a semiconductor wafer (hereinafter, this semiconductor chip is referred to as a bare chip) on a circuit board has been developed. In order to cope with this, it is desired to supply bare chips with guaranteed quality at a low price.
[0004]
In order to perform quality assurance on bare chips, it is necessary to inspect a plurality of semiconductor chips formed on a semiconductor wafer, such as burn-in, at the wafer level. However, since it takes a lot of time to perform the inspection for a plurality of semiconductor chips on a semiconductor wafer one by one or several times, it is not practical in terms of time and cost. Therefore, it is required that all the semiconductor chips on the semiconductor wafer be subjected to a test such as burn-in at the wafer level.
[0005]
In order to inspect a plurality of semiconductor chips collectively at a wafer level, a power supply voltage or a signal is simultaneously applied to inspection electrodes of a plurality of semiconductor chips formed on a semiconductor wafer, and the plurality of semiconductor chips are inspected. Need to work. For this purpose, it is necessary to prepare an inspection board having a very large number of probe terminals (usually several thousand or more). From the point of view of price and price.
[0006]
Therefore, for example, as disclosed in Japanese Patent Application Laid-Open No. 7-231019, an inspection substrate capable of simultaneously contacting a plurality of probe terminals formed of bumps with a plurality of inspection electrodes of a plurality of semiconductor chips on a semiconductor wafer has been proposed. ing.
[0007]
Hereinafter, a conventional inspection substrate will be described with reference to a cross-sectional view of FIG.
[0008]
As shown in FIG. 3, a semiconductor wafer 12 on which a plurality of semiconductor chips are formed is held on a wafer tray 11, and a plurality of inspection electrodes 12a are formed on a main surface (upper surface) of the semiconductor wafer 12. Have been.
[0009]
A wiring board 51 is arranged above the semiconductor wafer 12, and a lower wiring 51a, an upper wiring 51b, and a substrate electrode 51c are formed on a surface (lower surface) of the wiring substrate 51 facing the main surface of the semiconductor wafer 12. The substrate electrode 51c is connected to the lower wiring 51a, and the substrate electrodes 51c are connected to each other by the upper wiring 51b.
[0010]
A flexible board 52 is arranged between the semiconductor wafer 12 and the wiring board 51 so as to be spaced from the wiring board 51. A plurality of probe terminals 52a formed of bumps are formed on a portion of the first main surface (lower surface) of the flexible substrate 52 that faces the semiconductor wafer 12 and faces the inspection electrode 12a. A plurality of terminals 52b, which are electrically connected to the corresponding probe terminals 52a, are provided on the second main surface (upper surface) of the flexible substrate 52 opposite to the wiring substrate 52 on the opposite side of each probe terminal 52a. Is formed.
[0011]
An elastic sheet member 53 made of, for example, rubber is disposed between the flexible board 52 and the wiring board 51. At a portion of the elastic sheet member 53 corresponding to the terminal 52b of the flexible board 52, a plurality of conductive particle rows (conductors) 53a connected in a chain in the thickness direction of the flexible board 52 are provided. The board electrode 51c of the wiring board 51 and the terminal 52b of the flexible board 52 are electrically connected. In this case, the portion of the elastic sheet member 53 where the conductive particle row 53a is provided protrudes toward the flexible substrate 52, and the protruding portion allows the probe terminal 52a of the flexible substrate 52 to be connected to the inspection electrode 12a of the semiconductor wafer 12. Therefore, even if the semiconductor wafer 12 has a stepped portion or warpage, a reliable contact between the probe terminal 52a and the inspection electrode 12a can be obtained over the entire surface of the semiconductor wafer 12. Can be secured.
[0012]
[Problems to be solved by the invention]
However, in the conventional test board, when a pressing force for bringing the wiring board 51 and the flexible board 52 close to each other repeatedly acts, a compressive force repeatedly acts on the protruding portion of the elastic sheet member 53. For this reason, the arrangement of the conductive particle rows 53a is disturbed, and the resistance value of the conductive particle rows 53a increases, so that the resistance value between the board electrode 51c of the wiring board 51 and the terminal 52b of the flexible board 52 increases. There is a problem of doing. According to an experiment conducted by the inventor of the present invention, it has been found that the resistance value of the conductive particle row 53a is significantly increased when the pressing force and the releasing operation are performed about 300 times.
[0013]
In addition, when the pitch of the test electrodes 12a and thus the pitch of the probe terminals 52 are reduced, the pitch of the protrusions of the elastic sheet member 53 is also reduced. For this reason, in the manufacturing process of the elastic sheet member 53, the conductive particle row 53a provided inside the protruding portion is electrically connected to the conductive particle row 53a provided inside the adjacent protruding portion. In addition, there is a problem that adjacent probe terminals 52 are electrically connected to each other.
[0014]
In view of the above, the present invention prevents the resistance value between the substrate electrode of the wiring substrate and the terminal of the flexible substrate from increasing even when the pressing force for causing the wiring substrate and the flexible substrate to approach each other repeatedly, An object of the present invention is to prevent adjacent probe terminals from conducting even if the pitch between the probe terminals is reduced.
[0015]
[Means for Solving the Problems]
In order to achieve the above object, an inspection substrate according to the present invention applies a voltage to a plurality of inspection electrodes of a plurality of semiconductor chips formed on a semiconductor wafer, and changes the electrical characteristics of the plurality of semiconductor chips to a wafer. A wiring board having a plurality of substrate electrodes on a surface opposed to a main surface on which a plurality of testing electrodes are formed on a semiconductor wafer, for a testing substrate for collectively testing at a level; A first main surface facing the main surface of the semiconductor wafer and a second main surface facing the surface of the wiring substrate on which a plurality of substrate electrodes are formed, provided between the substrate and at a distance from the wiring substrate; A flexible substrate having a main surface, a plurality of probe terminals provided at portions of the first main surface of the flexible substrate facing the plurality of inspection electrodes, and a plurality of probe terminals provided on a second main surface of the flexible substrate. A plurality of first terminals provided at a portion facing the probe terminal and electrically connected to the facing probe terminal, and different from the plurality of first terminals on the second main surface of the flexible substrate. A plurality of second terminals provided at the site and electrically connected to the corresponding first terminals; and a plurality of substrate electrodes and a plurality of second terminals provided between the wiring substrate and the flexible substrate. A plurality of conductors for electrically connecting the corresponding substrate electrode and the second terminal among the plurality of terminals, and a plurality of conductors provided at portions opposed to the plurality of first terminals between the wiring board and the flexible substrate. And an elastic body.
[0016]
According to the inspection board of the present invention, since the elastic body for absorbing the step of the probe terminal and the conductor for electrically connecting the board electrode and the second terminal are provided separately, the wiring board and Even if the pressing force for causing these to approach the flexible board repeatedly acts, and the elastic body is deformed or its elastic force is deteriorated, the gap between the board electrode of the wiring board and the second terminal of the flexible board is maintained. Does not increase. In addition, since the second terminal electrically connected to the substrate electrode is provided at a position different from the first terminal provided at a portion facing the probe terminal, the pitch of the second terminal is set to the first terminal. Since the pitch of the first terminals can be made larger than the pitch of the first terminals, it is possible to prevent adjacent probe terminals from conducting each other even if the pitch of the probe terminals and thus the pitch of the first terminals are reduced.
[0017]
In the inspection substrate according to the present invention, it is preferable that the corresponding substrate electrode and the second terminal among the plurality of substrate electrodes and the plurality of second terminals face each other.
[0018]
This simplifies the structure of the conductor that electrically connects the substrate electrode and the second terminal.
[0019]
The inspection substrate according to the present invention preferably includes a wiring layer provided on the second main surface of the flexible substrate and connecting the corresponding first terminal and second terminal.
[0020]
In this case, the first terminal and the second terminal can be easily and reliably connected.
[0021]
In the inspection board according to the present invention, the corresponding first terminal and second terminal may be connected by a bonding wire.
[0022]
In the inspection board according to the present invention, the height of the elastic body is preferably equal to or larger than the height of the conductor.
[0023]
In this way, even if a step is generated between the test electrodes on the semiconductor wafer or between the probe terminals on the flexible substrate, the test electrodes and the probe terminals can be reliably brought into contact with the entire surface of the semiconductor wafer. it can.
[0024]
The inspection board according to the present invention preferably includes an insulating sheet member provided between the wiring board and the flexible board and holding a plurality of conductors and a plurality of elastic bodies.
[0025]
This facilitates providing a plurality of conductors and elastic bodies between the wiring board and the flexible board.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
(1st Embodiment)
Hereinafter, an inspection substrate according to a first embodiment of the present invention will be described with reference to FIG.
[0027]
As shown in FIG. 1, a semiconductor wafer 12 on which a plurality of semiconductor chips are formed is held on a wafer tray 11 as in the prior art, and a plurality of inspection wafers are provided on a main surface (upper surface) of the semiconductor wafer 12. An electrode 12a is formed.
[0028]
A wiring board 21 is arranged above the semiconductor wafer 12, and a lower wiring 21 a, an upper wiring 21 b, and a substrate electrode 21 c are formed on a surface (lower surface) of the wiring substrate 21 facing the main surface of the semiconductor wafer 12. The substrate electrode 21c is connected to the lower wiring 21a, and the substrate electrodes 21c are connected to each other by the upper wiring 21b.
[0029]
A flexible board 22 is arranged between the semiconductor wafer 12 and the wiring board 21 so as to be spaced from the wiring board 21. A plurality of probe terminals 22a made of bumps are formed on a portion of the first main surface (lower surface) of the flexible substrate 22 facing the semiconductor wafer 12 and facing the inspection electrode 12a. Further, on the second main surface (upper surface) of the flexible substrate 22 opposite to the wiring substrate 22, a portion opposite to each probe terminal 22 a (a portion facing each probe terminal 22 a) is electrically connected to the corresponding probe terminal 22 a. A plurality of first terminals 22b which are electrically connected to each other, and a second terminal 22c is formed on a portion of the second main surface of the flexible substrate 22 different from the first terminals 22b; The first terminal 22b and the second terminal 22c are electrically connected by a lead wiring 22d.
[0030]
An insulating sheet member 23 made of, for example, rubber is disposed between the flexible board 22 and the wiring board 21. A conductor 23a made of, for example, gold is fitted in a portion of the insulating sheet member 23 facing the second terminal 22b of the flexible board 22, and the board electrode 21c of the wiring board 21 and the second Terminal 22b is electrically connected to conductor 22a. Further, a protruding portion 23b is formed in a portion of the insulating sheet member 23 facing the first terminal 22b of the flexible board 22, and when a pressing force for bringing the wiring board 21 and the flexible board 22 close to each other is applied, the flexible board 22 becomes flexible. Since the probe terminal 22a of the substrate 22 is pressed toward the inspection electrode 12a of the semiconductor wafer 12 by the elastic force of the protruding portion 23b, even if the semiconductor wafer 12 has a step or warp, Reliable contact between the probe terminal 22a and the inspection electrode 12a can be secured over the entire surface of the semiconductor wafer 12.
[0031]
According to the first embodiment, the protruding portion 23b made of an elastic body that absorbs the step of the probe terminal 22a and the conductor 23a that electrically connects the substrate electrode 21c and the second terminal 22c are provided at different positions. Therefore, even if the pressing force for bringing them close to the wiring board 21 and the flexible board 22 repeatedly acts on the wiring board 21 and the flexible board 22, and the protrusion 23 b is deformed or the elastic force of the protrusion 23 b is deteriorated, The resistance value between the substrate electrode 21c of the substrate 21 and the second terminal 22c of the flexible substrate 22 does not increase.
[0032]
In the first embodiment, the entire height of the protrusion 23b is equal to the height of the conductor 23a or larger than the height of the conductor 23a. Therefore, even if a step is generated between the test electrodes 12a of the semiconductor wafer 12 or between the probe terminals 22a of the flexible substrate 22, the test electrodes 12a and the probe terminals 22a are securely formed on the entire surface of the semiconductor wafer 12. Can be contacted.
[0033]
Further, according to the first embodiment, the second terminal 22b electrically connected to the substrate electrode 21c is provided at a position different from the first terminal 22a provided at a portion facing the probe terminal 22a. Therefore, the pitch of the second terminals 22b can be made larger than the pitch of the first terminals 22a. Therefore, even if the pitch of the probe terminals 22a and thus the pitch of the first terminals 22a becomes smaller, the adjacent probe terminals 22a It is possible to prevent conduction between them.
[0034]
In the first embodiment, the structure of the conductor 23a is simplified because the substrate electrode 21c and the second terminal 22c face each other, but the substrate electrode 21c and the second terminal 22c are It does not have to face each other.
[0035]
In the first embodiment, since the conductor 23 a and the protruding portion 23 b are provided on the insulating sheet member 23, the conductor 23 a and the elastic body can be easily and simply provided between the wiring board 21 and the flexible board 22. It can be arranged reliably.
[0036]
(Second embodiment)
Hereinafter, an inspection substrate according to a second embodiment of the present invention will be described with reference to FIG.
[0037]
As shown in FIG. 2, a semiconductor wafer 12 on which a plurality of semiconductor chips are formed is held on a wafer tray 11 as in the conventional case, and a plurality of inspection wafers are provided on a main surface (upper surface) of the semiconductor wafer 12. An electrode 12a is formed.
[0038]
A wiring substrate 31 is arranged above the semiconductor wafer 12, and a lower wiring 31 a, an upper wiring 31 b and a substrate electrode 31 c are formed on a surface (lower surface) of the wiring substrate 31 facing the main surface of the semiconductor wafer 12. The substrate electrode 31c is connected to the lower wiring 31a, and the substrate electrodes 31c are connected to each other by the upper wiring 31b.
[0039]
A flexible board 32 is arranged between the semiconductor wafer 12 and the wiring board 31 so as to be spaced from the wiring board 31. A plurality of probe terminals 32a formed of bumps are formed on a portion of the first main surface (lower surface) of the flexible substrate 32 facing the semiconductor wafer 12 and facing the inspection electrode 12a. Further, on the second main surface (upper surface) of the flexible substrate 32 facing the wiring board 32, a portion opposite to each probe terminal 32a (a portion facing each probe terminal 32a) is electrically connected to the corresponding probe terminal 32a. A plurality of first terminals 32b which are electrically connected to each other, and a second terminal 32c is formed in a portion of the second main surface of the flexible substrate 32 different from the first terminals 32b, The first terminal 32b and the second terminal 32c are electrically connected by a bonding wire 32d.
[0040]
An insulating sheet member 33 made of, for example, rubber is disposed between the flexible board 32 and the wiring board 31, and a portion of the insulating sheet member 33 facing the first terminal 32 b of the flexible board 32 protrudes. A portion 33b is formed. When a pressure is applied to bring the wiring board 31 and the flexible board 32 closer to each other, the probe terminals 32a of the flexible board 32 are pressed toward the inspection electrodes 12a of the semiconductor wafer 12 by the elastic force of the protrusions 33b. Even if a step is present or warpage occurs in the semiconductor wafer 12, reliable contact between the probe terminal 32 a and the inspection electrode 12 a can be secured over the entire surface of the semiconductor wafer 12.
[0041]
A conductor 34 made of, for example, a gold bump is provided on the substrate electrode 31 c of the wiring substrate 31. The conductor 34 electrically connects the substrate electrode 31 c of the wiring substrate 31 and the second terminal 32 b of the flexible substrate 32. It is connected.
[0042]
According to the second embodiment, the protruding portion 33b made of an elastic body that absorbs the step of the probe terminal 32a and the conductor 34 that electrically connects the substrate electrode 31c and the second terminal 32c are provided at different positions. Therefore, even if the pressing force for bringing them close to the wiring board 31 and the flexible board 32 acts repeatedly, and the protrusion 33b is deformed or the elastic force of the protrusion 33b is deteriorated, the wiring board The resistance value between the substrate electrode 31c of the first substrate 31 and the second terminal 32c of the flexible substrate 32 does not increase.
[0043]
In the second embodiment, the entire height of the protrusion 33b is equal to or larger than the height of the conductor 34. Therefore, the inspection electrode 12a and the probe terminal 32a can be reliably brought into contact with each other over the entire surface of the semiconductor wafer 12.
[0044]
Further, according to the second embodiment, the second terminal 32b electrically connected to the substrate electrode 31c is provided at a position different from the first terminal 32a provided at a portion facing the probe terminal 32a. Therefore, the pitch of the second terminals 32b can be made larger than the pitch of the first terminals 32a. Therefore, even if the pitch of the probe terminals 32a and thus the pitch of the first terminals 32a become smaller, the adjacent probe terminals 32a It is possible to prevent conduction between them.
[0045]
【The invention's effect】
According to the inspection board according to the present invention, even if the pressing force for causing the wiring board and the flexible board to approach each other repeatedly acts, the resistance value between the board electrode of the wiring board and the second terminal of the flexible board is increased. Does not increase, and even if the pitch of the probe terminals is reduced, it is possible to prevent the adjacent probe terminals from conducting.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view of an inspection substrate according to a first embodiment of the present invention.
FIG. 2 is a cross-sectional view of an inspection substrate according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view of a conventional inspection substrate.
[Explanation of symbols]
Reference Signs List 11 Wafer tray 12 Semiconductor wafer 12a Inspection electrode 21 Wiring board 21a Lower wiring 21b Upper wiring 21c Substrate electrode 22 Flexible substrate 22a Probe terminal 22b First terminal 22c Second terminal 22d Lead wiring 23 Insulating sheet member 23a Conductor 23b Projection Part 31 wiring board 31a lower layer wiring 31b upper layer wiring 31c board electrode 32 flexible substrate 32a probe terminal 32b first terminal 32c second terminal 32d bonding wire 33 insulating sheet member 33b protrusion 34 conductor

Claims (6)

半導体ウェハに形成されている複数の半導体チップの複数の検査用電極に電圧を印加して、前記複数の半導体チップの電気特性をウェハレベルで一括して検査するための検査用基板であって、
前記半導体ウェハにおける前記複数の検査用電極が形成されている主面と対向する面に複数の基板電極を有する配線基板と、
前記半導体ウェハと前記配線基板との間で且つ前記配線基板と間隔をおくように設けられ、前記半導体ウェハの主面と対向する第1の主面及び前記配線基板の前記複数の基板電極が形成されている面と対向する第2の主面を有するフレキシブル基板と、
前記フレキシブル基板の前記第1の主面における前記複数の検査用電極と対向する部位に設けられた複数のプローブ端子と、
前記フレキシブル基板の前記第2の主面における前記複数のプローブ端子と対向する部位に設けられていると共に対向する前記プローブ端子と電気的に接続されている複数の第1の端子と、
前記フレキシブル基板の前記第2の主面における前記複数の第1の端子と異なる部位に設けられていると共に対応する前記第1の端子と電気的に接続されている複数の第2の端子と、
前記配線基板と前記フレキシブル基板との間に設けられ、前記複数の基板電極と前記複数の第2の端子のうち対応する前記基板電極と前記第2の端子とを電気的に接続する複数の導電体と、
前記配線基板と前記フレキシブル基板との間における前記複数の第1の端子と対向する部位に設けられた複数の弾性体とを備えていることを特徴とする検査用基板。
A test substrate for applying a voltage to a plurality of test electrodes of a plurality of semiconductor chips formed on a semiconductor wafer to collectively test the electrical characteristics of the plurality of semiconductor chips at a wafer level,
A wiring substrate having a plurality of substrate electrodes on a surface of the semiconductor wafer facing a main surface on which the plurality of inspection electrodes are formed,
A first main surface, which is provided between the semiconductor wafer and the wiring substrate and at a distance from the wiring substrate and faces the main surface of the semiconductor wafer, and the substrate electrodes of the wiring substrate are formed; A flexible substrate having a second main surface facing the surface being
A plurality of probe terminals provided on a portion of the first main surface of the flexible substrate facing the plurality of test electrodes;
A plurality of first terminals which are provided at a portion of the second main surface of the flexible substrate facing the plurality of probe terminals and are electrically connected to the opposed probe terminals;
A plurality of second terminals that are provided at different portions of the second main surface of the flexible substrate from the plurality of first terminals and are electrically connected to the corresponding first terminals;
A plurality of conductive members provided between the wiring substrate and the flexible substrate and electrically connecting the corresponding substrate electrode and the second terminal among the plurality of substrate electrodes and the plurality of second terminals. Body and
An inspection board, comprising: a plurality of elastic bodies provided between the wiring board and the flexible board at locations facing the plurality of first terminals.
前記複数の基板電極と前記複数の第2の端子のうち対応する前記基板電極と前記第2の端子とは互いに対向していることを特徴とする請求項1に記載の検査用基板。The inspection substrate according to claim 1, wherein the substrate electrode and the second terminal corresponding to the plurality of substrate electrodes and the plurality of second terminals are opposed to each other. 前記フレキシブル基板の前記第2の主面に設けられ、対応する前記第1の端子と前記第2の端子とを接続する配線層を備えていることを特徴とする請求項1に記載の検査用基板。2. The inspection device according to claim 1, further comprising a wiring layer provided on the second main surface of the flexible substrate and connecting the corresponding first terminal and the second terminal. 3. substrate. 対応する前記第1の端子と前記第2の端子とを接続するボンディングワイヤを備えていることを特徴とする請求項1に記載の検査用基板。The inspection substrate according to claim 1, further comprising a bonding wire that connects the corresponding first terminal and the second terminal. 前記弾性体の高さは、前記導電体の高さと等しいか又は前記導電体の高さよりも大きいことを特徴とする請求項1に記載の検査用基板。The inspection substrate according to claim 1, wherein the height of the elastic body is equal to or higher than the height of the conductor. 前記配線基板と前記フレキシブル基板との間に設けられ、前記複数の導電体及び前記複数の弾性体を保持している絶縁性シート部材を備えていることを特徴とする請求項1に記載の検査用基板。The inspection according to claim 1, further comprising an insulating sheet member provided between the wiring board and the flexible board and holding the plurality of conductors and the plurality of elastic bodies. Substrate.
JP2003012232A 2003-01-21 2003-01-21 Inspection board Expired - Fee Related JP3978142B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003012232A JP3978142B2 (en) 2003-01-21 2003-01-21 Inspection board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003012232A JP3978142B2 (en) 2003-01-21 2003-01-21 Inspection board

Publications (2)

Publication Number Publication Date
JP2004228208A true JP2004228208A (en) 2004-08-12
JP3978142B2 JP3978142B2 (en) 2007-09-19

Family

ID=32900907

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003012232A Expired - Fee Related JP3978142B2 (en) 2003-01-21 2003-01-21 Inspection board

Country Status (1)

Country Link
JP (1) JP3978142B2 (en)

Also Published As

Publication number Publication date
JP3978142B2 (en) 2007-09-19

Similar Documents

Publication Publication Date Title
KR100502119B1 (en) Contact structure and assembly mechanism thereof
US6062873A (en) Socket for chip package test
US20050248011A1 (en) Flip chip semiconductor package for testing bump and method of fabricating the same
TWI397690B (en) Component for testing device for electronic component and testing method of the electronic component
JPH11135582A (en) Wafer cassette for burn-in and manufacture of probe card
US20090058447A1 (en) Fault analyzer
JP2000199767A (en) Board for inspection
JPH05267393A (en) Semiconductor device and manufacture thereof
JPH1010191A (en) Connector and method and equipment for testing semiconductor using connector
JPH11238770A (en) Semiconductor integrated circuit inspecting device
JP3978142B2 (en) Inspection board
JP4124775B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
JP2004288911A (en) Semiconductor wafer testing device and its testing method
KR100679167B1 (en) The probe card using coaxial cable for semiconductor wafer
JP4877465B2 (en) Semiconductor device, semiconductor device inspection method, semiconductor wafer
JP2003084040A (en) Manufacturing method for semiconductor inspecting device and semiconductor inspecting device
JP4334684B2 (en) Substrate inspection sensor and substrate inspection apparatus
JP3707857B2 (en) Mounting substrate, semiconductor device using the same, and semiconductor chip evaluation method
JPH10150130A (en) Semiconductor device socket
JPH1117057A (en) Bga type semiconductor device with inspection pads
JP2001174507A (en) Anisotropic conductive sheet for package evaluation and method of package evaluation using the same
KR100560410B1 (en) Probe pin block of probe card
JPH11121553A (en) Probe card for wafer batch type measurement inspection and inspection method of semiconductor device using the probe card
JP2000294670A (en) Bump grid array device
JPH09307024A (en) Chip carrier

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050727

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070622

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100629

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110629

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120629

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees