JP3975008B2 - Manufacturing method of display device - Google Patents
Manufacturing method of display device Download PDFInfo
- Publication number
- JP3975008B2 JP3975008B2 JP20462698A JP20462698A JP3975008B2 JP 3975008 B2 JP3975008 B2 JP 3975008B2 JP 20462698 A JP20462698 A JP 20462698A JP 20462698 A JP20462698 A JP 20462698A JP 3975008 B2 JP3975008 B2 JP 3975008B2
- Authority
- JP
- Japan
- Prior art keywords
- metal wiring
- film
- pixel electrode
- insulating film
- gate insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Description
【0001】
【発明の属する技術分野】
この発明は、表示装置の製造方法に関し、特に薄膜トランジスタ(以下、TFTと称する)をスイッチング素子として搭載したアクティブマトリクス型の表示装置の製造方法に関するものである。
【0002】
【従来の技術】
図7は従来の低抵抗信号配線を有したTFT型液晶表示装置のTFTを搭載したTFTアレイ基板のTFT部および端子部の製造工程を示す断面図である。
図において、1はガラス基板等の透明絶縁性基板、2は透明絶縁性基板1上に形成されたAlまたはAl合金等の低抵抗金属からなるゲート電極、3はゲート電極2から延長して形成された下層金属配線、4は下層金属配線3上の端子取り出し領域を保護するために形成されたレジストパターン、5および6はゲート電極2および下層金属配線3の表面に形成された陽極酸化膜で、下層金属配線3上のレジストパターン4が形成された領域には陽極酸化膜6は形成されない。7は陽極酸化膜5、6が形成されたゲート電極2および下層金属配線3上の全面に形成されたシリコン窒化膜からなるゲート絶縁膜、8はゲート絶縁膜7を介してゲート電極2上に形成されたアモルファスシリコン膜からなる半導体層、9は半導体層8上に形成されたn+型アモルファスシリコン膜からなるコンタクト層、10はITO膜からなる画素電極、11は下層金属配線3上のゲート絶縁膜7に形成された端子取り出し用のコンタクトホール、12はコンタクト層9上に形成されたソース・ドレイン電極、13はソース・ドレイン電極12形成と同時に形成された端子取り出し配線、14はコンタクト層9を選択的にエッチングして形成されたチャネル部、15は上記構成要素を覆うように形成されたパッシベーション膜である。
【0003】
図8は、図7に示す従来のTFT型液晶表示装置のTFTアレイ基板を示す概略平面図、図9は図8の端子部を拡大した平面図、図10、図11は図9の端子部の製造工程を示す平面図である。
図において、16はTFTおよび画素電極がマトリクス状に配列形成された表示部、17はゲート端子、18はソース端子、19は陽極酸化用ショートパターン、20はゲート端子17またはソース端子18を拡大して示した端子部、21は端子部20に形成されたコンタクト領域で、図7におけるゲート絶縁膜7に形成された端子取り出し用のコンタクトホール11を介しての下層金属配線3と端子取り出し配線13とのコンタクト部分である。
【0004】
次に、従来のTFTを搭載したTFTアレイ基板の製造方法を図7、図10および図11に沿って説明する。
まず、図7(a)に示すように、透明絶縁性基板1上にAlまたはAl合金等の比抵抗が小さい金属による単層膜を成膜した後、レジストを用いてパターニングし、ゲート電極2および下層金属配線3を形成する。次に、図7(b)および図10(a)に示すように、下層金属配線3上の端子取り出し領域を保護するためにレジストパターン4を形成後、レジストパターン4に覆われていない部分のゲート電極2および下層金属配線3の表面層を選択的に陽極酸化処理して、陽極酸化膜5、6を形成する。
次に、レジストパターン4を除去後、プラズマCVD法によりゲート絶縁膜7となるシリコン窒化膜、アモルファスシリコン膜、n+型アモルファスシリコン膜を順次成膜した後、レジストを用いてアモルファスシリコン膜およびn+型アモルファスシリコン膜をパターニングし、ゲート電極2の上方にTFT部の半導体層8およびコンタクト層9を形成する(図7(c)、図10(b))。
【0005】
次に、図7(d)および図10(c)に示すように、ITOを成膜した後、レジストを用いてパターニングし、画素電極10を形成する。次に、図7(e)および図10(d)に示すように、端子取り出し領域のゲート絶縁膜7をエッチングして端子取り出し用のコンタクトホール11を形成する。次に、図7(f)および図11(a)に示すように、Cr等を成膜した後、レジストを用いてパターニングし、ソース・ドレイン電極12および端子取り出し配線13を形成する。このとき、端子取り出し配線13はコンタクトホール11を介して下層金属配線3と電気的に接続される。続けて、ドライエッチング法によりソース・ドレイン電極12に覆われていない部分のn+型アモルファスシリコン膜(コンタクト層9)をエッチングしてチャネル部14を形成する。最後に、図7(g)および図11(b)に示すように、TFT部を保護するためにシリコン窒化膜等からなるパッシベーション膜15を形成する。
【0006】
【発明が解決しようとする課題】
以上のように、従来のTFT型液晶表示装置のTFTアレイ基板においては、走査配線(ゲートバスライン)を微細化して高開口率の液晶表示装置を得るために、比抵抗が小さいAlを主成分とする材料を用いて形成した低抵抗信号配線を有しているが、低抵抗信号配線を構成するAlまたはAl合金は耐薬品性に乏しく、また、画素電極10形成時(図7(d)および図10(c))には、端子部20のコンタクト領域21の下層金属配線3はゲート絶縁膜7に覆われているだけなので、このゲート絶縁膜7にピンホール等の膜欠損部が存在した場合、画素電極10を構成するITO膜のパターニングに用いられるエッチング液が、ゲート絶縁膜7の膜欠損部を通して浸透し、図12に示すように、端子部20のコンタクト領域21のAlまたはAl合金からなる下層金属配線3に腐食領域23を形成し、下層金属配線3を断線させたり、下層金属配線3と端子取り出し配線13とのコンタクトを阻害するなどの問題があった。
【0007】
この発明は、上記のような問題点を解消することのできる表示装置の製造方法であり、TFTアレイ基板の端子部における下層金属配線の断線を防止して、信頼性の高いかつ高開口率の表示装置を得ることを目的とする。
【0008】
【課題を解決するための手段】
この発明に係わる表示装置の製造方法は、絶縁性基板と、絶縁性基板にマトリクス状に配列されたスイッチング素子、このスイッチング素子と電気的に接続された画素電極、およびこの画素電極の周りに形成された走査配線(ゲートバスライン)及び信号配線(ソースバスライン)からなる表示部と、絶縁性基板上の上記表示部の周辺部に下層金属配線と、この下層金属配線上に形成されたゲート絶縁膜に設けられたコンタクトホールを有する端子部を備えた表示装置の製造方法であって、ゲート絶縁膜より上の画素電極は、エッチング液を用いるエッチングにより形成され、下層金属配線は、エッチング液でエッチングされる金属膜により形成され、端子部の上記下層金属配線には、上記画素電極のエッチング時において上記ゲート絶縁膜だけで覆われる領域に、複数個の開口部を形成することを特徴とする。
【0009】
また、下層金属配線に形成する複数個の開口部は、ランダムに配置することを特徴とする。
また、下層金属配線に形成する複数個の開口部は、端子部を断線させる方向と交差する方向に数列に配列することを特徴とする。
また、下層金属配線に形成する複数個の開口部は、画素電極のエッチング時においてゲート絶縁膜だけで覆われる領域の長さより長いスリット形状であり、端子部を断線させる方向と交差する方向に配列することを特徴とする。
また、画素電極はITO膜により形成し、下層金属配線は、AlまたはAlを主成分とする合金により形成することを特徴とする。
【0010】
【発明の実施の形態】
実施の形態1.
以下、この発明の一実施の形態である液晶表示装置を図に基づいて説明する。図1は本発明の実施の形態1による液晶表示装置のTFTアレイ基板のTFT部および端子部の製造工程を示す断面図である。
図において、1はガラス基板等の透明絶縁性基板、2は透明絶縁性基板1上に形成されたAlまたはAl合金等の低抵抗金属からなるゲート電極、3はゲート電極2から延長して形成された下層金属配線、4は下層金属配線3上の端子取り出し領域を保護するために形成されたレジストパターン、5および6はゲート電極2および下層金属配線3の表面に形成された陽極酸化膜で、下層金属配線3上のレジストパターン4が形成された領域には陽極酸化膜6は形成されない。7は陽極酸化膜5、6が形成されたゲート電極2および下層金属配線3上の全面に形成されたシリコン窒化膜からなるゲート絶縁膜、8はゲート絶縁膜7を介してゲート電極2の上方に形成されたアモルファスシリコン膜等からなる半導体層、9は半導体層8上に形成されたn+型アモルファスシリコン膜からなるコンタクト層、10はITO膜からなる画素電極、11は下層金属配線3上のゲート絶縁膜7に形成された端子取り出し用のコンタクトホール、12はコンタクト層9上に形成されたソース・ドレイン電極、13はソース・ドレイン電極12形成と同時に形成された端子取り出し配線、14はコンタクト層9を選択的にエッチングして形成されたチャネル部、15は上記構成要素を覆うように形成されたパッシベーション膜である。
【0011】
図2は、図1に示す液晶表示装置のTFTアレイ基板の概略平面図、図3は図2の端子部を拡大した図で、(a)は端子部の概略平面図、(b)は端子部を構成する下層金属配線の拡大平面図である。図において、16はTFTおよび画素電極がマトリクス状に配列形成された表示部、17はゲート端子、18はソース端子、19は陽極酸化用ショートパターン、20はゲート端子17またはソース端子18を拡大して示した端子部、21は端子部20に形成されたコンタクト領域で、図1におけるゲート絶縁膜7に形成された端子取り出し用のコンタクトホール11を介しての下層金属配線3と端子取り出し配線13とのコンタクト部分である。22は端子部20の下層金属配線3に形成された開口部である。
【0012】
次に、本実施の形態による液晶表示装置のTFTアレイ基板の製造方法を説明する。
まず、図1(a)に示すように、透明絶縁性基板1の表面に例えばCuを0.2重量%含有したAl(以下、Al- 0.2wt%Cuと記載)膜のような比抵抗が小さい金属膜をスパッタ法等により約270nm成膜した後、写真製版法により形成したレジストを用いてパターニングし、ゲート電極2および下層金属配線3を形成する。このとき、図3(b)に示すように、端子部20のコンタクト領域21となる部分の下層金属配線3に複数個の矩形状の開口部22をランダムに形成する。また、Al膜のエッチングには燐酸、酢酸および硝酸を主成分とするエッチング液を用いるが、予め燐酸、酢酸および硝酸の組成を検討して、Al膜のエッチング端面をテーパ形状に形成することにより、上層に形成される膜の被覆性を向上できる。
【0013】
次に、下層金属配線3上の端子取り出し領域を保護するためにレジストパターン4を形成した後、ゲート電極2および下層金属配線3と電気的に短絡したショートパターン19を用い、レジストパターン4に覆われていない部分のゲート電極2および下層金属配線3の表面層を選択的に陽極酸化処理して陽極酸化膜5および6を形成する(図1(b))。このとき、レジストパターン4に覆われている部分には陽極酸化膜は形成されないため、後工程において、端子取り出し領域の陽極酸化膜を除去する工程が不要となる。その後、レジストパターン4を除去する。
【0014】
次に、プラズマCVD法によりゲート絶縁膜7となるシリコン窒化膜を約370nm、アモルファスシリコン膜を約120nm、不純物がドープされたn+型アモルファスシリコン膜を約30nm順次成膜した後、写真製版法により形成したレジストを用いて、アモルファスシリコン膜およびn+型アモルファスシリコン膜を同時にパターニングし、ゲート電極2の上方にTFT部の半導体層8およびコンタクト層9を形成する(図1(c))。
次に、図1(d)に示すように、透明導電膜としてITO膜をスパッタ法等により約100nm成膜した後、写真製版法により形成したレジストを用いてパターニングし、画素電極10を形成する。
次に、図1(e)に示すように、端子取り出し領域のゲート絶縁膜7をドライエッチング法によりエッチングして、端子取り出し用のコンタクトホール11を形成する。
【0015】
次に、図1(f)に示すように、ソース・ドレイン電極12およびソースバスライン(図示せず)を形成するために、まずスパッタ法等により、最下層にコンタクト層9を構成するn+型アモルファスシリコン膜および画素電極10を構成するITO膜とオーミックコンタクト性が良好なCr膜を約100nm、中間層に比抵抗が小さいAl- 0.2wt%Cu膜を約300nm、最上層にCr膜を約50nm連続して三層膜を形成する。次に写真製版法により形成したレジストを用いて三層膜を順次パターニングし、ソース・ドレイン電極12および端子取り出し配線13を形成する。このとき、端子取り出し配線(上層金属配線)13は端子取り出し用のコンタクトホール11を介して下層金属配線3と電気的に接続される。
続けて、ドライエッチング法によりソース・ドレイン電極12に覆われていない部分のn+型アモルファスシリコン膜(コンタクト層9)をエッチングしてチャネル部14を形成する。
【0016】
最後に、図1(g)に示すように、TFT部を保護するために、プラズマCVD法等によりシリコン窒化膜を約500nm成膜し、パッシベーション膜15を形成する。
以上の工程により形成されたTFTアレイ基板と、他の透明絶縁性基板上に遮光膜、対向電極等が形成された対向基板の表面に配向膜を形成後対向させ、この間に液晶材料を注入してシール材で封入することにより液晶表示装置を構成する。
【0017】
本実施の形態による液晶表示装置のTFTアレイ基板の製造方法においては、画素電極10形成時に、画素電極10を構成するITO膜のパターニングに用いられるエッチング液が、図4に示すように、端子部20のコンタクト領域21においてゲート絶縁膜7の膜欠損部を通して浸透し、AlまたはAl合金からなる下層金属配線3を腐食した場合においても、下層金属配線3に形成された開口部22により腐食領域23が拡大するのを抑制でき、下層金属配線3の断線を防止することができる。
【0018】
この発明によれば、TFTアレイ基板の端子部20のコンタクト領域21となる部分の下層金属配線3に複数個の矩形状の開口部22をランダムに形成することにより、画素電極10を構成するITO膜のパターニングに用いられるエッチング液が、ゲート絶縁膜7の膜欠損部を通して浸透した場合でも、エッチング液による下層金属配線3の腐食領域23が拡大するのを抑制でき、下層金属配線3の断線を防止できる。
【0019】
実施の形態2.
実施の形態1では、TFTアレイ基板の端子部20のコンタクト領域21となる部分の下層金属配線3に複数個の矩形状の開口部22をランダムに形成したが、図5(a)に示すように、下層金属配線3に形成される複数個の矩形状の開口部22を端子部20を断線させる方向と交差する方向に数列に配列することにより、画素電極10を構成するITO膜のパターニングに用いられるエッチング液が、ゲート絶縁膜7の膜欠損部を通して浸透した場合でも、図5(b)に示すように、エッチング液による下層金属配線3の腐食領域23をより小さい範囲内で留めることができる。
【0020】
実施の形態3.
実施の形態2では、TFTアレイ基板の端子部20のコンタクト領域21となる部分の下層金属配線3に複数個の矩形状の開口部22を端子部20を断線させる方向と交差する方向に配列形成したが、図6(a)に示すように、下層金属配線3に形成する開口部をコンタクト領域21の長さより長い長さを有する複数本のスリット状開口部24とし、端子部20を断線させる方向と交差する方向に配列することにより、画素電極10を構成するITO膜のパターニングに用いられるエッチング液が、ゲート絶縁膜7の膜欠損部を通して浸透した場合でも、図6(b)に示すように、エッチング液による下層金属配線3の腐食領域23を二本のスリット状開口部24の間で留めることができる。
【0021】
【発明の効果】
以上のように、この発明では、ゲート絶縁膜上の画素電極が、エッチング液を用いたエッチングにより形成され、また、下層金属配線が、上記エッチング液でエッチングされる金属により形成され、下層金属配線には、画素電極のエッチング時においてゲート絶縁膜だけで覆われる部分に、複数個の開口を形成するので、画素電極のパターニングに用いられるエッチング液が、下層金属配線を被覆する絶縁膜の膜欠損部を通して浸透した場合に、エッチング液による下層金属配線の腐食領域が拡大するのを抑制でき、下層金属配線の断線を防止して、信頼性の高いかつ高開口率の表示装置を得ることができる。
また、下層金属配線に形成する複数個の開口部は、画素電極のエッチング時においてゲート絶縁膜だけで覆われる領域の長さより長いスリット形状であり、端子部を断線させる方向と交差する方向に配列することにより、下層金属配線を被覆する絶縁膜の膜欠損部を通して画素電極に対するエッチング液が浸透した場合においても、エッチング液による下層金属配線の腐食領域をより小さい範囲内に留めることができる。
【図面の簡単な説明】
【図1】 この発明の実施の形態1による液晶表示装置のTFTアレイ基板の製造工程を示す断面図である。
【図2】 この発明の実施の形態1による液晶表示装置のTFTアレイ基板を示す概略平面図である。
【図3】 この発明の実施の形態1による液晶表示装置のTFTアレイ基板の端子部を示す平面図である。
【図4】 この発明の実施の形態1による液晶表示装置の効果を説明するための平面図である。
【図5】 この発明の実施の形態2による液晶表示装置のTFTアレイ基板の端子部の構造および本実施の形態による効果を説明するための平面図である。
【図6】 この発明の実施の形態3による液晶表示装置のTFTアレイ基板の端子部の構造および本実施の形態による効果を説明するための平面図である。
【図7】 従来のこの種液晶表示装置のTFTアレイ基板の製造工程を示す断面図である。
【図8】 従来の液晶表示装置のTFTアレイ基板を示す概略平面図である。
【図9】 従来の液晶表示装置のTFTアレイ基板の端子部を示す平面図である。
【図10】 従来の液晶表示装置のTFTアレイ基板の端子部の製造工程を示す平面図である。
【図11】 従来の液晶表示装置のTFTアレイ基板の端子部の製造工程を示す平面図である。
【図12】 従来の液晶表示装置における問題点を示す平面図である。
【符号の説明】
1 透明絶縁性基板、2 ゲート電極、3 下層金属配線、
4 レジストパターン、5、6 陽極酸化膜、7 ゲート絶縁膜、
8 半導体層、9 コンタクト層、10 画素電極、
11 コンタクトホール、12 ソース・ドレイン電極、
13 端子取り出し配線、14 チャネル部、15 パッシベーション膜、
16 表示部、17 ゲート端子、18 ソース端子、
19 陽極酸化用ショートパターン、20 端子部、21 コンタクト領域、
22 矩形状開口部、23 腐食領域、24 スリット状開口部。[0001]
BACKGROUND OF THE INVENTION
This invention relates to a method of manufacturing a Viewing device, particularly a thin film transistor (TFT) a process for producing an active matrix type Viewing apparatus equipped with a switching element.
[0002]
[Prior art]
FIG. 7 is a cross-sectional view showing a manufacturing process of a TFT portion and a terminal portion of a TFT array substrate on which a TFT of a TFT type liquid crystal display device having a conventional low resistance signal wiring is mounted.
In the figure, 1 is a transparent insulating substrate such as a glass substrate, 2 is a gate electrode made of a low resistance metal such as Al or Al alloy formed on the transparent
[0003]
8 is a schematic plan view showing a TFT array substrate of the conventional TFT type liquid crystal display device shown in FIG. 7, FIG. 9 is an enlarged plan view of the terminal portion of FIG. 8, and FIGS. 10 and 11 are terminal portions of FIG. It is a top view which shows this manufacturing process.
In the figure, 16 is a display portion in which TFTs and pixel electrodes are arranged in a matrix, 17 is a gate terminal, 18 is a source terminal, 19 is a short pattern for anodization, and 20 is an enlarged view of the
[0004]
Next, a method for manufacturing a TFT array substrate on which a conventional TFT is mounted will be described with reference to FIGS.
First, as shown in FIG. 7A, a single layer film made of a metal having a small specific resistance such as Al or an Al alloy is formed on the transparent insulating substrate 1, and then patterned using a resist, and the
Next, after removing the resist pattern 4, a silicon nitride film, an amorphous silicon film, and an n + -type amorphous silicon film to be the
[0005]
Next, as shown in FIG. 7D and FIG. 10C, after forming an ITO film, patterning is performed using a resist to form the
[0006]
[Problems to be solved by the invention]
As described above, in the TFT array substrate of the conventional TFT liquid crystal display device, in order to obtain a high aperture ratio liquid crystal display device by miniaturizing the scanning wiring (gate bus line), Al having a small specific resistance is a main component. The Al or Al alloy constituting the low-resistance signal wiring has poor chemical resistance, and the
[0007]
This invention is a method of manufacturing a display device capable of resolving the problems described above, to prevent breakage of the lower layer metal wiring that put the terminal portion of the T FT array substrate, reliable and and to obtain the table shown having a high aperture ratio.
[0008]
[Means for Solving the Problems]
Method of manufacturing involved that Viewing apparatus to the present invention includes a base insulating substrate, switching elements arranged in a matrix in the insulation substrate, the switching element and electrically connected to the pixel electrode, and the pixel a display unit composed of a formed scan lines around the electrode (gate bus line) and the signal lines (source bus lines), and the lower layer metal wiring in the peripheral portion of the display portion on the insulation substrate, the lower metal interconnect a method of manufacturing a display device having a terminal portion having a contact hole formed in the gate insulating film formed on the pixel electrode above the gate insulating film is formed by etching using an etchant, the lower layer metal wires are formed by a metal film to be etched with an etching solution, the above-mentioned lower metal wiring terminal portion, the gate insulating film at the time of etching of the pixel electrode The area covered by only, and forming a plurality of openings.
[0009]
Further, a plurality of openings formed in the lower layer metal wiring is characterized by arranging at random.
Further, a plurality of openings formed in the lower layer metal wiring is characterized in that arranged in sequence in the direction intersecting the direction to break the terminal portion.
Further, a plurality of openings formed in the lower layer metal wiring is long chair slit shape than the length of the region covered by only the gate insulating film at the time of etching of the pixel electrode, intersects the direction in which the disconnection of the terminal portion It is arranged in a direction .
Further, the pixel electrode is formed of an ITO film, and the lower metal wiring is formed of Al or an alloy containing Al as a main component .
[0010]
DETAILED DESCRIPTION OF THE INVENTION
Embodiment 1 FIG.
Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a sectional view showing a manufacturing process of a TFT portion and a terminal portion of a TFT array substrate of a liquid crystal display device according to Embodiment 1 of the present invention.
In the figure, 1 is a transparent insulating substrate such as a glass substrate, 2 is a gate electrode made of a low resistance metal such as Al or Al alloy formed on the transparent
[0011]
2 is a schematic plan view of the TFT array substrate of the liquid crystal display device shown in FIG. 1, FIG. 3 is an enlarged view of the terminal portion of FIG. 2, (a) is a schematic plan view of the terminal portion, and (b) is a terminal. It is an enlarged plan view of the lower layer metal wiring which comprises a part. In the figure, 16 is a display portion in which TFTs and pixel electrodes are arranged in a matrix, 17 is a gate terminal, 18 is a source terminal, 19 is a short pattern for anodization, and 20 is an enlarged view of the
[0012]
Next, a manufacturing method of the TFT array substrate of the liquid crystal display device according to the present embodiment will be described.
First, as shown in FIG. 1A, a specific resistance such as an Al (hereinafter referred to as Al-0.2 wt% Cu) film containing 0.2% by weight of Cu on the surface of the transparent insulating substrate 1 is used. After forming a metal film having a small thickness of about 270 nm by sputtering or the like, patterning is performed using a resist formed by photolithography, thereby forming the
[0013]
Next, a resist pattern 4 is formed to protect the terminal extraction region on the
[0014]
Next, a silicon nitride film to be the
Next, as shown in FIG. 1D, after forming an ITO film as a transparent conductive film to a thickness of about 100 nm by a sputtering method or the like, patterning is performed using a resist formed by a photoengraving method to form a
Next, as shown in FIG. 1E, the
[0015]
Next, as shown in FIG. 1F, in order to form the source /
Subsequently, the n + -type amorphous silicon film (contact layer 9) that is not covered with the source /
[0016]
Finally, as shown in FIG. 1G, a
An alignment film is formed on the surface of the TFT array substrate formed by the above steps and the opposite substrate on which the light shielding film, the counter electrode, etc. are formed on another transparent insulating substrate, and the liquid crystal material is injected therebetween. The liquid crystal display device is configured by sealing with a sealing material.
[0017]
In the manufacturing method of the TFT array substrate of the liquid crystal display device according to the present embodiment, when the
[0018]
According to the present invention, a plurality of
[0019]
In the first embodiment, a plurality of
[0020]
In the second embodiment, a plurality of
[0021]
【The invention's effect】
As described above, according to the present invention , the pixel electrode on the gate insulating film is formed by etching using the etching solution, and the lower layer metal wiring is formed of the metal etched by the etching solution. the, the portion covered by only the gate insulating film at the time of etching of the pixel electrode, so to form a plurality of openings, the etching solution used in the patterning of the pixel electrodes is, film of the insulating film covering the lower metal interconnect when penetrated through the defect, the corrosion area of the lower metal wiring by the etchant can be suppressed is to expand, thereby preventing breakage of the lower metal interconnect, obtain Viewing device of high reliability and high aperture ratio Can do.
Further, a plurality of openings formed in the lower layer metal wiring is long chair slit shape than the length of the region covered by only the gate insulating film at the time of etching of the pixel electrode, intersects the direction in which the disconnection of the terminal portion by arranging the direction, even if the etchant against the pixel electrodes has permeated through the membrane defect portion of the insulating film covering the lower metal wiring, fasten the corrosion region of the lower metal wiring due to the etching solution within the range smaller than be able to.
[Brief description of the drawings]
1 is a cross-sectional view showing a manufacturing process of a TFT array substrate of a liquid crystal display device according to Embodiment 1 of the present invention;
FIG. 2 is a schematic plan view showing a TFT array substrate of the liquid crystal display device according to Embodiment 1 of the present invention.
FIG. 3 is a plan view showing a terminal portion of a TFT array substrate of the liquid crystal display device according to Embodiment 1 of the present invention.
FIG. 4 is a plan view for explaining an effect of the liquid crystal display device according to the first embodiment of the invention.
FIG. 5 is a plan view for explaining the structure of a terminal portion of a TFT array substrate of a liquid crystal display device according to
6 is a plan view for explaining the structure of a terminal portion of a TFT array substrate of a liquid crystal display device according to
FIG. 7 is a cross-sectional view showing a manufacturing process of a TFT array substrate of this type of conventional liquid crystal display device.
FIG. 8 is a schematic plan view showing a TFT array substrate of a conventional liquid crystal display device.
FIG. 9 is a plan view showing a terminal portion of a TFT array substrate of a conventional liquid crystal display device.
FIG. 10 is a plan view showing a manufacturing process of a terminal portion of a TFT array substrate of a conventional liquid crystal display device.
FIG. 11 is a plan view showing a manufacturing process of a terminal portion of a TFT array substrate of a conventional liquid crystal display device.
FIG. 12 is a plan view showing problems in a conventional liquid crystal display device.
[Explanation of symbols]
1 transparent insulating substrate, 2 gate electrode, 3 lower layer metal wiring,
4 resist pattern, 5, 6 anodized film, 7 gate insulating film,
8 semiconductor layer, 9 contact layer, 10 pixel electrode,
11 contact holes, 12 source / drain electrodes,
13 terminal extraction wiring, 14 channel part, 15 passivation film,
16 display, 17 gate terminal, 18 source terminal,
19 Short pattern for anodization, 20 terminal area, 21 contact area,
22 rectangular opening, 23 corrosion area, 24 slit opening.
Claims (5)
上記絶縁性基板にマトリクス状に配列されたスイッチング素子、このスイッチング素子と電気的に接続された画素電極、およびこの画素電極の周りに形成された走査配線(ゲートバスライン)及び信号配線(ソースバスライン)からなる表示部と、
上記絶縁性基板上の上記表示部の周辺部に下層金属配線と、この下層金属配線上に形成されたゲート絶縁膜に設けられたコンタクトホールを有する端子部を備えた表示装置の製造方法であって、
上記ゲート絶縁膜より上の上記画素電極は、エッチング液を用いるエッチングにより形成され、
上記下層金属配線は、上記エッチング液でエッチングされる金属膜により形成され、
上記端子部の上記下層金属配線には、上記画素電極のエッチング時において上記ゲート絶縁膜だけで覆われる領域に、複数個の開口部を形成することを特徴とする表示装置の製造方法。 And the insulation substrate,
Switching elements arranged in a matrix on Kize' edge substrate, the switching element and electrically connected to the pixel electrode, and the scanning lines formed around the pixel electrode (gate bus line) and the signal lines ( A display unit consisting of a source bus line),
And the lower layer metal wiring in the peripheral portion of the display portion of the upper Kize' edge of the substrate, a method of manufacturing a display device having a terminal portion having a contact hole formed in the gate insulating film formed on the lower metal interconnect Because
The pixel electrode above the gate insulating film is formed by etching using an etchant,
The lower layer metal wiring is formed by a metal film etched with the etching solution,
Above the terminal portions of the lower metal wiring, the area covered only by the gate insulating film at the time of etching of the pixel electrode, a manufacturing method of a plurality of Viewing device you and forming an opening.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20462698A JP3975008B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of display device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20462698A JP3975008B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of display device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000035592A JP2000035592A (en) | 2000-02-02 |
JP3975008B2 true JP3975008B2 (en) | 2007-09-12 |
Family
ID=16493596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20462698A Expired - Fee Related JP3975008B2 (en) | 1998-07-21 | 1998-07-21 | Manufacturing method of display device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3975008B2 (en) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4777500B2 (en) * | 2000-06-19 | 2011-09-21 | 三菱電機株式会社 | Array substrate, display device using the same, and method of manufacturing array substrate |
KR100859464B1 (en) * | 2000-12-29 | 2008-09-23 | 엘지디스플레이 주식회사 | Thin film transistor array panel of digital X-ray defector device and manufacturing method of the same |
JP4646420B2 (en) | 2001-02-28 | 2011-03-09 | 三菱電機株式会社 | Thin film transistor array substrate and display device using the same |
KR20080019398A (en) | 2006-08-28 | 2008-03-04 | 삼성전자주식회사 | Thin film transistor array panel and method for manufacturing the same |
JP5630729B2 (en) * | 2007-08-31 | 2014-11-26 | Nltテクノロジー株式会社 | Display device |
-
1998
- 1998-07-21 JP JP20462698A patent/JP3975008B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000035592A (en) | 2000-02-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4452424B2 (en) | Array panel for liquid crystal display device and manufacturing method thereof | |
KR950008931B1 (en) | Manufacturing method of display pannel | |
JPH01217422A (en) | Amorphous silicon thin film transistor array substrate | |
KR100673331B1 (en) | Liquid crystal display and method for fabricating the same | |
KR100264757B1 (en) | Active matrix lcd and method of producing the same | |
JP4646420B2 (en) | Thin film transistor array substrate and display device using the same | |
JP3975008B2 (en) | Manufacturing method of display device | |
JP4117369B2 (en) | Active matrix liquid crystal display device | |
JPH06258670A (en) | Liquid-crystal display device and its preparation | |
JPH01217423A (en) | Amorphous silicon thin film transistor array substrate | |
JP2005175381A (en) | Semiconductor device, array substrate, and its manufacturing method | |
US7561223B2 (en) | Device and method for protecting gate terminal and lead | |
JPH03126921A (en) | Liquid crystal display device | |
JP4044999B2 (en) | Array substrate for flat display device and manufacturing method thereof | |
JP2002176056A (en) | External connection terminal and liquid crystal display device provided with it and method of manufacturing the device | |
JPH0553142A (en) | Liquid crystal display panel and production thereof | |
JPH11194361A (en) | Manufacture of thin film transistor array substrate and liquid crystl display device | |
JP2710793B2 (en) | Liquid crystal display panel and method of manufacturing the same | |
JP2000029071A (en) | Array substrate for display device and its production | |
JP2002099225A (en) | Array substrate for display device and method of manufacturing for the same | |
JPH0945774A (en) | Film semiconductor device | |
JPH10268345A (en) | Liquid crystal display device and its manufacture | |
JPH063698A (en) | Thin film transistor device | |
KR20020014596A (en) | Method for fabricating Liquid Crystal Display | |
JPH0340511B2 (en) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070131 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070213 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070612 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S631 | Written request for registration of reclamation of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313632 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100622 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110622 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120622 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130622 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |