JPH0553142A - Liquid crystal display panel and production thereof - Google Patents

Liquid crystal display panel and production thereof

Info

Publication number
JPH0553142A
JPH0553142A JP21858391A JP21858391A JPH0553142A JP H0553142 A JPH0553142 A JP H0553142A JP 21858391 A JP21858391 A JP 21858391A JP 21858391 A JP21858391 A JP 21858391A JP H0553142 A JPH0553142 A JP H0553142A
Authority
JP
Japan
Prior art keywords
wiring layer
metal wiring
liquid crystal
layer
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP21858391A
Other languages
Japanese (ja)
Other versions
JP3055237B2 (en
Inventor
Kazuo Yudasaka
一夫 湯田坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP21858391A priority Critical patent/JP3055237B2/en
Publication of JPH0553142A publication Critical patent/JPH0553142A/en
Application granted granted Critical
Publication of JP3055237B2 publication Critical patent/JP3055237B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136227Through-hole connection of the pixel electrode to the active element through an insulation layer

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

PURPOSE:To provide the liquid crystal display panel which can surely prevent the disconnection of signal lines without drastically increasing the number of stages and the process for production thereof. CONSTITUTION:This liquid crystal panel has the signal line 2a consisting of a chromium layer 14 conductively connecting to a source region 4 via a 1st connecting hole 13a and an aluminum layer 23 on the surface thereof on the front surface side of an interlayer insulating film 13 formed on the front surface side of a thin-film transistor 8. A flush electrode layer 21 formed simultaneously with the chromium layer 14 is conductively connected to a drain region 7 via a 2nd connecting hole 13b. A thick polyimide film layer 31 is formed on the front surface side thereof and a picture element electrode 32 is conductively connected to the flush electrode layer 21 via the connecting hole 31a thereof and its end 32a extends near to the signal line 2b of the adjacent picture element region 1b.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は液晶表示パネルおよびそ
の製造方法に関し、特に、その信号線の構造技術に関す
る。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display panel and a method of manufacturing the same, and more particularly to a signal line structure technology.

【0002】[0002]

【従来の技術】代表的なフラットパネル型ディスプレイ
である液晶表示パネルは、共通電極が形成された一方側
の透明基板と、多数の画素電極が形成された他方側の透
明基板(マトリックスアレイ)との間に液晶が封入され
ており、共通電極と各画素電極との間に印加される電位
を制御して、画素領域毎の液晶の配向状態を変えるよう
になっている。その代表的なものがTFT(薄膜トラン
ジスタ)などを利用して、所定の信号電位を各画素電極
に印加するアクティブマトリックス方式であり、これに
用いるマトリックスアレイの構造の一例を、図9に示
す。この図において、ガラス基板51の表面側には、多
結晶シリコン層52が形成されており、この多結晶シリ
コン層52には、ゲート酸化膜54の上のゲート電極5
5をマスクとして用いることにより、チャネル領域53
を除く領域にソース領域56およびドレイン領域57が
セルフアラインになるように形成されている。この構成
のTFT58の表面側には層間絶縁膜59が堆積されて
おり、その接続孔59aを介して、信号線を構成するア
ルミニウム層60がソース領域56に導電接続してい
る。一方の接続孔59bを介しては、ITOからなる画
素電極61がドレイン領域57に導電接続している。こ
の構成の画素領域において、アルミニウム層60を介し
て所定の信号電位がソース領域56に印加された状態
で、ゲート層55にゲート線からの駆動電位が印加され
ると、ドレイン領域57を介して、画素電極61に所定
の信号電位が印加される。これにより、この画素電極6
1と、これに対向する共通電極との間に封入されている
液晶に電位がかかり、この液晶の配向状態が変化する。
2. Description of the Related Art A liquid crystal display panel, which is a typical flat panel display, includes a transparent substrate on one side on which a common electrode is formed and a transparent substrate (matrix array) on the other side on which a large number of pixel electrodes are formed. A liquid crystal is sealed between the two, and the electric potential applied between the common electrode and each pixel electrode is controlled to change the alignment state of the liquid crystal in each pixel region. A typical example thereof is an active matrix system in which a predetermined signal potential is applied to each pixel electrode using a TFT (thin film transistor) or the like, and an example of a matrix array structure used for this is shown in FIG. In this figure, a polycrystalline silicon layer 52 is formed on the surface side of a glass substrate 51, and this polycrystalline silicon layer 52 has a gate electrode 5 on a gate oxide film 54.
By using 5 as a mask, the channel region 53
The source region 56 and the drain region 57 are formed so as to be self-aligned in regions other than. An interlayer insulating film 59 is deposited on the surface side of the TFT 58 having this structure, and the aluminum layer 60 forming the signal line is conductively connected to the source region 56 via the connection hole 59a. The pixel electrode 61 made of ITO is conductively connected to the drain region 57 through the one connection hole 59b. In the pixel region having this configuration, when a predetermined signal potential is applied to the source region 56 via the aluminum layer 60 and a drive potential from the gate line is applied to the gate layer 55, the drain region 57 is applied via the drain region 57. A predetermined signal potential is applied to the pixel electrode 61. As a result, the pixel electrode 6
A potential is applied to the liquid crystal sealed between 1 and the common electrode facing it, and the alignment state of this liquid crystal changes.

【0003】[0003]

【発明が解決しようとする課題】かかる構成の液晶表示
パネルにおいて、信号線を構成するアルミニウム電極6
0に断線状態が発生し、そこから信号電位が印加される
べき画素領域全てに表示動作が不可能な状態が発生する
と、液晶表示パネルに表示のライン欠陥が発生してしま
う。かかる断線は、段差部分で発生する段差切れやアル
ミニウム層60のスパッタ形成時のフレークの発生など
が原因である。特に、液晶表示パネルが大型化されて画
素数が多くなると、そこに断線部分が存在する確率が高
くなって、歩留りが低下し、生産コストの上昇を招くと
いう問題が発生する。
In the liquid crystal display panel having such a structure, the aluminum electrode 6 forming the signal line is formed.
When the disconnection state occurs at 0 and the display operation is impossible in the entire pixel region to which the signal potential is applied, the display line defect occurs in the liquid crystal display panel. The disconnection is caused by the step breakage that occurs at the step portion and the generation of flakes when the aluminum layer 60 is formed by sputtering. In particular, when the liquid crystal display panel is upsized and the number of pixels is increased, there is a high probability that a disconnection portion is present there, resulting in a decrease in yield and an increase in production cost.

【0004】そこで、表示のライン欠陥の発生を防止す
るために、例えば、複数の配線を設けた冗長配線構造
(複数バスライン)などを採用することが検討されてい
る。しかしながら、複数の配線層を利用した冗長配線構
造を採用すると、その配置位置によっては画素として機
能する領域(開口率)が狭くなり、液晶表示パネルの表
示品位の低下を招くと共に、配線間隔が狭くなって、配
線間がショートしやすくなるなどの新たな問題が発生す
る。もとより、冗長配線構造とは、表示品位の向上を期
待するものではなく、異常を顕在化させないための消極
的な手段であるが、逆に表示品位や信頼性が低下する構
造などは、採用できるものではない。
Therefore, in order to prevent the occurrence of a display line defect, for example, it is considered to employ a redundant wiring structure (a plurality of bus lines) having a plurality of wirings. However, if a redundant wiring structure using a plurality of wiring layers is adopted, the region (aperture ratio) that functions as a pixel becomes narrow depending on the arrangement position, which leads to a reduction in the display quality of the liquid crystal display panel and a narrow wiring interval. As a result, new problems such as short-circuiting between wirings easily occur. Of course, the redundant wiring structure is not one that expects an improvement in display quality and is a reluctant means for preventing the occurrence of abnormalities, but conversely, a structure that reduces display quality or reliability can be adopted. Not a thing.

【0005】ここに、本願発明者は、信号線の複層構造
によって、開口率および表示品位を犠牲にすることなく
冗長配線構造を実現することを提案するものである。こ
の複層構造として、まず、考えられる構造としては、ス
パッタ形成したアルミニウム層をパターニングして下層
側のアルミニウム層を形成した後に、再び、アルミニウ
ムをスパッタ形成、パターニングし、下層側のアルミニ
ウム層に上層側のアルミニウム層を重合わせた信号線が
ある。この構造を採用すれば、それぞれのアルミニウム
層は、別の工程においてパターニングされるので、それ
に使用された各レジストマスクに欠陥があっても、それ
ぞれの欠陥が重なり合わない限り断線が発生しないこと
になる。しかしながら、同じ材質の材料を使用している
限りにおいて、上層側のアルミニウム層をパターニング
するためのレジストマスクに欠陥があると、エッチング
処理においては、その欠陥から、下層側のアルミニウム
層までもエッチングしてしまい、結果的には断線事故を
完全に防止するには到らないものである。これに対し、
各アルミニウム層との間に、シリコン酸化膜などを介在
させる方法も考えられるが、シリコン酸化膜を形成する
ための工程、接続孔を形成するための工程などを必要と
し、実用上での問題がある。
The inventor of the present application proposes to realize a redundant wiring structure by a multilayer structure of signal lines without sacrificing the aperture ratio and the display quality. As this multi-layer structure, first, as a possible structure, an aluminum layer formed by sputtering is patterned to form an aluminum layer on the lower layer side, and then aluminum is formed by sputtering again and patterned, and an upper layer is formed on the aluminum layer on the lower layer side. There is a signal line that overlaps the aluminum layer on the side. If this structure is adopted, since each aluminum layer is patterned in a separate process, even if there is a defect in each resist mask used for it, disconnection does not occur unless the respective defects overlap. Become. However, as long as the same material is used, if there is a defect in the resist mask for patterning the aluminum layer on the upper layer side, the etching process also etches the aluminum layer on the lower layer side from the defect. As a result, it is not possible to completely prevent a wire break accident. In contrast,
A method of interposing a silicon oxide film or the like between each aluminum layer is also conceivable, but a step for forming a silicon oxide film, a step for forming a connection hole, etc. are required, which causes practical problems. is there.

【0006】以上の問題点に鑑みて、本発明の第1の課
題は、先に提案した複層配線構造を実現するものであ
り、工程数を大幅に増加させることなく、信号線の断線
を確実に防止可能な液晶表示パネルおよびその製造方法
を実現することにある。
In view of the above problems, the first object of the present invention is to realize the previously proposed multi-layer wiring structure, and to disconnect the signal line without significantly increasing the number of steps. It is to realize a liquid crystal display panel that can be reliably prevented and a method for manufacturing the same.

【0007】さらに、本発明の第2の課題は、複層配線
構造を援用して、表示品質の向上を可能とする液晶表示
パネルおよびその製造方法を実現することにある。
Further, a second object of the present invention is to realize a liquid crystal display panel and a method of manufacturing the same, which employs a multi-layer wiring structure to improve display quality.

【0008】[0008]

【課題を解決するための手段】上記第1の課題を解決す
るために、本発明の液晶表示パネルにおいて講じた手段
は、画素領域の薄膜トランジスタの表面側に形成された
層間絶縁膜の表面側には、その第1の接続孔を介して薄
膜トランジスタのソース領域に導電接続する信号線と、
その第2の接続孔を介して薄膜トランジスタのドレイン
領域に導電接続する画素電極とを有し、この信号線は、
第1の接続孔を介してソース領域に導電接続する第1の
金属配線層と、この金属配線層の表面上に形成された第
2の金属配線層とを備え、第1の金属配線層は、第2の
金属配線層をエッチング形成するエッチャントに対する
耐エッチング性が第2の金属配線層を構成する金属材料
に比して高い金属材料からなる。本発明におけるエッチ
ャントとは、ウェットエッチングに用いるエッチング液
およびドライエッチングに用いるエッチング種などを意
味し、このエッチャントに対する耐エッチング性とは、
これらのエッチャントに対してエッチングされにくいこ
とを意味する。すなわち、第1の金属配線層を構成する
金属材料の方が、第2の金属配線層を構成する金属材料
に比してエッチングされにくい。
Means for Solving the Problem In order to solve the above-mentioned first problem, the means taken in the liquid crystal display panel of the present invention is that the surface side of the interlayer insulating film formed on the surface side of the thin film transistor in the pixel region is formed. Is a signal line conductively connected to the source region of the thin film transistor through the first connection hole,
A pixel electrode conductively connected to the drain region of the thin film transistor through the second connection hole, and the signal line is
The first metal wiring layer includes a first metal wiring layer conductively connected to the source region through the first connection hole, and a second metal wiring layer formed on the surface of the metal wiring layer. , A metal material having a higher etching resistance to an etchant for forming the second metal wiring layer by etching than the metal material forming the second metal wiring layer. The etchant in the present invention means an etching solution used for wet etching and an etching species used for dry etching, and the etching resistance with respect to this etchant is
It means that these etchants are hard to be etched. That is, the metal material forming the first metal wiring layer is less likely to be etched than the metal material forming the second metal wiring layer.

【0009】この構造の液晶表示パネルを製造するため
に、本発明の製造方法においては、まず、薄膜トランジ
スタを形成した後、その表面側に層間絶縁膜を堆積させ
る。
In order to manufacture a liquid crystal display panel having this structure, in the manufacturing method of the present invention, first, a thin film transistor is formed, and then an interlayer insulating film is deposited on the surface side thereof.

【0010】続いて、この層間絶縁膜に第1の接続孔お
よび第2の接続孔を形成した後、これらの表面側に第1
の金属配線層を構成する金属材料を被着し、これをパタ
ーニングして、この金属配線層を形成する。次に、例え
ば、これらの表面側に画素電極を構成する材料を被着
し、これをパターニングして、この画素電極を形成した
後、これらの表面側に第1の金属配線層を構成する金属
材料を被着し、これを化学エッチングなどによりパター
ニングして、この金属配線層を形成する。
Subsequently, after forming a first connection hole and a second connection hole in this interlayer insulating film, a first connection hole and a second connection hole are formed on the surface side of these.
The metal material forming the metal wiring layer is deposited and patterned to form this metal wiring layer. Next, for example, after depositing a material forming the pixel electrode on these surface sides and patterning this to form this pixel electrode, a metal forming the first metal wiring layer is formed on these surface sides. A material is deposited and patterned by chemical etching or the like to form this metal wiring layer.

【0011】次に、第2の課題を解決するために講じた
手段は、前述の第2の接続孔の内部に第1の金属配線層
と同時に形成された埋め込み電極層を形成しておき、こ
の埋め込み電極層を介して、画素電極がドレイン領域に
導電接続するようにすることである。
Next, as a measure taken to solve the second problem, a buried electrode layer formed at the same time as the first metal wiring layer is formed inside the second connection hole described above. The pixel electrode is conductively connected to the drain region through the buried electrode layer.

【0012】この構成の液晶パネルを製造するために
は、前述の製造方法のうちの、第1の金属配線層をパタ
ーニングするときに、第2の接続孔の内部に埋め込み電
極層を残すようにすればよい。
In order to manufacture the liquid crystal panel having this structure, the buried electrode layer is left inside the second connection hole when the first metal wiring layer is patterned in the manufacturing method described above. do it.

【0013】さらに、信号線の表面側には厚い表面保護
膜が被着されており、画素電極は、この表面保護膜の接
続孔を介して埋め込み電極層に導電接続し、かつ、その
端部が隣接する画素領域の信号線の近傍にまで延長され
ていることが好ましい。
Further, a thick surface protective film is deposited on the surface side of the signal line, and the pixel electrode is conductively connected to the embedded electrode layer through the connection hole of the surface protective film, and its end portion is connected. Is preferably extended to the vicinity of the signal line in the adjacent pixel region.

【0014】この構成の液晶表示パネルを製造する場合
には、第1の金属配線層および埋め込み電極層を形成し
た後に続いて、第2の金属配線層を形成して信号線を形
成した後、この表面側に、ポリイミドなどの厚い表面保
護膜を形成し、その接続孔を介して埋め込み電極層に導
電接続するように画素電極を形成すればよい。
In manufacturing the liquid crystal display panel having this structure, after the first metal wiring layer and the buried electrode layer are formed, the second metal wiring layer is formed and then the signal line is formed, A thick surface protective film such as polyimide may be formed on this surface side, and the pixel electrode may be formed so as to be conductively connected to the embedded electrode layer through the connection hole.

【0015】なお、本発明においては、第1の金属配線
層に用いる金属材料としては、例えば、クロムを主成分
とするもの使用でき、この場合の第2の金属配線層に
は、アルミニウムを主成分とするものなどを利用でき
る。
In the present invention, as the metal material used for the first metal wiring layer, for example, a material containing chromium as a main component can be used. In this case, the second metal wiring layer is mainly made of aluminum. You can use the ingredients.

【0016】[0016]

【作用】本発明において、信号線は、層間絶縁膜の第1
の接続孔を介してソース領域に導電接続する第1の金属
配線層と、その表面上に形成された第2の金属配線層と
を備える複層構造になっている。しかも、第1の金属配
線層と第2の金属配線層とは材質が異なり、例えば、ウ
ェットエッチングにおいて、第2の金属配線層を構成す
る金属材料に対するエッチング液は、第1の金属配線層
を構成する金属材料をエッチングしない。このため、パ
ターニングにより第2の金属配線層を形成するときに、
そのマスク層に欠陥があって、第2の金属配線層がエッ
チングされて断線状態になっても、第1の金属配線層は
侵されず、そこには断線部分が発生しない。従って、第
1および第2の金属配線層の断線部分が互いに重なり合
うことがないため、一方の金属配線層に断線があって
も、その断線部分の導電接続は他方側の金属配線層が担
うため、信号線自身が断線状態となることがない。
In the present invention, the signal line is the first interlayer insulating film.
Has a multi-layer structure including a first metal wiring layer conductively connected to the source region through the connection hole and a second metal wiring layer formed on the surface thereof. In addition, the first metal wiring layer and the second metal wiring layer are made of different materials, and for example, in wet etching, the etching solution for the metal material forming the second metal wiring layer does not etch the first metal wiring layer. Does not etch the metal material that constitutes it. Therefore, when the second metal wiring layer is formed by patterning,
Even if the mask layer has a defect and the second metal wiring layer is etched to be in a disconnection state, the first metal wiring layer is not attacked and a disconnection portion does not occur there. Therefore, since the disconnection portions of the first and second metal wiring layers do not overlap with each other, even if there is a disconnection in one metal wiring layer, the conductive connection of the disconnection portion is carried by the metal wiring layer on the other side. The signal line itself will not be disconnected.

【0017】ここで、第1の金属配線層を構成する金属
材料を被着し、これをパターニングするときに、第2の
接続孔内部に埋め込み電極層を残して、画素電極が埋め
込み電極層を介してドレイン領域に導電接続するように
した場合には、ドレイン領域が埋め込み電極層に覆われ
た状態にあるため、以降の工程において、例えば、配線
層の残滓などを除去するために後処理を施す場合であっ
ても、ドレイン領域が損傷しない。それ故、ドレイン領
域の不具合に起因する表示の点欠陥などを防止できる。
Here, when the metal material constituting the first metal wiring layer is deposited and patterned, the pixel electrode leaves the buried electrode layer inside the second connection hole, and the pixel electrode forms the buried electrode layer. In the case where the drain region is electrically connected to the drain region, the drain region is covered with the buried electrode layer, and therefore, in the subsequent steps, for example, a post-treatment is performed to remove residues of the wiring layer. Even when applied, the drain region is not damaged. Therefore, it is possible to prevent display defects such as display defects due to defects in the drain region.

【0018】さらに、信号線の表面側には厚い表面保護
膜が被着されており、画素電極が、この表面保護膜の接
続孔を介して埋め込み電極層に導電接続している場合に
は、信号線は厚い表面保護膜に覆われているため、信号
線と画素電極とがショートしないのに加えて、隣接する
画素領域同士がクロストークしない。従って、表示むら
や残像などの問題がないので、画素電極を、隣接する画
素領域の信号線の近傍にまで、例えば、信号線の直上位
置の表面保護膜上にまで配置することができる。これに
より、表示可能な領域(開口率)が拡張されるので、表
示品質が向上する。
Further, when a thick surface protective film is deposited on the surface side of the signal line and the pixel electrode is conductively connected to the embedded electrode layer through the connection hole of the surface protective film, Since the signal line is covered with the thick surface protection film, the signal line and the pixel electrode do not short-circuit, and the adjacent pixel regions do not crosstalk. Therefore, since there are no problems such as display unevenness and an afterimage, the pixel electrode can be arranged even in the vicinity of the signal line in the adjacent pixel region, for example, on the surface protective film immediately above the signal line. As a result, the displayable area (aperture ratio) is expanded, and the display quality is improved.

【0019】[0019]

【実施例】次に、本発明の実施例について、添付図面を
参照して説明する。
Embodiments of the present invention will now be described with reference to the accompanying drawings.

【0020】〔実施例1〕図1は本発明の実施例1に係
る液晶表示パネルのマトリックスアレイの一部を示す平
面図、図2はそのI−I線における断面図である。
[Embodiment 1] FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display panel according to Embodiment 1 of the present invention, and FIG. 2 is a sectional view taken along line I-I thereof.

【0021】この実施例は、図1に示すように、垂直方
向の信号線2a,2b・・・と、水平方向のゲート線3
a,3b・・・とが格子状に配線され、それらの間に各
画素領域1a,1b・・が形成されている。
In this embodiment, as shown in FIG. 1, vertical signal lines 2a, 2b ... And horizontal gate lines 3 are provided.
are wired in a grid pattern, and the pixel regions 1a, 1b, ... Are formed between them.

【0022】以下に画素領域1aを例にとって、その構
造を説明する。この画素領域1aにおいて、信号線2a
が導電接続するソース領域4、ゲート線3aが導電接続
するゲート電極5、および画素電極6が導電接続するド
レイン領域7によって、TFT8が形成されている。こ
こで、画素電極6は、ITOからなる透明電極であっ
て、画素領域1aのほぼ全面にわたって形成されてい
る。
The structure of the pixel region 1a will be described below as an example. In this pixel area 1a, the signal line 2a
The TFT 8 is formed by the source region 4 electrically connected to the gate line 3, the gate electrode 5 electrically connected to the gate line 3a, and the drain region 7 electrically connected to the pixel electrode 6. Here, the pixel electrode 6 is a transparent electrode made of ITO and is formed over almost the entire surface of the pixel region 1a.

【0023】このTFT8の断面構造は、図2に示すよ
うに、液晶表示パネル全体を支持する透明なガラス基板
9の表面側に多結晶シリコン層10が形成されており、
この多結晶シリコン層10には、真性の多結晶シリコン
領域であるチャネル領域11を除いて、n型の不純物と
してのリンが導入されて、ソース領域4およびドレイン
領域7が形成されている。ここで、リンの導入は、多結
晶シリコン層10の表面側に形成されたゲート酸化膜1
2の上のゲート電極5をマスクとするイオン注入を利用
することにより、ソース領域4およびドレイン領域7が
セルフアラインとなるように行われる。このTFT8の
表面側には、シリコン酸化膜からなる層間絶縁膜13が
堆積されており、それには第1の接続孔13aと第2の
接続孔13bとが開口されている。そのうちの第1の接
続孔13aを介して、信号線2aがソース領域4に導電
接続している。この信号線2aは、第1の接続孔13a
を介してソース領域4に導電接続する下層たるクロム層
14と、その表面上に形成されたアルミニウム層15と
からなる2層構造を有している。一方の第2の接続孔1
3bを介しては、画素電極6がドレイン領域7に導電接
続している。
As shown in FIG. 2, the TFT 8 has a sectional structure in which a polycrystalline silicon layer 10 is formed on the surface side of a transparent glass substrate 9 which supports the entire liquid crystal display panel.
Except for the channel region 11 which is an intrinsic polycrystalline silicon region, phosphorus as an n-type impurity is introduced into the polycrystalline silicon layer 10 to form the source region 4 and the drain region 7. Here, phosphorus is introduced into the gate oxide film 1 formed on the surface side of the polycrystalline silicon layer 10.
By using ion implantation with the gate electrode 5 above 2 as a mask, the source region 4 and the drain region 7 are self-aligned. An interlayer insulating film 13 made of a silicon oxide film is deposited on the front surface side of the TFT 8, and a first connecting hole 13a and a second connecting hole 13b are opened therein. The signal line 2a is conductively connected to the source region 4 through the first connection hole 13a. The signal line 2a is connected to the first connection hole 13a.
It has a two-layer structure including a lower chromium layer 14 which is conductively connected to the source region 4 through the aluminum layer 15 and an aluminum layer 15 formed on the surface thereof. One second connection hole 1
The pixel electrode 6 is conductively connected to the drain region 7 via 3b.

【0024】この液晶表示パネルにおいては、後述のと
おり、信号線2aは、クロム層14と、このクロム層1
4とは別工程で形成されたアルミニウム層15とで構成
されているため、図3に図1のII−II線における断面を
示すように、それぞれに断線部分16があったと仮定し
ても、その断線部分16の位置が重ならない限り、信号
線2aとしては断線状態にはならない。すなわち、一方
側の断線状態を他方側が補完する関係にある冗長配線構
造になっているため、信号線2aが接続する全ての画素
領域に対し、確実に信号電位が各ソース領域に印加され
るので、この液晶パネルにはライン欠陥が極めて発生し
にくい。
In this liquid crystal display panel, as will be described later, the signal line 2a includes the chrome layer 14 and the chrome layer 1.
4 and an aluminum layer 15 formed in a separate process, it is assumed that each of them has a disconnection portion 16 as shown in the section taken along line II-II of FIG. As long as the positions of the disconnection portions 16 do not overlap, the signal line 2a will not be in a disconnection state. That is, since the disconnection state on one side is complemented by the other side on the redundant wiring structure, the signal potential is reliably applied to each source region with respect to all the pixel regions to which the signal line 2a is connected. Line defects are extremely unlikely to occur in this liquid crystal panel.

【0025】かかる構造の液晶表示パネルのマトリック
スアレイの製造方法を、図4を参照して説明する。
A method of manufacturing the matrix array of the liquid crystal display panel having such a structure will be described with reference to FIG.

【0026】図4は、液晶パネル表示の製造方法の一部
を示す工程断面図である。
FIG. 4 is a process sectional view showing a part of a method of manufacturing a liquid crystal panel display.

【0027】まず、図4(a)に示すように、ガラス基
板9の表面上にCVD法により、真性の多結晶シリコン
層10aを堆積させた後に、熱酸化を施して、ゲート酸
化膜12を形成する。
First, as shown in FIG. 4A, after the intrinsic polycrystalline silicon layer 10a is deposited on the surface of the glass substrate 9 by the CVD method, thermal oxidation is performed to form the gate oxide film 12. Form.

【0028】次に、これらの表面側にリンドープの多結
晶シリコン層をCVD法により形成した後、パターニン
グしてゲート電極5を残す。この後に、図4(b)に示
すように、ゲート電極5をマスクとしてリンをイオン注
入して、ソース領域4およびドレイン領域7を導電化す
る。ここで、ゲート電極5の直下には真性の多結晶シリ
コン部分が残され、これがチャネル領域11となる。
Next, a phosphorus-doped polycrystalline silicon layer is formed on the surface side of these by the CVD method and then patterned to leave the gate electrode 5. After that, as shown in FIG. 4B, phosphorus is ion-implanted using the gate electrode 5 as a mask to make the source region 4 and the drain region 7 conductive. Here, an intrinsic polycrystalline silicon portion is left just below the gate electrode 5, and this becomes the channel region 11.

【0029】このようにして、TFT8を形成した後
に、これらの表面側に、CVD法により層間絶縁膜13
を堆積させる。その後に、図4(c)に示すように、ソ
ース領域4およびドレイン領域7の上方位置に第1の接
続孔13aおよび第2の接続孔13bを形成する。
After the TFTs 8 are formed in this manner, the interlayer insulating film 13 is formed on the surface side of these by the CVD method.
Deposit. After that, as shown in FIG. 4C, the first connection hole 13a and the second connection hole 13b are formed above the source region 4 and the drain region 7.

【0030】次に、図4(d)に示すように、これらの
表面側にクロムをスパッタ法により被着して、全面クロ
ム層14aを形成した後、所定の領域が窓開けされたレ
ジストマスク層17aを形成する。この状態で、第2硝
酸セリウムアンモニウムなどを配合したクロム用エッチ
ング液で、全面クロム層14aに化学エッチングを施し
て、クロム層14を残す。
Next, as shown in FIG. 4 (d), chromium is deposited on the surface side of these by a sputtering method to form a chromium layer 14a on the entire surface, and then a resist mask in which a predetermined region is opened. Form the layer 17a. In this state, the entire surface chromium layer 14a is chemically etched with an etching liquid for chromium containing second cerium ammonium nitrate or the like to leave the chromium layer 14.

【0031】次に、これらの表面上に、スパッタ法によ
りITO層を被着した後、その表面上に所定領域を窓開
けしたレジストマスク層を形成する。この状態で、塩
酸、硝酸などを配合したITO用エッチング液により、
ITO層に化学エッチングを施して、図4(e)に示す
ように、画素電極層6を残す。
Next, an ITO layer is deposited on these surfaces by a sputtering method, and then a resist mask layer having a predetermined area opened is formed on the surface. In this state, with an etching solution for ITO mixed with hydrochloric acid, nitric acid, etc.,
The ITO layer is chemically etched to leave the pixel electrode layer 6 as shown in FIG.

【0032】さらに、図4(f)に示すように、これら
の表面側にアルミニウムをスパッタ法により被着して、
全面アルミニウム層15aを形成した後に、所定の領域
が窓開けされたレジストマスク層17bを形成する。こ
の状態で、燐酸、硝酸などを配合したアルミニウム用エ
ッチング液で、全面アルミニウム層14aに化学エッチ
ングを施して、図2に示すように、アルミニウム層17
を残して信号線2aを形成する。
Further, as shown in FIG. 4 (f), aluminum is deposited on these surface sides by a sputtering method,
After forming the entire surface aluminum layer 15a, a resist mask layer 17b having a predetermined region opened is formed. In this state, the entire surface aluminum layer 14a is chemically etched with an etching solution for aluminum containing phosphoric acid, nitric acid, etc., and as shown in FIG.
To leave the signal line 2a.

【0033】このように、本例においては、信号線2a
を複層構造とするにあたり、下層側にはクロム層14
を、上層側にはクロム層に対してエッチング能力がない
燐酸、硝酸系のエッチング液でエッチング可能なアルミ
ニウム層15を採用している。
Thus, in this example, the signal line 2a
When making the multi-layer structure, the chrome layer 14 is on the lower side.
On the upper side, an aluminum layer 15 which has no etching ability with respect to the chromium layer and which can be etched with a phosphoric acid / nitric acid-based etching solution is employed.

【0034】従って、アルミニウム層15を形成するた
めのレジストマスク層17bに欠陥があって、アルミニ
ウム層15に断線部分が発生しても、下層側のクロム層
14には、断線部分が発生しない。このため、クロム層
14およびアルミニウム層15の同位置に断線部分が発
生して、信号線2a自身が断線状態になることがないよ
うになっている。従って、本例の液晶表示パネルにおい
ては、信号線2aの断線に起因する表示のライン欠陥が
発生しにくい。また、塩酸−硝酸系に代表されるITO
用エッチング液は、通常、アルミニウム層に対し、エッ
チング能力を有する一方、燐酸−硝酸系に代表されるア
ルミニウム用エッチング液は、ITOに対しエッチング
能力がない。本例は、これらの関係を最大限利用するも
のであり、画素電極6を形成した後にアルミニウム層1
5を形成し、不要なマスク層の形成工程を省略してい
る。従って、液晶表示パネルに冗長配線構造を採用して
も、製造工程が増えるのを最小限に止めているので、コ
スト対応力をも備える。しかも、信号線2aの形成領域
は拡張されていないため、開口率が維持されているの
で、表示品質が低下しない。
Therefore, even if the resist mask layer 17b for forming the aluminum layer 15 has a defect and the aluminum layer 15 is broken, the lower chromium layer 14 is not broken. Therefore, the disconnection portion does not occur at the same position of the chrome layer 14 and the aluminum layer 15 and the signal line 2a itself is not disconnected. Therefore, in the liquid crystal display panel of this example, it is difficult for a display line defect due to the disconnection of the signal line 2a to occur. In addition, ITO represented by hydrochloric acid-nitric acid system
The etching solution for aluminum usually has etching ability for the aluminum layer, whereas the etching solution for aluminum typified by phosphoric acid-nitric acid system does not have etching ability for ITO. This example makes maximum use of these relationships, and the aluminum layer 1 is formed after the pixel electrode 6 is formed.
5 is formed, and the step of forming an unnecessary mask layer is omitted. Therefore, even if the redundant wiring structure is adopted for the liquid crystal display panel, the number of manufacturing steps is kept to a minimum, so that the liquid crystal display panel also has cost responsiveness. Moreover, since the formation area of the signal line 2a is not expanded, the aperture ratio is maintained, so that the display quality is not deteriorated.

【0035】〔実施例2〕次に、本発明の実施例2に係
る液晶表示パネルについて、図5を参照して説明する。
[Embodiment 2] Next, a liquid crystal display panel according to Embodiment 2 of the present invention will be described with reference to FIG.

【0036】図5は実施例2に係る液晶表示パネルのマ
トリックスアレイの断面図であり、実施例1に係る液晶
表示パネルと異なり、層間絶縁膜13の第2の接続孔1
3bの内部には、クロムからなる埋め込み電極層21を
備え、この埋め込み電極層21を介して、画素電極22
がドレイン領域7に導電接続している。その他の構造
は、図1に示す実施例1に係る液晶表示パネルと同様で
あるため、対応する部分には同符号を付して、それらの
説明を省略する。ここで、埋め込み電極層21はクロム
層14と同時に形成されたものである。従って、画素電
極やアルミニウム層を形成する前に、埋め込み電極層2
1は形成されているため、これが形成された以降は、ド
レイン層7が露出しない状態にある。それ故、後の工程
において、ドレイン層7すなわちシリコンに対して腐食
性を有するエッチング液などを使用しても、ドレイン層
7が侵されることがないので、製造条件に対する制限を
緩和することができる。
FIG. 5 is a cross-sectional view of the matrix array of the liquid crystal display panel according to the second embodiment, and unlike the liquid crystal display panel according to the first embodiment, the second connection hole 1 of the interlayer insulating film 13 is formed.
An embedded electrode layer 21 made of chromium is provided inside 3b, and the pixel electrode 22 is provided through the embedded electrode layer 21.
Are conductively connected to the drain region 7. Since other structures are similar to those of the liquid crystal display panel according to the first embodiment shown in FIG. 1, corresponding parts are designated by the same reference numerals and the description thereof will be omitted. Here, the embedded electrode layer 21 is formed at the same time as the chromium layer 14. Therefore, before forming the pixel electrode and the aluminum layer, the embedded electrode layer 2
Since 1 is formed, the drain layer 7 is not exposed after the formation. Therefore, in the subsequent step, the drain layer 7 is not corroded even if the drain layer 7, that is, an etchant having a corrosive property with respect to silicon is used, so that the restriction on the manufacturing conditions can be relaxed. ..

【0037】この構造の液晶表示パネルの製造方法を、
図6を参照して、説明する。
A method of manufacturing a liquid crystal display panel having this structure will be described.
This will be described with reference to FIG.

【0038】図6は、本例の液晶表示パネルの製造方法
の一部を示す工程断面図である。
FIG. 6 is a process sectional view showing a part of the method of manufacturing the liquid crystal display panel of this example.

【0039】ここで、クロム層14および埋め込み電極
層21を形成するために、クロムをスパッタ法により被
着するまでの工程は、先に説明した図4(d)までと同
様であり、そこまでの説明は省略するが、本例において
は、クロム層14の形成領域のみを覆うレジストマスク
層17aに代えて、図6(a)に示すように、第2の接
続孔13bの上方位置も覆うレジストマスク層24aを
形成する。従って、この状態で第2硝酸セリウムアンモ
ニウムなどを配合したクロム用エッチング液で、全面ク
ロム層14aに化学エッチングを施すと、図6(b)に
示すように、埋め込み電極層21を残すことができる。
従って、この状態では、ドレイン層7は、埋め込み電極
層21によって覆われて露出していないので、以降の工
程に対する制限がない。
Here, the steps until the chromium is deposited by the sputtering method in order to form the chromium layer 14 and the buried electrode layer 21 are the same as those shown in FIG. In this example, instead of the resist mask layer 17a that covers only the formation region of the chrome layer 14, the position above the second connection hole 13b is also covered, as shown in FIG. 6A. A resist mask layer 24a is formed. Therefore, in this state, when the entire surface chromium layer 14a is chemically etched with an etching liquid for chromium containing second ammonium cerium nitrate or the like, the embedded electrode layer 21 can be left as shown in FIG. 6B. ..
Therefore, in this state, since the drain layer 7 is covered with the embedded electrode layer 21 and is not exposed, there is no limitation on the subsequent steps.

【0040】そこで、アルミニウム層15に銅を含むア
ルミニウムを用いた例を示す。ここで、銅を含むアルミ
ニウムを用いる理由は、セルの微細化と共に、信号線2
aも微細化されたとき、ストレスやエレクトロマイグレ
ーションなどによる断線事故の発生などを防止するため
である。場合によっては、シリコンなどを含むアルミニ
ウムが用いられることもある。
Therefore, an example in which aluminum containing copper is used for the aluminum layer 15 will be described. Here, the reason why aluminum containing copper is used is that the signal line 2
This is because when a is also miniaturized, the occurrence of disconnection accidents due to stress, electromigration or the like is prevented. In some cases, aluminum containing silicon may be used.

【0041】まず、図6(c)に示すように、銅を含む
アルミニウムをスパッタ法により被着して、全面アルミ
ニウム層23aを形成する。次に、所定領域を窓開けし
たマスク層24bで覆った状態で化学エッチングを行
い、図6(d)に示すように、クロム層14の上にアル
ミニウム層23を残して、信号線2aを形成する。
First, as shown in FIG. 6C, aluminum containing copper is deposited by a sputtering method to form an entire surface aluminum layer 23a. Next, chemical etching is performed in a state in which a predetermined region is covered with a mask layer 24b having a window opened, and as shown in FIG. 6D, the aluminum layer 23 is left on the chromium layer 14 to form the signal line 2a. To do.

【0042】この化学エッチングにおいては、アルミニ
ウムを溶解して除去するが、銅の溶解速度が遅く、銅の
残滓が残る場合がある。この残滓は、光透過性を良好に
保つために除去する必要があり、この除去にはウェット
エッチングやプラズマエッチングなどが用いられる。こ
こで、ドレイン領域7が露出していると、同時に損傷を
受けることになるが、本例においては、ドレイン領域7
は、埋め込み電極層21で覆われているため、損傷を受
けることがないので、その損傷に起因する点欠陥などの
発生を防止できる。それ故、銅やシリコンなどを含むア
ルミニウムの採用、プラズマエッチングの採用など、各
種条件に対する制限がなくなるため、液晶表示パネルの
構成、製造に自由度が高まる。
In this chemical etching, aluminum is dissolved and removed, but the dissolution rate of copper is slow and copper residue may remain. This residue needs to be removed in order to maintain good light transmittance, and wet etching, plasma etching, or the like is used for this removal. Here, if the drain region 7 is exposed, it will be damaged at the same time, but in this example, the drain region 7 is exposed.
Since is covered with the embedded electrode layer 21, it is not damaged, so that it is possible to prevent generation of point defects and the like due to the damage. Therefore, restrictions on various conditions such as the use of aluminum containing copper and silicon, the use of plasma etching, etc. are eliminated, and the degree of freedom in the configuration and manufacturing of the liquid crystal display panel is increased.

【0043】なお、本例の場合には、画素電極22を形
成する前に、アルミニウム層23を形成してあるため、
実施例1のように、そのまま、塩酸−硝酸系のITO用
エッチング液を使用すると、アルミニウム層23をもエ
ッチングしてしまう。従って、ITOのパターニング工
程においては、アルミニウム層23に対するマスキン
グ、アルミニウムに腐食性を有しないITO用エッチン
グ液、またはドライエッチング法などを採用する。
In this example, since the aluminum layer 23 is formed before the pixel electrode 22 is formed,
When the hydrochloric acid-nitric acid-based etching solution for ITO is used as it is as in Example 1, the aluminum layer 23 is also etched. Therefore, in the ITO patterning step, a masking for the aluminum layer 23, an ITO etching solution that does not corrode aluminum, or a dry etching method is used.

【0044】〔実施例3〕次に、本発明の第3実施例に
係る液晶表示パネルについて、図7を参照して説明す
る。
[Embodiment 3] Next, a liquid crystal display panel according to a third embodiment of the present invention will be described with reference to FIG.

【0045】図7は実施例3に係る液晶表示パネルのマ
トリックスアレイの断面図であり、図5に示した実施例
2に係る液晶表示パネルと同様な構造を有するため、対
応する部位には同符号を付してある。本例に係る液晶表
示パネルにおいては、実施例2に係る液晶表示パネルと
異なり、クロム層14とアルミニウム層23とからなる
信号線2aの表面側には表面保護膜としての厚いポリイ
ミド層31が形成されており、その接続孔31aを介し
て、画素電極32が埋め込み電極層21に導電接続して
いる。すなわち、画素電極32は埋め込み電極層21を
介してドレイン領域7に導電接続する構造になってい
る。また、画素電極32の端部32aは、隣接する画素
領域1bの信号線2bの近傍にまで延びている。その他
の構造は同様であるため、それらの説明を省略する。な
お、本例においても、アルミニウム層23に銅を含むア
ルミニウムが使用されている。
FIG. 7 is a cross-sectional view of the matrix array of the liquid crystal display panel according to the third embodiment. Since the matrix array has the same structure as that of the liquid crystal display panel according to the second embodiment shown in FIG. It is attached with a code. In the liquid crystal display panel according to the present example, unlike the liquid crystal display panel according to the second embodiment, a thick polyimide layer 31 as a surface protective film is formed on the surface side of the signal line 2a composed of the chrome layer 14 and the aluminum layer 23. The pixel electrode 32 is conductively connected to the embedded electrode layer 21 through the connection hole 31a. That is, the pixel electrode 32 has a structure that is conductively connected to the drain region 7 via the embedded electrode layer 21. Further, the end portion 32a of the pixel electrode 32 extends to the vicinity of the signal line 2b in the adjacent pixel region 1b. The other structures are the same, and therefore their explanations are omitted. Also in this example, aluminum containing copper is used for the aluminum layer 23.

【0046】かかる構造の液晶表示パネルにおいては、
実施例2に係る液晶表示パネルと同様に、信号線2aの
冗長配線構造により、表示欠陥が発生しないのに加え
て、ドレイン領域7がクロム層14と同時に形成された
埋め込み電極層21によって覆われた状態で、アルミニ
ウム層23、画素電極32が形成されるため、これらを
形成する工程において、ドレイン領域7を損傷すること
がない。例えば、アルミニウム層23に、銅を含むアル
ミニウムを使用し、化学エッチングまたはドライエッチ
ングによりパターニングした後、残存した銅などの残滓
を除去するために、清浄化工程を行っても支障がない。
また、ポリイミド層31は、画素電極32を形成すると
きに、アルミニウム層23を保護する機能も発揮する。
In the liquid crystal display panel having such a structure,
Similar to the liquid crystal display panel according to the second embodiment, due to the redundant wiring structure of the signal line 2a, the display defect is not generated, and the drain region 7 is covered with the embedded electrode layer 21 formed at the same time as the chromium layer 14. Since the aluminum layer 23 and the pixel electrode 32 are formed in this state, the drain region 7 is not damaged in the process of forming them. For example, aluminum containing copper is used for the aluminum layer 23, and after performing patterning by chemical etching or dry etching, there is no problem even if a cleaning step is performed in order to remove residue such as residual copper.
The polyimide layer 31 also has a function of protecting the aluminum layer 23 when the pixel electrode 32 is formed.

【0047】さらに、本例の液晶表示パネルにおいて
は、画素電極32の端部32aは、隣接する画素領域1
bの信号線2bの近傍にまで延びて、重なり合う状態に
なっている。従来の構造において、画素電極の端部を、
隣接する画素領域の信号線の近傍にまで配置すると、こ
れら画素電極と信号線とがショート状態になりやすく、
またショート状態になくとも、これらの間に発生する電
界によって、液晶の配向に乱れが発生し、表示むらなど
の原因となる。それ故、開口率は犠牲になるものの、画
素電極の形成領域を縮小していた。これに対し、本例に
おいては、端部32aと信号線2bとの間には、厚いポ
リイミド層31が介在し、ショート状態となることを防
止することは勿論のこと、これらの間に強い電界が発生
しないようになっている。このため、電界に起因する表
示劣化が発生しないので、隣接する画素領域1a,1b
同士でクロストークがない。従って、端部32aを信号
線2bの近傍にまで配置して、画素電極32の面積を拡
大し、開口率を高めることによって、表示品質の向上を
実現している。また、信号線2a,2bは、ポリイミド
層31を介して液晶に接し、対向する共通電極との間に
強い電界が発生することも防止されている。このため、
この電界によって発生する液晶の配向状態の乱れも抑制
されるので、表示の品位がさらに向上している。
Further, in the liquid crystal display panel of this example, the end portions 32a of the pixel electrodes 32 are adjacent to each other in the pixel region 1
It extends to the vicinity of the signal line 2b of b and is in a state of overlapping. In the conventional structure, the end of the pixel electrode is
If the pixel electrodes and the signal lines are arranged close to the signal lines in the adjacent pixel regions, the pixel electrodes and the signal lines are likely to be short-circuited,
Even in a short-circuited state, the electric field generated between them causes the liquid crystal orientation to be disturbed, which causes display unevenness. Therefore, although the aperture ratio is sacrificed, the area where the pixel electrode is formed is reduced. On the other hand, in this example, the thick polyimide layer 31 is interposed between the end portion 32a and the signal line 2b to prevent a short-circuit state, and a strong electric field is provided between them. Does not occur. Therefore, the display deterioration due to the electric field does not occur, so that the adjacent pixel regions 1a and 1b are
There is no crosstalk between them. Therefore, the display quality is improved by arranging the end portion 32a close to the signal line 2b, enlarging the area of the pixel electrode 32, and increasing the aperture ratio. Further, the signal lines 2a and 2b are in contact with the liquid crystal via the polyimide layer 31, and a strong electric field is prevented from being generated between the signal lines 2a and 2b and the common electrode facing each other. For this reason,
Since the disorder of the alignment state of the liquid crystal generated by this electric field is also suppressed, the display quality is further improved.

【0048】かかる構造の液晶表示パネルの製造方法
を、図8を参照して説明する。
A method of manufacturing a liquid crystal display panel having such a structure will be described with reference to FIG.

【0049】図8は、この液晶表示パネルの製造方法の
一部を示す工程断面図である。
FIG. 8 is a process sectional view showing a part of the method for manufacturing the liquid crystal display panel.

【0050】まず、クロム層14、埋め込み電極層2
1、およびアルミニウム層23を形成までの工程は、実
施例2として説明した図6(d)までと同様であり、そ
れまでの工程の説明は省略する。
First, the chrome layer 14 and the buried electrode layer 2
Steps up to 1 and the formation of the aluminum layer 23 are the same as those up to FIG. 6D described as the second embodiment, and the description of the steps up to that point is omitted.

【0051】本例においては、この状態から、図8
(a)に示すように、埋め込み電極層21の上方位置に
接続孔31aを有する厚いポリイミド層31を形成す
る。
In this example, from this state, as shown in FIG.
As shown in (a), a thick polyimide layer 31 having a connection hole 31a is formed above the embedded electrode layer 21.

【0052】次に、図8(b)に示すように、これらの
表面側にITO層32bを全面にスパッタ形成した後、
塩酸−硝酸系のITO用エッチング液を使用して、IT
O層に化学エッチングを施す。ここで、図7に示すよう
に、隣接する画素領域1bの信号線2bの上方位置にま
で、画素電極32の端部32aが位置するように、IT
O層を残し、開口率を最大限確保する。ここで、ポリイ
ミド層31は、アルミニウム電極23がITO用エッチ
ング液によりエッチングされるのを防止する機能も発揮
する。
Then, as shown in FIG. 8B, after the ITO layer 32b is formed on the entire surface by sputtering,
Using a hydrochloric acid-nitric acid-based ITO etching solution,
Chemically etch the O layer. Here, as shown in FIG. 7, the IT is adjusted so that the end portion 32a of the pixel electrode 32 is located above the signal line 2b in the adjacent pixel region 1b.
The O layer is left to ensure the maximum aperture ratio. Here, the polyimide layer 31 also has a function of preventing the aluminum electrode 23 from being etched by the etching liquid for ITO.

【0053】なお、本例の液晶表示パネルにおいては、
必要に応じて、各層の形成にドライエッチングを採用し
てもよいものである。例えば、アルミニウム層のエッチ
ングにプラズマエッチングなどを使用する場合でも、そ
れに使用されるエッチング種に対しては、クロムの方が
耐エッチング性が高いため、アルミニウム層と同位置に
断線部分が発生しないので、冗長配線構造の効果を発揮
する。
In the liquid crystal display panel of this example,
If necessary, dry etching may be adopted for forming each layer. For example, even when using plasma etching or the like for etching the aluminum layer, since the etching resistance of chromium is higher than that of the etching species used for the etching, a disconnection portion does not occur at the same position as the aluminum layer. The effect of the redundant wiring structure is demonstrated.

【0054】また、各領域、各層の配置、形状、構造な
どは、製造すべき液晶表示パネルのサイズ、用途などに
よって、所定の条件に設定されるべき性質のものであ
り、限定のないものである。
Further, the arrangement, shape, structure, etc. of each region and each layer are of a nature that should be set to predetermined conditions depending on the size, application, etc. of the liquid crystal display panel to be manufactured, and are not limited. is there.

【0055】さらに、クロム層を形成した後の工程順序
については、製造すべき液晶表示パネルの構造、エッチ
ング条件などによって、最適な順序に設定されるべき性
質のものである。
Furthermore, the sequence of steps after forming the chromium layer is of a nature that should be set in an optimal sequence depending on the structure of the liquid crystal display panel to be manufactured, etching conditions, and the like.

【0056】[0056]

【発明の効果】以上のとおり、本発明に係る液晶表示パ
ネルにおいては、薄膜トランジスタのソース領域に導電
接続する信号線が、ソース領域に導電接続する第1の金
属配線層と、この金属配線層の表面上に形成された第2
の金属配線層とを備え、第1の金属配線層は、第2の金
属配線層に対するエッチャントにエッチングされにくい
金属材料からなる。従って、本発明によれば、以下の効
果を奏する。
As described above, in the liquid crystal display panel according to the present invention, the signal line conductively connected to the source region of the thin film transistor has the first metal wiring layer conductively connected to the source region and the metal wiring layer of the first metal wiring layer. Second formed on the surface
The first metal wiring layer is made of a metal material that is difficult to be etched by the etchant for the second metal wiring layer. Therefore, the present invention has the following effects.

【0057】 第1の金属配線層の上に第2の金属配
線層を形成するときに、そのパターニングに用いるマス
クに欠陥があって、第2の金属配線層に断線が発生して
も、第1の金属配線層にまで断線が及ばない。それ故、
第1の金属配線層および第2の金属配線層の同位置に断
線部分が発生する確率が極めて低いので、信号線に断線
が発生しにくい。そのため、断線に起因する表示のライ
ン欠陥の発生を抑制できる。
When the second metal wiring layer is formed on the first metal wiring layer, even if a disconnection occurs in the second metal wiring layer due to a defect in the mask used for the patterning, The disconnection does not extend to the first metal wiring layer. Therefore,
Since the probability of a disconnection portion occurring at the same position on the first metal wiring layer and the second metal wiring layer is extremely low, the signal line is less likely to be disconnected. Therefore, it is possible to suppress the occurrence of display line defects due to the disconnection.

【0058】 信号線の形成領域を拡張することな
く、上記の冗長配線構造を実現できるので、開口率を確
保でき、表示品質を維持できる。
Since the above redundant wiring structure can be realized without expanding the formation region of the signal line, the aperture ratio can be secured and the display quality can be maintained.

【0059】 第1の金属配線層の上に第2の金属配
線層が形成された複層配線構造であり、新たな位置に予
備信号線を追加しないため、それらのマスクパターンを
共通に使用できるので、工程の複雑化を招かない。
This is a multi-layer wiring structure in which the second metal wiring layer is formed on the first metal wiring layer, and since the spare signal line is not added to a new position, these mask patterns can be commonly used. Therefore, the process is not complicated.

【0060】 第2の接続孔が第1の金属配線層と同
時に形成された埋め込み電極層を備えている場合には、
以降の工程において、ドレイン領域が露出した状態にな
いため、各種の処理を行っても、処理中にドレイン領域
が損傷することがないので、表示の品質が向上する。
When the second connection hole is provided with the embedded electrode layer formed at the same time as the first metal wiring layer,
In the subsequent steps, since the drain region is not exposed, the drain region is not damaged during the process even if various kinds of processes are performed, so that the display quality is improved.

【0061】 信号線の表面側には厚い表面保護膜が
被着されており、画素電極の端部が隣接する画素領域の
信号線近傍にまで延長されている場合には、開口率を高
め、表示の品位を向上することができる。ここで、信号
線は、厚い表面保護膜に覆われているため、信号線周囲
への電界の影響がないので、隣接する画素領域へのクロ
ストークの問題は発生しない。
When a thick surface protective film is deposited on the surface of the signal line and the end of the pixel electrode is extended to the vicinity of the signal line in the adjacent pixel region, the aperture ratio is increased, The display quality can be improved. Here, since the signal line is covered with the thick surface protection film, there is no influence of the electric field around the signal line, so that the problem of crosstalk to the adjacent pixel region does not occur.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例1に係る液晶表示パネルのマト
リックスアレイの一部を示す平面図である。
FIG. 1 is a plan view showing a part of a matrix array of a liquid crystal display panel according to a first embodiment of the present invention.

【図2】図1のI−I線における断面図である。FIG. 2 is a cross-sectional view taken along the line II of FIG.

【図3】図1のII−II線における断面図である。FIG. 3 is a sectional view taken along line II-II in FIG.

【図4】(a)乃至(f)のいずれも、本発明の実施例
1に係る液晶表示パネルのマトリックスアレイの製造工
程の一部を示す工程断面図である。
4A to 4F are process cross-sectional views showing a part of a process of manufacturing a matrix array of a liquid crystal display panel according to a first embodiment of the present invention.

【図5】本発明の実施例2に係る液晶表示パネルのマト
リックスアレイの一部を示す断面図である。
FIG. 5 is a sectional view showing a part of a matrix array of a liquid crystal display panel according to a second embodiment of the present invention.

【図6】(a)乃至(d)のいずれも、本発明の実施例
2に係る液晶表示パネルのマトリックスアレイの製造工
程の一部を示す工程断面図である。
6A to 6D are process cross-sectional views showing a part of a process of manufacturing a matrix array of a liquid crystal display panel according to a second embodiment of the present invention.

【図7】本発明の実施例3に係る液晶表示パネルのマト
リックスアレイの一部を示す断面図である。
FIG. 7 is a sectional view showing a part of a matrix array of a liquid crystal display panel according to a third embodiment of the present invention.

【図8】(a),(b)のいずれも、本発明の実施例3
に係る液晶表示パネルのマトリックスアレイの製造工程
の一部を示す工程断面図である。
8A and 8B are both Embodiment 3 of the present invention.
FIG. 6 is a process cross-sectional view showing a part of a process for manufacturing a matrix array of the liquid crystal display panel according to the above.

【図9】従来の液晶表示パネルのマトリックスアレイの
一部を示す断面図である。
FIG. 9 is a cross-sectional view showing a part of a matrix array of a conventional liquid crystal display panel.

【符号の説明】[Explanation of symbols]

1a,1b・・・画素領域 2a,2b・・・信号線 3a,3b・・・ゲート線 4・・・ソース領域 5・・・ゲート電極 6,,22,32・・・画素電極 7・・・ドレイン領域 8・・・TFT 14・・・クロム層(第1の金属配線層) 15,23・・・アルミニウム層(第2の金属配線層) 21・・・埋め込み電極層 1a, 1b ... Pixel area 2a, 2b ... Signal line 3a, 3b ... Gate line 4 ... Source area 5 ... Gate electrode 6, 22, 22, 32 ... Pixel electrode 7 ... Drain region 8 ... TFT 14 ... Chromium layer (first metal wiring layer) 15, 23 ... Aluminum layer (second metal wiring layer) 21 ... Embedded electrode layer

Claims (9)

【特許請求の範囲】[Claims] 【請求項1】 画素領域の薄膜トランジスタの表面側に
形成された層間絶縁膜の表面側には、その第1の接続孔
を介して前記薄膜トランジスタのソース領域に導電接続
する信号線と、その第2の接続孔を介して前記薄膜トラ
ンジスタのドレイン領域に導電接続する画素電極と、を
有し、前記信号線は、前記第1の接続孔を介して前記ソ
ース領域に導電接続する第1の金属配線層と、この金属
配線層の表面上に形成された第2の金属配線層とを備
え、前記第1の金属配線層は、前記第2の金属配線層を
エッチング形成するエッチャントに対する耐エッチング
性が前記第2の金属配線層を構成する金属材料に比して
高い金属材料からなることを特徴とする液晶表示パネ
ル。
1. A signal line conductively connected to a source region of the thin film transistor through a first connection hole on a surface side of an interlayer insulating film formed on a surface side of the thin film transistor in the pixel region, and a second line thereof. A pixel electrode conductively connected to the drain region of the thin film transistor through the connection hole, and the signal line conductively connected to the source region through the first connection hole. And a second metal wiring layer formed on the surface of the metal wiring layer, wherein the first metal wiring layer has the etching resistance against an etchant for etching the second metal wiring layer. A liquid crystal display panel, which is made of a metal material higher than that of the metal material forming the second metal wiring layer.
【請求項2】 請求項1において、前記第2の金属配線
層を構成する金属材料は、前記第1の金属配線層を構成
する金属材料に対し非エッチング性のエッチング液でウ
ェットエッチング可能なものであることを特徴とする液
晶表示パネル。
2. The metal material forming the second metal wiring layer according to claim 1, which can be wet-etched with an etching solution that is non-etching to the metal material forming the first metal wiring layer. A liquid crystal display panel characterized by:
【請求項3】 請求項1または請求項2において、前記
第2の接続孔は、その内部に前記第1の金属配線層と同
時に形成された埋め込み電極層を備え、この埋め込み電
極層を介して、前記画素電極は前記ドレイン領域に導電
接続していることを特徴とする液晶表示パネル。
3. The second connection hole according to claim 1 or 2, wherein the second connection hole includes an embedded electrode layer formed at the same time as the first metal wiring layer, and the embedded electrode layer is interposed therebetween. The liquid crystal display panel, wherein the pixel electrode is conductively connected to the drain region.
【請求項4】 請求項3において、前記信号線の表面側
には厚い表面保護膜が被着されており、前記画素電極
は、この表面保護膜の接続孔を介して前記埋め込み電極
層に導電接続し、かつ、その端部が隣接する画素領域の
信号線近傍にまで延長されていることを特徴とする液晶
表示パネル。
4. The thick surface protection film according to claim 3, wherein a thick surface protection film is deposited on the front surface side of the signal line, and the pixel electrode is electrically conductive to the embedded electrode layer through a connection hole of the surface protection film. A liquid crystal display panel, wherein the liquid crystal display panel is connected and has its end portion extended to the vicinity of a signal line in an adjacent pixel region.
【請求項5】 請求項4において、前記表面保護膜はポ
リイミド樹脂からなることを特徴とする液晶表示パネ
ル。
5. The liquid crystal display panel according to claim 4, wherein the surface protective film is made of a polyimide resin.
【請求項6】 請求項1乃至請求項5のいずれかの項に
おいて、前記第1の金属配線層を構成する金属材料はク
ロムを主成分とし、前記第2の金属配線層を構成する金
属材料はアルミニウムを主成分とすることを特徴とする
液晶表示パネル。
6. The metal material forming the second metal wiring layer according to claim 1, wherein the metal material forming the first metal wiring layer contains chromium as a main component. Is a liquid crystal display panel characterized by mainly containing aluminum.
【請求項7】 請求項1に記載の液晶表示パネルを製造
するための方法であって、前記薄膜トランジスタを形成
した後、その表面側に前記層間絶縁膜を堆積させる工程
と、この層間絶縁膜に前記第1の接続孔および前記第2
の接続孔を形成する工程と、これらの表面側に前記第1
の金属配線層を構成する金属材料を被着し、これをパタ
ーニングして、この金属配線層を形成する工程と、を行
い、しかる後に、これらの表面側に前記画素電極を構成
する材料を被着し、これをパターニングして、この画素
電極を形成する工程と、この工程に続いて、若しくは、
この工程に先立って、これらの表面側に前記第2の金属
配線層を構成する金属材料を被着し、これをエッチング
によりパターニングして、この金属配線層を形成する工
程と、を行うことを特徴とする液晶表示パネルの製造方
法。
7. The method for manufacturing a liquid crystal display panel according to claim 1, wherein after forming the thin film transistor, a step of depositing the interlayer insulating film on a front surface side of the thin film transistor; The first connection hole and the second
The step of forming the connection holes of the
The step of depositing the metal material for forming the metal wiring layer, patterning the metal material to form the metal wiring layer, and thereafter applying the material for forming the pixel electrode to the surface side of these. And patterning it to form this pixel electrode, and subsequent to this step, or
Prior to this step, a step of forming a metal wiring layer by depositing a metal material forming the second metal wiring layer on these surface sides and patterning the metal material by etching. A method of manufacturing a characteristic liquid crystal display panel.
【請求項8】 請求項3に記載の液晶表示パネルを製造
するための方法であって、前記薄膜トランジスタを形成
した後、その表面側に層間絶縁膜を堆積させる工程と、
この層間絶縁膜に前記第1の接続孔および前記第2の接
続孔を形成する工程と、これらの表面側に前記第1の金
属配線層を構成する金属材料を被着し、これをパターニ
ングして、この金属配線層を形成すると共に、前記第2
の接続孔内部に前記埋め込み電極層を残す工程と、を行
い、しかる後に、これらの表面側に前記画素電極を構成
する材料を被着し、これをパターニングして、この画素
電極を形成する工程と、この工程に続いて、若しくは、
この工程に先立って、これらの表面側に前記第2の金属
配線層を構成する金属材料を被着し、これをエッチング
によりパターニングして、この金属配線層を形成する工
程と、を行うことを特徴とする液晶表示パネルの製造方
法。
8. A method for manufacturing a liquid crystal display panel according to claim 3, wherein after forming the thin film transistor, an interlayer insulating film is deposited on a surface side thereof.
A step of forming the first connection hole and the second connection hole in the interlayer insulating film, and a metal material forming the first metal wiring layer is deposited on the surface side of these and patterned. To form this metal wiring layer,
The step of leaving the buried electrode layer inside the connection hole, and thereafter, depositing the material forming the pixel electrode on these surface sides and patterning the material to form the pixel electrode. And, following this process, or
Prior to this step, a step of forming a metal wiring layer by depositing a metal material forming the second metal wiring layer on these surface sides and patterning the metal material by etching. A method of manufacturing a characteristic liquid crystal display panel.
【請求項9】 請求項4に記載の液晶表示パネルを製造
するための方法であって、前記薄膜トランジスタを形成
した後、その表面側に層間絶縁膜を堆積させる工程と、
この層間絶縁膜に前記第1の接続孔および前記第2の接
続孔を形成する工程と、これらの表面側に前記第1の金
属配線層を構成する金属材料を被着し、これをパターニ
ングして、この金属配線層を形成すると共に、前記第2
の接続孔内部に前記埋め込み電極層を残す工程と、これ
らの表面側に前記第2の金属配線層を構成する金属材料
を被着し、これをエッチングによりパターニングして、
この金属配線層を形成する工程と、これらの表面側に前
記表面保護膜を構成する材料を被着した後、これに接続
孔を形成する工程と、これらの表面側に前記画素電極を
構成する材料を被着し、これをパターニングして、この
画素電極を形成する工程と、を有することを特徴とする
液晶表示パネルの製造方法。
9. A method for manufacturing a liquid crystal display panel according to claim 4, comprising the steps of forming the thin film transistor and then depositing an interlayer insulating film on the front surface side thereof.
A step of forming the first connection hole and the second connection hole in the interlayer insulating film, and a metal material forming the first metal wiring layer is deposited on the surface side of these and patterned. To form this metal wiring layer,
The step of leaving the embedded electrode layer inside the connection hole, and depositing a metal material forming the second metal wiring layer on the surface side of these, patterning this by etching,
The step of forming this metal wiring layer, the step of depositing the material forming the surface protective film on these surface sides and then forming the connection holes therein, and forming the pixel electrode on these surface sides A step of depositing a material, patterning the material, and forming the pixel electrode, and a method for manufacturing a liquid crystal display panel.
JP21858391A 1991-08-29 1991-08-29 Liquid crystal display panel and method of manufacturing the same Expired - Fee Related JP3055237B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP21858391A JP3055237B2 (en) 1991-08-29 1991-08-29 Liquid crystal display panel and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP21858391A JP3055237B2 (en) 1991-08-29 1991-08-29 Liquid crystal display panel and method of manufacturing the same

Publications (2)

Publication Number Publication Date
JPH0553142A true JPH0553142A (en) 1993-03-05
JP3055237B2 JP3055237B2 (en) 2000-06-26

Family

ID=16722232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP21858391A Expired - Fee Related JP3055237B2 (en) 1991-08-29 1991-08-29 Liquid crystal display panel and method of manufacturing the same

Country Status (1)

Country Link
JP (1) JP3055237B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0984317A2 (en) * 1993-12-02 2000-03-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and semiconductor device
KR100370305B1 (en) * 1995-08-04 2003-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing active matrix device
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2007101622A (en) * 2005-09-30 2007-04-19 Geomatec Co Ltd Display electrode film and manufacturing method of display electrode pattern
US7414288B2 (en) 1996-06-04 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
JP2021007157A (en) * 2008-12-05 2021-01-21 株式会社半導体エネルギー研究所 Semiconductor device

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0984317A2 (en) * 1993-12-02 2000-03-08 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and semiconductor device
EP0984317A3 (en) * 1993-12-02 2001-03-21 Semiconductor Energy Laboratory Co., Ltd. Active matrix display device and semiconductor device
KR100370305B1 (en) * 1995-08-04 2003-01-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Method of manufacturing active matrix device
US7414288B2 (en) 1996-06-04 2008-08-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US8405149B2 (en) 1996-06-04 2013-03-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
US8928081B2 (en) 1996-06-04 2015-01-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having display device
JP2004170915A (en) * 2002-10-31 2004-06-17 Seiko Epson Corp Electro-optical device and electronic equipment
JP2007101622A (en) * 2005-09-30 2007-04-19 Geomatec Co Ltd Display electrode film and manufacturing method of display electrode pattern
JP2021007157A (en) * 2008-12-05 2021-01-21 株式会社半導体エネルギー研究所 Semiconductor device

Also Published As

Publication number Publication date
JP3055237B2 (en) 2000-06-26

Similar Documents

Publication Publication Date Title
US6414730B1 (en) Liquid crystal display device and method for manufacturing the same
US6528357B2 (en) Method of manufacturing array substrate
JP3362008B2 (en) Liquid crystal display device and manufacturing method thereof
US6400425B1 (en) TFT-LCD array substrate for testing the short/open-circuit of electric line and a method for fabricating the same
US6323051B1 (en) Method of manufacturing liquid crystal display
JP2865039B2 (en) Method for manufacturing thin film transistor substrate
KR100467545B1 (en) Thin film transistor and multilayer film structure and manufacturing method of same
US6707513B2 (en) Active matrix substrate and manufacturing method thereof
US8703510B2 (en) Array substrate and a manufacturing method thereof
US20040178411A1 (en) Substrate for display, method of manufacturing the same and display having the same
JP3433632B2 (en) Method for manufacturing thin film transistor
US5546207A (en) Liquid crystal display device and method for fabricating the same
US5466620A (en) Method for fabricating a liquid crystal display device
JP2007206712A (en) Active matrix system liquid crystal display device
JPH0553142A (en) Liquid crystal display panel and production thereof
JPH11352515A (en) Liquid crystal display device and its production
KR100436801B1 (en) Liquid crystal display panel
KR100430950B1 (en) Thin film transistor and its manufacturing method
JPH07312425A (en) Thin film transistor, taper etching method and multilayered film forming method relative to the same, and image display equipment
JP3195837B2 (en) Liquid crystal display device and manufacturing method thereof
JP2002111001A (en) Circuit board and its manufacturing method
JP3424618B2 (en) Method of manufacturing thin film transistor array substrate
JP2000035592A (en) Liquid crystal display device
JP2643022B2 (en) Active matrix liquid crystal display device and manufacturing method thereof
JP2000040827A (en) Semiconductor device and manufacture of semiconductor device

Legal Events

Date Code Title Description
FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080414

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees