JP3971361B2 - デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム - Google Patents
デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム Download PDFInfo
- Publication number
- JP3971361B2 JP3971361B2 JP2003340811A JP2003340811A JP3971361B2 JP 3971361 B2 JP3971361 B2 JP 3971361B2 JP 2003340811 A JP2003340811 A JP 2003340811A JP 2003340811 A JP2003340811 A JP 2003340811A JP 3971361 B2 JP3971361 B2 JP 3971361B2
- Authority
- JP
- Japan
- Prior art keywords
- communication
- command
- communication frame
- frame
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Debugging And Monitoring (AREA)
Description
2 第1CPUユニット(第1のCPUユニット)
3 第2CPUユニット(その他のCPUユニット)
4 PC(外部装置)
21,31 CPU
23,33 ROM(メモリ)
22 通信I/F(接続手段)
211 デバッグコマンド受信部(コマンド受信手段)
212 送信先判別部(コマンド転送手段、送信先決定手段)
213 フレーム変換部(コマンド転送手段、通信フレーム作成手段)
214 フレーム受信部(返信フレーム転送手段)
216 フレーム送信部(コマンド転送手段、フレーム送信手段)
217 コマンド送信部(返信フレーム転送手段)
311 フレーム受信部(転送コマンド受信手段)
314 デバッグ実行部(実行手段)
315 返信フレーム作成部(返信フレーム作成手段)
316 フレーム送信部(フレーム返信手段)
Claims (4)
- CPUで動作するファームウェアプログラムをデバッグするためのデバッグ機能を備えるマルチプロセッサシステムであって、
前記ファームウェアプログラムを実行するCPUと前記ファームウェアプログラムを格納するメモリを備えるCPUユニットを複数通信可能に接続したマルチプロセッサシステムにおいて、
外部装置との通信を行うための接続手段を備える第1のCPUユニットと、
前記接続手段を備えない1つ以上の第2のCPUユニットとを有し、
前記第1のCPUユニットは
前記外部装置から送信されたコマンドを含む通信フレームを受信するコマンド受信手段と、
前記受信した通信フレームをプロセッサ間通信に用いられる通信フレームに変換して前記第2のCPUユニットに転送するコマンド転送手段とを備え、
前記第2のCPUユニットは
前記コマンド転送手段により転送された前記プロセッサ間通信に用いられる通信フレームを受信する転送コマンド受信手段と、
前記転送コマンド受信手段により受信した前記プロセッサ間通信に用いられる通信フレームに含まれるコマンドの内容に応じてデバッグ機能を実行する実行手段とを備え、
前記コマンド転送手段は
前記外部装置との通信に用いられる通信フレームに含まれるコマンドの内容を解析し解析した内容に従って予め定められたフォーマットで前記プロセッサ間通信に用いられる通信フレームを作成する通信フレーム作成手段と、
前記プロセッサ間通信に用いられる通信フレームを転送先に送信するフレーム送信手段とを更に備え、
前記予め定められたフォーマットは、前記外部装置との通信に用いられる通信フレームと異なるフォーマットであり、前記プロセッサ間通信に用いられる通信フレームと同じフォーマットであり、前記プロセッサ間通信に用いられる通信フレームは、当該通信フレームがデバッグコマンド通信フレームであるかプロセッサ間通信フレームであるかを識別する識別コードを含み、
前記転送コマンド受信手段は、前記識別コードにより、前記プロセッサ間通信に用いられる通信フレームが前記デバッグコマンド通信フレームであると識別された場合、前記デバッグコマンド通信フレームを前記実行手段へ転送し、前記識別コードにより、前記プロセッサ間通信に用いられる通信フレームが前記プロセッサ間通信フレームであると識別された場合、前記プロセッサ間通信フレームをファームウェアプロセスへ転送することを特徴とするデバッグ機能を備えるマルチプロセッサシステム。 - 前記コマンド転送手段は前記コマンドの内容を解析した内容に従って前記プロセッサ間通信に用いられる通信フレームの送信先を決定する送信先決定手段を備えることを特徴とする請求項1に記載のデバッグ機能を備えるマルチプロセッサシステム。
- 前記第2のCPUユニットは
前記デバッグ機能の実行結果を格納する返信フレームを作成する返信フレーム作成手段と、
前記返信フレームを前記第1のCPUユニットに送信するフレーム返信手段とを更に備え、
前記第1のCPUユニットは
前記フレーム返信手段により返信された返信フレームの内容を前記外部装置に転送する返信フレーム転送手段を更に備えることを特徴とする請求項1又は2記載のデバッグ機能を備えるマルチプロセッサシステム。 - CPUと前記CPUで実行されるファームウェアプログラムを格納するメモリを備えるCPUユニットを複数通信可能に接続したマルチプロセッサシステムのプログラムであって、
第1のCPUユニットのプログラムは前記第1のCPUユニットのCPUを
前記第1のCPUユニットに接続された外部装置から送信されたコマンドを含む通信フレームを受信するコマンド受信手段と、
前記受信した通信フレームをプロセッサ間通信に用いられる通信フレームに変換して前記第1のCPUユニットに接続された1つ以上の第2のCPUユニットに転送するコマンド転送手段として機能させ、
前記第2のCPUユニットのプログラムは前記第2のCPUユニットのCPUを
前記コマンド転送手段により転送された前記プロセッサ間通信に用いられる通信フレームを受信する転送コマンド受信手段と、
前記転送コマンド受信手段により受信した前記プロセッサ間通信に用いられる通信フレームに含まれるコマンドの内容に応じてデバッグ機能を実行する実行手段として機能させ、
前記コマンド転送手段は
前記外部装置との通信に用いられる通信フレームに含まれるコマンドの内容を解析し解析した内容に従って予め定められたフォーマットで前記プロセッサ間通信に用いられる通信フレームを作成する通信フレーム作成手段と、
前記プロセッサ間通信に用いられる通信フレームを転送先に送信するフレーム送信手段とを更に備え、
前記予め定められたフォーマットは、前記外部装置との通信に用いられる通信フレームと異なるフォーマットであり、プロセッサ間通信に用いられる通信フレームと同じフォーマットであり、前記プロセッサ間通信に用いられる前記通信フレームは、当該通信フレームがデバッグコマンド通信フレームであるかプロセッサ間通信フレームであるかを識別する識別コードを含み、
前記転送コマンド受信手段は、前記識別コードにより、前記プロセッサ間通信に用いられる通信フレームが前記デバッグコマンド通信フレームであると識別された場合、前記デバッグコマンド通信フレームを前記実行手段へ転送し、前記識別コードにより、前記プロセッサ間通信に用いられる通信フレームが前記プロセッサ間通信フレームであると識別された場合、前記プロセッサ間通信フレームをファームウェアプロセスへ転送することを特徴とするマルチプロセッサシステムのプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340811A JP3971361B2 (ja) | 2003-09-30 | 2003-09-30 | デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003340811A JP3971361B2 (ja) | 2003-09-30 | 2003-09-30 | デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005107909A JP2005107909A (ja) | 2005-04-21 |
JP3971361B2 true JP3971361B2 (ja) | 2007-09-05 |
Family
ID=34535598
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003340811A Expired - Fee Related JP3971361B2 (ja) | 2003-09-30 | 2003-09-30 | デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3971361B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180089003A1 (en) * | 2016-09-27 | 2018-03-29 | Fuji Xerox Co., Ltd. | Electronic device and image processing device |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4633553B2 (ja) * | 2005-06-22 | 2011-02-16 | ルネサスエレクトロニクス株式会社 | デバッグシステム、デバッグ方法およびプログラム |
JP4833907B2 (ja) | 2007-04-23 | 2011-12-07 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP5716458B2 (ja) * | 2011-03-02 | 2015-05-13 | 株式会社リコー | プロセッサ装置のためのデバッグ回路、プロセッサ装置及びデバッグシステム |
JP7073285B2 (ja) | 2019-01-09 | 2022-05-23 | ルネサスエレクトロニクス株式会社 | 動作検証プログラム、動作同期方法及び異常検出装置 |
-
2003
- 2003-09-30 JP JP2003340811A patent/JP3971361B2/ja not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20180089003A1 (en) * | 2016-09-27 | 2018-03-29 | Fuji Xerox Co., Ltd. | Electronic device and image processing device |
US10860392B2 (en) * | 2016-09-27 | 2020-12-08 | Fuji Xerox Co., Ltd. | Electronic device and image processing device |
Also Published As
Publication number | Publication date |
---|---|
JP2005107909A (ja) | 2005-04-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8898638B1 (en) | Method and system for remote software debugging | |
US7155550B2 (en) | Program-executing apparatus and portable information processing apparatus | |
CN109491759B (zh) | 基于虚拟文件系统的进程调试方法、装置和计算机设备 | |
CN108170494A (zh) | 一种用于智能终端的应用程序启动方法及启动系统 | |
JP3971361B2 (ja) | デバッグ機能を備えるマルチプロセッサシステム及びマルチプロセッサシステムのプログラム | |
JP4883314B2 (ja) | Plcを用いたデータトレースシステム | |
JP2004185595A (ja) | 情報処理装置およびそのプログラム | |
JP7093979B2 (ja) | デバイスプロキシ装置及びそれを含む計算機システム | |
KR20070003454A (ko) | 임베디드 시스템의 플래시 메모리 덤프 방법 및 그 시스템 | |
US20050071812A1 (en) | Combined emulation and simulation debugging techniques | |
JP2003108513A (ja) | ハードウェア・チェーン・プル | |
JP4542180B2 (ja) | 画像形成装置、プログラム、及び記録媒体 | |
JP4494329B2 (ja) | 情報処理装置 | |
JPH10326203A (ja) | 複数のハードウェア環境上においてプログラムを別々に動作させつつも、ハードウェア環境間で動作状態を継承し合うことができるデバッグ装置 | |
CN113703811B (zh) | 一种dsp远程下载固件的方法、装置、设备及存储介质 | |
JP2004062828A (ja) | 画像形成装置およびカスタマイズプログラム試験方法 | |
JP5144624B2 (ja) | 画像形成装置 | |
KR100682667B1 (ko) | 컴퓨터 윈도우 기반의 디지털 텔레비젼 수신기 시뮬레이션시스템 | |
KR101033591B1 (ko) | 임베디드 시스템의 디버깅 방법 | |
JP2009032241A (ja) | 計算機システム及び計算機制御方法,制御プログラムを格納した記憶媒体 | |
JP2007141139A (ja) | 情報処理装置 | |
JP3634163B2 (ja) | ネットワークシステムおよびエミュレータプログラムを記録した記録媒体 | |
JP2002073520A (ja) | 情報処理装置およびデータ通信処理方法および記憶媒体 | |
JPS6329852A (ja) | マイクロコンピユ−タ応用機器の開発装置 | |
JP2007094475A (ja) | 半導体集積回路、並びに、デバッグ方法及びデバッグシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060609 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060711 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060905 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070213 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20070216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070327 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070605 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140615 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |