JP3971137B2 - Mpegのpcrのジッタ、周波数オフセット及びドリフト・レートの測定方法 - Google Patents
Mpegのpcrのジッタ、周波数オフセット及びドリフト・レートの測定方法 Download PDFInfo
- Publication number
- JP3971137B2 JP3971137B2 JP2001218797A JP2001218797A JP3971137B2 JP 3971137 B2 JP3971137 B2 JP 3971137B2 JP 2001218797 A JP2001218797 A JP 2001218797A JP 2001218797 A JP2001218797 A JP 2001218797A JP 3971137 B2 JP3971137 B2 JP 3971137B2
- Authority
- JP
- Japan
- Prior art keywords
- pcr
- jitter
- frequency offset
- rate
- drift rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N17/00—Diagnosis, testing or measuring for television systems or their details
- H04N17/004—Diagnosis, testing or measuring for television systems or their details for digital television systems
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Biomedical Technology (AREA)
- General Health & Medical Sciences (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
- Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
Description
【発明の属する技術分野】
本発明は、一般に、圧縮ビデオ信号の品質を測定する方法に関し、特に、モーション・ピクチャ・エンジニアリング・グループ(MPEG:Motion Picture Engineering Group又はMoving Picture Experts Group)のプログラム時刻基準参照値(PCR:Program Clock Reference)のジッタ、周波数オフセット及びドリフト・レートを、PCR到着時間が不均一でPCRレートが可変である場合に、選択可能な一定測定帯域幅により測定する方法に関する。
【0002】
【従来の技術】
デジタル・ビデオ放送(DVB:Digital Video Broadcast)システムの如きデジタル伝送システムのデコーダ側にてプログラム・システム・タイミング・クロック(STC:System Timing Clock)を回復させることが、ビデオ信号を再生するために必要である。モーション・ピクチャ・エンジニアリング・グループ(MPEG:Motion Picture Engineering Group又はMoving Picture Experts Group)圧縮技術では、このSTCを等時的に回復できる。このMPEG圧縮技術において、クロック・カウントが27MHzであるエンコーダにて、プログラムSTCカウントの明示プログラム時刻基準参照値(PCR:Program Clock Reference)サンプルは、転送ストリーム(TS:Transport Stream:誤りの発生する環境における伝送、蓄積に使用する)の中で伝送される。このPCR値は、(i)原点にて正確であり、(ii)圧縮信号をデコード処理する際に問題が生じる点への伝送チェーンにおいて歪まないことが必要である。PCR値の到着時間の間隔(インターバル)、期待値の確度、PCR値により累積された到着時間及びそのジッタ、並びにTSにおける伝送到着時間の測定が、プログラム・ストリームのデコード可能性を確実にするために必要である。ジッタとして、周波数オフセット及び周波数ドリフト・レートが全体的な処理にとって重要なパラメータであり、PCRジッタを理解するために明確な定義が必要であり、その測定方法にガイダンスが求められている。
【0003】
ISO/IEC13818−1に記載された規格から、公称STC周波数の27MHzからの周波数偏差用の限界マスクを図2に示すように定義することが可能である。この図2は、周波数の対数に対する時間の対数で表す周波数ドリフト限界、周波数オフセット限界及び位相エラー限界をマスクにより示している。周波数オフセットは、エンコーダにおけるSTCの公称周波数と実際の値との差である。27MHzでは、限界が+/−810Hzに設定されており、即ち、+/−30ppmとして正規化されている。変動の周波数レート又はドリフト・レートは、プログラムSTCの周波数が時間と共に変化する「速度」である。すなわち、これは、時間に対する周波数の第1導関数であるか、又は時間に対する位相の第2導関数である。この限界を27MHzのプログラムSTCに対して75mHz/秒に設定するか、又は27MHzのSTC周波数に10ppm/時間として正規化する。この位相許容度を+/−500ナノ秒に設定するが、これは、TSにおける時間位置に応じた値に対するPCR値の最大エラーを表す。
【0004】
周波数オフセット及びドリフト・レートの限界をSTCに対して設けている。これは、STCを対応するPCRフィールドの値で表せるためである。これら限界には、プログラムSTCの影響や、PCR計算における任意の可能性のあるエラーを含む。500ナノ秒の限界を、プログラムSTCには設けるが、TSにおけるPCR位置に対するPCR値を表す確度には設けない。しかし、STCを再現するためにデコード点にてPCR値を用いる際、PCRエラーは、位相及びジッタのエラーと完全に等価である。
【0005】
プログラムSTC周波数エラー、ドリフト・レート及びPCRジッタを試験する方法が、1996年に発行されたISO/IEC13818−9に記載されている。この試験は、1度にTSにて1つのプログラムに対して実施される。この手順は、PCR値の図を用いる。この図は、図9に示すように、N個のサンプルに適合した線形回帰線をPCR到着時間に対するPCR値(時間に変換されている)で表す。すなわち、PCR到着時間に対して、データが伝送された際のプログラムSTC時間を表す。到達時間は、X軸上にプロットされるが、受信器での正確な時間を表す。PCR値は、Y軸上にプロットされる。この線形回帰直線は、Nサンプルに適合し、この直線の傾きマイナス1が周波数オフセットである。このジッタは、この直線の上/下のPCR値の距離として定義される。
【0006】
この方法は、充分なサンプルを累積するのに大きなNがどの程度かを決めなければならないという問題がある。Nが大きすぎると、低周波数タイミングの不安定さ、即ち、ワンダにより、2次方程式(quadratic)への適合(fit)よりも直線カーブへの適合を用いる際に、ジッタの測定値が過度になる。線形適合に対して、この直線の傾斜を用いて、周波数オフセットを予測する。しかし、周波数オフセットは、しばしばドリフトしたり、ワンダを起こすので、これらワンダの影響によって、ジッタ値が不当に大きくなるかもしれない。これらジッタ値は、ジッタ規格をはるかに超えるが、デコーダの位相拘束ループ(PLL)により追跡するので、ドリフト・レートが限界値未満ならば、これらジッタの問題がない。したがって、これら値は、ジッタ測定に存在せず、ドリフト・レートに対して別に測定しなければならない。この逆もまたドリフト・レートの測定では正しく、ジッタ規格内で適当な小さなタイミング変動は、ドリフト・レート規格をしばしば遙かに超える。これは、タイミング又は位相エラーの第2導関数に比例するためである。したがって、ドリフト・レートの測定は、許容可能なジッタ限界内でピーク変動を伴うタイミング・エラーを含まないように、ロウパス・フィルタ処理しなければならない。2次方程式曲線(quadratic curve)への適合を行って、周波数ドリフト・レートに対するコンプライアンスを確認するのが好ましいが、Nが小さすぎる場合、ジッタ限界内のタイミング変動により、ドリフト・レートの推定値が常に規格を超えてしまう。PCRが充分な規則正しさで到着しないならば、再生したSTCには、ジッタやドリフトがあるかもしれない。また、受信器/デコーダは、拘束から外れるかもしれない。
【0007】
TSインタフェース点で見えるタイミングの影響は、図10に示すようにモデル化できる。図10は、MPEG伝送システムにおけるプログラム・ストリーム用のPCR値における変動のソース(源)を示すモデルのブロック図である。これは、エンコーダ/リマルチプレクサ及びコミュニケーション・ネットワークの理想化したモデルである。エンコーダにおけるモデルの要素は、特定のプログラム・ストリームに対するPCRに特定されるが、ネットワークにおける要素は、全体のTSに関連する。
【0008】
このモデルは、27MHzの如き公称周波数Fのシステム・クロック周波数発振器を有するが、この実際の周波数は、公称周波数から関数fdev(p、t)だけ離れている。この関数は、時間(t)に応じて決まり、単一のプログラム・ストリーム(p)に特定される。これは、公称周波数に対する周波数オフセットを表し、MPEG標準に応じて、特定の許容度の範囲に留まる。ドリフト・レートは、fdev(p,t)の時間に対する変化のレートである。このドリフト・レートは、MPEG標準が規定する限界未満でなければならない。
【0009】
システム・クロック周波数発振器(基準クロック発振器)は、理想的なPCRカウントNp,iを発生するPCRカウンタを駆動する。なお、「p」は、特定のプログラム・ストリームであり、「i」は、TS内のビット位置である。これにより、PCRの不正確なソースMp,iからの値を付加して、TS内で見えるPCR値Pp,iを生成する。これら値を加算した結果の簡単な値は、次のようになる。
Pp,i=Np,i+Mp,i
【0010】
エンコーダ(図10の点線より左側)の出力端において、TSは、一定ビット・レートRnomで伝送される。エンコーダの先のコミュニケーション・ネットワーク(図10の点線より右側)は、可変遅延J(i)が導入されることにより、MPEGパケットの公称到着時間から、実際の到着時間が変動する。なお、J(i)は、TSにおけるi番目のビットに対する秒単位の遅延である。この公称到着時間は、Rnomと、TSにおけるビット・インデックスから計算する。実際の到着時間A(i)の式は、次のようになる。
A(i)=i/Rnom + D + J(i)
Dは、時間原点及びビット・インデックス原点が任意であるという事実と、コミュニケーション・ネットワークに平均遅延があるという事実を表す定数である。J(i)は、ネットワーク遅延におけるジッタを表し、総ての時間にわたる平均値は、ゼロに定義される。すなわち、これは、Dの値を設定する。J(i)+Mp,jは、全体的なPCRジッタであり、MPEG標準にて設定された最大エラー規格である。
【0011】
総ての測定システムが、定まった帯域幅で、同じプログラムPCRでは同じ値を測定するように、周波数オフセット、ドリフト・レート及びジッタを判定する一定帯域幅方法が好ましい。また、一定帯域幅測定は、MPEGデコーダで回復したSTCがいかにPCRエラーに応答するかによって、より物理的な意味を持つ。これは、デコーダが、典型的には、一定帯域幅を有し、PCR到着インターバル又はPCR平均レートに独立して動作するためである。
【0012】
【発明が解決しようとする課題】
不均一なPCR到着時間及び可変PCRレートにわたって選択可能で一定の測定帯域幅により、MPEGにおけるPCRのジッタ、周波数オフセット及びドリフト・レートを測定する方法が望まれている。
【0013】
したがって、本発明は、PCR到着時間が不均一で、PCRレートが可変の環境にて、選択可能な一定の測定帯域幅により、MPEGにおけるPCRのジッタ、周波数オフセット及びドリフト・レートを測定できる方法を提供するものである。
【0014】
【課題を解決するための手段】
本発明は、プログラム時刻基準参照値(PCR)の到着時間が不均一であり、PCRレートが可変である場合に、選択可能な一定の測定帯域幅で、PCRのジッタ、周波数オフセット及びドリフト・レートを測定する方法であって;非同期精密基準発振器によりPCR到着時間の間の間隔(インターバル)を測定し;可変のPCRレートから独立して、選択可能な一定測定帯域幅を、ジッタ及びワンダの間の周波数を区別する一定測定帯域幅に固定し;1組の差分方程式の形式で、PCR到着時間の間隔、各PCR到着時間でのPCR値、固定された選択可能な一定測定帯域幅に応じて、PCRのジッタ、周波数オフセット及びドリフト・レートを測定するものである。
【0015】
本発明においては、選択された定帯域幅は、ジッタをワンダから区別するためであり、MPEG標準におけるジッタ、周波数、ドリフト・レートに対して特定した標準に基づいて限界マスクを用いて得られる。PCR到着時間は、基準クロックにより測定され、測定PCRインターバルに変換される。測定したPCRインターバル、PCR値及び選択された定帯域幅は、一組の差分方程式に導入されて、ジッタ、周波数及びドリフト・レートの値を求める。この一組の差分方程式は、形式IIの位相拘束ループからか、又は平均最小二乗(LMS)線形及び2次方程式推定量から求める。
【0016】
本発明の目的、利点及び新規な特徴は、添付図を参照した以下の詳細な説明から理解できよう。
【0017】
【発明の実施の形態】
MPEGシステム・タイミング・クロック(STC)の周波数オフセット、周波数ドリフト・レート及びジッタを、伝送されたPCRによって測定する2つの方法を説明する。各方法は、コンピュータによる実施に適する1組の簡単な差分方程式として記述される。これら方法は、PCRレートから独立した不均一なサンプル・データにて動作する定帯域幅周波数分析器(constant bandwidth filter)に作用する。本発明により周波数オフセット、ディザ及びジッタを測定する測定フィルタの簡略化した全体的なブロック図である図1に示すように、各方法は、2つの別個の時間入力を有する。すなわち、これら時間入力とは、(1)MPEG伝送ストリーム(TS)からの所定プログラム・ストリーム用のデコードされたPCR値であるPCR(n)と、(2)PCR到着時間から非同期精度基準発生器によって測定する如き所定プログラム・ストリームに対する複数のPCR値の間のPCRインターバルであるPCR_int(n)とである。各方法は、単一の制御パラメータである測定帯域幅(BW)を有する。この測定帯域幅BWは、ジッタ及びワンダの間の境界周波数に関連する。すなわち、この測定帯域幅は、選択可能であり、平均PCRレートから独立した定数である。各方法は、3つの個別の時間出力測定結果を出力する。これら測定結果は、(1)STC周波数オフセットであるFO(n)と、(2)STC周波数ドリフト・レートであるDR(n)と、(3)PCRジッタであるJit(n)とである。
【0018】
第1方法用の方程式は、図3に示すハイブリッド・デジタル・アナログ位相拘束ループ(PLL)モデルから得られる。ここでは、結果としての帰還制御システムにおける種々の点から、上述の3つの出力パラメータFO(n)、DR(n)、Jit(n)を抽出している。ハイパス・フィルタ(HPF)及び縮尺(拡大/縮小)(1/Foとの乗算器)をJit(n)の信号路に追加して、ワンダ成分の分離を改良すると共に、1秒間当たりの時間単位に出力を縮尺する。また、のロウパス・フィルタ(LPF)をFO(n)及びDR(n)の信号路に追加して、ジッタ成分の除去を改善する。実際的な差分方程式をPLLモデルから求めて、不均一なPCRの到着時間から、選択可能な一定帯域幅により、周波数オフセット、ドリフト・レート及びジッタを個別に測定できる。
【0019】
図3に示す形式IIのPLLは、2つの理想的な積分器、即ち、デジタル・アキュムレータ(加算器+及びラッチで構成)と電圧制御発振器(VCXO)とを具えている。これにより、位相引き算の出力における2次ハイパス閉ループ応答を生成する。したがって、ループ帯域幅の下において、その応答がドリフト・レートに比例し、ループ帯域幅の上において、その応答がジッタに比例する。1次ハイパス・フィルタをジッタ測定に追加して、ドリフト・レートの影響を除く。ロウパス・フィルタをドリフト・レート出力に追加して、この測定からジッタの影響を除く。生のデータにデジタル信号処理(DSP)を使用して、これらフィルタを最良に実現する。また、PCRレートはサンプル・レートなので、平均PCRレートを求め、係数を調整して、正確な測定フィルタ帯域幅及び制御ループ・ダンピングを近似的に維持する。自走発振器及びデコードしたPCR値を用いて、PLLを、測定したPCRインターバルで駆動される完全サンプル・システムに変換することが可能であるので、かかる帯域幅は、不均一PCR値から独立であり、明示電圧制御発振器を用いずにソフトウェアにより測定値を計算する。なお、DACは、デジタル・アナログ変換器であり、なお、PLLは、DAC、ループ・フィルタ、電圧制御発振器(VCXO)、このVCXOの出力をクロックしてロード信号LDでPCR(O)をロードするカウンタ、ラッチ回路、加算器+及び積分器で構成される。
【0020】
0.1ppmの確度の自走水晶発振器(OCXO)である電圧制御発振器(VCXO)と、+/−30ppmレンジでこのVCXOを拘束する位相拘束ループ(PLL)とを有するサブシステムから、VCXO回路を構成する。このVCXO回路を用いて、望ましくは、0.1ppmの確度で周波数オフセット出力を校正できる。そうでない場合には、VCXO回路を単独で用いてもよく、既知の高確度の周波数を供給し、その後の測定結果からエラーを減算して、周波数エラー又はオフセットを確認できる。これは、PLLの実施(インプリメンテーション)をハイブリッドDSP及びアナログ信号処理方法として記述できる。
【0021】
閉ループ応答を複製したPLLモデルから差分方程式の実際の設定を導出できるので、不均一なPCR到着時間から独立して選択可能な固定(一定)帯域幅により、周波数オフセット、ドリフト・レート及びジッタを測定できる。かかる方程式を求める等価回路を図4及び図5に示す。PCR(n)値は、微分器(図4)の入力であり、微分器からの出力は、不均一サンプル・インターバル用の2次ロウパス・フィルタ(LPF)に入力する。また、2次ロウパス・フィルタの入力は、最後に受信したPCR(n−1)からの対応PCR_int(n)である。
【0022】
フィルタ出力y(n)を全体的な開ループ直流利得であるGodcと乗算して、正規化された周波数を得る。この正規化周波数から1(unity)を減算して、バイポーラ周波数オフセットFOを求める。2つの連続的なサンプルy(n)及びy(n−1)であるフィルタ出力を第2微分器(図5)に入力して、ジッタ・エラー出力J(n)を発生する。このジッタ・エラー出力J(n)は、1次ロウパス・フィルタ(LPF)に入力されてドリフト・レートDR(n)を生じると共に、1次ハイパス・フィルタ(HPF)に入力されてジッタJit(n)を生じる。この図示の回路から、次の差分方程式が得られる。
y(n)=2*y(n-1)-y(n-2)-(y(n-1)-N1*y(n-2))*5.932*BW*PCR_int(n)+(PCR(n)-PCR(n-1))/FOなお、*は、乗算を意味する。FOは、27MHzであり、BWは、ヘルツである測定帯域幅であり、N1は、1/(1+pi*BW/60)に等しい定数であり、piはπである。y(n)の周波数オフセットFO(n)は、y(n)*Godc−1であり、Godcは、(1-N1)*5.932*BWに等しい定数である。ジッタJit(n)は、Jit(n)=A1*(Jit(n-1)+J(n)-J(n-1))となる。なお、J(n)=y(n)-y(n-1)であり、A1は、exp(-2*pi*BW*0.68/30)となる。最後に、ドリフト・レートDR(n)は、A2*DR(n-1)+(Godc/Tp)*J(n)である。なお、Tpは、1/(2*pi*.01) であり、A2は、exp(-1/30*Tp)である。この方法で、DR(n)は、0.01Hzの固定帯域幅によって後でフィルタ処理され、y(n)は、1/Godcに初期化されて、設定時間を最小にする。
【0023】
第2方法は、線形フィルタ近似から、PCR値用の一元2次時間方程式の平均最小二乗(LMS)周波数オフセット推定量(線形項係数)及びLMSドリフト・レート推定量(2次項係数)を導出する。この結果の差動方程式は、上述の方法と類似の結果を生じるが、計算がわずかに簡単である。
【0024】
正確な基準クロックを用いて、受信したPCR(n)の各々の測定到着時間としてPCR_AT(n)を得るために、次式が、プログラム・デコーダSTC周波数オフセット、ドリフト・レート及びジッタ用の項を有する期待PCR(n)値をFstcのサイクルで定義する。
PCR(n)=a+PCR_AT(n)*Fstc+(PCR_AT(n))^2*c+∈(PCR_AT(n))
なお、^は、べき乗を意味する。この最終項は、時間の関数としてのジッタである。PCR_AT(n)は、到着時間ジッタ及びPCR(n)エンコード・エラーの組合せの影響によりPCR(n)に追加されるランダム変数である。これは、真に現実的であり、ゼロ平均で、独立し、同じに分布されたランダム変数と仮定する。したがって、PCR(n)値は、それ自体がI.I.D.ランダム変数である。aは、基準発振器に関連した初期位相エラーであり、Fstcは、システム・タイミング・クロック周波数であり、cは、ドリフト・レートの半分である。これは、ドリフト・レート(Hz/s)が、位相の第2時間導関数DR=2*cである。
【0025】
既知の理想的なシステム・クロック周波数であるFo=27MHzを減算して、STC周波数オフセットを見つけ、Foで除算して、これらの項を正規化する。STCドリフト・レートは、許容できる周波数オフセット値に対して典型的には非常に小さく、周波数オフセット測定内に含ませることが好ましいので、この方程式は、ドリフト・レート項cを用いずに、周波数オフセットbの分析用に簡略化できる。ドリフト・レート及び高次の導関数は、高次の要素を除去した周波数オフセットの定義よりも、周波数オフセット値に影響する。PCRエラー値は、次のようになる。
PCR_err(n)=a+PCR_AT(n)*b+∈(PCR_AT(n))秒
ここで、b=(Fstc-Fo)/Foである。ジッタ項は、秒単位のジッタであり、aは、秒単位での初期位相オフセットであり、bは、次元のない比としてのSTCの周波数オフセットである。ドリフト・レートを無視したこの式は、ジッタによる平均平方エラーを最小にする係数a及びbの推定値から決まるデータの線形回帰又は直線適合を可能にするPCR(n)用の式である。これは、二重の結果を提供し、先ず、b用のLMS推定値としてのSTC周波数オフセットFOを決定し、次に、MPEG標準が提案するようにb及び初期位相値aによるFO影響を引くことによりジッタを決定する。
【0026】
直線適合を計算するために用いる多くのPCR(n)値を決定するために、線形フィルタ処理に対する線形回帰分析の比較が必要になる。この方法は、PCR(n)データへの線形適合の平均化の実効帯域幅であり、平均PCRレート用に見つけることができる。なお、PCR(n)値は、均一平均レートで到着すると一時的に仮定する。均一なレート仮定は、非常に多くのサンプルによる前後関係にて正当化される。また、これら非常に多くのサンプルを用いて、MPEG標準の非常に少ないドリフト・レート許容度である10ppm/時間により負わされた制約の中で適切にFOを見積る。直線適合回帰分析に対するフィルタ応答の良好な予測が求まると、一定帯域幅フィルタ処理を不均一なサンプル・データ用に構成する。これら不均一なサンプル・データ自体が、PCRレートから独立した一定帯域幅測定を発展させるための瞬間サンプル・インターバルの関数である。
【0027】
これは、重要であるが、MPEG標準の公表された限界と比較するために、PCRジッタ、STC周波数オフセット及びドリフト・レートの実際的で一定の見積り値を見つけるように機械化された連続的フィルタ処理が可能なためである。さらに、測定の帯域幅が一定のため、STCドリフト・レート及びPCR精密規格に基づく標準化境界周波数を用いて、MPEGデコーダ内の回復STCクロック特性に直接関係した実際的で標準化されたフィルタ帯域幅を求めることができる。
【0028】
線形回帰分析:
τOを基準クロックにより決定した平均PCRインターバルとし、均一な到着時間が個別にτO秒だけ離れていると仮定する。
PCR_err(n)=a+b*τo*n+∈(n*τo) 秒
PCR値のN個のサンプルを得るために、a及びbの平均最小二乗(LMS)推定値がベクトルBで与えられる。
B=[a;b]; B= T-1*(N*NT)-1*(NT*X)
なお、
T-1=[1,0; 0,τo-1]; (N*NT)-1= [2(2N+1),-6; -6,12/(N+1)]*(1/(N(N-1)))
(NT*X):= [Σn=1 〜 NPCR_err(n);Σn=1 〜 NPCR_err(n)*n].
である。初期位相は、次のように求まる。
a=2/(N*(N-1)*τo){Σn=1 〜 NPCR_err(n)*(2N+1-3n)}
N個の均一に離れたサンプル用の周波数オフセットを次のように見積る。
b= 6/(N*(N-1)*τo){Σn=1 〜 NPCR_err(n)*(2n/(N+1)-1)}.
【0029】
2次方程式回帰分析:
STC周波数ドリフト・レートを無視することなく、次のように、LMS2次方程式曲線適合を見つけ、係数cを見積る。なお、c=(STC周波数ドリフト・レート)/2=DR/2である。
PCR_err(n)=a+b*τo*n+c*τo2*n2+∈(n*τo) 秒
B=[a; b; c]=T-1(N*NT)-1(NT*X); T-1=[1,0,0; 0,τo-1,0; 0,0,τo-2];
(N*NT)-1=[3(3(N+1)+2),-18(2N+1),30;
-18(2N+1),{12(2N+1)(8N+11)}/{(N+1)(N+2)},-180/(N+2);
30,-180/(N+2), 180/{(N+1)(N+2)}]/{N(N-1)(N-2)};
(NT*X)=[Σn=1 〜 NPCR_err(n); Σn=1 〜 NPCR_err(n)*n;Σn=1 〜 NPCR_err(n)*n2]
次に、N個の均一に離間したサンプル用の周波数ドリフト・レートに対するLMS見積りは、次のようになる。
DR=60/{N(N-1)(N-2)τo2}*Σn=1 〜 NPCR_err(n){6n2/{(N+1)(N+2)}-6n/(N+2)+1}.
【0030】
これら2つのLMS推定値、線形回帰からの周波数オフセット、及び2次方程式回帰からの周波数ドリフト・レートを、有限インパルス応答(FIR)フィルタとして実現できる。まず、z及び平均PCR値の数Nに応じたFIRフィルタによって周波数オフセットを見積るLMSを記述する。
Hr(z,N)=6/{N(N-1)τo}*z-N*Σk=0 〜 (N-1)zk{2(k+1)/(N+1)-1}
FOを見積るのに用いたサンプルの数は、N=Pr/(2*BW)である。なお、Prは、平均PCRレートであり、τoは、1/Fsであり、BWは、測定帯域幅である。したがって、例えば、Pr=24及びBW=0.1Hzで、N=floor(Pr/(2*BW)) = 125サンプルである。第2に、FIRフィルタをzの関数として記述すると、周波数ドリフト・レートの見積りは次のようになる。
Hdr(z,N)={60/(N(N-1)(N-2)τo2)}z-NΣk=0 〜 N-1{(6(k+1)2)/((N+1)(N+2))-(6(k+1))/(N+2)+1}
【0031】
比較において、帯域幅がBWの2次循環バターワース・ロウパス・フィルタが微分器とカスケード接続される。循環LPF及び微分器の応答のカスケード接続を、図7のFIR LMS周波数オフセット推定値と比較する。ドリフト・レートFIR応答は、図8に示すようになる。なお、
N=floor(Pr/(21/2*Bw)=サンプル数
が、Prの平均PCRレートにてFIRフィルタで処理される。比較のため、2個の微分器とカスケード接続された帯域幅BWの3次循環バターワースLPFを、図8のFIR LMSドリフト・レート推定値と比較する。
【0032】
この分析より、簡単な微分器とカスケード接続された2個の線形循環フィルタ処理に対する均一なサンプル・データの線形及び2次方程式回帰の精密な近似が存在する。N個のサンプルの線形回帰分析を置換する等価循環フィルタ処理の平均PCRレートPrと、帯域幅BWとの推定値を得ることは、BW=Pr/(2*N)であり、2次方程式回帰では、BW=Pr/(21/2*N)である。これら等価処理は、上述の如き微分器及びバターワースLPFフィルタ用の差分方程式から構成してもよい。等価回帰フィルタは、2つの前のPCR値及び相対的に小さなかけ算/足し算を蓄積するだけでよいので、これらは、計算が簡単であり、一定帯域幅測定結果を生じる単一のプロセッサにより多くのプログラムPCRに対して同時に実施できる。フィルタ処理からの推定(見積り)値を用い、HPFを適用して結果からドリフト・レート成分を除去することにより、周波数オフセットによる推定PCR値を減算して、PCRジッタを求めてもよい。
【0033】
この第2方法の等価回路を図6に示す。PCR_int(n)をPCR_AT(n)時間から求め、PCR(n)値の微分から減算し、正規化し、PCR(n)エラー値Foo(n)を発生する。Foo(n)は、第1線形LMS推定値への入力であり、この推定値を求めるには、導関数と、2次ロウパス・フィルタ(LPF)とを含んでおり、周波数オフセットFO(n)を発生する。周波数オフセットは、第2の2次方程式LMS推定値に入力し、この推定値を求めるには、導関数、微分回路、1次ロウパス・フィルタを含んでおり、ドリフト・レートDR(n)を発生する。周波数オフセットをPCR_int(n)により乗算して、その結果をPCR(n)エラー値から減算して、瞬間ジッタ値JJ(n)を生成する。この瞬間ジッタ値をカスケード・フィルタで処理する。このカスケード・フィルタは、まず、1次ハイパス・フィルタが後続する1次ロウパス・フィルタを具え、PCRジッタJit(n)を発生する。その結果の差分方程式は、次のようになる。
FO(n)=PCR_int(n)*(π*BW)2*Foo(n)*E(n)+2E(n)*FO(n-1)-E(n)2*FO(n-2)
なお、Foo(n)=[PCR(n)-PCR(n-1)]/Fo-PCR_int(n);
E(n)=exp[-PCR_int(n)*π*BW] (exp(-x)〜1-x+x2/2-x3/3);
DR(n)=E(n)*DR(n-1)+π*BW*[FO(n)-FO(n-1)];
JJ(n)=Foo(n)-FO(n)*PCR_int(n);
Jit(n)=E(n)*[JJ(n)-JJ(n-1)+2*Jit(n-1)-E(n)*Jit(n-2)].
である。
【0034】
よって、本発明の方法は、不均一なインターバルで到着するPCR値と、選択可能な一定帯域幅とからMPEGにおけるPCRのジッタと、周波数オフセットと、ドリフト・レートとを求める。この帯域幅は、形式II位相拘束ループから、又はLMSの1次及び2次推定値から得た1組の差分方程式を用いて、ジッタからワンダを分離する周波数である。
【0035】
【発明の効果】
上述の如く、本発明によれば、PCR到着時間が不均一で、PCRレートが可変である場合に、選択可能な一定測定帯域幅を利用して、MPEGにおけるPCRのジッタ、周波数オフセット及びドリフト・レートを測定できる。
【図面の簡単な説明】
【図1】本発明により周波数オフセット、ディザ及びジッタを測定する測定フィルタの簡略化した全体的なブロック図である。
【図2】本発明による周波数オフセット・ドリフト及びジッタ・マスクのグラフを示す図である。
【図3】本発明により周波数オフセット、ディザ及びジッタを測定するための位相拘束ループ(PLL)のブロック図である。
【図4】本発明により、1組の差分方程式を得るための図3の等価回路のブロック図の一部分を示す図である。
【図5】本発明により、1組の差分方程式を得るための図3の等価回路のブロック図の他の部分を示す図である。
【図6】本発明により、1組の差分方程式を得るために平均最小二乗1次及び2次推定量を用いる等価回路のブロック図である。
【図7】本発明により、FIR線形フィルタ及び2次回帰フィルタと、微分器及びロウパス・フィルタの組合せ及び二重微分器及びロウパス・フィルタの組合せとの比較を示す図である。
【図8】本発明により、FIR線形フィルタ及び2次回帰フィルタと、微分器及びロウパス・フィルタの組合せ及び二重微分器及びロウパス・フィルタの組合せとの比較を示す図である。
【図9】従来技術により周波数オフセット及びジッタを見積るためのグラフを示す図である。
【図10】MPEG伝送システムにおけるプログラム・ストリーム用のPCR値における変動の源を示すモデルのブロック図である。
Claims (2)
- プログラム時刻基準参照値(PCR)の到着時間が不均一であり、PCRレートが可変である場合に、選択可能な一定の測定帯域幅で、PCRのジッタ、周波数オフセット及びドリフト・レートを測定する方法であって、
非同期精密基準発振器によりPCR到着時間の間の間隔を測定し、
上記可変のPCRレートから独立して、上記選択可能な一定測定帯域幅を、ジッタ及びワンダの間の周波数を区別する一定測定帯域幅に固定し、
1組の差分方程式の形式で、上記PCR到着時間の間隔、各PCR到着時間でのPCR値、上記固定された選択可能な一定測定帯域幅に応じて、上記PCRのジッタ、周波数オフセット及びドリフト・レートを測定する測定方法。 - 上記1組の差分方程式は、PCR値用の一元2次時間方程式の平均最小二乗(LMS)周波数オフセット及びLMSドリフト・レート推定量に対する線形ろ波近似から導出したことを特徴とする請求項1の測定方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/619,243 US6650719B1 (en) | 2000-07-19 | 2000-07-19 | MPEG PCR jitter, frequency offset and drift rate measurements |
US09/619,243 | 2000-07-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002118862A JP2002118862A (ja) | 2002-04-19 |
JP3971137B2 true JP3971137B2 (ja) | 2007-09-05 |
Family
ID=24481077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001218797A Expired - Fee Related JP3971137B2 (ja) | 2000-07-19 | 2001-07-18 | Mpegのpcrのジッタ、周波数オフセット及びドリフト・レートの測定方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US6650719B1 (ja) |
EP (1) | EP1175109B1 (ja) |
JP (1) | JP3971137B2 (ja) |
CN (1) | CN1263315C (ja) |
DE (1) | DE60107502T2 (ja) |
ES (1) | ES2231392T3 (ja) |
SG (1) | SG111022A1 (ja) |
Families Citing this family (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2811846B1 (fr) * | 2000-07-17 | 2002-09-27 | Thomson Multimedia Sa | Procede et dispositif de lecture de donnees enregistrees mpeg transmises sur un bus ieee 1394 |
US7304545B1 (en) | 2000-11-30 | 2007-12-04 | Marvell International Ltd. | High latency timing circuit |
US6732286B1 (en) * | 2000-11-30 | 2004-05-04 | Marvell International, Ltd. | High latency timing circuit |
US7860205B1 (en) * | 2001-09-18 | 2010-12-28 | Ciena Corporation | Clock synchronization using a weighted least squares error filtering technique |
US7184506B2 (en) * | 2002-03-30 | 2007-02-27 | Broadcom Corporation | Frequency drift and phase error compensation in a VOFDM receiver |
US7130368B1 (en) * | 2002-09-19 | 2006-10-31 | Nortel Network Limited | Clock recovery using a direct smoothing process |
US7337344B2 (en) * | 2003-01-31 | 2008-02-26 | Point Grey Research Inc. | Methods and apparatus for synchronizing devices on different serial data buses |
US7610161B2 (en) * | 2003-05-01 | 2009-10-27 | Tektronix, Inc. | Wander gamut display |
US7397825B2 (en) * | 2004-03-10 | 2008-07-08 | Scientific-Atlanta, Inc. | Transport stream dejitterer |
US7376158B2 (en) * | 2004-04-22 | 2008-05-20 | Scientific-Atlanta, Inc. | Rate limited control mechanism for MPEG PCR dejittering |
EP1653747B1 (en) * | 2004-10-20 | 2015-08-19 | STMicroelectronics International N.V. | A system for clock recovery in digital video communication |
US7778173B2 (en) * | 2005-01-04 | 2010-08-17 | Cisco Technology, Inc. | Clock recovery algorithm for remultiplexing MPEG-2 SPTSs and/or MPTSs in the presence of network jitter |
US20060155961A1 (en) * | 2005-01-06 | 2006-07-13 | International Business Machines Corporation | Apparatus and method for reformatting instructions before reaching a dispatch point in a superscalar processor |
US7221704B2 (en) | 2005-08-01 | 2007-05-22 | Marvell World Trade Ltd. | All digital implementation of clock spectrum spreading (dither) for low power/die area |
US7817535B2 (en) * | 2005-11-02 | 2010-10-19 | Cisco Technology, Inc. | Method of fault tolerance and synchronous failover for broadcast video across the network |
US8064484B2 (en) * | 2006-02-01 | 2011-11-22 | Symmetricom, Inc. | Enhanced clock control in packet networks |
FR2897226B1 (fr) * | 2006-02-08 | 2008-04-18 | Thales Sa | Dispositif de mesure de parametres relatifs aux estampilles temporelles notamment presentes dans des flux, et synthetiseur de frequence |
EP3167900B1 (en) | 2006-03-29 | 2018-11-21 | Merial Limited | Vaccine against streptococci |
CN100428802C (zh) * | 2006-12-22 | 2008-10-22 | 清华大学 | 一种自适应多媒体播放的方法 |
KR100880179B1 (ko) | 2007-04-09 | 2009-01-28 | (주)디티브이인터랙티브 | Iptv 네트워크 품질 측정방법 및 장치, 그리고,iptv 네트워크 품질측정시스템 |
JP5105072B2 (ja) * | 2008-02-19 | 2012-12-19 | Necエンジニアリング株式会社 | タイミング情報採取装置 |
JP5185167B2 (ja) * | 2009-03-12 | 2013-04-17 | 富士通テレコムネットワークス株式会社 | ジッタ検出回路およびジッタ検出方法 |
US8514329B2 (en) | 2011-05-31 | 2013-08-20 | Motorola Mobility Llc | Jitter estimation for MPEG receivers |
GB2514572B (en) * | 2013-05-29 | 2020-05-27 | Grass Valley Ltd | Re-timing sampled data |
TWI682387B (zh) * | 2018-10-24 | 2020-01-11 | 新唐科技股份有限公司 | 多音調通訊系統、多音調訊號解調變裝置及其方法 |
CN112710636B (zh) * | 2020-12-09 | 2022-05-24 | 深圳市科曼医疗设备有限公司 | 一种特定蛋白浓度的检测方法及检测装置 |
WO2023108500A1 (zh) * | 2021-12-15 | 2023-06-22 | 深圳Tcl新技术有限公司 | 一种数据处理方法、系统及存储介质和终端设备 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5966387A (en) * | 1995-09-25 | 1999-10-12 | Bell Atlantic Network Services, Inc. | Apparatus and method for correcting jitter in data packets |
US5805602A (en) * | 1995-09-25 | 1998-09-08 | Bell Atlantic Network Services, Inc. | Network monitoring system for cell delay variation |
US5883924A (en) | 1996-04-12 | 1999-03-16 | Hewlett Packard Company | Method and apparatus for PCR jitter measurement in an MPEG-2 transport stream using sliding window |
US5774497A (en) | 1996-04-12 | 1998-06-30 | Hewlett-Packard Co | Method and apparatus for PCR jitter measurement in an MPEG-2 transport stream |
KR100271236B1 (ko) * | 1998-02-02 | 2000-11-01 | 김춘호 | 노멀라이징기법을이용한피시알클럭복원용디지탈위상록루프회로 |
-
2000
- 2000-07-19 US US09/619,243 patent/US6650719B1/en not_active Expired - Lifetime
-
2001
- 2001-06-20 SG SG200103781A patent/SG111022A1/en unknown
- 2001-07-10 EP EP01305946A patent/EP1175109B1/en not_active Expired - Lifetime
- 2001-07-10 DE DE60107502T patent/DE60107502T2/de not_active Expired - Lifetime
- 2001-07-10 ES ES01305946T patent/ES2231392T3/es not_active Expired - Lifetime
- 2001-07-18 JP JP2001218797A patent/JP3971137B2/ja not_active Expired - Fee Related
- 2001-07-19 CN CN01123060.6A patent/CN1263315C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1175109A3 (en) | 2002-02-06 |
JP2002118862A (ja) | 2002-04-19 |
EP1175109A2 (en) | 2002-01-23 |
SG111022A1 (en) | 2005-05-30 |
US6650719B1 (en) | 2003-11-18 |
CN1263315C (zh) | 2006-07-05 |
CN1340971A (zh) | 2002-03-20 |
EP1175109B1 (en) | 2004-12-01 |
DE60107502D1 (de) | 2005-01-05 |
DE60107502T2 (de) | 2005-05-12 |
ES2231392T3 (es) | 2005-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3971137B2 (ja) | Mpegのpcrのジッタ、周波数オフセット及びドリフト・レートの測定方法 | |
US8428045B2 (en) | Media clock recovery | |
US9584302B2 (en) | Method and apparatus for synchronization of slave clock to master clock | |
EP3053287B1 (en) | Method and devices for time and frequency synchronization using a phase locked loop | |
US20060012712A1 (en) | Locking display pixel clock to input frame rate | |
US20100166130A1 (en) | Phase Locked Loop with Optimal State Feedback Controller | |
JP2014238357A (ja) | 受信装置、時刻差算出方法、およびプログラム | |
US7639769B2 (en) | Method and apparatus for providing synchronization in a communication system | |
JP2532928B2 (ja) | ゴ―スト除去装置 | |
EP3053288A1 (en) | Method and devices for time and frequency synchronization | |
US6072369A (en) | Digital phase locked loop circuit for PCR recovery | |
JPH0761011B2 (ja) | 分周回路装置 | |
JP3213257B2 (ja) | フェーズ・ロック・ループ装置及びフェーズ・ロック・ループ装置のゲイン係数調整方法 | |
JPH11308203A (ja) | クロック再生装置 | |
EP0926835A2 (en) | Method and device for the digital control of a phase-locked loop and relative phase-locked loop thus obtained | |
JP3700817B2 (ja) | ソースクロック再生回路 | |
CN112118200A (zh) | 跟踪方法及系统 | |
JPH11186906A (ja) | ランダムな時刻情報から基準クロックを再生するpll | |
US20040153894A1 (en) | Method of measuring the accuracy of a clock signal | |
JP3857011B2 (ja) | ディジタルハイパスフィルタおよびディジタルハイパスフィルタを用いたジッタ測定器 | |
Garner et al. | Analysis of Clock Synchronization Approaches for Residential Ethernet | |
JP2007531360A (ja) | タイムスレービング装置 | |
JP2968730B2 (ja) | スキュー補正回路 | |
JP3465223B2 (ja) | リーク積分平均化回路及び伝送路クロック再生回路 | |
WO2023234963A1 (en) | Device and methods for phase noise measurement |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A625 | Written request for application examination (by other person) |
Free format text: JAPANESE INTERMEDIATE CODE: A625 Effective date: 20040702 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060601 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061024 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20070117 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20070122 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070426 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070529 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070607 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100615 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110615 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120615 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130615 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |