JP3965316B2 - インダクタの磁化状態検出制御装置 - Google Patents
インダクタの磁化状態検出制御装置 Download PDFInfo
- Publication number
- JP3965316B2 JP3965316B2 JP2002099184A JP2002099184A JP3965316B2 JP 3965316 B2 JP3965316 B2 JP 3965316B2 JP 2002099184 A JP2002099184 A JP 2002099184A JP 2002099184 A JP2002099184 A JP 2002099184A JP 3965316 B2 JP3965316 B2 JP 3965316B2
- Authority
- JP
- Japan
- Prior art keywords
- inductor
- circuit
- switching element
- magnetic energy
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電源部の電力をインダクタに磁気エネルギーとして蓄積するとともに、インダクタに蓄積された磁気エネルギーを負荷に供給する電源回路におけるインダクタの磁化状態検出制御装置に関する。
【０００２】
【従来の技術】
図６は従来の電源回路の構成を示すブロック図である。この電源回路は、図６に示すように、トランスＴの１次側に接続された電源部１と、トランスＴの２次巻線の一端とインダクタＬとの間に直列に接続され整流素子であるダイオードＤ１と、ダイオードＤ１とインダクタＬの接続点とトランスＴの２次巻線の他端との間に接続された整流素子であるダイオードＤ２と、電源部１とトランスＴの１次側との間に設けられ導通・非導通に応じて電源部１から負荷側への電源の供給・非供給を切り替えるスイッチ素子５と、負荷２の電圧を監視する電圧監視部３と、スイッチ素子５の導通・非導通を制御するスイッチ制御部４とから構成される。
【０００３】
このような電源回路において、スイッチ素子５が導通すると、電源部１よりトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーが蓄積され、スイッチ素子５が非導通になると、インダクタＬ、負荷２、ダイオードＤ２により構成される回路に電流が流れ、インダクタＬに蓄積されている磁気エネルギーが負荷２に供給される。
【０００４】
従来の電源回路の動作について図７を参照して説明する。まず、スイッチ制御部４が図７（ｇ）の時点ｔ１でスイッチ素子５をオン（ＯＮ）する（図７（ａ））。すると、トランスＴの二次側電圧Ｖ１が正電圧となり（図７（ｂ））、ダイオードＤ１，Ｄ２がそれぞれ導通状態、非導通状態となる。これにより、ダイオードＤ１を介してインダクタＬに電流Ｉ1が流れて（図７（ｃ））、電源部１の電力がトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流Ｉ1はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、ダイオードＤ１を介して流れる電流Ｉ１によりインダクタＬから発生する磁束が増大する（図７（ｅ））。
【０００５】
つぎに、図７（ｇ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフ（ＯＦＦ）する（図７（ａ））。すると、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧（負電圧）となる（図７（ｂ））。これにより、ダイオードＤ１，Ｄ２は、それぞれ非導通状態、導通状態となりダイオードＤ２に電流Ｉ２が流れる（図７（ｄ））。この結果、インダクタＬ、負荷２、ダイオードＤ２が直列に接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給され、インダクタＬの蓄積磁気エネルギーが次第に低減し、これにより負荷２への供給電流も低減する。
【０００６】
ここで、図７（ｇ）の時点ｔ３において、スイッチ制御部４は、スイッチ素子５を再びオンする（図７（ａ））。すると、ダイオードＤ１，Ｄ２がそれぞれ再び導通状態、非導通状態となり、電源部１の電力が再びトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーとして蓄積開始されるとともに、負荷２側にも供給される。これにより、インダクタＬから発生する磁束が増加する（図７（ｅ））。そして、図７（ｇ）の時点ｔ４で、スイッチ制御部４は同様にスイッチ素子５をオフする（図７（ａ））。これにより、インダクタＬの蓄積磁気エネルギーが負荷２側に供給される。
【０００７】
ここでスイッチ制御部４は電圧監視部３およびトランスＴの１次側電流の情報によりスイッチ素子５のオン・オフを制御し、負荷２に供給する電圧を一定に保つ動作を行っている。また、電源効率を最大とするため、スイッチ素子５のスイッチング動作として、連続動作と不連続動作の２つの動作を行うことができる。ここで、連続動作とは、インダクタＬから負荷２に電力が供給されたときにインダクタＬの蓄積磁気エネルギーが「０」にならないか、または「０」になると同時にスイッチ素子５が導通状態になる動作のことであり、不連続動作とは、インダクタＬの蓄積磁気エネルギーが「０」になった後に、スイッチ素子５が導通状態になる動作、即ちインダクタＬの蓄積磁気エネルギーが一定時間「０」となる動作のことである。図７ではインダクタＬの磁束は「０」となると同時に増加しており（図７（ｅ））、連続動作の状態を表している。不連続動作の状態を図８に示す。
【０００８】
このように、連続動作状態ではダイオードＤ１，Ｄ２が導通状態、或いは非導通状態へ変化するタイミングは全てスイッチ制御部４により制御されるスイッチ素子５の動作に同期している。一方、不連続動作状態においては、ダイオードＤ１の導通状態、或いは非導通状態へ変化するタイミングおよびダイオードＤ２の導通状態に変化するタイミングは、スイッチ素子５の動作に同期しているものの、ダイオードＤ２の非導通状態に変化するタイミングはインダクタＬの蓄積磁気エネルギーが「０」になった時点であり、スイッチ素子５の動作とは無関係である。
【０００９】
【発明が解決しようとする課題】
従来の電源回路は、整流素子としてダイオードＤ１，Ｄ２を用いているため、ダイオードの整流動作に伴って、例えば図８（ｃ）に示すような、ノイズ（逆回復時間ｔｒｒを有するノイズ）が発生する。ここで、スイッチ素子５のスイッチング周波数を上げていくと前記ノイズの占める割合が次第に多くなってくることから整流効率が次第に低下するという問題がある。また、整流素子としてダイオードを用いているため、図８（ｆ）に示すように、ダイオードの順方向電圧Ｖｆによる電力損失が生じる。このため、図６において、ダイオードＤ１の代わりに電界効果トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ２の代わりに電界効果トランジスタＱ２をそれぞれ整流素子として用い、インダクタＬの蓄積磁気エネルギーを負荷２に供給することが検討されている。
【００１０】
しかしながら、整流素子として前述のようなスイッチング素子を用いた場合、連続動作状態では電界効果トランジスタＱ１，Ｑ２のオン・オフのタイミングはスイッチ素子５の動作と全て同期しているため、スイッチ素子５を制御するスイッチ制御部４からの情報により制御可能であるが、不連続動作状態においては電界効果トランジスタＱ２のオフタイミングを示すインダクタＬの蓄積磁気エネルギーが「０」となる時点を検出できず、従って電界効果トランジスタＱ２をオフすることができない。
【００１１】
ここでインダクタＬに流れる電流からインダクタＬの蓄積磁気エネルギーが「０」になる時点を検出する方法が考えられる。この場合、インダクタＬに流れる電流を求める手段としてインダクタＬと負荷２の間に直列にセンス抵抗を接続しその両端に発生する電圧を同相除去し増幅した値より電流値を算出する方法が考えられる。しかしながらこのセンス抵抗の値が大きければ電力の損失を招く。そのため通常数十ｍΩ程度の値のセンス抵抗を使用し増幅率を大きくするが、ノイズによる誤動作が発生しやすく実用には問題があった。
【００１２】
したがって、本発明は、電源回路の不連続動作時にインダクタの蓄積磁気エネルギーを負荷に供給する場合、その蓄積磁気エネルギー供給の完了時点を的確に検出可能にすることを目的とする。
【００１３】
【課題を解決するための手段】
このような課題を解決するために本発明は、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路と、インダクタの蓄積磁気エネルギーの前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御する制御回路とを設け、さらに、検出回路を、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分する積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とから構成し、制御回路は比較器による前記所定の信号の出力に応じて第１のスイッチング素子のオン・オフを制御するものである。
【００１４】
この場合、制御回路は、比較器による前記所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフするものである。
また、インダクタへの磁気エネルギーの蓄積前に積分回路を初期化するリセット回路を設けたものである。
また、電源部と、この電源部とインダクタとの間に設けられ一定時間オンして電源部の電力を磁気エネルギーとしてインダクタに蓄積する第２のスイッチング素子とを設け、制御回路は、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するものである。
【００１５】
また、本発明は、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路と、インダクタの磁気エネルギーの前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御する制御回路と、電源部と、この電源部とインダクタの間に設けられ、一定時間オンして電源部の電力をインダクタに蓄積する第２のスイッチング素子と、インダクタへの磁気エネルギーの蓄積前に積分回路を初期化するリセット回路とを備え、検出回路は、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分する積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とからなり、制御回路は、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するとともに、比較器による所定の信号の出力に応じて第１のスイッチング素子のオフを制御し、リセット回路は、第２のスイッチング素子のオン時に積分回路を初期化することを特徴とする。
ここで、制御回路は、比較器による所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフする。
【００１６】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
図１は本発明を適用した同期整流型電源回路の構成を示すブロック図である。本電源回路は、図１に示すように、トランスＴの１次側に接続された電源部１と、トランスＴの２次巻線の一端とインダクタＬとの間に直列にスイッチング素子として接続された電界効果トランジスタ（以下、トランジスタ）Ｑ１と、トランジスタＱ１とインダクタＬの接続点とトランスＴの２次巻線の他端との間にスイッチング素子として接続されたトランジスタＱ２と、電源部１とトランスＴの１次側との間に設けられ導通・非導通に応じて電源部１から負荷側への電源の供給・非供給を切り替えるスイッチ素子５と、負荷２の電圧を監視する電圧監視部３と、スイッチ素子５の導通・非導通を制御するスイッチ制御部４と、インダクタＬが発生する磁束の変化率（単位時間当たりの磁束の変化量）を検出し電圧Ｖ２として出力するコイル１１と、コイル１１の発生電圧Ｖ２を入力して積分する積分回路１２と、積分回路１２の積分動作開始前（即ちスイッチ素子５の導通（オン）と同時）に積分回路１２のコンデンサの蓄積電荷を放電させ積分回路１２をリセットするリセット回路１２Ａと、積分回路１２の積分電圧を入力して所定電圧と比較し比較結果を出力するコンパレータ１３と、コンパレータ１３の出力とスイッチ制御部４の出力とを受けてトランジスタＱ１，Ｑ２のオン・オフを制御するＦＥＴ制御回路１４とから構成される。
【００１７】
次に、本電源回路の連続動作について図２のタイムチャートを参照して説明する。
まず、スイッチ制御部４が図２（ｈ）の時点ｔ１でスイッチ素子５をオンする（図２（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行う。これにより、トランジスタＱ１がオン（導通）し、トランジスタＱ２がオフ（非導通）となる（図２（ｅ）、図２（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図２（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図２（ｄ））。
【００１８】
ここで、図２（ｈ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフする（図２（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行う。これにより、トランジスタＱ１がオフ、トランジスタＱ２がオンする（図２（ｅ）、図２（ｆ））。スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる（図２（ｂ））。このとき、トランジスタＱ１，Ｑ２はＦＥＴ制御回路１４によりそれぞれ非導通状態、導通状態とされる。この結果、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図２（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図２（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００１９】
ここで、図２（ｈ）の時点ｔ３においてスイッチ制御部４は、スイッチ素子５を再びオンする（図２（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行い、トランジスタＱ１をオン、トランジスタＱ２をオフさせる（図２（ｅ）、図２（ｆ））。すると、電源部１の電力が再びトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始されるとともに、負荷２側にも供給される。これにより、インダクタＬから磁束が発生しこの発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図２（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図２（ｄ））。そして、図２（ｈ）の時点ｔ４で、スイッチ制御部４は同様にスイッチ素子５をオフする（図２（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行い、トランジスタＱ１をオフ、トランジスタＱ２をオンさせる（図２（ｅ）、図２（ｆ））。これにより、インダクタＬの蓄積磁気エネルギーが負荷２側に供給される。 即ち、連続動作状態ではトランジスタＱ１、Ｑ２のオン・オフ制御はスイッチ素子５の動作と同期するため、ＦＥＴ制御回路１４はスイッチ制御部４からのスイッチ素子５の制御情報に従い、トランジスタＱ１、Ｑ２のオン・オフ制御を行う。
【００２０】
次に図１の電源回路の不連続動作について図３を参照して説明する。
この不連続動作時においても、スイッチ制御部４は連続動作時と同様、スイッチ素子５のオン・オフ制御を行う。また、トランジスタＱ１のオン・オフ制御についてもスイッチ素子５のオン・オフと連動した制御を行う。なお、トランジスタＱ２についてはスイッチ素子５のオフに連動してトランジスタＱ２のオンを制御する。
【００２１】
即ち、図３に示すように、まず、スイッチ制御部４が図３（ｈ）の時点ｔ１でスイッチ素子５をオンする（図３（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行う。これにより、トランジスタＱ１がオン、トランジスタＱ２がオフする（図３（ｅ）、図３（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図３（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図３（ｄ））。
【００２２】
ここで、図３（ｈ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフする（図３（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行う。これにより、トランジスタＱ１がオフ、トランジスタＱ２がオンする（図３（ｅ）、図３（ｆ））。スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる。このとき、トランジスタＱ１，Ｑ２はＦＥＴ制御回路１４によりそれぞれ非導通状態、導通状態とされる。この結果、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した蓄積方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図３（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図３（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００２３】
即ち、磁気エネルギーを蓄積するインダクタＬから発生する磁束Φの変化率をコイル１１により電圧Ｖ２、
Ｖ２＝ｄΦ／ｄｔ （１）
として取り出し、さらに積分回路１２を通すことにより、インダクタＬの磁束Φ
Φ＝∫Ｖ・ｄｔ＋Ｃ （２）
を得る。
【００２４】
ここで、式（２）中のＣは不定値であり、積分回路１２のコンデンサの蓄積電荷に基づく値である。このため、積分回路１２の積分動作が開始される前の時点、即ちスイッチ素子５のオンと同時にリセット回路１２Ａにより積分回路１２のコンデンサの電荷を放電させることにより積分回路１２を初期化する。これにより、式（２）中のＣの値が「０」になり、この結果、積分回路１２により、インダクタＬの磁束Φを的確に検出できる。
このようにして得られた積分回路１２の電圧波形は図３（ｄ）のような三角波（電圧Ｖと時間ｔとが互いに比例または反比例の関係にある波形）となり、したがって、電圧が或る設定値からＧＮＤレベル（０Ｖ）に達するまでの時間が予測可能である。
【００２５】
ところで、インダクタＬに蓄積磁気エネルギーが残っている状態でトランジスタＱ２が非導通になれば、ＦＥＴの構造上、ドレイン−ソース間に内蔵されるダイオードの特性が現れ、Ｖｆによる電力損失およびｔｒｒによるノイズにより整流効率の低下を招く。また、インダクタＬの蓄積磁気エネルギーが「０」になった時点以降もトランジスタＱ２が導通状態であればコンデンサＣ１から電流の逆流が起こり整流動作とはならない。したがって、インダクタＬの蓄積磁気エネルギーが「０」になると同時にトランジスタＱ２が非導通になることが最良の制御となる。また、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ１，Ｑ２には一般に遅延時間が存在するため、インダクタＬの蓄積磁気エネルギーが「０」であることを検出した後トランジスタＱ２を非導通にする制御を開始すると、遅延時間により前述した電流の逆流が発生する。このため、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ２の遅延時間分だけ制御の開始を早める必要がある。そこで、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ２の遅延時間を考慮した値をコンパレータ１３に設定することにより、インダクタＬの蓄積磁気エネルギーが「０」（即ち、磁束が「０」）になると同時にトランジスタＱ２を非導通とする。
【００２６】
こうして積分回路１２の積分電圧が次第に低下し予め定めた設定値になると、コンパレータ１３は「Ｌ」レベルの信号をＦＥＴ制御回路１４に出力する。すると、ＦＥＴ制御回路１４は、コンパレータ１３の前記設定電圧値から予測可能な時間が経過した積分回路１２の電圧が０Ｖになる時点、即ち図３（ｈ）の時点ｔ３または時点ｔ４でトランジスタＱ２を非導通にする（図３（ｆ））。
【００２７】
このように、本電源回路は、不連続動作時において、電源部１から供給され蓄積されたインダクタＬの蓄積磁気エネルギーを負荷２に供給した場合、その蓄積磁気エネルギーが負荷２に供給されて「０」になる時点を検出して、インダクタＬの蓄積磁気エネルギーを負荷２に供給するためのトランジスタＱ２をオフできるようにしたものである。この結果、不連続動作時に確実にトランジスタＱ２をオフできることから、トランジスタを整流素子として用いた同期整流を実現可能とする。
【００２８】
また、本電源回路は、スイッチング素子としてトランジスタＱ１，Ｑ２を用いたことにより、例えば図８（ｃ）に示すような、従来回路のダイオードの整流動作に伴って発生するノイズ（逆回復時間ｔｒｒを有するノイズ）を阻止できる。この結果、整流効率を低下させることなくスイッチ素子５のスイッチング周波数を上げることができ、トランスＴやインダクタＬの小型化が実現できる。また、本電源回路は、スイッチング素子としてトランジスタＱ１，Ｑ２を用いたことにより、図８（ｆ）に示すような、従来回路のダイオードの順方向電圧Ｖｆによる電力損失を防止できる。この結果、素子の小型化や放熱板の小型化を実現できる。また、磁束φの検出をＣＲローパスフィルタである積分回路を通し得ることより、ノイズの影響を受けにくい実用的な電源回路を実現できる。
【００２９】
図４は、図１の電源回路の要部をさらに詳細に示すブロック図である。図１の構成に対し、ＦＥＴ制御回路１４を省略し、かつスイッチ制御部４内に時間調整回路１５を設けるとともに、スイッチ制御部４とスイッチ素子５間にフォトカプラ２０を設ける。さらに、スイッチ制御部４の出力の立ち下がりを出発点とする時間延長回路１７と、スイッチ制御部４の出力とコンパレータ１３の反転出力との論理和をとるオア回路１６と、時間延長回路１７の出力をセット入力端子Ｓに、かつオア回路１６の出力をリセット入力端子Ｒにそれぞれ入力し、出力結果をトランジスタＱ２に出力するＦ／Ｆ回路１８と、コンパレータ１３の出力を反転させてオア回路１６に与えるインバータ１９とを設ける。
【００３０】
ここで、スイッチ制御部４内に設けた時間調整回路１５は、トランジスタＱ２が非導通の状態で、スイッチ素子５の導通と、トランジスタＱ１の導通と、積分回路１２のリセットとを行う場合、スイッチ素子５を導通させるまでのスイッチ素子５及びフォトカプラ２０の各遅延時間と、トランジスタＱ１を導通させるまでのトランジスタＱ１の遅延時間と、積分回路１２をリセットするまでの積分回路１２及びリセット回路１２Ａの遅延時間とをそれぞれ考慮した時間調整を行うものであり、スイッチ制御部４は、時間調整回路１５の調整結果に基づき遅延時間の大きい順に整列させ、時間差をおいて、積分回路１２をリセットするための信号、スイッチ素子５を導通するための信号、トランジスタＱ１を導通するための信号を順次出力する。これにより、スイッチ素子５の導通と、トランジスタＱ１の導通と、積分回路１２のリセットとを同時に行うことができる。
【００３１】
また、時間調整回路１５は、スイッチ素子５の非導通と、トランジスタＱ１の非導通と、トランジスタＱ２の導通とを行う場合、スイッチ素子５を非導通させるまでのスイッチ素子５及びフォトカプラ２０の各遅延時間と、トランジスタＱ１を非導通にさせるまでのトランジスタＱ１の遅延時間と、トランジスタＱ２を導通させるまでの時間延長回路１７，Ｆ／Ｆ回路１８及びトランジスタＱ２の各遅延時間とをそれぞれ考慮した時間調整を行い、スイッチ制御部４は、時間調整回路１５の調整結果に基づき遅延時間の大きい順に整列させ、時間差をおいて、トランジスタＱ２を導通するための信号、スイッチ素子５を非導通にするための信号、トランジスタＱ１を非導通するための信号を順次出力する。これにより、スイッチ素子５の非導通と、トランジスタＱ１の非導通と、トランジスタＱ２の導通とを同時に行うことができる。
【００３２】
図５は、図４に示す電源回路の各部の動作タイミングを示すタイムチャートであり、不連続動作の場合の例を示すものである。図５のタイムチャートは、時間調整回路１５による前述の時間調整の結果に基づくタイミングを示している。図５をもとに本電源回路の要部動作をさらに詳細に説明する。
スイッチ制御部４は、まず図５（ｉ）の時点ｔ１でフォトカプラ２０を介してスイッチ素子５をオンする（図５（ａ））と同時に、リセット回路１２Ａに積分回路１２を初期化させ、かつトランジスタＱ１をオンする（図５（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図５（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図５（ｄ））。
【００３３】
ここで、積分回路１２の出力電圧が上昇し、図５（ｉ）の時点ｔ２で設定値Ｖｒｅｆを上回るとコンパレータ１３は「Ｈ」レベル信号を出力する（図５（ｅ））。その後、図５（ｉ）の時点ｔ３でスイッチ制御部４は今度はスイッチ素子５をオフし（図５（ａ））、かつトランジスタＱ１をオフさせる（図５（ｆ））。このスイッチ制御部４によるトランジスタＱ１のオフタイミングで時間延長回路１７が起動され一定時間の「Ｈ」レベルパルス信号を出力し（図５（ｂ））、このパルス信号がＦ／Ｆ回路１８のセット入力端子Ｓに出力されることから、Ｆ／Ｆ回路１８は出力端子Ｑから「Ｈ」レベルの信号をトランジスタＱ２に出力しトランジスタＱ２をオンさせる（図５（ｇ））。
【００３４】
スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる。このとき、トランジスタＱ１，Ｑ２はそれぞれ非導通状態、導通状態となっていることから、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図５（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図５（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００３５】
こうして積分回路１２の積分電圧が次第に低下しその電圧が図５（ｉ）の時点ｔ４で設定値Ｖｒｅｆになると、コンパレータ１３は「Ｌ」レベル信号を出力する（図５（ｄ）、図５（ｅ））。このコンパレータ１３からの「Ｌ」レベル信号は、インバータ１９により反転されて「Ｈ」レベルとなり、オア回路１６を介してＦ／Ｆ回路１８のリセット入力端子Ｒに出力されることから、Ｆ／Ｆ回路１８はリセットされる。これにより、Ｆ／Ｆ回路１８の出力端子Ｑから「Ｌ」レベル信号がトランジスタＱ２に出力され、トランジスタＱ２がオフされる（図５（ｇ））。
【００３６】
ここで、コンパレータ１３に設定されるＶｒｅｆの値は、前述したように、インダクタＬの蓄積磁気エネルギーが「０」となる時点よりΔｔ（コンパレータ１３、インバータ１９、オア回路１６、Ｆ／Ｆ回路１８、及びトランジスタＱ２の各遅延時間の総和の時間）前における積分電圧であり、これによりインダクタＬの蓄積磁気エネルギーが「０」になると同時にトランジスタＱ２をオフすることができる。なお、連続動作の場合は、コンパレータ１３側からのリセット信号より先に、スイッチ制御部４からトランジスタＱ１をオンするためのＨレベル信号がオア回路１６の一方の入力端子に出力されることにより、Ｆ／Ｆ回路１８がリセットされ、これによりトランジスタＱ２がオフされる。この結果、本電源回路は、連続動作状態及び不連続動作状態の何れの動作状態であってもトランジスタＱ２をオフすることができる。
なお、トランジスタＱ２をオフする場合、コンパレータ１３を用いずに積分回路１２の積分電圧をＡ／Ｄ変換してデジタル値として読み込み、このデジタル値に基づいてトランジスタＱ２を前記磁気エネルギー供給完了時点でオフすることも可能である。
【００３７】
本実施の形態では、フォーワード方式の電源回路の例を説明したが、インダクタに磁気エネルギーを蓄え、その蓄えた磁気エネルギーを整流素子として使用するトランジスタを制御することにより同期整流し、負荷側に伝達する電源回路（フライバック方式電源回路、ＤＣ／ＤＣコンバータ、チョークコンバータを含む）の全てに利用することができる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路とを設け、インダクタの電力の前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御するようにしたので、インダクタの蓄積磁気エネルギーを負荷に供給した場合、その蓄積磁気エネルギーが負荷に供給されて「０」になる時点を的確に検出して、第１のスイッチイング素子をオフできる。この結果、従来の電源回路に見られたダイオードのＶｆによる電力損失やｔｒｒによるノイズのない高効率な同期整流を行うことができる。
【００３９】
この場合、検出回路を、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分するＣＲローパスフィルタである積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とから構成し、比較器による所定の信号の出力に応じて第１のスイッチング素子のオン・オフを制御するようにしたので、インダクタの磁化状態を検出する検出回路として、ノイズ対策の実施された実用的な検出回路を提供できる。
【００４０】
また、比較器による所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフするようにしたので、インダクタの蓄積磁気エネルギーが「０」になると同時に第１のスイッチング素子をオフし負荷側への電力供給を終了させることができる。
また、インダクタへの電力の蓄積前に積分回路を初期化するリセット回路を設けるようにしたので、インダクタの磁化状態を的確に検出できる。
また、電源部と、一定時間オンして電源部の電力をインダクタに磁気エネルギーとして蓄積する第２のスイッチング素子とを設け、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するようにしたので、インダクタに的確に磁気エネルギーを蓄積できる。
【図面の簡単な説明】
【図１】 本発明を適用した電源回路の構成を示すブロック図である。
【図２】 上記電源回路の連続動作時における各部の動作タイミングを示すタイムチャートである。
【図３】 上記電源回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【図４】 図１の電源回路の要部詳細構成を示すブロック図である。
【図５】 図４の電源回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【図６】 従来の電源回路の構成を示すブロック図である。
【図７】 従来回路の連続動作時における各部の動作タイミングを示すタイムチャートである。
【図８】 従来回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【符号の説明】
１…電源部、２…負荷、３…電圧監視部、４…スイッチ制御部、５…スイッチ素子、１１…コイル、１２…積分回路、１２Ａ…リセット回路、１３…コンパレータ、１４…ＦＥＴ制御回路、１６…オア回路、１７…時間延長回路、１８…Ｆ／Ｆ回路、１９…インバータ、２０…フォトカプラ、Ｑ１，Ｑ２…トランジスタ、Ｔ…トランス、Ｌ…インダクタ、Ｃ１…コンデンサ。
【発明の属する技術分野】
本発明は、電源部の電力をインダクタに磁気エネルギーとして蓄積するとともに、インダクタに蓄積された磁気エネルギーを負荷に供給する電源回路におけるインダクタの磁化状態検出制御装置に関する。
【０００２】
【従来の技術】
図６は従来の電源回路の構成を示すブロック図である。この電源回路は、図６に示すように、トランスＴの１次側に接続された電源部１と、トランスＴの２次巻線の一端とインダクタＬとの間に直列に接続され整流素子であるダイオードＤ１と、ダイオードＤ１とインダクタＬの接続点とトランスＴの２次巻線の他端との間に接続された整流素子であるダイオードＤ２と、電源部１とトランスＴの１次側との間に設けられ導通・非導通に応じて電源部１から負荷側への電源の供給・非供給を切り替えるスイッチ素子５と、負荷２の電圧を監視する電圧監視部３と、スイッチ素子５の導通・非導通を制御するスイッチ制御部４とから構成される。
【０００３】
このような電源回路において、スイッチ素子５が導通すると、電源部１よりトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーが蓄積され、スイッチ素子５が非導通になると、インダクタＬ、負荷２、ダイオードＤ２により構成される回路に電流が流れ、インダクタＬに蓄積されている磁気エネルギーが負荷２に供給される。
【０００４】
従来の電源回路の動作について図７を参照して説明する。まず、スイッチ制御部４が図７（ｇ）の時点ｔ１でスイッチ素子５をオン（ＯＮ）する（図７（ａ））。すると、トランスＴの二次側電圧Ｖ１が正電圧となり（図７（ｂ））、ダイオードＤ１，Ｄ２がそれぞれ導通状態、非導通状態となる。これにより、ダイオードＤ１を介してインダクタＬに電流Ｉ1が流れて（図７（ｃ））、電源部１の電力がトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流Ｉ1はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、ダイオードＤ１を介して流れる電流Ｉ１によりインダクタＬから発生する磁束が増大する（図７（ｅ））。
【０００５】
つぎに、図７（ｇ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフ（ＯＦＦ）する（図７（ａ））。すると、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧（負電圧）となる（図７（ｂ））。これにより、ダイオードＤ１，Ｄ２は、それぞれ非導通状態、導通状態となりダイオードＤ２に電流Ｉ２が流れる（図７（ｄ））。この結果、インダクタＬ、負荷２、ダイオードＤ２が直列に接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給され、インダクタＬの蓄積磁気エネルギーが次第に低減し、これにより負荷２への供給電流も低減する。
【０００６】
ここで、図７（ｇ）の時点ｔ３において、スイッチ制御部４は、スイッチ素子５を再びオンする（図７（ａ））。すると、ダイオードＤ１，Ｄ２がそれぞれ再び導通状態、非導通状態となり、電源部１の電力が再びトランスＴ及びダイオードＤ１を介してインダクタＬに磁気エネルギーとして蓄積開始されるとともに、負荷２側にも供給される。これにより、インダクタＬから発生する磁束が増加する（図７（ｅ））。そして、図７（ｇ）の時点ｔ４で、スイッチ制御部４は同様にスイッチ素子５をオフする（図７（ａ））。これにより、インダクタＬの蓄積磁気エネルギーが負荷２側に供給される。
【０００７】
ここでスイッチ制御部４は電圧監視部３およびトランスＴの１次側電流の情報によりスイッチ素子５のオン・オフを制御し、負荷２に供給する電圧を一定に保つ動作を行っている。また、電源効率を最大とするため、スイッチ素子５のスイッチング動作として、連続動作と不連続動作の２つの動作を行うことができる。ここで、連続動作とは、インダクタＬから負荷２に電力が供給されたときにインダクタＬの蓄積磁気エネルギーが「０」にならないか、または「０」になると同時にスイッチ素子５が導通状態になる動作のことであり、不連続動作とは、インダクタＬの蓄積磁気エネルギーが「０」になった後に、スイッチ素子５が導通状態になる動作、即ちインダクタＬの蓄積磁気エネルギーが一定時間「０」となる動作のことである。図７ではインダクタＬの磁束は「０」となると同時に増加しており（図７（ｅ））、連続動作の状態を表している。不連続動作の状態を図８に示す。
【０００８】
このように、連続動作状態ではダイオードＤ１，Ｄ２が導通状態、或いは非導通状態へ変化するタイミングは全てスイッチ制御部４により制御されるスイッチ素子５の動作に同期している。一方、不連続動作状態においては、ダイオードＤ１の導通状態、或いは非導通状態へ変化するタイミングおよびダイオードＤ２の導通状態に変化するタイミングは、スイッチ素子５の動作に同期しているものの、ダイオードＤ２の非導通状態に変化するタイミングはインダクタＬの蓄積磁気エネルギーが「０」になった時点であり、スイッチ素子５の動作とは無関係である。
【０００９】
【発明が解決しようとする課題】
従来の電源回路は、整流素子としてダイオードＤ１，Ｄ２を用いているため、ダイオードの整流動作に伴って、例えば図８（ｃ）に示すような、ノイズ（逆回復時間ｔｒｒを有するノイズ）が発生する。ここで、スイッチ素子５のスイッチング周波数を上げていくと前記ノイズの占める割合が次第に多くなってくることから整流効率が次第に低下するという問題がある。また、整流素子としてダイオードを用いているため、図８（ｆ）に示すように、ダイオードの順方向電圧Ｖｆによる電力損失が生じる。このため、図６において、ダイオードＤ１の代わりに電界効果トランジスタ（ＦＥＴ）Ｑ１、ダイオードＤ２の代わりに電界効果トランジスタＱ２をそれぞれ整流素子として用い、インダクタＬの蓄積磁気エネルギーを負荷２に供給することが検討されている。
【００１０】
しかしながら、整流素子として前述のようなスイッチング素子を用いた場合、連続動作状態では電界効果トランジスタＱ１，Ｑ２のオン・オフのタイミングはスイッチ素子５の動作と全て同期しているため、スイッチ素子５を制御するスイッチ制御部４からの情報により制御可能であるが、不連続動作状態においては電界効果トランジスタＱ２のオフタイミングを示すインダクタＬの蓄積磁気エネルギーが「０」となる時点を検出できず、従って電界効果トランジスタＱ２をオフすることができない。
【００１１】
ここでインダクタＬに流れる電流からインダクタＬの蓄積磁気エネルギーが「０」になる時点を検出する方法が考えられる。この場合、インダクタＬに流れる電流を求める手段としてインダクタＬと負荷２の間に直列にセンス抵抗を接続しその両端に発生する電圧を同相除去し増幅した値より電流値を算出する方法が考えられる。しかしながらこのセンス抵抗の値が大きければ電力の損失を招く。そのため通常数十ｍΩ程度の値のセンス抵抗を使用し増幅率を大きくするが、ノイズによる誤動作が発生しやすく実用には問題があった。
【００１２】
したがって、本発明は、電源回路の不連続動作時にインダクタの蓄積磁気エネルギーを負荷に供給する場合、その蓄積磁気エネルギー供給の完了時点を的確に検出可能にすることを目的とする。
【００１３】
【課題を解決するための手段】
このような課題を解決するために本発明は、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路と、インダクタの蓄積磁気エネルギーの前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御する制御回路とを設け、さらに、検出回路を、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分する積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とから構成し、制御回路は比較器による前記所定の信号の出力に応じて第１のスイッチング素子のオン・オフを制御するものである。
【００１４】
この場合、制御回路は、比較器による前記所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフするものである。
また、インダクタへの磁気エネルギーの蓄積前に積分回路を初期化するリセット回路を設けたものである。
また、電源部と、この電源部とインダクタとの間に設けられ一定時間オンして電源部の電力を磁気エネルギーとしてインダクタに蓄積する第２のスイッチング素子とを設け、制御回路は、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するものである。
【００１５】
また、本発明は、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路と、インダクタの磁気エネルギーの前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御する制御回路と、電源部と、この電源部とインダクタの間に設けられ、一定時間オンして電源部の電力をインダクタに蓄積する第２のスイッチング素子と、インダクタへの磁気エネルギーの蓄積前に積分回路を初期化するリセット回路とを備え、検出回路は、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分する積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とからなり、制御回路は、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するとともに、比較器による所定の信号の出力に応じて第１のスイッチング素子のオフを制御し、リセット回路は、第２のスイッチング素子のオン時に積分回路を初期化することを特徴とする。
ここで、制御回路は、比較器による所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフする。
【００１６】
【発明の実施の形態】
以下、本発明について図面を参照して説明する。
図１は本発明を適用した同期整流型電源回路の構成を示すブロック図である。本電源回路は、図１に示すように、トランスＴの１次側に接続された電源部１と、トランスＴの２次巻線の一端とインダクタＬとの間に直列にスイッチング素子として接続された電界効果トランジスタ（以下、トランジスタ）Ｑ１と、トランジスタＱ１とインダクタＬの接続点とトランスＴの２次巻線の他端との間にスイッチング素子として接続されたトランジスタＱ２と、電源部１とトランスＴの１次側との間に設けられ導通・非導通に応じて電源部１から負荷側への電源の供給・非供給を切り替えるスイッチ素子５と、負荷２の電圧を監視する電圧監視部３と、スイッチ素子５の導通・非導通を制御するスイッチ制御部４と、インダクタＬが発生する磁束の変化率（単位時間当たりの磁束の変化量）を検出し電圧Ｖ２として出力するコイル１１と、コイル１１の発生電圧Ｖ２を入力して積分する積分回路１２と、積分回路１２の積分動作開始前（即ちスイッチ素子５の導通（オン）と同時）に積分回路１２のコンデンサの蓄積電荷を放電させ積分回路１２をリセットするリセット回路１２Ａと、積分回路１２の積分電圧を入力して所定電圧と比較し比較結果を出力するコンパレータ１３と、コンパレータ１３の出力とスイッチ制御部４の出力とを受けてトランジスタＱ１，Ｑ２のオン・オフを制御するＦＥＴ制御回路１４とから構成される。
【００１７】
次に、本電源回路の連続動作について図２のタイムチャートを参照して説明する。
まず、スイッチ制御部４が図２（ｈ）の時点ｔ１でスイッチ素子５をオンする（図２（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行う。これにより、トランジスタＱ１がオン（導通）し、トランジスタＱ２がオフ（非導通）となる（図２（ｅ）、図２（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図２（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図２（ｄ））。
【００１８】
ここで、図２（ｈ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフする（図２（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行う。これにより、トランジスタＱ１がオフ、トランジスタＱ２がオンする（図２（ｅ）、図２（ｆ））。スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる（図２（ｂ））。このとき、トランジスタＱ１，Ｑ２はＦＥＴ制御回路１４によりそれぞれ非導通状態、導通状態とされる。この結果、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図２（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図２（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００１９】
ここで、図２（ｈ）の時点ｔ３においてスイッチ制御部４は、スイッチ素子５を再びオンする（図２（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行い、トランジスタＱ１をオン、トランジスタＱ２をオフさせる（図２（ｅ）、図２（ｆ））。すると、電源部１の電力が再びトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始されるとともに、負荷２側にも供給される。これにより、インダクタＬから磁束が発生しこの発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図２（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図２（ｄ））。そして、図２（ｈ）の時点ｔ４で、スイッチ制御部４は同様にスイッチ素子５をオフする（図２（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行い、トランジスタＱ１をオフ、トランジスタＱ２をオンさせる（図２（ｅ）、図２（ｆ））。これにより、インダクタＬの蓄積磁気エネルギーが負荷２側に供給される。 即ち、連続動作状態ではトランジスタＱ１、Ｑ２のオン・オフ制御はスイッチ素子５の動作と同期するため、ＦＥＴ制御回路１４はスイッチ制御部４からのスイッチ素子５の制御情報に従い、トランジスタＱ１、Ｑ２のオン・オフ制御を行う。
【００２０】
次に図１の電源回路の不連続動作について図３を参照して説明する。
この不連続動作時においても、スイッチ制御部４は連続動作時と同様、スイッチ素子５のオン・オフ制御を行う。また、トランジスタＱ１のオン・オフ制御についてもスイッチ素子５のオン・オフと連動した制御を行う。なお、トランジスタＱ２についてはスイッチ素子５のオフに連動してトランジスタＱ２のオンを制御する。
【００２１】
即ち、図３に示すように、まず、スイッチ制御部４が図３（ｈ）の時点ｔ１でスイッチ素子５をオンする（図３（ａ））と同時に、リセット回路１２Ａにより積分回路１２を初期化させ、かつＦＥＴ制御回路１４に対してトランジスタＱ１のオン指示、及びトランジスタＱ２のオフ指示を行う。これにより、トランジスタＱ１がオン、トランジスタＱ２がオフする（図３（ｅ）、図３（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図３（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図３（ｄ））。
【００２２】
ここで、図３（ｈ）の時点ｔ２でスイッチ制御部４はスイッチ素子５をオフする（図３（ａ））と同時に、ＦＥＴ制御回路１４にトランジスタＱ１のオフ指示、及びトランジスタＱ２のオン指示を行う。これにより、トランジスタＱ１がオフ、トランジスタＱ２がオンする（図３（ｅ）、図３（ｆ））。スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる。このとき、トランジスタＱ１，Ｑ２はＦＥＴ制御回路１４によりそれぞれ非導通状態、導通状態とされる。この結果、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した蓄積方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図３（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図３（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００２３】
即ち、磁気エネルギーを蓄積するインダクタＬから発生する磁束Φの変化率をコイル１１により電圧Ｖ２、
Ｖ２＝ｄΦ／ｄｔ （１）
として取り出し、さらに積分回路１２を通すことにより、インダクタＬの磁束Φ
Φ＝∫Ｖ・ｄｔ＋Ｃ （２）
を得る。
【００２４】
ここで、式（２）中のＣは不定値であり、積分回路１２のコンデンサの蓄積電荷に基づく値である。このため、積分回路１２の積分動作が開始される前の時点、即ちスイッチ素子５のオンと同時にリセット回路１２Ａにより積分回路１２のコンデンサの電荷を放電させることにより積分回路１２を初期化する。これにより、式（２）中のＣの値が「０」になり、この結果、積分回路１２により、インダクタＬの磁束Φを的確に検出できる。
このようにして得られた積分回路１２の電圧波形は図３（ｄ）のような三角波（電圧Ｖと時間ｔとが互いに比例または反比例の関係にある波形）となり、したがって、電圧が或る設定値からＧＮＤレベル（０Ｖ）に達するまでの時間が予測可能である。
【００２５】
ところで、インダクタＬに蓄積磁気エネルギーが残っている状態でトランジスタＱ２が非導通になれば、ＦＥＴの構造上、ドレイン−ソース間に内蔵されるダイオードの特性が現れ、Ｖｆによる電力損失およびｔｒｒによるノイズにより整流効率の低下を招く。また、インダクタＬの蓄積磁気エネルギーが「０」になった時点以降もトランジスタＱ２が導通状態であればコンデンサＣ１から電流の逆流が起こり整流動作とはならない。したがって、インダクタＬの蓄積磁気エネルギーが「０」になると同時にトランジスタＱ２が非導通になることが最良の制御となる。また、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ１，Ｑ２には一般に遅延時間が存在するため、インダクタＬの蓄積磁気エネルギーが「０」であることを検出した後トランジスタＱ２を非導通にする制御を開始すると、遅延時間により前述した電流の逆流が発生する。このため、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ２の遅延時間分だけ制御の開始を早める必要がある。そこで、ＦＥＴ制御回路１４に使用されるデバイスやトランジスタＱ２の遅延時間を考慮した値をコンパレータ１３に設定することにより、インダクタＬの蓄積磁気エネルギーが「０」（即ち、磁束が「０」）になると同時にトランジスタＱ２を非導通とする。
【００２６】
こうして積分回路１２の積分電圧が次第に低下し予め定めた設定値になると、コンパレータ１３は「Ｌ」レベルの信号をＦＥＴ制御回路１４に出力する。すると、ＦＥＴ制御回路１４は、コンパレータ１３の前記設定電圧値から予測可能な時間が経過した積分回路１２の電圧が０Ｖになる時点、即ち図３（ｈ）の時点ｔ３または時点ｔ４でトランジスタＱ２を非導通にする（図３（ｆ））。
【００２７】
このように、本電源回路は、不連続動作時において、電源部１から供給され蓄積されたインダクタＬの蓄積磁気エネルギーを負荷２に供給した場合、その蓄積磁気エネルギーが負荷２に供給されて「０」になる時点を検出して、インダクタＬの蓄積磁気エネルギーを負荷２に供給するためのトランジスタＱ２をオフできるようにしたものである。この結果、不連続動作時に確実にトランジスタＱ２をオフできることから、トランジスタを整流素子として用いた同期整流を実現可能とする。
【００２８】
また、本電源回路は、スイッチング素子としてトランジスタＱ１，Ｑ２を用いたことにより、例えば図８（ｃ）に示すような、従来回路のダイオードの整流動作に伴って発生するノイズ（逆回復時間ｔｒｒを有するノイズ）を阻止できる。この結果、整流効率を低下させることなくスイッチ素子５のスイッチング周波数を上げることができ、トランスＴやインダクタＬの小型化が実現できる。また、本電源回路は、スイッチング素子としてトランジスタＱ１，Ｑ２を用いたことにより、図８（ｆ）に示すような、従来回路のダイオードの順方向電圧Ｖｆによる電力損失を防止できる。この結果、素子の小型化や放熱板の小型化を実現できる。また、磁束φの検出をＣＲローパスフィルタである積分回路を通し得ることより、ノイズの影響を受けにくい実用的な電源回路を実現できる。
【００２９】
図４は、図１の電源回路の要部をさらに詳細に示すブロック図である。図１の構成に対し、ＦＥＴ制御回路１４を省略し、かつスイッチ制御部４内に時間調整回路１５を設けるとともに、スイッチ制御部４とスイッチ素子５間にフォトカプラ２０を設ける。さらに、スイッチ制御部４の出力の立ち下がりを出発点とする時間延長回路１７と、スイッチ制御部４の出力とコンパレータ１３の反転出力との論理和をとるオア回路１６と、時間延長回路１７の出力をセット入力端子Ｓに、かつオア回路１６の出力をリセット入力端子Ｒにそれぞれ入力し、出力結果をトランジスタＱ２に出力するＦ／Ｆ回路１８と、コンパレータ１３の出力を反転させてオア回路１６に与えるインバータ１９とを設ける。
【００３０】
ここで、スイッチ制御部４内に設けた時間調整回路１５は、トランジスタＱ２が非導通の状態で、スイッチ素子５の導通と、トランジスタＱ１の導通と、積分回路１２のリセットとを行う場合、スイッチ素子５を導通させるまでのスイッチ素子５及びフォトカプラ２０の各遅延時間と、トランジスタＱ１を導通させるまでのトランジスタＱ１の遅延時間と、積分回路１２をリセットするまでの積分回路１２及びリセット回路１２Ａの遅延時間とをそれぞれ考慮した時間調整を行うものであり、スイッチ制御部４は、時間調整回路１５の調整結果に基づき遅延時間の大きい順に整列させ、時間差をおいて、積分回路１２をリセットするための信号、スイッチ素子５を導通するための信号、トランジスタＱ１を導通するための信号を順次出力する。これにより、スイッチ素子５の導通と、トランジスタＱ１の導通と、積分回路１２のリセットとを同時に行うことができる。
【００３１】
また、時間調整回路１５は、スイッチ素子５の非導通と、トランジスタＱ１の非導通と、トランジスタＱ２の導通とを行う場合、スイッチ素子５を非導通させるまでのスイッチ素子５及びフォトカプラ２０の各遅延時間と、トランジスタＱ１を非導通にさせるまでのトランジスタＱ１の遅延時間と、トランジスタＱ２を導通させるまでの時間延長回路１７，Ｆ／Ｆ回路１８及びトランジスタＱ２の各遅延時間とをそれぞれ考慮した時間調整を行い、スイッチ制御部４は、時間調整回路１５の調整結果に基づき遅延時間の大きい順に整列させ、時間差をおいて、トランジスタＱ２を導通するための信号、スイッチ素子５を非導通にするための信号、トランジスタＱ１を非導通するための信号を順次出力する。これにより、スイッチ素子５の非導通と、トランジスタＱ１の非導通と、トランジスタＱ２の導通とを同時に行うことができる。
【００３２】
図５は、図４に示す電源回路の各部の動作タイミングを示すタイムチャートであり、不連続動作の場合の例を示すものである。図５のタイムチャートは、時間調整回路１５による前述の時間調整の結果に基づくタイミングを示している。図５をもとに本電源回路の要部動作をさらに詳細に説明する。
スイッチ制御部４は、まず図５（ｉ）の時点ｔ１でフォトカプラ２０を介してスイッチ素子５をオンする（図５（ａ））と同時に、リセット回路１２Ａに積分回路１２を初期化させ、かつトランジスタＱ１をオンする（図５（ｆ））。すると、トランスＴからインダクタＬに電流が流れて、電源部１の電力がトランスＴ及びトランジスタＱ１を介してインダクタＬに磁気エネルギーとして蓄積開始される。また、この電流はコンデンサＣ１を充電するとともに、負荷２にも供給される。一方、トランジスタＱ１を介して流れる電流によりインダクタＬから発生する磁束が増加することにより、この発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２が生じる（図５（ｃ））とともに、コイル１１の電圧Ｖ２を積分する積分回路１２の出力が上昇する（図５（ｄ））。
【００３３】
ここで、積分回路１２の出力電圧が上昇し、図５（ｉ）の時点ｔ２で設定値Ｖｒｅｆを上回るとコンパレータ１３は「Ｈ」レベル信号を出力する（図５（ｅ））。その後、図５（ｉ）の時点ｔ３でスイッチ制御部４は今度はスイッチ素子５をオフし（図５（ａ））、かつトランジスタＱ１をオフさせる（図５（ｆ））。このスイッチ制御部４によるトランジスタＱ１のオフタイミングで時間延長回路１７が起動され一定時間の「Ｈ」レベルパルス信号を出力し（図５（ｂ））、このパルス信号がＦ／Ｆ回路１８のセット入力端子Ｓに出力されることから、Ｆ／Ｆ回路１８は出力端子Ｑから「Ｈ」レベルの信号をトランジスタＱ２に出力しトランジスタＱ２をオンさせる（図５（ｇ））。
【００３４】
スイッチ素子５のオフにより、トランスＴの二次側電圧Ｖ１はスイッチ素子５のオン時の電圧の逆電圧となる。このとき、トランジスタＱ１，Ｑ２はそれぞれ非導通状態、導通状態となっていることから、インダクタＬ、負荷２、トランジスタＱ２が直列接続された回路が形成され、電流がインダクタＬから負荷２に流れ続けることによって、今度はインダクタＬの蓄積磁気エネルギーが負荷２側に供給される。この場合、インダクタＬの磁束の変化は前述した方向と逆向きに変化することから、その発生磁束の変化率を検出するコイル１１の端子間電圧Ｖ２も逆向きとなる（図５（ｃ））。これにより、積分回路１２の積分電圧が次第に低下する（図５（ｄ））とともに、インダクタＬの蓄積磁気エネルギーが負荷２側に供給されて次第に低減する。
【００３５】
こうして積分回路１２の積分電圧が次第に低下しその電圧が図５（ｉ）の時点ｔ４で設定値Ｖｒｅｆになると、コンパレータ１３は「Ｌ」レベル信号を出力する（図５（ｄ）、図５（ｅ））。このコンパレータ１３からの「Ｌ」レベル信号は、インバータ１９により反転されて「Ｈ」レベルとなり、オア回路１６を介してＦ／Ｆ回路１８のリセット入力端子Ｒに出力されることから、Ｆ／Ｆ回路１８はリセットされる。これにより、Ｆ／Ｆ回路１８の出力端子Ｑから「Ｌ」レベル信号がトランジスタＱ２に出力され、トランジスタＱ２がオフされる（図５（ｇ））。
【００３６】
ここで、コンパレータ１３に設定されるＶｒｅｆの値は、前述したように、インダクタＬの蓄積磁気エネルギーが「０」となる時点よりΔｔ（コンパレータ１３、インバータ１９、オア回路１６、Ｆ／Ｆ回路１８、及びトランジスタＱ２の各遅延時間の総和の時間）前における積分電圧であり、これによりインダクタＬの蓄積磁気エネルギーが「０」になると同時にトランジスタＱ２をオフすることができる。なお、連続動作の場合は、コンパレータ１３側からのリセット信号より先に、スイッチ制御部４からトランジスタＱ１をオンするためのＨレベル信号がオア回路１６の一方の入力端子に出力されることにより、Ｆ／Ｆ回路１８がリセットされ、これによりトランジスタＱ２がオフされる。この結果、本電源回路は、連続動作状態及び不連続動作状態の何れの動作状態であってもトランジスタＱ２をオフすることができる。
なお、トランジスタＱ２をオフする場合、コンパレータ１３を用いずに積分回路１２の積分電圧をＡ／Ｄ変換してデジタル値として読み込み、このデジタル値に基づいてトランジスタＱ２を前記磁気エネルギー供給完了時点でオフすることも可能である。
【００３７】
本実施の形態では、フォーワード方式の電源回路の例を説明したが、インダクタに磁気エネルギーを蓄え、その蓄えた磁気エネルギーを整流素子として使用するトランジスタを制御することにより同期整流し、負荷側に伝達する電源回路（フライバック方式電源回路、ＤＣ／ＤＣコンバータ、チョークコンバータを含む）の全てに利用することができる。
【００３８】
【発明の効果】
以上説明したように本発明によれば、磁気エネルギーを蓄積するインダクタと、インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、インダクタの磁化状態を検出する検出回路とを設け、インダクタの電力の前記負荷への供給開始後に検出回路により検出されたインダクタの磁化状態に応じて第１のスイッチング素子のオン・オフを制御するようにしたので、インダクタの蓄積磁気エネルギーを負荷に供給した場合、その蓄積磁気エネルギーが負荷に供給されて「０」になる時点を的確に検出して、第１のスイッチイング素子をオフできる。この結果、従来の電源回路に見られたダイオードのＶｆによる電力損失やｔｒｒによるノイズのない高効率な同期整流を行うことができる。
【００３９】
この場合、検出回路を、インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、コイルの検出電圧を積分するＣＲローパスフィルタである積分回路と、積分回路の積分電圧と予め定めた所定値とを比較し、積分電圧が所定値以下になると所定の信号を出力する比較器とから構成し、比較器による所定の信号の出力に応じて第１のスイッチング素子のオン・オフを制御するようにしたので、インダクタの磁化状態を検出する検出回路として、ノイズ対策の実施された実用的な検出回路を提供できる。
【００４０】
また、比較器による所定の信号の出力から所定時間経過後に第１のスイッチング素子をオフするようにしたので、インダクタの蓄積磁気エネルギーが「０」になると同時に第１のスイッチング素子をオフし負荷側への電力供給を終了させることができる。
また、インダクタへの電力の蓄積前に積分回路を初期化するリセット回路を設けるようにしたので、インダクタの磁化状態を的確に検出できる。
また、電源部と、一定時間オンして電源部の電力をインダクタに磁気エネルギーとして蓄積する第２のスイッチング素子とを設け、第２のスイッチング素子のオフ後に第１のスイッチング素子をオンしてインダクタの蓄積磁気エネルギーを負荷に供給するようにしたので、インダクタに的確に磁気エネルギーを蓄積できる。
【図面の簡単な説明】
【図１】 本発明を適用した電源回路の構成を示すブロック図である。
【図２】 上記電源回路の連続動作時における各部の動作タイミングを示すタイムチャートである。
【図３】 上記電源回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【図４】 図１の電源回路の要部詳細構成を示すブロック図である。
【図５】 図４の電源回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【図６】 従来の電源回路の構成を示すブロック図である。
【図７】 従来回路の連続動作時における各部の動作タイミングを示すタイムチャートである。
【図８】 従来回路の不連続動作時における各部の動作タイミングを示すタイムチャートである。
【符号の説明】
１…電源部、２…負荷、３…電圧監視部、４…スイッチ制御部、５…スイッチ素子、１１…コイル、１２…積分回路、１２Ａ…リセット回路、１３…コンパレータ、１４…ＦＥＴ制御回路、１６…オア回路、１７…時間延長回路、１８…Ｆ／Ｆ回路、１９…インバータ、２０…フォトカプラ、Ｑ１，Ｑ２…トランジスタ、Ｔ…トランス、Ｌ…インダクタ、Ｃ１…コンデンサ。
Claims (6)
- 磁気エネルギーを蓄積するインダクタと、
前記インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、
前記インダクタの磁化状態を検出する検出回路と、
前記インダクタの磁気エネルギーの前記負荷への供給開始後に前記検出回路により検出された前記インダクタの磁化状態に応じて前記第１のスイッチング素子のオン・オフを制御する制御回路と
を備え、
前記検出回路は、
前記インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、
前記コイルの検出電圧を積分する積分回路と、
前記積分回路の積分電圧と予め定めた所定値とを比較し、前記積分電圧が前記所定値以下になると所定の信号を出力する比較器と
からなり、
前記制御回路は、前記比較器による前記所定の信号の出力に応じて前記第１のスイッチング素子のオン・オフを制御することを特徴とするインダクタの磁化状態検出制御装置。 - 請求項１において、
前記制御回路は、前記比較器による前記所定の信号の出力から所定時間経過後に前記第１のスイッチング素子をオフすることを特徴とするインダクタの磁化状態検出制御装置。 - 請求項１において、
前記インダクタへの磁気エネルギーの蓄積前に前記積分回路を初期化するリセット回路を設けたことを特徴とするインダクタの磁化状態検出制御装置。 - 請求項１において、
電源部と、
この電源部と前記インダクタの間に設けられ、一定時間オンして前記電源部の電力を前記インダクタに蓄積する第２のスイッチング素子とを備え、
前記制御回路は、前記第２のスイッチング素子のオフ後に前記第１のスイッチング素子をオンして前記インダクタの蓄積磁気エネルギーを負荷に供給することを特徴とするインダクタの磁化状態検出制御装置。 - 磁気エネルギーを蓄積するインダクタと、
前記インダクタの蓄積磁気エネルギーを負荷に供給する第１のスイッチング素子と、
前記インダクタの磁化状態を検出する検出回路と、
前記インダクタの磁気エネルギーの前記負荷への供給開始後に前記検出回路により検出された前記インダクタの磁化状態に応じて前記第１のスイッチング素子のオン・オフを制御する制御回路と、
電源部と、
この電源部と前記インダクタの間に設けられ、一定時間オンして前記電源部の電力を前記インダクタに蓄積する第２のスイッチング素子と、
前記インダクタへの磁気エネルギーの蓄積前に前記積分回路を初期化するリセット回路と
を備え、
前記検出回路は、
前記インダクタが発生する磁束の変化率を検出し電圧信号として出力するコイルと、
前記コイルの検出電圧を積分する積分回路と、
前記積分回路の積分電圧と予め定めた所定値とを比較し、前記積分電圧が前記所定値以下になると所定の信号を出力する比較器と
からなり、
前記制御回路は、前記第２のスイッチング素子のオフ後に前記第１のスイッチング素子をオンして前記インダクタの蓄積磁気エネルギーを負荷に供給するとともに、前記比較器による前記所定の信号の出力に応じて前記第１のスイッチング素子のオフを制御し、
前記リセット回路は、前記第２のスイッチング素子のオン時に前記積分回路を初期化することを特徴とするインダクタの磁化状態検出制御装置。 - 請求項５において、
前記制御回路は、前記比較器による前記所定の信号の出力から所定時間経過後に前記第１のスイッチング素子をオフすることを特徴とするインダクタの磁化状態検出制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099184A JP3965316B2 (ja) | 2002-04-01 | 2002-04-01 | インダクタの磁化状態検出制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002099184A JP3965316B2 (ja) | 2002-04-01 | 2002-04-01 | インダクタの磁化状態検出制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003299353A JP2003299353A (ja) | 2003-10-17 |
| JP3965316B2 true JP3965316B2 (ja) | 2007-08-29 |
Family
ID=29388103
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002099184A Expired - Fee Related JP3965316B2 (ja) | 2002-04-01 | 2002-04-01 | インダクタの磁化状態検出制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3965316B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4753381B2 (ja) * | 2007-04-27 | 2011-08-24 | コーセル株式会社 | スイッチング電源装置 |
-
2002
- 2002-04-01 JP JP2002099184A patent/JP3965316B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003299353A (ja) | 2003-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7633780B2 (en) | Switching power supply apparatus with low loss synchronous rectification | |
| JP4395881B2 (ja) | スイッチング電源装置の同期整流回路 | |
| US7738266B2 (en) | Forward power converter controllers | |
| US6914789B2 (en) | Switching power supply apparatus with blanking pulse generator | |
| TWI558083B (zh) | 絕緣型直流電源裝置以及控制方法 | |
| US20070274108A1 (en) | Forward power converters | |
| JP3116338B2 (ja) | スイッチング電源 | |
| WO2003088460A2 (en) | Soft switching high efficiency flyback converter | |
| JP2005354890A (ja) | フライフォワード変換器の動作範囲を拡大するための方法及び装置 | |
| JP2004514390A (ja) | 電力変換装置 | |
| JP7244748B2 (ja) | スイッチング電源装置 | |
| TW201946351A (zh) | 電源控制用半導體裝置以及開關電源裝置及其設計方法 | |
| JP3626072B2 (ja) | スイッチング電源装置 | |
| JP3687528B2 (ja) | 電源装置及び放電灯点灯装置 | |
| JP3760379B2 (ja) | スイッチング電源装置 | |
| US6867634B2 (en) | Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit | |
| JP3678098B2 (ja) | 電源装置とそれを用いた電子機器 | |
| JP2003299354A (ja) | フライバックコンバータの同期整流回路 | |
| JP3651781B2 (ja) | 補助共振転流回路を用いた電力変換装置 | |
| JP3965316B2 (ja) | インダクタの磁化状態検出制御装置 | |
| US7474543B2 (en) | Isolated DC-DC converter | |
| JP4415364B2 (ja) | スイッチング電源装置の同期整流回路 | |
| US20050265056A1 (en) | Control method and circuit for synchronous rectifiers used in ZVS DC/DC converter | |
| JP2004194452A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP4419189B2 (ja) | スイッチング電源装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20040506 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040615 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041001 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061106 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070528 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100601 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110601 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120601 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130601 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |