JP2003299353A - インダクタの磁化状態検出制御装置 - Google Patents

インダクタの磁化状態検出制御装置

Info

Publication number
JP2003299353A
JP2003299353A JP2002099184A JP2002099184A JP2003299353A JP 2003299353 A JP2003299353 A JP 2003299353A JP 2002099184 A JP2002099184 A JP 2002099184A JP 2002099184 A JP2002099184 A JP 2002099184A JP 2003299353 A JP2003299353 A JP 2003299353A
Authority
JP
Japan
Prior art keywords
inductor
circuit
transistor
magnetic energy
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002099184A
Other languages
English (en)
Other versions
JP3965316B2 (ja
Inventor
Masao Mihashi
政雄 三橋
Hiroshi Otsuka
大塚  博
Koichi Aoyama
浩一 青山
Yasuhisa Oshima
靖久 大嶋
Shigeru Suzuki
鈴木  茂
Satoru Shimada
悟 島田
Junko Seki
純子 関
Takahiko Ito
孝彦 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
YUKIGAYA SEIGYO KENKYUSHO KK
Tamura Electric Works Ltd
Yukigaya Institute Co Ltd
Original Assignee
YUKIGAYA SEIGYO KENKYUSHO KK
Tamura Electric Works Ltd
Yukigaya Institute Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by YUKIGAYA SEIGYO KENKYUSHO KK, Tamura Electric Works Ltd, Yukigaya Institute Co Ltd filed Critical YUKIGAYA SEIGYO KENKYUSHO KK
Priority to JP2002099184A priority Critical patent/JP3965316B2/ja
Publication of JP2003299353A publication Critical patent/JP2003299353A/ja
Application granted granted Critical
Publication of JP3965316B2 publication Critical patent/JP3965316B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dc-Dc Converters (AREA)

Abstract

(57)【要約】 【課題】 電源回路の不連続動作時にインダクタの蓄積
磁気エネルギーを負荷に供給する場合、その供給完了時
点を的確に検出し効率の良い同期整流を可能にする。 【解決手段】 電源回路は、不連続動作時に、トランジ
スタQ1をオンして電源部1からの電力をインダクタL
に磁気エネルギーとして蓄積した後、トランジスタQ
1,Q2をそれぞれオフ、オンしてインダクタLの蓄積
磁気エネルギーを負荷2に供給する場合、インダクタL
が発生する磁束の変化率をコイル11により検出して電
圧V2として出力させる一方、積分回路12がその電圧
V2を積分し、さらにコンパレータ13がこの積分電圧
を所定値と比較する。そして、所定値以下になるとFE
T制御回路14によりトランジスタQ2をオフさせる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電源部の電力をイ
ンダクタに磁気エネルギーとして蓄積するとともに、イ
ンダクタに蓄積された磁気エネルギーを負荷に供給する
電源回路におけるインダクタの磁化状態検出制御装置に
関する。
【0002】
【従来の技術】図6は従来の電源回路の構成を示すブロ
ック図である。この電源回路は、図6に示すように、ト
ランスTの1次側に接続された電源部1と、トランスT
の2次巻線の一端とインダクタLとの間に直列に接続さ
れ整流素子であるダイオードD1と、ダイオードD1と
インダクタLの接続点とトランスTの2次巻線の他端と
の間に接続された整流素子であるダイオードD2と、電
源部1とトランスTの1次側との間に設けられ導通・非
導通に応じて電源部1から負荷側への電源の供給・非供
給を切り替えるスイッチ素子5と、負荷2の電圧を監視
する電圧監視部3と、スイッチ素子5の導通・非導通を
制御するスイッチ制御部4とから構成される。
【0003】このような電源回路において、スイッチ素
子5が導通すると、電源部1よりトランスT及びダイオ
ードD1を介してインダクタLに磁気エネルギーが蓄積
され、スイッチ素子5が非導通になると、インダクタ
L、負荷2、ダイオードD2により構成される回路に電
流が流れ、インダクタLに蓄積されている磁気エネルギ
ーが負荷2に供給される。
【0004】従来の電源回路の動作について図7を参照
して説明する。まず、スイッチ制御部4が図7(g)の
時点t1でスイッチ素子5をオン(ON)する(図7
(a))。すると、トランスTの二次側電圧V1が正電
圧となり(図7(b))、ダイオードD1,D2がそれ
ぞれ導通状態、非導通状態となる。これにより、ダイオ
ードD1を介してインダクタLに電流I1が流れて(図
7(c))、電源部1の電力がトランスT及びダイオー
ドD1を介してインダクタLに磁気エネルギーとして蓄
積開始される。また、この電流I1はコンデンサC1を
充電するとともに、負荷2にも供給される。一方、ダイ
オードD1を介して流れる電流I1によりインダクタL
から発生する磁束が増大する(図7(e))。
【0005】つぎに、図7(g)の時点t2でスイッチ
制御部4はスイッチ素子5をオフ(OFF)する(図7
(a))。すると、トランスTの二次側電圧V1はスイ
ッチ素子5のオン時の電圧の逆電圧(負電圧)となる
(図7(b))。これにより、ダイオードD1,D2
は、それぞれ非導通状態、導通状態となりダイオードD
2に電流I2が流れる(図7(d))。この結果、イン
ダクタL、負荷2、ダイオードD2が直列に接続された
回路が形成され、電流がインダクタLから負荷2に流れ
続けることによって、今度はインダクタLの蓄積磁気エ
ネルギーが負荷2側に供給され、インダクタLの蓄積磁
気エネルギーが次第に低減し、これにより負荷2への供
給電流も低減する。
【0006】ここで、図7(g)の時点t3において、
スイッチ制御部4は、スイッチ素子5を再びオンする
(図7(a))。すると、ダイオードD1,D2がそれ
ぞれ再び導通状態、非導通状態となり、電源部1の電力
が再びトランスT及びダイオードD1を介してインダク
タLに磁気エネルギーとして蓄積開始されるとともに、
負荷2側にも供給される。これにより、インダクタLか
ら発生する磁束が増加する(図7(e))。そして、図
7(g)の時点t4で、スイッチ制御部4は同様にスイ
ッチ素子5をオフする(図7(a))。これにより、イ
ンダクタLの蓄積磁気エネルギーが負荷2側に供給され
る。
【0007】ここでスイッチ制御部4は電圧監視部3お
よびトランスTの1次側電流の情報によりスイッチ素子
5のオン・オフを制御し、負荷2に供給する電圧を一定
に保つ動作を行っている。また、電源効率を最大とする
ため、スイッチ素子5のスイッチング動作として、連続
動作と不連続動作の2つの動作を行うことができる。こ
こで、連続動作とは、インダクタLから負荷2に電力が
供給されたときにインダクタLの蓄積磁気エネルギーが
「0」にならないか、または「0」になると同時にスイ
ッチ素子5が導通状態になる動作のことであり、不連続
動作とは、インダクタLの蓄積磁気エネルギーが「0」
になった後に、スイッチ素子5が導通状態になる動作、
即ちインダクタLの蓄積磁気エネルギーが一定時間
「0」となる動作のことである。図7ではインダクタL
の磁束は「0」となると同時に増加しており(図7
(e))、連続動作の状態を表している。不連続動作の
状態を図8に示す。
【0008】このように、連続動作状態ではダイオード
D1,D2が導通状態、或いは非導通状態へ変化するタ
イミングは全てスイッチ制御部4により制御されるスイ
ッチ素子5の動作に同期している。一方、不連続動作状
態においては、ダイオードD1の導通状態、或いは非導
通状態へ変化するタイミングおよびダイオードD2の導
通状態に変化するタイミングは、スイッチ素子5の動作
に同期しているものの、ダイオードD2の非導通状態に
変化するタイミングはインダクタLの蓄積磁気エネルギ
ーが「0」になった時点であり、スイッチ素子5の動作
とは無関係である。
【0009】
【発明が解決しようとする課題】従来の電源回路は、整
流素子としてダイオードD1,D2を用いているため、
ダイオードの整流動作に伴って、例えば図8(c)に示
すような、ノイズ(逆回復時間trrを有するノイズ)
が発生する。ここで、スイッチ素子5のスイッチング周
波数を上げていくと前記ノイズの占める割合が次第に多
くなってくることから整流効率が次第に低下するという
問題がある。また、整流素子としてダイオードを用いて
いるため、図8(f)に示すように、ダイオードの順方
向電圧Vfによる電力損失が生じる。このため、図6に
おいて、ダイオードD1の代わりに電界効果トランジス
タ(FET)Q1、ダイオードD2の代わりに電界効果
トランジスタQ2をそれぞれ整流素子として用い、イン
ダクタLの蓄積磁気エネルギーを負荷2に供給すること
が検討されている。
【0010】しかしながら、整流素子として前述のよう
なスイッチング素子を用いた場合、連続動作状態では電
界効果トランジスタQ1,Q2のオン・オフのタイミン
グはスイッチ素子5の動作と全て同期しているため、ス
イッチ素子5を制御するスイッチ制御部4からの情報に
より制御可能であるが、不連続動作状態においては電界
効果トランジスタQ2のオフタイミングを示すインダク
タLの蓄積磁気エネルギーが「0」となる時点を検出で
きず、従って電界効果トランジスタQ2をオフすること
ができない。
【0011】ここでインダクタLに流れる電流からイン
ダクタLの蓄積磁気エネルギーが「0」になる時点を検
出する方法が考えられる。この場合、インダクタLに流
れる電流を求める手段としてインダクタLと負荷2の間
に直列にセンス抵抗を接続しその両端に発生する電圧を
同相除去し増幅した値より電流値を算出する方法が考え
られる。しかしながらこのセンス抵抗の値が大きければ
電力の損失を招く。そのため通常数十mΩ程度の値のセ
ンス抵抗を使用し増幅率を大きくするが、ノイズによる
誤動作が発生しやすく実用には問題があった。
【0012】したがって、本発明は、電源回路の不連続
動作時にインダクタの蓄積磁気エネルギーを負荷に供給
する場合、その蓄積磁気エネルギー供給の完了時点を的
確に検出可能にすることを目的とする。
【0013】
【課題を解決するための手段】このような課題を解決す
るために本発明は、磁気エネルギーを蓄積するインダク
タと、インダクタの蓄積磁気エネルギーを負荷に供給す
る第1のスイッチング素子と、インダクタの磁化状態を
検出する検出回路と、インダクタの蓄積磁気エネルギー
の前記負荷への供給開始後に検出回路により検出された
インダクタの磁化状態に応じて第1のスイッチング素子
のオン・オフを制御する制御回路とを設けたものであ
る。
【0014】この場合、検出回路を、インダクタが発生
する磁束の変化率を検出し電圧信号として出力するコイ
ルと、コイルの検出電圧を積分する積分回路と、積分回
路の積分電圧と予め定めた所定値とを比較し、積分電圧
が所定値以下になると所定の信号を出力する比較器とか
ら構成し、制御回路は比較器による前記所定の信号の出
力に応じて第1のスイッチング素子のオン・オフを制御
するものである。
【0015】また、制御回路は、比較器による前記所定
の信号の出力から所定時間経過後に第1のスイッチング
素子をオフするものである。また、インダクタへの磁気
エネルギーの蓄積前に積分回路を初期化するリセット回
路を設けたものである。また、電源部と、この電源部と
インダクタとの間に設けられ一定時間オンして電源部の
電力を磁気エネルギーとしてインダクタに蓄積する第2
のスイッチング素子とを設け、制御回路は、第2のスイ
ッチング素子のオフ後に第1のスイッチング素子をオン
してインダクタの蓄積磁気エネルギーを負荷に供給する
ものである。
【0016】
【発明の実施の形態】以下、本発明について図面を参照
して説明する。図1は本発明を適用した同期整流型電源
回路の構成を示すブロック図である。本電源回路は、図
1に示すように、トランスTの1次側に接続された電源
部1と、トランスTの2次巻線の一端とインダクタLと
の間に直列にスイッチング素子として接続された電界効
果トランジスタ(以下、トランジスタ)Q1と、トラン
ジスタQ1とインダクタLの接続点とトランスTの2次
巻線の他端との間にスイッチング素子として接続された
トランジスタQ2と、電源部1とトランスTの1次側と
の間に設けられ導通・非導通に応じて電源部1から負荷
側への電源の供給・非供給を切り替えるスイッチ素子5
と、負荷2の電圧を監視する電圧監視部3と、スイッチ
素子5の導通・非導通を制御するスイッチ制御部4と、
インダクタLが発生する磁束の変化率(単位時間当たり
の磁束の変化量)を検出し電圧V2として出力するコイ
ル11と、コイル11の発生電圧V2を入力して積分す
る積分回路12と、積分回路12の積分動作開始前(即
ちスイッチ素子5の導通(オン)と同時)に積分回路1
2のコンデンサの蓄積電荷を放電させ積分回路12をリ
セットするリセット回路12Aと、積分回路12の積分
電圧を入力して所定電圧と比較し比較結果を出力するコ
ンパレータ13と、コンパレータ13の出力とスイッチ
制御部4の出力とを受けてトランジスタQ1,Q2のオ
ン・オフを制御するFET制御回路14とから構成され
る。
【0017】次に、本電源回路の連続動作について図2
のタイムチャートを参照して説明する。まず、スイッチ
制御部4が図2(h)の時点t1でスイッチ素子5をオ
ンする(図2(a))と同時に、リセット回路12Aに
より積分回路12を初期化させ、かつFET制御回路1
4に対してトランジスタQ1のオン指示、及びトランジ
スタQ2のオフ指示を行う。これにより、トランジスタ
Q1がオン(導通)し、トランジスタQ2がオフ(非導
通)となる(図2(e)、図2(f))。すると、トラ
ンスTからインダクタLに電流が流れて、電源部1の電
力がトランスT及びトランジスタQ1を介してインダク
タLに磁気エネルギーとして蓄積開始される。また、こ
の電流はコンデンサC1を充電するとともに、負荷2に
も供給される。一方、トランジスタQ1を介して流れる
電流によりインダクタLから発生する磁束が増加するこ
とにより、この発生磁束の変化率を検出するコイル11
の端子間電圧V2が生じる(図2(c))とともに、コ
イル11の電圧V2を積分する積分回路12の出力が上
昇する(図2(d))。
【0018】ここで、図2(h)の時点t2でスイッチ
制御部4はスイッチ素子5をオフする(図2(a))と
同時に、FET制御回路14にトランジスタQ1のオフ
指示、及びトランジスタQ2のオン指示を行う。これに
より、トランジスタQ1がオフ、トランジスタQ2がオ
ンする(図2(e)、図2(f))。スイッチ素子5の
オフにより、トランスTの二次側電圧V1はスイッチ素
子5のオン時の電圧の逆電圧となる(図2(b))。こ
のとき、トランジスタQ1,Q2はFET制御回路14
によりそれぞれ非導通状態、導通状態とされる。この結
果、インダクタL、負荷2、トランジスタQ2が直列接
続された回路が形成され、電流がインダクタLから負荷
2に流れ続けることによって、今度はインダクタLの蓄
積磁気エネルギーが負荷2側に供給される。この場合、
インダクタLの磁束の変化は前述した方向と逆向きに変
化することから、その発生磁束の変化率を検出するコイ
ル11の端子間電圧V2も逆向きとなる(図2
(c))。これにより、積分回路12の積分電圧が次第
に低下する(図2(d))とともに、インダクタLの蓄
積磁気エネルギーが負荷2側に供給されて次第に低減す
る。
【0019】ここで、図2(h)の時点t3においてス
イッチ制御部4は、スイッチ素子5を再びオンする(図
2(a))と同時に、リセット回路12Aにより積分回
路12を初期化させ、かつFET制御回路14に対して
トランジスタQ1のオン指示、及びトランジスタQ2の
オフ指示を行い、トランジスタQ1をオン、トランジス
タQ2をオフさせる(図2(e)、図2(f))。する
と、電源部1の電力が再びトランスT及びトランジスタ
Q1を介してインダクタLに磁気エネルギーとして蓄積
開始されるとともに、負荷2側にも供給される。これに
より、インダクタLから磁束が発生しこの発生磁束の変
化率を検出するコイル11の端子間電圧V2が生じる
(図2(c))とともに、コイル11の電圧V2を積分
する積分回路12の出力が上昇する(図2(d))。そ
して、図2(h)の時点t4で、スイッチ制御部4は同
様にスイッチ素子5をオフする(図2(a))と同時
に、FET制御回路14にトランジスタQ1のオフ指
示、及びトランジスタQ2のオン指示を行い、トランジ
スタQ1をオフ、トランジスタQ2をオンさせる(図2
(e)、図2(f))。これにより、インダクタLの蓄
積磁気エネルギーが負荷2側に供給される。 即ち、連
続動作状態ではトランジスタQ1、Q2のオン・オフ制
御はスイッチ素子5の動作と同期するため、FET制御
回路14はスイッチ制御部4からのスイッチ素子5の制
御情報に従い、トランジスタQ1、Q2のオン・オフ制
御を行う。
【0020】次に図1の電源回路の不連続動作について
図3を参照して説明する。この不連続動作時において
も、スイッチ制御部4は連続動作時と同様、スイッチ素
子5のオン・オフ制御を行う。また、トランジスタQ1
のオン・オフ制御についてもスイッチ素子5のオン・オ
フと連動した制御を行う。なお、トランジスタQ2につ
いてはスイッチ素子5のオフに連動してトランジスタQ
2のオンを制御する。
【0021】即ち、図3に示すように、まず、スイッチ
制御部4が図3(h)の時点t1でスイッチ素子5をオ
ンする(図3(a))と同時に、リセット回路12Aに
より積分回路12を初期化させ、かつFET制御回路1
4に対してトランジスタQ1のオン指示、及びトランジ
スタQ2のオフ指示を行う。これにより、トランジスタ
Q1がオン、トランジスタQ2がオフする(図3
(e)、図3(f))。すると、トランスTからインダ
クタLに電流が流れて、電源部1の電力がトランスT及
びトランジスタQ1を介してインダクタLに磁気エネル
ギーとして蓄積開始される。また、この電流はコンデン
サC1を充電するとともに、負荷2にも供給される。一
方、トランジスタQ1を介して流れる電流によりインダ
クタLから発生する磁束が増加することにより、この発
生磁束の変化率を検出するコイル11の端子間電圧V2
が生じる(図3(c))とともに、コイル11の電圧V
2を積分する積分回路12の出力が上昇する(図3
(d))。
【0022】ここで、図3(h)の時点t2でスイッチ
制御部4はスイッチ素子5をオフする(図3(a))と
同時に、FET制御回路14にトランジスタQ1のオフ
指示、及びトランジスタQ2のオン指示を行う。これに
より、トランジスタQ1がオフ、トランジスタQ2がオ
ンする(図3(e)、図3(f))。スイッチ素子5の
オフにより、トランスTの二次側電圧V1はスイッチ素
子5のオン時の電圧の逆電圧となる。このとき、トラン
ジスタQ1,Q2はFET制御回路14によりそれぞれ
非導通状態、導通状態とされる。この結果、インダクタ
L、負荷2、トランジスタQ2が直列接続された回路が
形成され、電流がインダクタLから負荷2に流れ続ける
ことによって、今度はインダクタLの蓄積磁気エネルギ
ーが負荷2側に供給される。この場合、インダクタLの
磁束の変化は前述した蓄積方向と逆向きに変化すること
から、その発生磁束の変化率を検出するコイル11の端
子間電圧V2も逆向きとなる(図3(c))。これによ
り、積分回路12の積分電圧が次第に低下する(図3
(d))とともに、インダクタLの蓄積磁気エネルギー
が負荷2側に供給されて次第に低減する。
【0023】即ち、磁気エネルギーを蓄積するインダク
タLから発生する磁束Φの変化率をコイル11により電
圧V2、 V2=dΦ/dt (1) として取り出し、さらに積分回路12を通すことによ
り、インダクタLの磁束Φ Φ=∫V・dt+C (2) を得る。
【0024】ここで、式(2)中のCは不定値であり、
積分回路12のコンデンサの蓄積電荷に基づく値であ
る。このため、積分回路12の積分動作が開始される前
の時点、即ちスイッチ素子5のオンと同時にリセット回
路12Aにより積分回路12のコンデンサの電荷を放電
させることにより積分回路12を初期化する。これによ
り、式(2)中のCの値が「0」になり、この結果、積
分回路12により、インダクタLの磁束Φを的確に検出
できる。このようにして得られた積分回路12の電圧波
形は図3(d)のような三角波(電圧Vと時間tとが互
いに比例または反比例の関係にある波形)となり、した
がって、電圧が或る設定値からGNDレベル(0V)に
達するまでの時間が予測可能である。
【0025】ところで、インダクタLに蓄積磁気エネル
ギーが残っている状態でトランジスタQ2が非導通にな
れば、FETの構造上、ドレイン−ソース間に内蔵され
るダイオードの特性が現れ、Vfによる電力損失および
trrによるノイズにより整流効率の低下を招く。ま
た、インダクタLの蓄積磁気エネルギーが「0」になっ
た時点以降もトランジスタQ2が導通状態であればコン
デンサC1から電流の逆流が起こり整流動作とはならな
い。したがって、インダクタLの蓄積磁気エネルギーが
「0」になると同時にトランジスタQ2が非導通になる
ことが最良の制御となる。また、FET制御回路14に
使用されるデバイスやトランジスタQ1,Q2には一般
に遅延時間が存在するため、インダクタLの蓄積磁気エ
ネルギーが「0」であることを検出した後トランジスタ
Q2を非導通にする制御を開始すると、遅延時間により
前述した電流の逆流が発生する。このため、FET制御
回路14に使用されるデバイスやトランジスタQ2の遅
延時間分だけ制御の開始を早める必要がある。そこで、
FET制御回路14に使用されるデバイスやトランジス
タQ2の遅延時間を考慮した値をコンパレータ13に設
定することにより、インダクタLの蓄積磁気エネルギー
が「0」(即ち、磁束が「0」)になると同時にトラン
ジスタQ2を非導通とする。
【0026】こうして積分回路12の積分電圧が次第に
低下し予め定めた設定値になると、コンパレータ13は
「L」レベルの信号をFET制御回路14に出力する。
すると、FET制御回路14は、コンパレータ13の前
記設定電圧値から予測可能な時間が経過した積分回路1
2の電圧が0Vになる時点、即ち図3(h)の時点t3
または時点t4でトランジスタQ2を非導通にする(図
3(f))。
【0027】このように、本電源回路は、不連続動作時
において、電源部1から供給され蓄積されたインダクタ
Lの蓄積磁気エネルギーを負荷2に供給した場合、その
蓄積磁気エネルギーが負荷2に供給されて「0」になる
時点を検出して、インダクタLの蓄積磁気エネルギーを
負荷2に供給するためのトランジスタQ2をオフできる
ようにしたものである。この結果、不連続動作時に確実
にトランジスタQ2をオフできることから、トランジス
タを整流素子として用いた同期整流を実現可能とする。
【0028】また、本電源回路は、スイッチング素子と
してトランジスタQ1,Q2を用いたことにより、例え
ば図8(c)に示すような、従来回路のダイオードの整
流動作に伴って発生するノイズ(逆回復時間trrを有
するノイズ)を阻止できる。この結果、整流効率を低下
させることなくスイッチ素子5のスイッチング周波数を
上げることができ、トランスTやインダクタLの小型化
が実現できる。また、本電源回路は、スイッチング素子
としてトランジスタQ1,Q2を用いたことにより、図
8(f)に示すような、従来回路のダイオードの順方向
電圧Vfによる電力損失を防止できる。この結果、素子
の小型化や放熱板の小型化を実現できる。また、磁束φ
の検出をCRローパスフィルタである積分回路を通し得
ることより、ノイズの影響を受けにくい実用的な電源回
路を実現できる。
【0029】図4は、図1の電源回路の要部をさらに詳
細に示すブロック図である。図1の構成に対し、FET
制御回路14を省略し、かつスイッチ制御部4内に時間
調整回路15を設けるとともに、スイッチ制御部4とス
イッチ素子5間にフォトカプラ20を設ける。さらに、
スイッチ制御部4の出力の立ち下がりを出発点とする時
間延長回路17と、スイッチ制御部4の出力とコンパレ
ータ13の反転出力との論理和をとるオア回路16と、
時間延長回路17の出力をセット入力端子Sに、かつオ
ア回路16の出力をリセット入力端子Rにそれぞれ入力
し、出力結果をトランジスタQ2に出力するF/F回路
18と、コンパレータ13の出力を反転させてオア回路
16に与えるインバータ19とを設ける。
【0030】ここで、スイッチ制御部4内に設けた時間
調整回路15は、トランジスタQ2が非導通の状態で、
スイッチ素子5の導通と、トランジスタQ1の導通と、
積分回路12のリセットとを行う場合、スイッチ素子5
を導通させるまでのスイッチ素子5及びフォトカプラ2
0の各遅延時間と、トランジスタQ1を導通させるまで
のトランジスタQ1の遅延時間と、積分回路12をリセ
ットするまでの積分回路12及びリセット回路12Aの
遅延時間とをそれぞれ考慮した時間調整を行うものであ
り、スイッチ制御部4は、時間調整回路15の調整結果
に基づき遅延時間の大きい順に整列させ、時間差をおい
て、積分回路12をリセットするための信号、スイッチ
素子5を導通するための信号、トランジスタQ1を導通
するための信号を順次出力する。これにより、スイッチ
素子5の導通と、トランジスタQ1の導通と、積分回路
12のリセットとを同時に行うことができる。
【0031】また、時間調整回路15は、スイッチ素子
5の非導通と、トランジスタQ1の非導通と、トランジ
スタQ2の導通とを行う場合、スイッチ素子5を非導通
させるまでのスイッチ素子5及びフォトカプラ20の各
遅延時間と、トランジスタQ1を非導通にさせるまでの
トランジスタQ1の遅延時間と、トランジスタQ2を導
通させるまでの時間延長回路17,F/F回路18及び
トランジスタQ2の各遅延時間とをそれぞれ考慮した時
間調整を行い、スイッチ制御部4は、時間調整回路15
の調整結果に基づき遅延時間の大きい順に整列させ、時
間差をおいて、トランジスタQ2を導通するための信
号、スイッチ素子5を非導通にするための信号、トラン
ジスタQ1を非導通するための信号を順次出力する。こ
れにより、スイッチ素子5の非導通と、トランジスタQ
1の非導通と、トランジスタQ2の導通とを同時に行う
ことができる。
【0032】図5は、図4に示す電源回路の各部の動作
タイミングを示すタイムチャートであり、不連続動作の
場合の例を示すものである。図5のタイムチャートは、
時間調整回路15による前述の時間調整の結果に基づく
タイミングを示している。図5をもとに本電源回路の要
部動作をさらに詳細に説明する。スイッチ制御部4は、
まず図5(i)の時点t1でフォトカプラ20を介して
スイッチ素子5をオンする(図5(a))と同時に、リ
セット回路12Aに積分回路12を初期化させ、かつト
ランジスタQ1をオンする(図5(f))。すると、ト
ランスTからインダクタLに電流が流れて、電源部1の
電力がトランスT及びトランジスタQ1を介してインダ
クタLに磁気エネルギーとして蓄積開始される。また、
この電流はコンデンサC1を充電するとともに、負荷2
にも供給される。一方、トランジスタQ1を介して流れ
る電流によりインダクタLから発生する磁束が増加する
ことにより、この発生磁束の変化率を検出するコイル1
1の端子間電圧V2が生じる(図5(c))とともに、
コイル11の電圧V2を積分する積分回路12の出力が
上昇する(図5(d))。
【0033】ここで、積分回路12の出力電圧が上昇
し、図5(i)の時点t2で設定値Vrefを上回ると
コンパレータ13は「H」レベル信号を出力する(図5
(e))。その後、図5(i)の時点t3でスイッチ制
御部4は今度はスイッチ素子5をオフし(図5
(a))、かつトランジスタQ1をオフさせる(図5
(f))。このスイッチ制御部4によるトランジスタQ
1のオフタイミングで時間延長回路17が起動され一定
時間の「H」レベルパルス信号を出力し(図5
(b))、このパルス信号がF/F回路18のセット入
力端子Sに出力されることから、F/F回路18は出力
端子Qから「H」レベルの信号をトランジスタQ2に出
力しトランジスタQ2をオンさせる(図5(g))。
【0034】スイッチ素子5のオフにより、トランスT
の二次側電圧V1はスイッチ素子5のオン時の電圧の逆
電圧となる。このとき、トランジスタQ1,Q2はそれ
ぞれ非導通状態、導通状態となっていることから、イン
ダクタL、負荷2、トランジスタQ2が直列接続された
回路が形成され、電流がインダクタLから負荷2に流れ
続けることによって、今度はインダクタLの蓄積磁気エ
ネルギーが負荷2側に供給される。この場合、インダク
タLの磁束の変化は前述した方向と逆向きに変化するこ
とから、その発生磁束の変化率を検出するコイル11の
端子間電圧V2も逆向きとなる(図5(c))。これに
より、積分回路12の積分電圧が次第に低下する(図5
(d))とともに、インダクタLの蓄積磁気エネルギー
が負荷2側に供給されて次第に低減する。
【0035】こうして積分回路12の積分電圧が次第に
低下しその電圧が図5(i)の時点t4で設定値Vre
fになると、コンパレータ13は「L」レベル信号を出
力する(図5(d)、図5(e))。このコンパレータ
13からの「L」レベル信号は、インバータ19により
反転されて「H」レベルとなり、オア回路16を介して
F/F回路18のリセット入力端子Rに出力されること
から、F/F回路18はリセットされる。これにより、
F/F回路18の出力端子Qから「L」レベル信号がト
ランジスタQ2に出力され、トランジスタQ2がオフさ
れる(図5(g))。
【0036】ここで、コンパレータ13に設定されるV
refの値は、前述したように、インダクタLの蓄積磁
気エネルギーが「0」となる時点よりΔt(コンパレー
タ13、インバータ19、オア回路16、F/F回路1
8、及びトランジスタQ2の各遅延時間の総和の時間)
前における積分電圧であり、これによりインダクタLの
蓄積磁気エネルギーが「0」になると同時にトランジス
タQ2をオフすることができる。なお、連続動作の場合
は、コンパレータ13側からのリセット信号より先に、
スイッチ制御部4からトランジスタQ1をオンするため
のHレベル信号がオア回路16の一方の入力端子に出力
されることにより、F/F回路18がリセットされ、こ
れによりトランジスタQ2がオフされる。この結果、本
電源回路は、連続動作状態及び不連続動作状態の何れの
動作状態であってもトランジスタQ2をオフすることが
できる。なお、トランジスタQ2をオフする場合、コン
パレータ13を用いずに積分回路12の積分電圧をA/
D変換してデジタル値として読み込み、このデジタル値
に基づいてトランジスタQ2を前記磁気エネルギー供給
完了時点でオフすることも可能である。
【0037】本実施の形態では、フォーワード方式の電
源回路の例を説明したが、インダクタに磁気エネルギー
を蓄え、その蓄えた磁気エネルギーを整流素子として使
用するトランジスタを制御することにより同期整流し、
負荷側に伝達する電源回路(フライバック方式電源回
路、DC/DCコンバータ、チョークコンバータを含
む)の全てに利用することができる。
【0038】
【発明の効果】以上説明したように本発明によれば、磁
気エネルギーを蓄積するインダクタと、インダクタの蓄
積磁気エネルギーを負荷に供給する第1のスイッチング
素子と、インダクタの磁化状態を検出する検出回路とを
設け、インダクタの電力の前記負荷への供給開始後に検
出回路により検出されたインダクタの磁化状態に応じて
第1のスイッチング素子のオン・オフを制御するように
したので、インダクタの蓄積磁気エネルギーを負荷に供
給した場合、その蓄積磁気エネルギーが負荷に供給され
て「0」になる時点を的確に検出して、第1のスイッチ
イング素子をオフできる。この結果、従来の電源回路に
見られたダイオードのVfによる電力損失やtrrによ
るノイズのない高効率な同期整流を行うことができる。
【0039】この場合、検出回路を、インダクタが発生
する磁束の変化率を検出し電圧信号として出力するコイ
ルと、コイルの検出電圧を積分するCRローパスフィル
タである積分回路と、積分回路の積分電圧と予め定めた
所定値とを比較し、積分電圧が所定値以下になると所定
の信号を出力する比較器とから構成し、比較器による所
定の信号の出力に応じて第1のスイッチング素子のオン
・オフを制御するようにしたので、インダクタの磁化状
態を検出する検出回路として、ノイズ対策の実施された
実用的な検出回路を提供できる。
【0040】また、比較器による所定の信号の出力から
所定時間経過後に第1のスイッチング素子をオフするよ
うにしたので、インダクタの蓄積磁気エネルギーが
「0」になると同時に第1のスイッチング素子をオフし
負荷側への電力供給を終了させることができる。また、
インダクタへの電力の蓄積前に積分回路を初期化するリ
セット回路を設けるようにしたので、インダクタの磁化
状態を的確に検出できる。また、電源部と、一定時間オ
ンして電源部の電力をインダクタに磁気エネルギーとし
て蓄積する第2のスイッチング素子とを設け、第2のス
イッチング素子のオフ後に第1のスイッチング素子をオ
ンしてインダクタの蓄積磁気エネルギーを負荷に供給す
るようにしたので、インダクタに的確に磁気エネルギー
を蓄積できる。
【図面の簡単な説明】
【図1】 本発明を適用した電源回路の構成を示すブロ
ック図である。
【図2】 上記電源回路の連続動作時における各部の動
作タイミングを示すタイムチャートである。
【図3】 上記電源回路の不連続動作時における各部の
動作タイミングを示すタイムチャートである。
【図4】 図1の電源回路の要部詳細構成を示すブロッ
ク図である。
【図5】 図4の電源回路の不連続動作時における各部
の動作タイミングを示すタイムチャートである。
【図6】 従来の電源回路の構成を示すブロック図であ
る。
【図7】 従来回路の連続動作時における各部の動作タ
イミングを示すタイムチャートである。
【図8】 従来回路の不連続動作時における各部の動作
タイミングを示すタイムチャートである。
【符号の説明】 1…電源部、2…負荷、3…電圧監視部、4…スイッチ
制御部、5…スイッチ素子、11…コイル、12…積分
回路、12A…リセット回路、13…コンパレータ、1
4…FET制御回路、16…オア回路、17…時間延長
回路、18…F/F回路、19…インバータ、20…フ
ォトカプラ、Q1,Q2…トランジスタ、T…トラン
ス、L…インダクタ、C1…コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大塚 博 東京都目黒区下目黒二丁目2番3号 株式 会社田村電機製作所内 (72)発明者 青山 浩一 東京都目黒区下目黒二丁目2番3号 株式 会社田村電機製作所内 (72)発明者 大嶋 靖久 東京都目黒区下目黒二丁目2番3号 株式 会社田村電機製作所内 (72)発明者 鈴木 茂 東京都目黒区下目黒二丁目2番3号 株式 会社田村電機製作所内 (72)発明者 島田 悟 東京都目黒区下目黒二丁目2番3号 株式 会社田村電機製作所内 (72)発明者 関 純子 神奈川県横浜市港北区新横浜2丁目12番12 号 新横浜IKビル203号 株式会社雪ケ 谷制御研究所内 (72)発明者 伊東 孝彦 神奈川県横浜市港北区新横浜2丁目12番12 号 新横浜IKビル203号 株式会社雪ケ 谷制御研究所内 Fターム(参考) 5H730 AA14 AS01 BB23 DD01 EE08 EE12 FD01 FD28 FG01

Claims (5)

    【特許請求の範囲】
  1. 【請求項1】 磁気エネルギーを蓄積するインダクタ
    と、 前記インダクタの蓄積磁気エネルギーを負荷に供給する
    第1のスイッチング素子と、 前記インダクタの磁化状態を検出する検出回路と、 前記インダクタの磁気エネルギーの前記負荷への供給開
    始後に前記検出回路により検出された前記インダクタの
    磁化状態に応じて前記第1のスイッチング素子のオン・
    オフを制御する制御回路とを備えたことを特徴とするイ
    ンダクタの磁化状態検出制御装置。
  2. 【請求項2】 請求項1において、 前記検出回路は、 前記インダクタが発生する磁束の変化率を検出し電圧信
    号として出力するコイルと、 前記コイルの検出電圧を積分する積分回路と、 前記積分回路の積分電圧と予め定めた所定値とを比較
    し、前記積分電圧が前記所定値以下になると所定の信号
    を出力する比較器とからなり、 前記制御回路は、前記比較器による前記所定の信号の出
    力に応じて前記第1のスイッチング素子のオン・オフを
    制御することを特徴とするインダクタの磁化状態検出制
    御装置。
  3. 【請求項3】 請求項2において、 前記制御回路は、前記比較器による前記所定の信号の出
    力から所定時間経過後に前記第1のスイッチング素子を
    オフすることを特徴とするインダクタの磁化状態検出制
    御装置。
  4. 【請求項4】 請求項2において、 前記インダクタへの磁気エネルギーの蓄積前に前記積分
    回路を初期化するリセット回路を設けたことを特徴とす
    るインダクタの磁化状態検出制御装置。
  5. 【請求項5】 請求項1において、 電源部と、 この電源部と前記インダクタの間に設けられ、一定時間
    オンして前記電源部の電力を前記インダクタに蓄積する
    第2のスイッチング素子とを備え、 前記制御回路は、前記第2のスイッチング素子のオフ後
    に前記第1のスイッチング素子をオンして前記インダク
    タの蓄積磁気エネルギーを負荷に供給することを特徴と
    するインダクタの磁化状態検出制御装置。
JP2002099184A 2002-04-01 2002-04-01 インダクタの磁化状態検出制御装置 Expired - Fee Related JP3965316B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002099184A JP3965316B2 (ja) 2002-04-01 2002-04-01 インダクタの磁化状態検出制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002099184A JP3965316B2 (ja) 2002-04-01 2002-04-01 インダクタの磁化状態検出制御装置

Publications (2)

Publication Number Publication Date
JP2003299353A true JP2003299353A (ja) 2003-10-17
JP3965316B2 JP3965316B2 (ja) 2007-08-29

Family

ID=29388103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002099184A Expired - Fee Related JP3965316B2 (ja) 2002-04-01 2002-04-01 インダクタの磁化状態検出制御装置

Country Status (1)

Country Link
JP (1) JP3965316B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278639A (ja) * 2007-04-27 2008-11-13 Cosel Co Ltd スイッチング電源装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008278639A (ja) * 2007-04-27 2008-11-13 Cosel Co Ltd スイッチング電源装置

Also Published As

Publication number Publication date
JP3965316B2 (ja) 2007-08-29

Similar Documents

Publication Publication Date Title
US10186976B2 (en) Peak switching and optimal SR drive timing control
EP1215808B1 (en) A power supply circuit and method thereof to detect demagnitization of the power supply
US9774265B2 (en) Wake up management circuit for a power switching converter
US5680034A (en) PWM controller for resonant converters
TWI423569B (zh) 具有有效率輕負載操作之隔離返馳轉換器
JP4862432B2 (ja) スイッチング電源装置
US6980441B2 (en) Circuit and method for controlling a synchronous rectifier in a power converter
EP1605576A1 (en) Device and method for extending the input voltage range of a DC/DC converter
JP2018126058A (ja) 同期フライバック変換器における使用のための二次コントローラ、電力変換器、および同期フライバック変換器を制御する方法
JP3116338B2 (ja) スイッチング電源
JP6010257B2 (ja) 電圧を変換するコンバータユニット及び方法
WO2003036782A2 (en) Frequency modulated self-oscillating switching power supply
EP1495530A2 (en) Soft switching high efficiency flyback converter
TW201539960A (zh) 以反馳式架構爲基礎的電源轉換裝置
TW201626706A (zh) 絕緣型直流電源裝置以及控制方法
JP7244748B2 (ja) スイッチング電源装置
US6867634B2 (en) Method for detecting the null current condition in a PWM driven inductor and a relative driving circuit
JP2005295787A (ja) スイッチング電源装置
US20140098571A1 (en) Saturation prevention in an energy transfer element of a power converter
US8036002B2 (en) Wide supply range flyback converter
JP2003299354A (ja) フライバックコンバータの同期整流回路
TWI497894B (zh) 可使電源供應器在電壓波谷之谷底切換之電源控制器以及相關之控制方法
JP2003299353A (ja) インダクタの磁化状態検出制御装置
JP2004194452A (ja) Dc−dcコンバータ
JP2004040901A (ja) 絶縁型電源装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040506

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20040615

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041001

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060830

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070522

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070528

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100601

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110601

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120601

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130601

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees