JP3952970B2

JP3952970B2 - パルス幅変調回路

Info

Publication number: JP3952970B2
Application number: JP2003057703A
Authority: JP
Inventors: 靖片山; 聡菅原
Original assignee: Fuji Electric Device Technology Co Ltd
Current assignee: Fuji Electric Co Ltd
Priority date: 2003-03-04
Filing date: 2003-03-04
Publication date: 2007-08-01
Anticipated expiration: 2023-03-04
Also published as: JP2004266780A

Description

【０００１】
【発明の属する技術分野】
この発明は、スイッチングレギュレータ、インバータ回路、及びディジタル増幅器などの電圧制御装置に用いられるパルス幅変調回路に関し、特に、スイッチング電源が発生するノイズを低減するための周波数拡散ＰＷＭ制御を行うパルス幅変調回路に関する。
【０００２】
【従来の技術】
パルス幅変調回路は、スイッチングレギュレータ（ＤＣ−ＤＣ変換回路）、インバータ（ＤＣ−ＡＣ変換回路）、あるいはディジタル増幅器（Ｄ級アンプ）などにおける電圧制御に用いられるもので、そのＰＷＭ（パルス幅変調）信号を出力することにより半導体スイッチをオン・オフ制御して入力電圧の変換を行う。
【０００３】
近年、携帯電話やＰＤＡなどの携帯用電子機器においては、高機能化、小型化、及び低消費電力化を実現するため、微細プロセスを用いたＬＳＩによる電圧制御装置を搭載するようになってきた。このような背景から、携帯用電子機器の内部回路は低電圧化する傾向にあり、内部回路に安定した電圧を供給するために用いる電源ＩＣに関しても、従来のリニアレギュレータからＤＣ−ＤＣコンバータへ置き換えることで、電圧変換比が大きい内部回路に対しても高効率の電源が提供できるようになった。
【０００４】
こうした携帯用電子機器における電源供給システムは、一般に単一のバッテリパックに接続される複数の電源ＩＣを備え、各電源ＩＣからそれぞれの回路の用途に応じた電力を供給する構成となっている。そのため、これら電源ＩＣにリニアレギュレータとＤＣ−ＤＣコンバータとが混在する場合は、ＤＣ−ＤＣコンバータで発生したノイズが共通ラインで接続されたリニアレギュレータを通じて、他の回路に影響を及ぼすことになる。特に、携帯電話のような無線機能を持つ電子機器の場合には、リニアレギュレータの負荷回路としてＶＣＯなどのノイズに敏感なＲＦ回路が多く接続されているため、ＤＣ−ＤＣコンバータから発生するノイズ伝播を抑制し、あるいは低ノイズ化を図ることが重要である。
【０００５】
最初に、従来のスイッチングレギュレータ（ＤＣ−ＤＣ変換回路）の一例について説明する。
図９は、従来のスイッチングレギュレータの一例を示すブロック図である。この図では、半導体スイッチＳＷ１，ＳＷ２のオン・オフによって入力信号（直流電圧）の変換を行う降圧型ＤＣ−ＤＣコンバータの回路例を示している。ここで、パルス幅変調回路１０は、三角波発振器１とコンパレータ２を備え、出力電圧フィードバック回路１１では、出力電圧Ｖｏｕｔと基準電圧Ｖｒｅｆによって生成された出カ電圧目標値との誤差電圧が増幅された誤差電圧信号Ｖ_{F B}を生成している。出力電圧フィードバック回路１１の出力である誤差電圧信号Ｖ_{F B}は、コンパレータ２の＋入力端子に供給され、三角波発振器１から−入力端子に供給される三角波信号と比較することにより、ＰＷＭ信号に変換してドライブ回路１２に出力される。ドライブ回路１２では、半導体スイッチＳＷ１，ＳＷ２を所定のオン時比率で制御することにより、リアクトルＬ、コンデンサＣにより平滑化された出力電圧Ｖｏｕｔを得ることができる。パルス幅変調回路１０は、このようなスイッチングレギュレータだけでなく、入力信号の変換に際して電圧制御を行うＰＷＭ信号の発生手段として、インバータ回路、ディジタル増幅器などにも用いられる。
【０００６】
従来のパルス幅変調回路１０に用いられる三角波発振器１の回路例を、図１０に示す。三角波発振器１は、タイミングコンデンサＣ_Tと、このタイミングコンデンサＣ_Tの充放電経路を切替えるための半導体スイッチｐＭＯＳ、及びｎＭＯＳと、コンデンサ充電用の電流源１１ａと、コンデンサ放電用の電流源１１ｂと、タイミングコンデンサＣ_Tの両端電圧を検出して充放電の切替制御を行うコンパレータＣｍｐ１，Ｃｍｐ２と、フリップフロップＦＦ１とにより構成されている。この三角波発振器１は、コンパレータＣｍｐ１に上側閾値Ｖ_{O U}を与え、コンパレータＣｍｐ２に下側閾値Ｖ_{O L}を与えて、フリップフロップＦＦ１の出力信号（Ｑ）状態をＨ，Ｌに切替えることにより、タイミングコンデンサＣ_Tの充放電状態が規定されて、一定振幅の三角波信号電圧Ｖｏｓｃを発生する。
【０００７】
いま、三角波発振器１の初期状態を、Ｖｏｓｃ＜Ｖｏｕ、かつフリップフロップＦＦ１の状態が充電（Ｑ＝Ｌ）と仮定して、三角波発振器１の動作を説明する。フリップフロップＦＦ１の状態が充電の場合は、タイミングコンデンサＣ_Tは電流源１１ａの電流Ｉ１で充電され、三角波信号電圧Ｖｏｓｃは一定の電圧変化率で上昇する。三角波信号電圧Ｖｏｓｃが上昇して、上側閾値Ｖ_{O U}を超えるとフリップフロップＦＦ１がセットして放電（Ｑ＝Ｈ）に切替わる。フリップフロップＦＦ１の状態が放電の場合、タイミングコンデンサＣ_Tは電流源１１ｂの電流Ｉ２により放電され、三角波信号電圧Ｖｏｓｃは一定の電圧変化率で下降する。三角波信号電圧Ｖｏｓｃが下降して、下側閾値Ｖ_{O L}を下回るとフリップフロップＦＦ１がリセットして充電（Ｑ＝Ｌ）に切替わる。パルス幅変調回路１０では、上記の動作を繰り返すことにより三角波発振器１が発振を行い、コンパレータ２に三角波信号電圧Ｖｏｓｃが出力される。
【０００８】
図１０に示す三角波発振器１の発振周波数は、電流源１１ａ，１１ｂの電流値Ｉ１，Ｉ２によって決まる。これら電流源１１ａ，１１ｂの一例として、図１１に示す基準電流発生回路が用いられる。図１１の基準電流発生回路は、２つのｐチャネル型ＭＯＳ電界効果トランジスタｐＭＯＳ１，ｐＭＯＳ２と、オペアンプＡｍｐ１と、抵抗Ｒ_Tとにより構成されている。ここで、トランジスタｐＭＯＳ１，ｐＭＯＳ２に記した添字ｎは、それぞれのトランジスタｐＭＯＳ１，ｐＭＯＳ２のサイズ比であって、ＭＯＳＦＥＴのチャネル長をＬ、チャネル幅をＷとした場合、それぞれトランジスタｐＭＯＳ１，ｐＭＯＳ２のＷ／Ｌの比を１：ｎとしている。なお、Ｗ／Ｌが等しいＭＯＳＦＥＴによって構成する場合には、それぞれのトランジスタｐＭＯＳ１，ｐＭＯＳ２の並列接続される個数の比である。
【０００９】
この基準電流発生回路では、抵抗Ｒ_Tの両端電圧はオペアンプＡｍｐ１によって基準電圧Ｖｒｅｆと一致するようにフィードバック制御される。このため、抵抗Ｒ_TにはＶｒｅｆ／Ｒ_Tの電流が流れる。これにより定電流Ｉｏｕｔとして、Ｖｒｅｆ／Ｒ_Tのｎ倍の電流値がトランジスタｐＭＯＳ２から出力される。このように、図９のスイッチングレギュレータの三角波発振器１における発振周波数は、図１１に示す基準電流発生回路を用いた場合には、その抵抗Ｒ_Tの大きさによって制御できる。しかし、上記従来の基準電流発生回路では、定電流Ｉｏｕｔは回路の動作期間中は固定され、三角波信号電圧Ｖｏｓｃの周波数も一定である。
【００１０】
ところが、このように一定周波数の三角波を用いてパルス幅変調を行う固定周波数ＰＷＭ制御の場合、スイッチングレギュレータやインバータ回路、ディジタル増幅器の出力電圧に観測されるノイズスペクトルは、図１２に示すようにスイッチング周波数の整数倍の線スペクトルとして観測される。このため、ノイズ電力が特定の周波数に集中し、高いピーク値のノイズスペクトルが発生することとなる。このようなノイズスペクトルのピーク値を低減するために、発振周波数を一定の周波数拡散幅で変位させることで、ノイズスペクトルを図１３のように平均化し、ピーク値を低減するための提案が、以下の特許文献１〜３に開示されている。
【００１１】
【特許文献１】
特開２００２−２５２９７０号公報
【特許文献２】
特開平７−３１２８６３号公報
【特許文献３】
特開平７−２６４８４９号公報
【００１２】
【発明が解決しようとする課題】
しかしながら、これら特許文献１〜３に開示されている周波数拡散手段は、いずれも図１１に示す基準電流発生回路あるいは同様の機能を持つ時定数回路において、拡散する周波数に応じて抵抗Ｒ_Tを制御するものであった。そのため、他の半導体デバイスに比べて抵抗回路の小型化が困難であることから、外付け部品に制約のある携帯用電子機器における電源供給システムとして、半導体集積回路によりパルス幅変調回路を構成する場合にはチップサイズが増大してしまうおそれがあった。
【００１３】
この発明の目的は、半導体集積回路の回路規模を大きくせずに、発振周波数を一定の周波数幅で拡散させることでノイズピーク値を低減するパルス幅変調回路を提供することにある。
【００１４】
【課題を解決するための手段】
上記目的を達成するために、電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路が提供される。このパルス幅変調回路は、コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段とから構成され、前記電流切替手段は、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択可能な複数の電流源とを備え、選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とする。
【００１５】
このパルス幅変調回路では、半導体集積回路の回路規模を大きくせずに、発振周波数を一定の周波数幅で拡散させてノイズピーク値を低減できる。
【００１６】
【発明の実施の形態】
以下、この発明の実施の形態について、図面を参照して説明する。
図１は、この発明のパルス幅変調回路を用いたスイッチングレギュレータを示すブロック図である。
【００１７】
このスイッチングレギュレータは、パルス幅変調回路１０、出力電圧フィードバック回路１１、ドライブ回路１２、半導体スイッチＳＷ１，ＳＷ２、リアクトルＬ、コンデンサＣから構成され、入力電圧Ｖｉｎを半導体スイッチＳＷ１，ＳＷ２によってスイッチングして、基準電圧Ｖｒｅｆによって生成された目標値に従って出力電圧Ｖｏｕｔを制御している。パルス幅変調回路１０は、コンデンサの充放電により一定振幅の三角波信号電圧Ｖｏｓｃを発生する三角波発振器１と、三角波発振器１で発生する三角波信号と出力電圧フィードバック回路１１の出力である誤差電圧信号Ｖ_{F B}とを比較することによりパルス幅変調信号を発生するコンパレータ２と、変調信号発生器３を備えている。
【００１８】
ここで、三角波発振器１とコンパレータ２は、図９に示す従来のスイッチングレギュレータと同様のものであるが、変調信号発生器３からは三角波発振器１に変調信号を出力している。この変調信号発生器３は、後述する基準電流発生回路（図２）と擬似乱数発生回路（図４）とを含み、三角波信号に同期するタイミングで三角波発振器１におけるコンデンサの充放電電流の大きさを離散的に切替えることにより、三角波信号電圧Ｖｏｓｃの発振周波数を一定の変位で拡散させるものである。
【００１９】
図２は、パルス幅変調回路を構成する三角波発振器と基準電流発生回路を示す回路図、図３は、図２の三角波発振器から出力される三角波信号電圧を示す波形図である。
【００２０】
このパルス幅変調回路１０の三角波発振器１は、タイミングコンデンサＣ_Tと、このタイミングコンデンサＣ_Tの充放電経路を切替えるためのｐチャネル型半導体スイッチｐＭＯＳ、及びｎチャネル型半導体スイッチｎＭＯＳと、コンデンサ充電用の電流源１２ａと、コンデンサ放電用の電流源１２ｂと、タイミングコンデンサＣ_Tの両端電圧を検出して充放電の切替制御を行うコンパレータＣｍｐ１，Ｃｍｐ２と、フリップフロップＦＦ１とにより構成される。ここでは、図１０に示す従来の三角波発振器１とは異なり、コンデンサ充電用の電流源１２ａ及びコンデンサ放電用の電流源１２ｂから、それぞれ基準電流Ｉｒｅｆに比例した電流値ｋ１Ｉｒｅｆ及びｋ２Ｉｒｅｆが出力される。
【００２１】
また、基準電流発生回路３１は、これら電流源１２ａ，１２ｂに対して供給される基準電流Ｉｒｅｆの発生手段であって、タイミングコンデンサＣ_Tの充放電電流の最低基準となる大きさの電流Ｉｒｅｆ１を出力する定電流源１３ａと、ｍビットのディジタル変調信号をアナログ電流出力Ｉｒｅｆ２に変換するＤ／Ａコンバータ１３ｂとから構成されている。Ｄ／Ａコンバータ１３ｂは、ｍビットのディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチＳ１〜Ｓｍと、各スイッチＳ１〜Ｓｍにより選択され、それぞれ大きさの異なる電流２⁰Ｉｓｓ〜２^m-1Ｉｓｓを出力する複数の電流源１３１〜１３ｍとを備え、定電流源１３ａの電流Ｉｒｅｆ１に選択された各電流源１３１〜１３ｍの出力電流値を加算することにより、この基準電流発生回路３１から所望する大きさの基準電流Ｉｒｅｆとして、離散的に切替えた２^m通りの電流値の充放電電流を出力する。
【００２２】
一般に、図１に示すスイッチングレギュレータでは、出力電圧Ｖｏｕｔは半導体スイッチｐＭＯＳ、及びｎＭＯＳのオン時比率によって制御される。このため、タイミングコンデンサＣ_Tが充電又は放電期間の途中において、Ｄ／Ａコンバータ１３ｂへのディジタル変調信号が切替わり、そのアナログ電流出力Ｉｒｅｆ２が変化した場合には、三角波信号電圧Ｖｏｓｃの傾きが充放電の周期の途中で変化する。その場合、オン時比率が変化して、スイッチングレギュレータでの電圧制御に悪影響を及ぼすおそれがある。この点については、同じくオン時比率によって電圧を制御するインバータ回路やディジタル増幅器などの電圧制御装置においても、同様の悪影響を及ぼすおそれがある。
【００２３】
そこで、基準電流発生回路３１のＤ／Ａコンバータ１３ｂに入カされるディジタル変調信号を、タイミングコンデンサＣ_Tの充電又は放電を制御するフリップフロップＦＦ１に同期して、更新するようにしている。具体的には、三角波発振器１を構成するフリップフロップＦＦ１の出力信号Ｑの負側のエッジ（正側のエッジでもよい。）に同期して更新することにより、図３に示すような三角波信号電圧Ｖｏｓｃの波形として、その信号周期Ｔｉ，Ｔｉ＋１，Ｔｉ＋２毎に傾き（電圧変化率）を変化させることができる。このとき、コンパレータＣｍｐ１に上側閾値Ｖ_{O U}を与え、コンパレータＣｍｐ２に下側閾値Ｖ_{O L}を与えることにより、一定振幅Ｖ_{O A}の三角波信号電圧Ｖｏｓｃが出力される。
【００２４】
図４は、ディジタル変調信号を生成するための線形フィードバックシフトレジスタ回路を示す図である。この線形フィードバックシフトレジスタ回路（ＬＦＳＲ）は、６段に縦続接続したＤフリップフロップＤ−ＦＦ１〜Ｄ−ＦＦ６と、排他的論理和回路ＸＯＲとにより構成され、６ビットの擬似乱数ｒ１〜ｒ６（Ｍ系列符号）をディジタル変調信号として出力するものである。図２のパルス幅変調回路において、この線形フィードバックシフトレジスタ回路からｍビットのディジタル変調信号をＤ／Ａコンバータ１３ｂに入カして周波数拡散を行うことで、三角波発振器１の周波数を任意に拡散することができる。
【００２５】
図５は、集積回路により構成された低ノイズＤＣ−ＤＣコンバータを示すブロック図である。
この低ノイズＤＣ−ＤＣコンバータ５は、三角波発振器（三角波発生回路）１、ＤＡコンバータ１３ｂ、６ビットのＬＦＳＲ５１、レギュレータ５２、基準電圧源５３、出力信号と目標値の誤差を増幅しフィードバック制御するための出力電圧フィードバック回路（誤差増幅器）１１、誤差出力と三角波を比較してＰＷＭ信号を発生するコンパレータ（ＰＷＭコンパレータ）２などを含む制御回路部５０と、この制御回路部５０のＰＷＭ信号により動作する出力部６０とから構成されている。出力部６０は、ＭＯＳＦＥＴなどの半導体スイッチｐＭＯＳ及びｎＭＯＳ、これら半導体スイッチｐＭＯＳ及びｎＭＯＳを駆動するドライブ回路（ドライバ）１２から構成される。この集積回路の主な仕様は、表１に記載した通りであり、そのパルス幅変調回路は、三角波発生回路１、及びＤＡコンバータ１３ｂからなる三角波発生回路部と６ビットのＬＦＳＲ５１とが共通のクロックで動作している。
【００２６】
【表１】

【００２７】
図６（ａ）は、６ビットのＭ系列符号を用いた周波数拡散の効果を示すノイズスペクトルの模式図である。
これは、図１に示すスイッチングレギュレータにおいて、図４に示すような６ビットの擬似乱数発生回路（Ｍ系列符号）を用いた変調信号発生器３により、三角波発振器１の周波数を拡散したときの出力電圧スペクトルを測定したものである。比較のために、従来例（図９）における出力電圧のノイズスペクトルの測定結果を、図６（ｂ）として示してある。これらの図を比較することにより、スイッチングレギュレータでは三角波発振器１の周波数を拡散することにより、ノイズスペクトルが平均化され、ピーク値が低減していることが確認できる。
【００２８】
図７は、複数の電流源１３１〜１３ｍを半導体集積回路により構成した回路図である。
この半導体集積回路は、複数のｐチャネル型ＭＯＳ電界効果トランジスタＭ１〜Ｍ５と、オペアンプＡｍｐ１と、抵抗Ｒ_Tとにより構成されている。ここで、トランジスタＭ１〜Ｍ５に記した添字ｎは、それぞれのトランジスタＭ１〜Ｍ５のサイズ比である。図１１における基準電流発生回路と比較すれば、Ｄ／Ａコンバータ１３ｂにおける電流源１３１〜１３ｍの出力数（ｍ）に応じて、ＭＯＳ電界効果トランジスタを追加するだけで、簡単に実現できる。
【００２９】
図８は、図２のコンデンサ放電用の電流源１２ｂを示す回路図である。
ここでは、図２の基準電流発生回路３１からの基準電流Ｉｒｅｆ（＝Ｉｒｅｆ１＋Ｉｒｅｆ２）を電流源１５として示している。この電流源１５には、サイズ比が１：ｋ２となる２つのｎチャネル型ＭＯＳトランジスタＭ６，Ｍ７によるカレントミラー回路が接続され、半導体スイッチｎＭＯＳに流す電流の大きさをｋ２Ｉｒｅｆに調整している。コンデンサ充電用の電流源１２ａについても、基準電流Ｉｒｅｆに比例した電流値ｋ１Ｉｒｅｆを、同様の半導体集積回路として容易に実現することができる。
【００３０】
このように、スイッチングレギュレータを半導体集積回路によって実現する場合に、新たな抵抗を追加することなく、半導体デバイスの追加のみによって発振周波数を一定の周波数拡散幅で拡散させたスイッチングレギュレータを構成することができる。したがって、ノイズピーク値を低減したスイッチングレギュレータなど、携帯用電子機器の内部回路に安定した電圧供給が可能な集積回路を実現するうえで利点がある。
【００３１】
以上の説明では、いずれの回路もＣＭＯＳ回路として実現した例を示しているが、バイポーラトランジスタ回路によっても置き換え可能であることは自明であって、この発明はＣＭＯＳ回路だけに限定されない。
【００３２】
【発明の効果】
以上に説明したように、この発明のパルス幅変調回路によれば、発振周波数を一定の周波数幅で拡散させることにより、スイッチングにともなうノイズスペクトルを平均化してそのピーク値を低減するとともに、半導体集積回路として実現した場合にそのチップサイズの増大を抑えることができる。
【図面の簡単な説明】
【図１】この発明のパルス幅変調回路を用いたスイッチングレギュレータを示すブロック図である。
【図２】パルス幅変調回路を構成する三角波発振器と基準電流発生回路を示す回路図である。
【図３】図２の三角波発振器から出力される三角波信号電圧を示す波形図である。
【図４】ディジタル変調信号を生成するための線形フィードバックシフトレジスタ回路を示す図である。
【図５】集積回路により構成された低ノイズＤＣ−ＤＣコンバータを示すブロック図である。
【図６】（ａ）は、６ビットのＭ系列符号を用いた周波数拡散の効果を示すノイズスペクトルの模式図、（ｂ）は、従来例における出力電圧のノイズスペクトルの測定結果を示す模式図である。
【図７】図２のパルス幅変調回路における複数の電流源を半導体集積回路により構成した回路図である。
【図８】図２のパルス幅変調回路におけるコンデンサ放電用の電流源を示す回路図である。
【図９】従来のスイッチングレギュレータの一例を示すブロック図である。
【図１０】従来のパルス幅変調回路に用いられる三角波発振器の一例を示すブロック図である。
【図１１】基準電流発生回路の一例を示すブロック図である。
【図１２】周波数一定でパルス幅変調した場合のノイズスペクトルを示す模式図である。
【図１３】周波数を拡散してパルス幅変調した場合のノイズスペクトルを示す模式図である。
【符号の説明】
１三角波発振器
２コンパレータ
３変調信号発生器
１０パルス幅変調回路
１１出力電圧フィードバック回路
１１ａコンデンサ充電用電流源
１１ｂコンデンサ放電用電流源
Ｒ_T 抵抗
Ｃ_T タイミングコンデンサ
１２ドライブ回路
１２ａコンデンサ充電用電流源
１２ｂコンデンサ放電用電流源
１３１〜１３ｍ電流源
１３ａ定電流源
１３ｂＤ／Ａコンバータ
ＳＷ１，ＳＷ２半導体スイッチ
Ｓ１〜Ｓｍスイッチ
Ｃｍｐ１，Ｃｍｐ２コンパレータ
ＦＦ１フリップフロップ
３１基準電流発生回路
ｐＭＯＳｐチャネル型半導体スイッチ
ｎＭＯＳｎチャネル型半導体スイッチ
Ｌリアクトル
Ｃコンデンサ
５１ＬＦＳＲ
５２基準電圧源
５３レギュレータ

Claims

電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路において、
コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、
前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、
前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段と、
を有し、
前記電流切替手段は、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択可能な複数の電流源とを備え、選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とするパルス幅変調回路。
電圧制御装置の実際の出力電圧と目標値との誤差電圧信号を入力するとともに、前記電圧制御装置へパルス幅変調信号を出力することにより半導体スイッチをオン・オフ制御するパルス幅変調回路において、
コンデンサの充放電により一定振幅の三角波信号を発生する発振手段と、
前記発振手段で発生する三角波信号と前記誤差電圧信号とを比較することによりパルス幅変調信号を発生する比較手段と、
前記発振手段の三角波信号に同期するタイミングで前記コンデンサの充放電電流の大きさを離散的に切替える電流切替手段と、
を有し、
前記電流切替手段は、前記コンデンサの充放電電流の最低基準となる大きさの電流を出力する定電流源と、ディジタル変調信号に応じて選択的に開放・短絡される複数のスイッチと、前記各スイッチにより選択され、それぞれ大きさの異なる電流を出力する複数の電流源とを備え、前記定電流源と選択された各電流源の出力電流値を加算して所望する充放電電流の大きさを離散的に切替えることを特徴とするパルス幅変調回路。
前記複数の電流源は、前記定電流源の出力電流値に対して２ ⁰ 〜２ ^m-1 倍の大きさで重み付けされたｍ通りの電流値をもつｍ個の電流源からなることを特徴とする請求項２記載のパルス幅変調回路。
前記複数のスイッチを開放・短絡するディジタル変調信号として、擬似乱数信号を発生する線形フィードバックシフトレジスタ回路を備えたことを特徴とする請求項２記載のパルス幅変調回路。