JP3950588B2 - 光導波路デバイスの製造方法 - Google Patents
光導波路デバイスの製造方法 Download PDFInfo
- Publication number
- JP3950588B2 JP3950588B2 JP22946499A JP22946499A JP3950588B2 JP 3950588 B2 JP3950588 B2 JP 3950588B2 JP 22946499 A JP22946499 A JP 22946499A JP 22946499 A JP22946499 A JP 22946499A JP 3950588 B2 JP3950588 B2 JP 3950588B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- waveguide device
- clad layer
- concentration
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Optical Integrated Circuits (AREA)
Description
【産業上の利用分野】
本発明は光通信などに用いられる、光導波路デバイスおよびその製造方法に関する。
【0002】
【従来の技術】
インターネットの急激な普及にともない、光通信システムの商用化展開が非常な勢いで進んでいる。通常の電話回線で3万回線以上を伝送できる2.5Gb/sシステムなどが多くの地域で導入されており、情報伝送容量の拡大にあわせて、波長多重方式によって多重数倍の大容量化を図る方式が既に実用化されるに至っている。初期の数波レベルの波長多重から、現在では、80波レベルまでの高密度波長多重方式が商用化されるようになってきた。このような波長多重光通信方式においては、異なる波長を有する複数の信号光を1本の光ファイバに導入するための合波器、また波長多重された光信号から、異なる波長の信号に切り分けるための分波器が重要となり、その一例として、アレイ導波路格子(AWG)が注目されている。図5に示すようにAWGは入出力2つのスターカップラ22、24の間に同じ光路長差を有するアレイ状の光導波路23が形成されたものであり、アレイ導波路が高次の回折格子の役割を担うことによって合分波の機能を示すものである。シリコン(Si)基板ないし、石英基板上に石英系の光導波路を形成したAWGはすでに商用化されており、実際の光通信システムに用いられている。
【0003】
ところが基板にSiを用いた石英系光導波路デバイスではSiと石英系導波路材料の熱膨張係数の違いに起因する熱応力が発生する。この応力により石英系膜内部に複屈折が発生し、その結果伝搬光の偏光に依存して伝搬特性が異なってしまうという問題が潜在する。特にAWGデバイスのように隣接チャネル波長間隔が狭く急峻な透過波長スペクトルを有するデバイスではごく僅かなTE、TMモード間の波長特性のずれでも透過波長領域内で大きな偏光依存損失(PDL)が生じてしまい実用上大きな問題となる。本発明者らの知見によればPDLは、例えば周波数100GHz間隔のAWGデバイスの透過波長特性において、TMモードの透過中心波長λTMとTEモードの透過中心波長λTEの差Δλ(=λTM−λTE)に近似的に比例した値となる。その比例定数は特に透過波長スペクトルのピーク部を平坦化するなどの設計手法をとらなければ数〜10dB/nm程度と見積もられる。現在実用的に生産されている石英系光導波路で上記のようなAWGデバイスを作製した場合通常Δλは0.1nm以上であるためPDLは1dB以上と非常に大きくなってしまう。そこで現在実用に供されるSi基板を用いた石英系導波路AWGデバイスとしては図6に示すように偏光間の波長特性のずれを相殺するためにアレイ導波路の中央部に半波長板を挿入した構造が用いられており、PDLは0.2dB以下という実用上問題ないレベルにまで抑えられている。しかしながら半波長板を挿入するこの構造は半波長板を精密な位置精度をもって設置するのに少なからぬ工数を要する上、現時点では半波長板自体の単価が低廉化されていない等の理由によりデバイスの低コスト化の妨げになっている。半波長板を使用せずにPDLを低減するためには導波路を構成する石英系膜の熱応力を低減する必要がある。熱応力を低減することは膜中の燐(P)やボロン(B)等のドーパント濃度を調整し熱膨張係数をSi基板に近づけることにより可能である。この方法により熱応力を低減したクラッドを用いて光導波路を形成する方法が例えば特開平8−136754号公報に記載されている。この公報によれば、各種のドーパントの添加濃度と石英系ガラスの熱膨張係数とは図7に示すような関係があり、ドーパントの濃度を適切に制御することにより、基板とガラス層との熱膨張係数の差を低減することができる。
【0004】
また、エレクトロニクス・レターズ、第33巻、第13号、1173〜1174ページ、1997年6月(ELECTRONICS LETTERS,Vol.33,No.13,PP.1173-1174, June,1997)によると鈴木らはこの方法により応力複屈折を低減したAWGデバイスを作製し、Δλをそれまでの0.19nmから0.03nmに低減することに成功している。
【0005】
【発明が解決しようとする課題】
従来の方法では石英系膜の形成に1200℃以上の高温処理を必要とする火炎堆積法(FHD法)を用いている。低応力化のためにPおよびBの添加濃度を通常より高めているため、このような高温処理を行うと膜中にP2O5、B2O3の分相が発生しやすいという問題があった。さらに膜表面や膜中に析出物が多く発生するという問題があった。これらの分相や析出物は散乱体となり光伝搬損失の増加の原因となる。
【0006】
本発明は従来よりも低温でのプロセスを用いて、膜中応力を低減すべく膜中のドーパント濃度を最適化し、偏光依存性および光伝搬損失が小さい光導波路デバイスとその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
上記の課題を解決するために、本願発明では、以下のような光導波路デバイスとその製造方法を開示する。
【0008】
本発明は、シリコン基板上に下部クラッド層及びコア及び上部クラッド層を形成する工程を有し、前記下部クラッド層及び前記上部クラッド層の両方あるいは上部クラッド層のみを燐及びボロンの少なくともいずれかを添加した石英系膜によって形成する光導波路デバイスの製造方法において、前記石英系膜はCVD法を用い燐元素とボロン元素の重量濃度の和を6.2wt%以上15wt%以下添加して成膜し、その後前記石英系膜に800℃以上1000℃以下の熱処理を施す工程を備え、かつ前記石英系膜の膜応力が3×107Pa以下であることを特徴とする光導波路デバイスの製造方法である。
【0009】
また、上記光導波路デバイスの製造方法において、前記石英系膜の成膜にはCVD法を用い燐元素とボロン元素の重量濃度の和を8.8wt%以上15wt%以下添加して成膜し、その後前記石英系膜に800℃以上1000℃以下の熱処理を施す工程を備え、かつ前記光導波路デバイスの偏光に依存する透過中心波長のずれを0.03nm以下とすることを特徴とする光導波路デバイスの製造方法である。
【0010】
前記光導波路デバイスは導波路型光干渉計とすることができる。
【0011】
さらに好ましくは、燐元素重量濃度を4〜12wt%、ボロン元素重量濃度を3〜11wt%とすることを特徴とする光導波路デバイスの製造方法である。
【0012】
また、成膜温度400℃、熱処理温度880℃、燐元素とボロン元素の重量濃度の和を12〜14wt%とすることが望ましい。
【0013】
前記上部クラッド層及び下部クラッド層の成膜にはテトラエチルオルソシリケートをオゾンにより分解する常圧CVD法を用いることができる。
【0014】
前記下部クラッド層を燐を添加した石英系膜または燐およびゲルマニウムを添加した石英系膜とすることで下部クラッド層の軟化点を上部クラッド層よりも上げることができる。
【0015】
本発明は、シリコン基板上に下部クラッド層、コア、上部クラッド層を有し、前記上部クラッド層及び前記下部クラッド層の両方あるいは前記上部クラッド層のみを燐及びボロンの少なくともいずれかを添加した石英系膜とした光導波路デバイスにおいて、前記石英系膜は、CVD法により堆積されたものであり、800℃以上1000℃以下の熱処理工程を施すことにより得られるものであって、前記石英系膜中の燐元素とボロン元素の重量濃度の和が8.8wt%以上15wt%以下であり、前記光導波路デバイスの偏光に依存する透過中心波長のずれが0.03nm以下であることを特徴とする光導波路デバイスである。
【0016】
また、シリコン基板上に下部クラッド層、コア、上部クラッド層を有する光導波路デバイスにおいて、前記クラッド層のうち少なくとも上部クラッド層は燐及びボロンを添加した石英系膜であり、前記石英系膜は、CVD法により堆積されたものであり、800℃以上1000℃以下の熱処理工程を施すことにより得られるものであって、前記下部クラッド層は前記上部クラッド層よりも軟化温度の高い材料からなり、前記石英系膜中の燐元素とボロン元素の重量濃度の和が8.8wt%以上15wt%以下であり、前記光導波路デバイスの偏光に依存する透過中心波長のずれが0.03nm以下であることを特徴とする光導波路デバイスである。
【0017】
前記石英系膜中の燐元素とボロン元素の重量濃度の和が12〜14wt%であり、該石英系膜の膜応力が8.3×106Pa以下であることが望ましい。
【0018】
前記光導波路デバイスは導波路型光干渉計とすることができる。
【0019】
前記下部クラッド層を燐を添加した石英系膜または燐およびゲルマニウムを添加した石英系膜とすることで上部クラッド層よりも軟化点を上げることができる。
【0020】
本発明の光導波路デバイスは、少なくとも一本以上の入力導波路を接続した第1のスラブ導波路と、少なくとも一本以上の出力導波路を接続した第2のスラブ導波路をアレイ導波路の両端に有するアレー導波路格子型光合分波器を含むことができる。
【0021】
本発明では低温でのプロセスを用いることにより高濃度にドーパントを添加したときのP2O5やB2O3の分相や析出物の発生が減少し、従来より伝搬損失を低減することが可能となった。またその上でクラッド層のP元素とB元素の重量濃度の和が9wt%以上15wt%以下のBPSGとすることにより、熱膨張係数がSi基板と近くなり石英系光導波路中に生じる応力を低減することにより、偏光依存性が極めて小さくかつ伝搬損失の小さい光導波路デバイス、特にアレー導波路格子デバイス等の光干渉計を含む光導波路デバイスを形成することが可能になった。
【0022】
【発明の実施の形態】
以下本発明の実施の形態を図面等を用いてより詳細に説明する。
【0023】
シリコン基板上に、テトラエチルオルソシリケート(Si(OC2H5)4)よりなる有機ソースをオゾン(O3)により分解する常圧気相堆積法(TEOS−O3によるAPCVD法)を用いて、燐(P)とボロン(B)を添加した石英系膜(BPSG:SiO2+P2O5+B2O3)単層15μmを堆積した。膜堆積後はアニール処理を行った。表1に本実験で用いた成膜温度とアニール温度、アニール時間を示す。
【0024】
【表1】
【0025】
表1の条件A〜Eを用いて燐(P)とボロン(B)の添加量を変化させたときのP元素とB元素の重量濃度の和(以下P濃度+B濃度とする)と膜の応力の関係を図1に示す。図1において、膜応力は正が引っ張り、負が圧縮を示し、条件A〜Eは表1中の条件A〜Eを表している。膜応力の測定は、基板のそり量を測定することによって行った。
【0026】
図1に示すように、P濃度+B濃度と膜応力の関係は線形であり、濃度を制御することにより応力を適切に制御できることが分かった。また、応力は成膜条件やアニール条件等プロセスパラメータにも依存しており、プロセスパラメータに応じて適切な添加物濃度を選ぶ必要があることが分かった。
【0027】
AWGデバイスでは透過波長帯域においてPDLは実用上0.3dB以下に抑える必要がある。PDLはΔλに近似的に比例しその比例定数が数〜10dB/nmであることを考慮するとΔλの絶対値は0.03nm以下に抑える必要がある。Δλ=ΔL/m×BであるからΔL/m×B≦0.03nmとなればよい。ここでΔLは光路長差、mは回折次数、Bは複屈折すなわちTMとTEの等価屈折率の差である。ΔLとmにおよそ一般的な値を用いると、例えばΔL=60.73μm、m=57とするとB=Kσよりσ≦8.3×106Paとする必要がある。ここでσは膜応力でありKは光弾性定数でありK=3.4×10-12Pa-1を用いた。ただしΔλを最適化するためには単層の膜応力だけでは決定できずΔλは各層の熱履歴やデバイスの層構造等によっても変化することがあることに留意する必要がある。
【0028】
表1の条件A〜Eを用いて燐(P)とボロン(B)の添加量を変化させたときのP濃度+B濃度とΔλの関係を図2に示す。図2に示すようにP濃度+B濃度とΔλとは線形であり、濃度を適切に制御することにより偏光に依存しないすなわちΔλがほぼ0nmの光導波路を作成できることが分かった。表1の範囲すなわち成膜温度が380〜450℃、アニール温度が800〜1000℃の範囲ではΔλが0.03nm以下となるP濃度+B濃度は8.8wt%〜15wt%の範囲に入っていることが分かった。
【0029】
なお、光干渉計を持たないデバイスにおいては応力は3×107Pa以下であれば十分であり、その時のP濃度+B濃度は6.2wt%〜17.6wt%であった。
【0030】
また、P濃度+B濃度と応力あるいはΔλとの関係は、PとBの割合には依存せず、両元素の和に依存した。
【0031】
ここでアニールの最高温度を1000℃に設定したのは、Si基板の熱膨張係数に近づくような高濃度のPとBを添加したBPSG膜を、FHD法等で一般に用いられている1200℃以上の高温で処理すると分相や偏析などの原因により伝搬損失が増加するためである。図3は高濃度添加のBPSG(P4.0wt%、B6.0wt%)をクラッドに用いた時の伝搬損失のアニール温度依存性を示す。成膜にはTEOS−O3によるAPCVD法を用いた。この実験結果から伝搬損失が実用上問題のないレベルである0.3dB/cm以下となる1000℃をアニール温度の上限とした。顕微鏡による観察の結果、この時膜中あるいは膜表面に析出等は現れなかった。またアニール温度が800℃より低くなると上部クラッド層が十分軟化されないため狭いコア間の埋込が困難となるため800℃を下限とした。
【0032】
(実施形態1)
図4は本発明の実施形態を示す製造工程図である。シリコン基板1上に下部クラッド層2、コア層7をTEOS−O3を用いたAPCVD法を用い、成膜温度400℃でそれぞれクラッド層にBPSGを15μm、コア層に燐(P)とゲルマニウム(Ge)を添加した石英系膜GPSG(SiO2+P2O5+GeO2)を5.5μm成膜した(図4(a))。その後、コア層7を反応性イオンエッチング(RIE)によって所望のパターンにエッチングしチャネル型のコア3を形成した(図4(b))。この上に上部クラッド層4にTEOS−O3を用いたAPCVD法で成膜温度400℃でBPSGを15μm成膜し埋込型石英系光導波路を形成する(図4(c))。その後、アニール温度880℃で3時間アニール処理した。ここで、コア材料のGPSGのGeの濃度を調整することなどによってクラッド層とコア層との比屈折率差を0.7%とした。なお、コア材料にはこの他にP、GeあるいはBのうち1つないし複数のドーパントを含む石英系材料あるいはSiON膜、SiN膜などいかようにも選ぶことはできる。なお、光波制御の都合上、下部クラッド層2と上部クラッド層4の屈折率は同じであることが望ましい。
【0033】
このように作成したAWGデバイスのPとBの濃度および応力、透過中心波長の偏光依存性Δλを測定したところ、上部クラッド層、下部クラッド層ともP濃度+B濃度は12.6wt%(P:5.1wt%、B:7.5wt%)で、応力は2.5×106Pa、Δλは0.01nm、挿入損失は2.3dBと何れも満足のいく結果を得た。同様な実験をP濃度+B濃度を12〜14wt%の範囲で行い、いずれもΔλは0.03nm以下であった。
【0034】
(実施形態2)
実施形態1と同様にして、ただし、下部クラッド層2のP濃度+B濃度を10.0wt%、(P:4.1wt%、B:5.9wt%)上部クラッド層4のP濃度+B濃度を13.5wt%(P:5.5wt%、B:8.0wt%)としてAWGデバイスを作製した。応力は3.0×106Pa、偏光依存性は0.015nm、挿入損失は1.9dBと満足のいく結果を得た。この実施形態では下部クラッド層2の濃度和を上部クラッド層4よりも小さくすることで下部クラッド層2の軟化温度を上げコア3が下部クラッド層2に沈み込んだり傾いたりするのを抑制する効果を有している。しかし導波路層全体の応力は増加するため、その分上層クラッド層のP濃度+B濃度を実施形態1の時よりも大きくする必要がある。
【0035】
(実施形態3)
実施形態1と同様にして、ただし、下部クラッド層2のPSGとし(P濃度9.2wt%)、上部クラッド層4のP濃度+B濃度を14.0wt%(P:5.6wt%、B:8.4wt%)としてAWGデバイスを作製した。応力は3.6×106Pa、偏光依存性は0.02nm、挿入損失は2.5dBと満足のいく結果を得た。下部クラッド層をPSGとすることにより実施形態2における下部クラッド層よりも軟化温度はさらに上昇し、コア3の沈み込みや傾きはまったく見られなくなった。なお下部クラッド層2はPSGの変わりにGPSGであっても構わない。
【0036】
なお、上記実施形態では石英系膜の成膜にTEOS−O3APCVD法を用いたが、プロセス温度が1000℃以下の他のプロセス例えばプラズマCVD法や減圧CVD法等によっても本実施形態と同様の傾向を得ることができた。
【0037】
上記いずれの実施例においても高温高湿度中での信頼性加速試験評価の結果では85℃90%で1000時間経過後も外観上の変質等はほとんど見られず、また損失の変動は0.2dB以内で安定していた。
【0038】
以上述べたようにAWGデバイスなどの光導波路デバイスのΔλはP濃度+B濃度に対して線形に変化しその値が0.03nm以下となるようなP濃度+B濃度和適正値はプロセスや導波路層構成によって変化するものの8.8wt%以上15wt%以下の範囲で実現できる。この時Bが3wt%〜11wt%、Pは4wt%〜12wt%とした。Bを3wt%より減らすと軟化温度が上がり上部クラッド層の埋込が困難であったためB濃度は3wt%以上とした。またPを4wt%より減らしP濃度+B濃度を9wt%以上にすると耐水性が著しく劣化したためP濃度は4wt%以上とした。また、P濃度+B濃度が15wt%を越えると耐水性が著しく劣化し、伝搬損失が時間とともに劣化する現象が現れたためP濃度+B濃度は15wt%以下とした。
【0039】
以上の実施形態では、TEOS―O3によるAPCVD法により成膜した例を示したが、有機ソースとしてはTEOSに限らず、Si(OCH3)4、Si(OC3H7)4等のSiのアルコキシドを用いることもできる。
【0040】
【発明の効果】
以上示したように、クラッド材料である高濃度にPおよびBが添加されたBPSGを800〜1000℃という従来より低温でのプロセスを用いて形成することにより低損失な光導波路デバイスが得られ、偏光依存性が極めて小さい石英系光導波路デバイス、特にアレー導波路格子デバイスを得ることが可能となった。
【図面の簡単な説明】
【図1】本発明によるP元素とB元素重量濃度和と膜中応力の関係図。
【図2】本発明によるP元素とB元素重量濃度和とΔλの関係図。
【図3】伝搬損失のアニール温度依存性を示す説明図。
【図4】本発明の製造方法を示す断面工程図。
【図5】従来のアレイ導波路格子を示す平面図。
【図6】従来のアレイ導波路格子を示す斜視図。
【図7】従来の石英系膜のドーパント濃度と熱膨張係数の関係を示す図。
【符号の説明】
1:Si基板
2:下部クラッド層
3:コア
4:上部クラッド層
7:コア層
Claims (6)
- シリコン基板上に下部クラッド層及びコア及び上部クラッド層を形成する工程を有し、前記下部クラッド層及び前記上部クラッド層の両方あるいは前記上部クラッド層のみを燐及びボロンの少なくともいずれかを添加した石英系膜によって形成する光導波路デバイスの製造方法において、
前記石英系膜の成膜にはCVD法を用い燐元素とボロン元素の重量濃度の和を8.8wt%以上15wt%以下添加して成膜し、その後前記石英系膜に800℃以上1000℃以下の熱処理を施す工程を備え、かつ前記光導波路デバイスの偏光に依存する透過中心波長のずれを0.03nm以下とすることを特徴とする光導波路デバイスの製造方法。 - 前記光導波路デバイスが導波路型光干渉計であることを特徴とする請求項1に記載の光導波路デバイスの製造方法。
- 燐元素重量濃度を4〜12wt%、ボロン元素重量濃度を3〜11wt%とすることを特徴とする請求項1または2に記載の光導波路デバイスの製造方法。
- 成膜温度400℃、熱処理温度880℃、燐元素とボロン元素の重量濃度の和を12〜14wt%とすることを特徴とする請求項1または2に記載の光導波路デバイスの製造方法。
- 前記上部クラッド層及び下部クラッド層の成膜にテトラエチルオルソシリケートをオゾンにより分解する常圧CVD法を用いることを特徴とする請求項1〜4のいずれかに記載の光導波路デバイスの製造方法。
- 前記下部クラッド層を燐を添加した石英系膜または燐およびゲルマニウムを添加した石英系膜とすることを特徴とする請求項1〜5のいずれかに記載の光導波路デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22946499A JP3950588B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスの製造方法 |
US09/639,747 US6396988B1 (en) | 1999-08-13 | 2000-08-14 | Optical waveguide device and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22946499A JP3950588B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスの製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004214170A Division JP2004334237A (ja) | 2004-07-22 | 2004-07-22 | 光導波路デバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001051145A JP2001051145A (ja) | 2001-02-23 |
JP3950588B2 true JP3950588B2 (ja) | 2007-08-01 |
Family
ID=16892618
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22946499A Expired - Fee Related JP3950588B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3950588B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003240990A (ja) | 2002-02-14 | 2003-08-27 | Fujitsu Ltd | 平面光導波路装置 |
JP2013210623A (ja) * | 2012-02-28 | 2013-10-10 | Furukawa Electric Co Ltd:The | 光導波路素子およびその製造方法 |
US10371890B2 (en) | 2013-02-26 | 2019-08-06 | Furukawa Electric Co., Ltd. | Optical waveguide element |
-
1999
- 1999-08-13 JP JP22946499A patent/JP3950588B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001051145A (ja) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6704487B2 (en) | Method and system for reducing dn/dt birefringence in a thermo-optic PLC device | |
JP2843222B2 (ja) | 光デバイス | |
EP0907090B1 (en) | Integrated optical waveguide and method of manufacturing | |
Kilian et al. | Birefringence free planar optical waveguide made by flame hydrolysis deposition (FHD) through tailoring of the overcladding | |
US7043133B2 (en) | Silicon-oxycarbide high index contrast, low-loss optical waveguides and integrated thermo-optic devices | |
US6580862B2 (en) | Optical waveguide circuit | |
US20070086719A1 (en) | Functional optical devices and methods for producing them | |
US6553170B2 (en) | Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit | |
US6396988B1 (en) | Optical waveguide device and method of forming the same | |
US7160746B2 (en) | GeBPSG top clad for a planar lightwave circuit | |
US6615615B2 (en) | GePSG core for a planar lightwave circuit | |
EP1182474B1 (en) | Optical waveguide and fabricating method thereof, and optical waveguide circuit | |
JP2001194541A (ja) | 光導波回路 | |
JP2004301911A (ja) | 光導波路及びその製造方法並びに光導波路デバイス | |
JP3767262B2 (ja) | 光導波路デバイスおよびその製造方法 | |
JP3950588B2 (ja) | 光導波路デバイスの製造方法 | |
JP2003050327A (ja) | 光導波路装置及びその製造方法 | |
JP3679036B2 (ja) | 導波型光回路 | |
JP2006113602A (ja) | 光導波路デバイス | |
JP2004334237A (ja) | 光導波路デバイス | |
JP2003207660A (ja) | 光導波路 | |
WO2002052315A1 (en) | Coupled waveguide systems | |
JP2004046282A (ja) | 光導波路デバイスおよびその製造方法 | |
JP3746776B2 (ja) | 導波路型光波長合分波器 | |
JP2004126399A (ja) | 光導波路および光導波回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040525 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040722 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20040812 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20041029 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070423 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |