JP3767262B2 - 光導波路デバイスおよびその製造方法 - Google Patents
光導波路デバイスおよびその製造方法 Download PDFInfo
- Publication number
- JP3767262B2 JP3767262B2 JP22946599A JP22946599A JP3767262B2 JP 3767262 B2 JP3767262 B2 JP 3767262B2 JP 22946599 A JP22946599 A JP 22946599A JP 22946599 A JP22946599 A JP 22946599A JP 3767262 B2 JP3767262 B2 JP 3767262B2
- Authority
- JP
- Japan
- Prior art keywords
- optical waveguide
- waveguide device
- layer
- cladding layer
- prevention layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P40/00—Technologies relating to the processing of minerals
- Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
- Y02P40/57—Improving the yield, e-g- reduction of reject rates
Landscapes
- Optical Integrated Circuits (AREA)
- Glass Melting And Manufacturing (AREA)
Description
【産業上の利用分野】
本発明は光通信などに用いられる、光導波路デバイスとその製造方法に関する。
【0002】
【従来の技術】
インターネットの急激な普及にともない、光通信システムの商用化展開が非常な勢いで進んでいる。通常の電話回線で3万回線以上を伝送できる2.5Gb/sシステムなどが多くの地域で導入されており、情報伝送容量の拡大にあわせて、波長多重方式によって多重数倍の大容量化を図る方式が既に実用化されるに至っている。初期の数波レベルの波長多重から、現在では、80波レベルまでの高密度波長多重方式が商用化されるようになってきた。このような波長多重光通信方式においては、異なる波長を有する複数の信号光を1本の光ファイバに導入するための合波器、また波長多重された光信号から、異なる波長の信号に切り分けるための分波器が重要となり、その一例として、アレイ導波路格子(AWG)が注目されている。図7に示すようにAWGは入出力2つのスターカップラ22、24の間に同じ光路長差を有するアレイ状の光導波路が形成されたものであり、アレイ導波路が高次の回折格子の役割を担うことによって合分波の機能を示すものである。シリコン(Si)基板ないし、石英基板上に石英系の光導波路を形成したAWGはすでに商用化されており、実際の光通信システムに用いられている。
【0003】
ところが基板にSiを用いた石英系光導波路デバイスではSiと石英系導波路材料の熱膨張係数の違いに起因する熱応力が発生する。この応力により石英系膜内部に複屈折が発生し、その結果TEとTMモード間で伝搬特性が異なってしまうという問題が潜在する。特にAWGデバイスのように隣接チャネル波長間隔が狭く急峻な透過波長スペクトルを有するデバイスではごく僅かなTE、TMモード間の波長特性のずれでも大きな偏光依存損失(PDL)が生じてしまい実用上大きな問題となる。PDLを低減するためには導波路を構成する石英系膜の熱応力を低減する必要がある。熱応力を低減することは膜中のリン(P)やボロン(B)等のドーパント濃度を調整し熱膨張係数をSi基板に近づけることにより可能である。本方法により熱応力を低減したクラッドを用いて光導波路を形成する方法が例えば特開平8−136754号公報に記載されており、またエレクトロニクス・レターズ、第33巻、第13号、1173〜1174ページ、1997年6月(ELECTRONICS LETTERS,Vol.33,No.13,PP.1173-1174, June,1997)によると鈴木らは本方法により応力複屈折を低減したAWGデバイスを作製し、モードに依存する透過中心波長のずれ(Δλ)をそれまでの0.19nmから0.03nmに低減することに成功している。
【0004】
【発明が解決しようとする課題】
しかしながら従来の方法では膜応力を低減するために下部クラッド層にP及びBを高濃度にドーピングした石英系膜を用いているため、上部クラッド層成膜後の高温熱処理により導波路中のコアが下部クラッド層の一部に沈み込んでしまうという問題があった。すなわち、石英系膜はPやBを高濃度にドーピングすると軟化温度が低下することが知られており、上部クラッド層成膜後の高温熱処理に耐えられず、コアの位置が変わってしまったり傾いてしまったりし、デバイスの特性が劣化するという問題が起こった。特にAWGデバイスの場合、ごく僅かなコアの位置ずれや傾きがチャンネル間クロストークの増加等の弊害をもたらす。このようなコアの位置ずれや傾きを防止するため下部クラッド層上部にPやB等のドパーントを含まない純粋石英系膜(NSG)を形成することが特開平5−157925号公報に記載されている。この方法では1000℃以上の高温で上部クラッド層を形成することからNSG層には十分な厚さを必要とする。ところがNSGは軟化温度が高く強固な反面、応力も大きいため基板のそりや導波路層中の応力増加をもたらしΔλを増加させるという問題があった。またNSGは屈折率の制御が難しいため他のクラッド層の屈折率をNSGに合わせなければならずドーパントの種類や量の自由度が小さくなるという問題もあった。
【0005】
本発明は偏光依存性が小さくデバイス特性及び基板面内均一性に優れた光導波路デバイスとその製造方法を提供することを目的とする。
【0006】
【課題を解決するための手段】
上記の課題を解決するために、本願発明では以下のような光導波路デバイスとその製造方法を開示する。
【0008】
本発明は、基板上に、偏光に依存する透過中心波長のずれの絶対値が0.03nm以下となるようドーパント濃度が調整された下部クラッド層、コア、上部クラッド層を有する光導波路デバイスであって、前記下部クラッド層と前記コアの間に第1の沈み込み防止層を有し、前記第1の沈み込み防止層よりも下にあって前記第1の沈み込み防止層よりもさらに軟化温度が高い材料からなる第2の沈み込み防止層を有し、前記第1の沈み込み防止層は、燐、ボロン、ゲルマニウム、フッ素のドーパントの中から少なくともいずれかを添加して上部クラッド層より軟化温度が高くかつ、上部クラッド層成膜後のアニール温度よりも軟化温度が高い材料からなることを特徴とする光導波路デバイスである。
また、前記基板との熱応力は8.3X10 6 Pa 以下であることを特徴とする光導波路デバイスである。また、前記下部クラッド層は常圧気相堆積法により成膜温度380〜450℃で成膜し、800〜1000℃で0.5〜3時間アニールしたものであることを特徴とする光導波路デバイスである。また、前記上部クラッド層は成膜後に800〜1000℃でアニールされていることを特徴とする光導波路デバイスである。
【0009】
本発明は、前記基板がSiであることを特徴とする光導波路デバイスである。また、前記下部クラッド層が石英系膜からなり、燐、ボロンのうち少なくともいずれかを燐元素とボロン元素の重量濃度の和を8.8wt%以上15wt%となるように添加されていることを特徴とする光導波路デバイスである。
【0011】
本発明は、前記第2の沈み込み防止層が前記下部クラッド層よりも軟化温度が高い材料からなることを特徴とする光導波路デバイスである。
また、本発明は、前記クラッド層のうちの少なくとも上部クラッド層が、燐、ボロンのうち少なくともいずれかを添加した石英系膜からなることを特徴とする光導波路デバイスである。
【0012】
本発明は前記上部クラッド層を形成する石英系膜中の燐元素とボロン元素の重量濃度の和が8.8wt%以上15wt%以下であることを特徴とする光導波路デバイスである。
また本発明は、前記上部クラッド層を形成する石英系膜中の燐元素とボロン元素の重量濃度の和が12〜14wt%であり、かつ前記石英系膜の膜応力が8.3×10 6 Pa以下であることを特徴とする光導波路デバイスである。
【0013】
本発明は、燐元素の重量濃度を4〜12wt%、ボロン元素の重量濃度を3〜11wt%とすることを特徴とする光導波路デバイスである。
また、本発明は、導波路型光干渉計であることを特徴とする光導波路デバイスである。
【0014】
本発明は、少なくとも1本以上の入力導波路を接続した第1のスラブ導波路と、少なくとも一本以上の出力導波路を接続した第2のスラブ導波路をアレイ導波路の両端に有するアレイ導波路格子型光合分波器を含むことを特徴とする光導波路デバイスである。
【0015】
本発明は、前記第2の沈み込み防止層の厚さが0.1μm以上0.3μm以下であることを特徴とする光導波路デバイスである。
【0017】
本発明は、シリコン基板上に下部クラッド層、沈み込み防止層、コア、上部クラッド層を順次形成する光導波路デバイスの製造方法において、前記下部クラッド層として偏光に依存する透過中心波長のずれの絶対値が0.03nm以下となるよう、燐、ボロンのうち少なくともいずれかが添加され燐元素とボロン元素の重量濃度の和を8.8wt%以上15wt%以下となるよう石英系膜をCVD法により成膜する工程と、前記沈み込み防止層として前記上部クラッド層よりも軟化温度が高く燐、ボロン、ゲルマニウム、フッ素のドーパントの中から少なくともいずれかが添加された材料を成膜する工程と、前記上部クラッドの成膜後のアニールを前記沈み込み防止層の軟化温度より低い温度で熱処理する工程を備えることを特徴とする光導波路デバイスの製造方法である。
【0018】
本発明は、前記石英系膜の膜応力が8.3X10 6 Pa 以下であることを特徴とする光導波路デバイスの製造方法である。
【0019】
本発明は、前記沈み込み防止層が前記上部クラッド層よりも軟化温度が高い材料からなる第1の沈み込み防止層とこの第1の沈み込み防止層よりもさらに下にあってこの第1の沈み込み防止層よりもさらに軟化温度が高い材料からなる第2の沈み込み防止層からなることを特徴とする光導波路デバイスの製造方法である。
【0020】
本発明は、前記光導波路デバイスが導波路型光干渉計であることを特徴とする光導波路デバイスの製造方法である。
【0021】
本発明は、前記燐元素重量濃度を4〜12wt%、前記ボロン元素重量濃度を3〜11wt%とすることを特徴とする光導波路デバイスの製造方法である。
【0022】
本発明は、前記上部クラッド層及び下部クラッド層の成膜にテトラエチルオルソシリケートをオゾンにより分解する常圧CVD法を用いることを特徴とする光導波路デバイスの製造方法である。
【0023】
本発明は、前記常圧CVDにおける成膜温度が380〜450℃であり、前記アニールの温度が800〜1000℃、アニール時間が0.5〜3時間であることを特徴とする光導波路デバイスの製造方法である。また本発明は、前記上部クラッド層を成膜後に800〜1000℃でアニールすることを特徴とする光導波路デバイスの製造方法である。
【0024】
【発明の実施の形態】
以下本願発明の実施の形態を図面等を用いてより詳細に説明する。
【0025】
図1は本発明の第一の実施形態を示す製造工程図である。シリコン基板1上にテトラエチルオルソシリケート(Si(OC2H5)4)よりなる有機ソースをオゾン(O3)により分解する常圧化学気相堆積法(TEOS−O3によるAPCVD法)を用いて、燐(P)とボロン(B)を添加した石英系膜(BPSG:SiO2+P2O5+B2O3)により下部クラッド層2を成膜後、Pを添加した石英系膜(PSG:SiO2+P2O5)からなる沈み込み防止層5を形成した。次にP、ゲルマニウム(Ge)を添加した石英系膜(GPSG:SiO2+P2O5+GeO2)からなるコア層7を成膜し、コア層7をフォトリソグラフィ及びリアクティブイオンエッチング(RIE)を用いて所望のパターンにエッチングしチャネル型のコア3を形成後、上部クラッド層4を成膜し埋込型石英系光導波路を形成した。なお、各層成膜後にはアニール処理を行った。なお、コア材料にはこの他にP、GeあるいはBのうち1つないし複数をのドーパントを含む石英系材料あるいはSiON膜、SiN膜、ポリマー系などいかようにも選ぶことはできる。コア層7の屈折率はGeの濃度を調整することなどによってクラッドの屈折率に対して所望の比屈折率差となるよう制御する。なお、光波制御の都合上、下部クラッド層2と上部クラッド層4の屈折率は同じであることが望ましい。
【0026】
このようにして作製された導波路デバイスの断面図を図2に示す。上部クラッド層熱処理時のコア3の沈み込みや傾きという問題は抑えられる。RIEによるコア3のエッチング加工時にエッチングが一部でも沈み込み防止層5を突き抜けてその下のBPSG膜層に達してしまうと沈み込み防止層5の効果が減少するため沈み込み防止層5をあまり薄くすることはできない。逆に厚くすると沈み込み防止層5による応力増加の影響が現れるため、この沈み込み防止層5の厚さはコア加工時のRIEエッチング量の面内でのばらつきを勘案して0.2〜5μm程度にとるのがよい。沈み込み防止層5の材料としてPSGを用いた理由は第一には軟化温度がBPSGよりも高く900℃以下程度のプロセスであればコアの沈み込みを防ぐことが可能なためであり、第二には屈折率がP濃度を調整することにより調整でき下部クラッド層2や上部クラッド層4に近づけることができるためである。また第三にはPを添加することによりドーパントが添加されていない石英系膜(NSG)等に比べ応力を低減できるためである。以上の理由から本実施例では沈み込み防止層5の材料としてPSGを用いたが、その他P、B、Ge、フッ素(F)等のドーパントを上記の特徴を有するように適切に調整したものであっても構わない。
【0027】
図3はもう一つ別の実施形態を示す断面図である。この構成は図2に示した構成に加え、沈み込み防止層5の直下にさらに軟化温度の高い第二の沈み込み防止層6を挿入し、図2よりさらにコアの沈み込みに対する効果を高めたものである。この構成も沈み込み防止層5の成膜前に沈み込み防止層6を挿入しただけのものであるから簡単に実現できる。例えば沈み込み防止層5にPSG、沈み込み防止層6にドーパントのない石英系膜(NSG)を使用することにより、コア3の沈みや傾きという問題は完全に抑えることができた。NSGはクラッドを形成するBPSGに比べ非常に軟化温度が高くコアの沈み込み等を抑える効果が高い。しかしながら応力も非常に大きいことや屈折率の制御が難しいことから、コアの沈み込みを抑えられる範囲でできるだけ薄く成膜し応力や導波路の等価屈折率の変化への影響をできるだけ減らすことが重要である。本実施形態では沈み込み防止層6としてNSGを0.1μm以上0.3μm以下で形成しNSGがないときとほぼ同じ応力及び等価屈折率を実現でき、かつコアの沈み込み等を1000℃以下のプロセスで完全に抑えることができた。なお沈み込み防止層5なしで沈み込み防止層6をコア直下に形成すると沈み込み防止層6は薄く形成しているためにRIEによるコアのエッチング加工時にエッチング量の面内分布によりエッチングが沈み込み防止層6を突き抜けてしまうことがあるため、沈み込み防止層5との2層構造にすることが重要である。コアに近接している沈み込み防止層5はPSGなどの材料を用いてP濃度等を調整することにより屈折率をBPSGクラッドと整合させることが可能であるとともに応力も低減することも可能である。以上記したように図3に示す2層の沈み込み防止層5,6を挿入することにより応力及び屈折率の整合がとれ、コアのエッチング加工時のエッチング量のマージンが考慮され、コア沈み込みに対して極めて効果の高い構造を実現できる。ここで図3にて沈み込み防止層5及び6の例にそれぞれPSG、NSGを挙げたが、それに相当する効果があればこれに限るものではなく、沈み込み防止層5には図2の説明で沈み込み防止層5の他の例として挙げたもの、沈み込み防止層6にはSiN膜、あるいはSiON膜などであっても構わない。
【0028】
次に上記製造方法を用いてΔλの評価を行った。シリコン基板上に、TEOS−O3によるAPCVD法を用いて、BPSG単層15μmを堆積した。膜堆積後はアニール処理を行った。表1に本実験で用いた成膜温度とアニール温度、アニール時間を示す。
【0029】
【表1】
【0030】
表1の条件A〜Eを用いてPとBの添加量を変化させたときのP元素とB元素の重量濃度の和(以下P濃度+B濃度とする)と膜の応力の関係を図4に示す。図4において、膜応力は正が引っ張り、負が圧縮を示し、条件A〜Eは表1中の条件A〜Eを表している。膜応力の測定は、基板のそり量を測定することによって行った。
【0031】
図4に示すように、P濃度+B濃度と膜応力の関係は線形であり、濃度を制御することにより応力を適切に制御できることが分かった。また、応力は成膜条件やアニール条件等プロセスパラメータにも依存しており、プロセスパラメータに応じて適切な添加物濃度を選ぶ必要があることが分かった。
【0032】
AWGデバイスでは透過波長帯域においてPDLは実用上0.3dB以下に抑える必要がある。PDLはΔλに近似的に比例しその比例定数が数〜10dB/nmであることを考慮するとΔλの絶対値は0.03nm以下に抑える必要がある。Δλ=ΔL/m×BであるからΔL/m×B≦0.03nmとなればよい。ここでΔLは光路長差、mは回折次数、Bは複屈折すなわちTMとTEの等価屈折率の差である。ΔLとmにおよそ一般的な値を用いると、例えばΔL=60.73μm、m=57とするとB=Kσよりσ≦8.3×106Paとする必要がある。ここでσは膜応力でありKは光弾性定数でありK=3.4×10-12Pa-1を用いた。ただしΔλを最適化するためには単層の膜応力だけでは決定できずΔλは各層の熱履歴やデバイスの層構造等によっても変化することがあることに留意する必要がある。
【0033】
表1の条件A〜Eを用いて燐(P)とボロン(B)の添加量を変化させたときのP濃度+B濃度とΔλの関係を図5に示す。図5に示すようにP濃度+B濃度とΔλとは線形であり、濃度を適切に制御することにより偏光に依存しないすなわちΔλがほぼ0nmの光導波路を作成できることが分かった。表1の範囲すなわち成膜温度が380〜450℃、アニール温度が800〜1000℃の範囲ではΔλが0.03nm以下となるP濃度+B濃度は8.8wt%〜15wt%の範囲に入っていることが分かった。
【0034】
なお、光干渉計を持たないデバイスにおいては応力は3×107Pa以下であれば十分であり、その時のP濃度+B濃度は図4より6.2wt%〜17.6wt%であった。
【0035】
ただし、P濃度+B濃度が15wt%を越えると耐水性が著しく劣化し、伝搬損失が時間と共に劣化したため、P濃度+B濃度は15wt%以下とすることが望ましい。
【0036】
ここでアニールの最高温度を1000℃に設定したのは、Si基板の熱膨張係数に近づくような高濃度のPとBを添加したBPSG膜を、FHD法等で一般に用いられている1200℃以上の高温で処理すると分相や偏析などの原因により伝搬損失が増加するためである。またアニール温度が800℃より低くなると上部クラッド層が十分軟化されないため狭いコア間の埋込が困難となるため800℃を下限とした。
【0037】
表1の条件Cの成膜条件を用いて図3に示す導波路断面構成からなる周波数間隔100GHzの16チャンネルAWGデバイスを実際に作製した。下部クラッド及び上部クラッド厚は15μmとし、沈み込み防止層5にはPSG3μm、沈み込み防止層6にはNSG0.3μmとし、コアは幅及び高さを5.5μmとした。また、コアの屈折率はクラッドの屈折率に対して高く、比屈折率差が0.7%程度となるように設定した。PとB元素濃度和は13.0wt%になるように設定し、基板そりから算出される応力は3×106Paであった。測定の結果Δλはウェハ面内で平均0.01nm以下であり、面内のばらつきも±0.01nm以内と極めて良好であった。P+B濃度の精度を考慮するとウェハ間ばらつきも十分小さく抑えられると考えられる。図6に示すように全16チャンネルの隣接チャンネル間クロストークは−26dB以下と良好であった。PDLは平均0.14dB以下であった。また高温高湿度中での信頼性加速試験評価の結果では85℃90%で1000時間経過後も外観上の変質等はほとんど見られず、また損失の変動は0.2dB以内で安定していた。
【0038】
【発明の効果】
以上示したように、本発明により偏光依存性が極めて小さく、クラッドの屈折率制御の自由度の高い生産安定性に優れた光導波路デバイスが作製可能となった。また、コアの位置精度の高い高歩留まりな低偏光依存光導波路デバイスを作製することが可能となった。
【図面の簡単な説明】
【図1】本発明の製造方法を示す断面工程図。
【図2】本発明の構成の実施例を示す断面説明図。
【図3】本発明の構成の実施例を示す断面説明図。
【図4】P濃度+B濃度と膜応力の関係を示す説明図。
【図5】P濃度+B濃度とΔλの関係を示す説明図。
【図6】本発明によるAWGデバイスの測定結果を示す説明図。
【図7】従来のアレイ導波路格子を示す平面図。
【符号の説明】
1:Si基板
2:下部クラッド層
3:コア
4:上部クラッド層
5:沈み込み防止層
6:沈み込み防止層
7:コア層
Claims (22)
- 基板上に、偏光に依存する透過中心波長のずれの絶対値が0.03nm以下となるようドーパント濃度が調整された下部クラッド層、コア、上部クラッド層を有する光導波路デバイスであって、前記下部クラッド層と前記コアの間に第1の沈み込み防止層を有し、前記第1の沈み込み防止層よりも下にあって前記第1の沈み込み防止層よりもさらに軟化温度が高い材料からなる第2の沈み込み防止層を有し、前記第1の沈み込み防止層は、燐、ボロン、ゲルマニウム、フッ素のドーパントの中から少なくともいずれかを添加して上部クラッド層より軟化温度が高くかつ、上部クラッド層成膜後のアニール温度よりも軟化温度が高い材料からなることを特徴とする光導波路デバイス。
- 前記下部クラッド層の膜応力は8.3X10 6 Pa 以下であることを特徴とする請求項1に記載の光導波路デバイス。
- 前記下部クラッド層は常圧気相堆積法により成膜温度380〜450℃で成膜し、800〜1000℃で0.5〜3時間アニールしたものであることを特徴とする請求項1または請求項2に記載の光導波路デバイス。
- 前記上部クラッド層は成膜後に800〜1000℃でアニールされていることを特徴とする請求項1乃至3いずれか一項に記載の光導波路デバイス。
- 前記基板がSiであることを特徴とする請求項1乃至4いずれか一項に記載の光導波路デバイス。
- 前記下部クラッド層が石英系膜からなり、燐、ボロンのうち少なくともいずれかが燐元素とボロン元素の重量濃度の和が8.8wt%以上15wt%となるように添加されている請求項1乃至5いずれか一項に記載の光導波路デバイス。
- 前記第2の沈み込み防止層が前記下部クラッド層よりも軟化温度が高い材料からなる請求項1乃至6いずれか一項に記載の光導波路デバイス。
- 前記下部クラッド層と前記上部クラッド層のうち少なくとも前記上部クラッド層が、燐、ボロンのうち少なくともいずれかを添加した石英系膜からなることを特徴とする請求項1乃至7いずれか一項に記載の光導波路デバイス。
- 前記上部クラッド層を形成する石英系膜中の燐元素とボロン元素の重量濃度の和が8.8wt%以上15wt%以下であることを特徴とする請求項8に記載の光導波路デバイス。
- 前記上部クラッド層を形成する石英系膜中の燐元素とボロン元素の重量濃度の和が12〜14wt%であり、かつ前記石英系膜の膜応力が8.3×106Pa以下であることを特徴とする請求項8または9に記載の光導波路デバイス。
- 前記燐の元素重量濃度を4〜12wt%、前記ボロンの元素重量濃度を3〜11wt%とすることを特徴とする請求項8乃至10いずれか一項に記載の光導波路デバイス。
- 前記光導波路デバイスが導波路型光干渉計であることを特徴とする請求項1乃至11いずれか一項に記載の光導波路デバイス。
- 少なくとも1本以上の入力導波路を接続した第1のスラブ導波路と、少なくとも一本以上の出力導波路を接続した第2のスラブ導波路をアレイ導波路の両端に有するアレイ導波路格子型光合分波器を含むことを特徴とする請求項1乃至12いずれか一項に記載の光導波路デバイス。
- 前記第2の沈み込み防止層は厚さ0.1μm以上0.3μm以下であることを特徴とする請求項1乃至13いずれか一項に記載の光導波路デバイス。
- シリコン基板上に下部クラッド層、沈み込み防止層、コア、上部クラッド層を順次形成する光導波路デバイスの製造方法において、前記下部クラッド層として偏光に依存する透過中心波長のずれの絶対値が0.03nm以下となるよう、燐、ボロンのうち少なくともいずれかが添加され燐元素とボロン元素の重量濃度の和を8.8wt%以上15wt%以下となるよう石英系膜をCVD法により成膜する工程と、前記沈み込み防止層として前記上部クラッド層よりも軟化温度が高く燐、ボロン、ゲルマニウム、フッ素のドーパントの中から少なくともいずれかが添加された材料を成膜する工程と、前記上部クラッド層の成膜後のアニールを前記沈み込み防止層の軟化温度より低い温度で熱処理する工程を備えることを特徴とする光導波路デバイスの製造方法。
- 前記石英系膜の膜応力は8.3X10 6 Pa 以下であることを特徴とする請求項15に記載の光導波路デバイスの製造方法。
- 前記沈み込み防止層が前記上部クラッド層よりも軟化温度が高い材料からなる第1の沈み込み防止層とこの第1の沈み込み防止層よりもさらに下にあってこの第1の沈み込み防止層よりもさらに軟化温度が高い材料からなる第2の沈み込み防止層からなることを特徴とする請求項15または16いずれか一項に記載の光導波路デバイスの製造方法。
- 前記光導波路デバイスが導波路型光干渉計であることを特徴とする請求項15乃至17いずれか一項に記載の光導波路デバイスの製造方法。
- 前記燐元素の重量濃度を4〜12wt%、前記ボロン元素の重量濃度を3〜11wt%とすることを特徴とする請求項15乃至18いずれか一項に記載の光導波路デバイスの製造方法。
- 前記上部クラッド層及び下部クラッド層の成膜にテトラエチルオルソシリケートをオゾンにより分解する常圧CVD法を用いることを特徴とする請求項15乃至19いずれか一項に記載の光導波路デバイスの製造方法。
- 前記常圧CVDにおける成膜温度が380〜450℃であり、前記アニールの温度が800〜1000℃、アニール時間が0.5〜3時間であることを特徴とする請求項15乃至20いずれか一項に記載の光導波路デバイスの製造方法。
- 前記上部クラッド層を形成後、800〜1000℃でアニールすることを特徴とする請求項15乃至21いずれか一項に記載の光導波路デバイスの製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22946599A JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
US09/639,747 US6396988B1 (en) | 1999-08-13 | 2000-08-14 | Optical waveguide device and method of forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP22946599A JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003392882A Division JP2004046282A (ja) | 2003-11-21 | 2003-11-21 | 光導波路デバイスおよびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001051143A JP2001051143A (ja) | 2001-02-23 |
JP3767262B2 true JP3767262B2 (ja) | 2006-04-19 |
Family
ID=16892632
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP22946599A Expired - Fee Related JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3767262B2 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2819893B1 (fr) * | 2001-01-25 | 2003-10-17 | Opsitech Optical System Chip | Structure optique integree a birefringence reduite |
JP2003240990A (ja) | 2002-02-14 | 2003-08-27 | Fujitsu Ltd | 平面光導波路装置 |
JP2004301911A (ja) | 2003-03-28 | 2004-10-28 | Fujitsu Ltd | 光導波路及びその製造方法並びに光導波路デバイス |
JP2019020624A (ja) * | 2017-07-19 | 2019-02-07 | 日本電信電話株式会社 | 光導波路 |
CN108427159B (zh) * | 2018-05-16 | 2020-04-14 | 德州尧鼎光电科技有限公司 | 一种深紫外平面光波导 |
WO2020240675A1 (ja) * | 2019-05-27 | 2020-12-03 | 日本電信電話株式会社 | 光導波路およびその製造方法 |
-
1999
- 1999-08-13 JP JP22946599A patent/JP3767262B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001051143A (ja) | 2001-02-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2843222B2 (ja) | 光デバイス | |
JP3649918B2 (ja) | 光学デバイス | |
EP0907090B1 (en) | Integrated optical waveguide and method of manufacturing | |
EP1219983B1 (en) | Polarization independent optical waveguide circuit | |
US6850670B2 (en) | Method and apparatus for controlling waveguide birefringence by selection of a waveguide core width for a top clad | |
US6396988B1 (en) | Optical waveguide device and method of forming the same | |
US20070086719A1 (en) | Functional optical devices and methods for producing them | |
Ojha et al. | Simple method of fabricating polarisation-insensitive and very low crosstalk AWG grating devices | |
US20030021578A1 (en) | GeBPSG top clad for a planar lightwave circuit | |
JP3767262B2 (ja) | 光導波路デバイスおよびその製造方法 | |
US20020025133A1 (en) | Optical waveguide circuit | |
EP1182474B1 (en) | Optical waveguide and fabricating method thereof, and optical waveguide circuit | |
US6580864B1 (en) | Birefringence free optical waveguide structures | |
US6795631B2 (en) | Optical waveguide apparatus and method of producing the same | |
WO2002014915A2 (en) | Silicon-on-insulator optical waveguide fabrication by local oxidation of silicon | |
US7609917B2 (en) | Method and apparatus for controlling waveguide birefringence by selection of a waveguide core width for a top cladding | |
US7054516B2 (en) | Integrated optical device | |
De Peralta et al. | Silicon-dioxide waveguides with low birefringence | |
JP3950588B2 (ja) | 光導波路デバイスの製造方法 | |
WO1999021038A1 (en) | Phased array wavelength multiplexer | |
JP3963255B2 (ja) | 光導波路 | |
JP2004046282A (ja) | 光導波路デバイスおよびその製造方法 | |
JP2006113602A (ja) | 光導波路デバイス | |
WO2002097490A2 (en) | Device and method of polarisation compensation in slab waveguides using over-layer deposited on the compensating region to modify birefringence | |
JP3746776B2 (ja) | 導波路型光波長合分波器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |