JP2001051143A - 光導波路デバイスおよびその製造方法 - Google Patents
光導波路デバイスおよびその製造方法Info
- Publication number
- JP2001051143A JP2001051143A JP11229465A JP22946599A JP2001051143A JP 2001051143 A JP2001051143 A JP 2001051143A JP 11229465 A JP11229465 A JP 11229465A JP 22946599 A JP22946599 A JP 22946599A JP 2001051143 A JP2001051143 A JP 2001051143A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- optical waveguide
- waveguide device
- cladding layer
- quartz
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P40/00—Technologies relating to the processing of minerals
- Y02P40/50—Glass production, e.g. reusing waste heat during processing or shaping
- Y02P40/57—Improving the yield, e-g- reduction of reject rates
Landscapes
- Optical Integrated Circuits (AREA)
- Glass Melting And Manufacturing (AREA)
Abstract
(57)【要約】
【課題】コアの下部クラッド層への沈み込みや傾き等が
なく、偏光依存性が極めて小さい石英系光導波路デバイ
スを再現性よく高歩留まりで作製することを目的とす
る。 【解決手段】Ｓｉ基板上に形成された下部クラッド層、
コア、上部クラッド層よりなる石英系光導波路において
下部クラッド層及び上部クラッド層がＢＰＳＧ膜によっ
て形成されている。コア下部には下層クラッド層の軟化
によるコアの沈み込みや傾きを抑えるために軟化温度の
比較的高い２層以上の沈み込み防止層が形成されてい
る。
なく、偏光依存性が極めて小さい石英系光導波路デバイ
スを再現性よく高歩留まりで作製することを目的とす
る。 【解決手段】Ｓｉ基板上に形成された下部クラッド層、
コア、上部クラッド層よりなる石英系光導波路において
下部クラッド層及び上部クラッド層がＢＰＳＧ膜によっ
て形成されている。コア下部には下層クラッド層の軟化
によるコアの沈み込みや傾きを抑えるために軟化温度の
比較的高い２層以上の沈み込み防止層が形成されてい
る。
Description
【０００１】
【産業上の利用分野】本発明は光通信などに用いられ
る、光導波路デバイスとその製造方法に関する。
る、光導波路デバイスとその製造方法に関する。
【０００２】
【従来の技術】インターネットの急激な普及にともな
い、光通信システムの商用化展開が非常な勢いで進んで
いる。通常の電話回線で３万回線以上を伝送できる２．
５Ｇｂ／ｓシステムなどが多くの地域で導入されてお
り、情報伝送容量の拡大にあわせて、波長多重方式によ
って多重数倍の大容量化を図る方式が既に実用化される
に至っている。初期の数波レベルの波長多重から、現在
では、８０波レベルまでの高密度波長多重方式が商用化
されるようになってきた。このような波長多重光通信方
式においては、異なる波長を有する複数の信号光を１本
の光ファイバに導入するための合波器、また波長多重さ
れた光信号から、異なる波長の信号に切り分けるための
分波器が重要となり、その一例として、アレイ導波路格
子（ＡＷＧ）が注目されている。図７に示すようにＡＷ
Ｇは入出力２つのスターカップラ２２、２４の間に同じ
光路長差を有するアレイ状の光導波路が形成されたもの
であり、アレイ導波路が高次の回折格子の役割を担うこ
とによって合分波の機能を示すものである。シリコン
（Ｓｉ）基板ないし、石英基板上に石英系の光導波路を
形成したＡＷＧはすでに商用化されており、実際の光通
信システムに用いられている。
い、光通信システムの商用化展開が非常な勢いで進んで
いる。通常の電話回線で３万回線以上を伝送できる２．
５Ｇｂ／ｓシステムなどが多くの地域で導入されてお
り、情報伝送容量の拡大にあわせて、波長多重方式によ
って多重数倍の大容量化を図る方式が既に実用化される
に至っている。初期の数波レベルの波長多重から、現在
では、８０波レベルまでの高密度波長多重方式が商用化
されるようになってきた。このような波長多重光通信方
式においては、異なる波長を有する複数の信号光を１本
の光ファイバに導入するための合波器、また波長多重さ
れた光信号から、異なる波長の信号に切り分けるための
分波器が重要となり、その一例として、アレイ導波路格
子（ＡＷＧ）が注目されている。図７に示すようにＡＷ
Ｇは入出力２つのスターカップラ２２、２４の間に同じ
光路長差を有するアレイ状の光導波路が形成されたもの
であり、アレイ導波路が高次の回折格子の役割を担うこ
とによって合分波の機能を示すものである。シリコン
（Ｓｉ）基板ないし、石英基板上に石英系の光導波路を
形成したＡＷＧはすでに商用化されており、実際の光通
信システムに用いられている。
【０００３】ところが基板にＳｉを用いた石英系光導波
路デバイスではＳｉと石英系導波路材料の熱膨張係数の
違いに起因する熱応力が発生する。この応力により石英
系膜内部に複屈折が発生し、その結果ＴＥとＴＭモード
間で伝搬特性が異なってしまうという問題が潜在する。
特にＡＷＧデバイスのように隣接チャネル波長間隔が狭
く急峻な透過波長スペクトルを有するデバイスではごく
僅かなＴＥ、ＴＭモード間の波長特性のずれでも大きな
偏光依存損失（ＰＤＬ）が生じてしまい実用上大きな問
題となる。ＰＤＬを低減するためには導波路を構成する
石英系膜の熱応力を低減する必要がある。熱応力を低減
することは膜中のリン（Ｐ）やボロン（Ｂ）等のドーパ
ント濃度を調整し熱膨張係数をＳｉ基板に近づけること
により可能である。本方法により熱応力を低減したクラ
ッドを用いて光導波路を形成する方法が例えば特開平８
−１３６７５４号公報に記載されており、またエレクト
ロニクス・レターズ、第３３巻、第１３号、1173〜1174
ページ、１９９７年６月（ELECTRONICS LETTERS,Vol.3
3,No.13,PP.1173-1174, June,1997）によると鈴木らは
本方法により応力複屈折を低減したＡＷＧデバイスを作
製し、モードに依存する透過中心波長のずれ（Δλ）を
それまでの０．１９ｎｍから０．０３ｎｍに低減するこ
とに成功している。
路デバイスではＳｉと石英系導波路材料の熱膨張係数の
違いに起因する熱応力が発生する。この応力により石英
系膜内部に複屈折が発生し、その結果ＴＥとＴＭモード
間で伝搬特性が異なってしまうという問題が潜在する。
特にＡＷＧデバイスのように隣接チャネル波長間隔が狭
く急峻な透過波長スペクトルを有するデバイスではごく
僅かなＴＥ、ＴＭモード間の波長特性のずれでも大きな
偏光依存損失（ＰＤＬ）が生じてしまい実用上大きな問
題となる。ＰＤＬを低減するためには導波路を構成する
石英系膜の熱応力を低減する必要がある。熱応力を低減
することは膜中のリン（Ｐ）やボロン（Ｂ）等のドーパ
ント濃度を調整し熱膨張係数をＳｉ基板に近づけること
により可能である。本方法により熱応力を低減したクラ
ッドを用いて光導波路を形成する方法が例えば特開平８
−１３６７５４号公報に記載されており、またエレクト
ロニクス・レターズ、第３３巻、第１３号、1173〜1174
ページ、１９９７年６月（ELECTRONICS LETTERS,Vol.3
3,No.13,PP.1173-1174, June,1997）によると鈴木らは
本方法により応力複屈折を低減したＡＷＧデバイスを作
製し、モードに依存する透過中心波長のずれ（Δλ）を
それまでの０．１９ｎｍから０．０３ｎｍに低減するこ
とに成功している。
【０００４】
【発明が解決しようとする課題】しかしながら従来の方
法では膜応力を低減するために下部クラッド層にＰ及び
Ｂを高濃度にドーピングした石英系膜を用いているた
め、上部クラッド層成膜後の高温熱処理により導波路中
のコアが下部クラッド層の一部に沈み込んでしまうとい
う問題があった。すなわち、石英系膜はＰやＢを高濃度
にドーピングすると軟化温度が低下することが知られて
おり、上部クラッド層成膜後の高温熱処理に耐えられ
ず、コアの位置が変わってしまったり傾いてしまったり
し、デバイスの特性が劣化するという問題が起こった。
特にＡＷＧデバイスの場合、ごく僅かなコアの位置ずれ
や傾きがチャンネル間クロストークの増加等の弊害をも
たらす。このようなコアの位置ずれや傾きを防止するた
め下部クラッド層上部にＰやＢ等のドパーントを含まな
い純粋石英系膜（ＮＳＧ）を形成することが特開平５−
１５７９２５号公報に記載されている。この方法では１
０００℃以上の高温で上部クラッド層を形成することか
らＮＳＧ層には十分な厚さを必要とする。ところがＮＳ
Ｇは軟化温度が高く強固な反面、応力も大きいため基板
のそりや導波路層中の応力増加をもたらしΔλを増加さ
せるという問題があった。またＮＳＧは屈折率の制御が
難しいため他のクラッド層の屈折率をＮＳＧに合わせな
ければならずドーパントの種類や量の自由度が小さくな
るという問題もあった。
法では膜応力を低減するために下部クラッド層にＰ及び
Ｂを高濃度にドーピングした石英系膜を用いているた
め、上部クラッド層成膜後の高温熱処理により導波路中
のコアが下部クラッド層の一部に沈み込んでしまうとい
う問題があった。すなわち、石英系膜はＰやＢを高濃度
にドーピングすると軟化温度が低下することが知られて
おり、上部クラッド層成膜後の高温熱処理に耐えられ
ず、コアの位置が変わってしまったり傾いてしまったり
し、デバイスの特性が劣化するという問題が起こった。
特にＡＷＧデバイスの場合、ごく僅かなコアの位置ずれ
や傾きがチャンネル間クロストークの増加等の弊害をも
たらす。このようなコアの位置ずれや傾きを防止するた
め下部クラッド層上部にＰやＢ等のドパーントを含まな
い純粋石英系膜（ＮＳＧ）を形成することが特開平５−
１５７９２５号公報に記載されている。この方法では１
０００℃以上の高温で上部クラッド層を形成することか
らＮＳＧ層には十分な厚さを必要とする。ところがＮＳ
Ｇは軟化温度が高く強固な反面、応力も大きいため基板
のそりや導波路層中の応力増加をもたらしΔλを増加さ
せるという問題があった。またＮＳＧは屈折率の制御が
難しいため他のクラッド層の屈折率をＮＳＧに合わせな
ければならずドーパントの種類や量の自由度が小さくな
るという問題もあった。
【０００５】本発明は偏光依存性が小さくデバイス特性
及び基板面内均一性に優れた光導波路デバイスとその製
造方法を提供することを目的とする。
及び基板面内均一性に優れた光導波路デバイスとその製
造方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記の課題を解決するた
めに、本願発明では以下のような光導波路デバイスとそ
の製造方法を開示する。
めに、本願発明では以下のような光導波路デバイスとそ
の製造方法を開示する。
【０００７】本発明はシリコン基板上に下部クラッド
層、コア、上部クラッド層をする光導波路デバイスにお
いて、前記下部クラッド層と前記コアの間に燐及びボロ
ンの少なくともいずれかを添加した石英系膜であって、
前記上部クラッド層よりも軟化温度が高い材料からなる
沈み込み防止層を有することを特徴とする光導波路デバ
イスである。
層、コア、上部クラッド層をする光導波路デバイスにお
いて、前記下部クラッド層と前記コアの間に燐及びボロ
ンの少なくともいずれかを添加した石英系膜であって、
前記上部クラッド層よりも軟化温度が高い材料からなる
沈み込み防止層を有することを特徴とする光導波路デバ
イスである。
【０００８】また、シリコン基板上に下部クラッド層、
コア、上部クラッド層をする光導波路デバイスにおい
て、前記下部クラッド層と前記コアの間に燐及びボロン
の少なくともいずれかを添加した石英系膜であって、前
記上部クラッド層よりも軟化温度が高い材料からなる第
1の沈み込み防止層とこの第1の沈み込み防止層よりも下
にあってこの第1の沈み込み防止層よりもさらに軟化温
度が高い材料からなる第2の沈み込み防止層からなるこ
とを特徴とする光導波路デバイスである。
コア、上部クラッド層をする光導波路デバイスにおい
て、前記下部クラッド層と前記コアの間に燐及びボロン
の少なくともいずれかを添加した石英系膜であって、前
記上部クラッド層よりも軟化温度が高い材料からなる第
1の沈み込み防止層とこの第1の沈み込み防止層よりも下
にあってこの第1の沈み込み防止層よりもさらに軟化温
度が高い材料からなる第2の沈み込み防止層からなるこ
とを特徴とする光導波路デバイスである。
【０００９】上記光デバイスにおいて前記クラッド層の
うち少なくとも上部クラッド層が燐及びボロンの少なく
ともいずれかを添加した石英系膜からなることを特徴と
する光導波路デバイスである。
うち少なくとも上部クラッド層が燐及びボロンの少なく
ともいずれかを添加した石英系膜からなることを特徴と
する光導波路デバイスである。
【００１０】上記光導波路デバイスにおいて前記上部ク
ラッド層を形成する石英系膜中の燐元素とボロン元素の
重量濃度の和が６．２ｗｔ％以上１５ｗｔ％以下であ
り、かつ前記石英系膜の膜応力が３×１０7Ｐａ以下で
あることを特徴とする光導波路デバイスである。
ラッド層を形成する石英系膜中の燐元素とボロン元素の
重量濃度の和が６．２ｗｔ％以上１５ｗｔ％以下であ
り、かつ前記石英系膜の膜応力が３×１０7Ｐａ以下で
あることを特徴とする光導波路デバイスである。
【００１１】上記光導波路デバイスにおいて前記上部ク
ラッド層を形成する石英系膜中の燐元素とボロン元素の
重量濃度の和が８．８ｗｔ％以上１５ｗｔ％以下であ
り、前記光導波路デバイスの偏光に依存する透過中心波
長のずれが０．０３ｎｍ以下であることを特徴とする光
導波路デバイスである。
ラッド層を形成する石英系膜中の燐元素とボロン元素の
重量濃度の和が８．８ｗｔ％以上１５ｗｔ％以下であ
り、前記光導波路デバイスの偏光に依存する透過中心波
長のずれが０．０３ｎｍ以下であることを特徴とする光
導波路デバイスである。
【００１２】好ましくは前記上部クラッド層を形成する
石英系膜中の燐元素とボロン元素の重量濃度の和が１２
〜１４ｗｔ％であり、該石英系膜の膜応力が８．３×１
０6Ｐａ以下であることを特徴とする請求項３に記載の
光導波路デバイスである。
石英系膜中の燐元素とボロン元素の重量濃度の和が１２
〜１４ｗｔ％であり、該石英系膜の膜応力が８．３×１
０6Ｐａ以下であることを特徴とする請求項３に記載の
光導波路デバイスである。
【００１３】さらに好ましくは燐元素重量濃度を４〜１
２ｗｔ％、ボロン元素重量濃度を３〜１１ｗｔ％とする
ことを特徴とする請求項３に記載の光導波路デバイスで
ある。
２ｗｔ％、ボロン元素重量濃度を３〜１１ｗｔ％とする
ことを特徴とする請求項３に記載の光導波路デバイスで
ある。
【００１４】前記光導波路デバイスは前記光導波路デバ
イスが導波路型光干渉計とすることができる。
イスが導波路型光干渉計とすることができる。
【００１５】本発明の光デバイスは少なくとも一本以上
の入力導波路を接続した第１のスラブ導波路と、少なく
とも一本以上の出力導波路を接続した第２のスラブ導波
路をアレイ導波路の両端に有するアレー導波路格子型光
合分波器を含むことができる。
の入力導波路を接続した第１のスラブ導波路と、少なく
とも一本以上の出力導波路を接続した第２のスラブ導波
路をアレイ導波路の両端に有するアレー導波路格子型光
合分波器を含むことができる。
【００１６】本発明はシリコン基板上に下部クラッド
層、沈み込み防止層、コア、上部クラッド層をこの順に
有し、前記沈み込み防止層は前記上部クラッド層よりも
軟化温度が高い材料からなる光導波路デバイスの製造方
法であって、シリコン基板上に下部クラッド層、沈み込
み防止層、コア、上部クラッド層をこの順に形成する工
程を有し、前記下部クラッド層及び前記上部クラッド層
の両方あるいは前記上部クラッド層のみを燐及びボロン
の少なくともいずれかを添加した石英系膜によって形成
する光導波路デバイスの製造方法において、前記石英系
膜はＣＶＤ法を用い燐元素とボロン元素の重量濃度の和
を６．２ｗｔ％以上１５ｗｔ％以下添加して成膜し、そ
の後前記石英系膜に８００℃以上１０００℃以下の熱処
理を施す工程を備え、かつ前記石英系膜の膜応力が３×
１０7Ｐａ以下であることを特徴とする光導波路デバイ
スの製造方法である。
層、沈み込み防止層、コア、上部クラッド層をこの順に
有し、前記沈み込み防止層は前記上部クラッド層よりも
軟化温度が高い材料からなる光導波路デバイスの製造方
法であって、シリコン基板上に下部クラッド層、沈み込
み防止層、コア、上部クラッド層をこの順に形成する工
程を有し、前記下部クラッド層及び前記上部クラッド層
の両方あるいは前記上部クラッド層のみを燐及びボロン
の少なくともいずれかを添加した石英系膜によって形成
する光導波路デバイスの製造方法において、前記石英系
膜はＣＶＤ法を用い燐元素とボロン元素の重量濃度の和
を６．２ｗｔ％以上１５ｗｔ％以下添加して成膜し、そ
の後前記石英系膜に８００℃以上１０００℃以下の熱処
理を施す工程を備え、かつ前記石英系膜の膜応力が３×
１０7Ｐａ以下であることを特徴とする光導波路デバイ
スの製造方法である。
【００１７】また本発明はシリコン基板上に下部クラッ
ド層、沈み込み防止層、コア、上部クラッド層をこの順
に有し、前記沈み込み防止層は前記上部クラッド層より
も軟化温度が高い材料からなる光導波路デバイスの製造
方法であって、シリコン基板上に下部クラッド層、沈み
込み防止層、コア、上部クラッド層をこの順に形成する
工程を有し、前記下部クラッド層及び前記上部クラッド
層の両方あるいは前記上部クラッド層のみを燐及びボロ
ンの少なくともいずれかを添加した石英系膜によって形
成する光導波路デバイスの製造方法において、前記石英
系膜の成膜にはＣＶＤ法を用い燐元素とボロン元素の重
量濃度の和を８．８ｗｔ％以上１５ｗｔ％以下添加して
成膜し、その後前記石英系膜に８００℃以上１０００℃
以下の熱処理を施す工程を備え、かつ前記光導波路デバ
イスの偏光に依存する透過中心波長のずれを０．０３ｎ
ｍ以下とすることを特徴とする光導波路デバイスの製造
方法である。
ド層、沈み込み防止層、コア、上部クラッド層をこの順
に有し、前記沈み込み防止層は前記上部クラッド層より
も軟化温度が高い材料からなる光導波路デバイスの製造
方法であって、シリコン基板上に下部クラッド層、沈み
込み防止層、コア、上部クラッド層をこの順に形成する
工程を有し、前記下部クラッド層及び前記上部クラッド
層の両方あるいは前記上部クラッド層のみを燐及びボロ
ンの少なくともいずれかを添加した石英系膜によって形
成する光導波路デバイスの製造方法において、前記石英
系膜の成膜にはＣＶＤ法を用い燐元素とボロン元素の重
量濃度の和を８．８ｗｔ％以上１５ｗｔ％以下添加して
成膜し、その後前記石英系膜に８００℃以上１０００℃
以下の熱処理を施す工程を備え、かつ前記光導波路デバ
イスの偏光に依存する透過中心波長のずれを０．０３ｎ
ｍ以下とすることを特徴とする光導波路デバイスの製造
方法である。
【００１８】上記光デバイスの製造方法において、前記
沈み込み防止層が前記上部クラッド層よりも軟化温度が
高い材料からなる第1の沈み込み防止層とこの第1の沈み
込み防止層よりもさらに下にあってこの第1の沈み込み
防止層よりもさらに軟化温度が高い材料からなる第2の
沈み込み防止層からなることを特徴とする光導波路デバ
イスの製造方法である。
沈み込み防止層が前記上部クラッド層よりも軟化温度が
高い材料からなる第1の沈み込み防止層とこの第1の沈み
込み防止層よりもさらに下にあってこの第1の沈み込み
防止層よりもさらに軟化温度が高い材料からなる第2の
沈み込み防止層からなることを特徴とする光導波路デバ
イスの製造方法である。
【００１９】前記光導波路デバイスが導波路型光干渉計
とすることができる。
とすることができる。
【００２０】また、燐元素重量濃度を４〜１２ｗｔ％、
ボロン元素重量濃度を３〜１１ｗｔ％とすることを特徴
とする請求項１０から１２のいずれかに記載の光導波路
デバイスの製造方法。
ボロン元素重量濃度を３〜１１ｗｔ％とすることを特徴
とする請求項１０から１２のいずれかに記載の光導波路
デバイスの製造方法。
【００２１】成膜温度４００℃、熱処理温度８８０℃、
燐元素とボロン元素の重量濃度の和を１２〜１４ｗｔ％
とすることを特徴とする請求項１０から１２のいずれか
に記載の光導波路デバイスの製造方法である。
燐元素とボロン元素の重量濃度の和を１２〜１４ｗｔ％
とすることを特徴とする請求項１０から１２のいずれか
に記載の光導波路デバイスの製造方法である。
【００２２】前記上部クラッド層及び下部クラッド層の
成膜にテトラエチルオルソシリケートをオゾンにより分
解する常圧ＣＶＤ法を用いることができる。
成膜にテトラエチルオルソシリケートをオゾンにより分
解する常圧ＣＶＤ法を用いることができる。
【００２３】またコアの下部に軟化温度がクラッドに比
べて高くかつ屈折率及び応力も調整可能な沈み込み防止
層を挿入すること、あるいはこの沈み込み防止層の下に
さらに軟化温度の高い沈み込み防止層を挿入することに
より下部クラッド層へのコア沈みや傾きなどの問題を解
決し、コアの位置ずれを防止し形状均一性を高くでき、
導波路デバイスの特性は向上し良品歩留まりも向上し
た。
べて高くかつ屈折率及び応力も調整可能な沈み込み防止
層を挿入すること、あるいはこの沈み込み防止層の下に
さらに軟化温度の高い沈み込み防止層を挿入することに
より下部クラッド層へのコア沈みや傾きなどの問題を解
決し、コアの位置ずれを防止し形状均一性を高くでき、
導波路デバイスの特性は向上し良品歩留まりも向上し
た。
【００２４】
【発明の実施の形態】以下本願発明の実施の形態を図面
等を用いてより詳細に説明する。
等を用いてより詳細に説明する。
【００２５】図１は本発明の第一の実施形態を示す製造
工程図である。シリコン基板１上にテトラエチルオルソ
シリケート（Ｓｉ（ＯＣ2Ｈ5）4）よりなる有機ソース
をオゾン（Ｏ3）により分解する常圧化学気相堆積法
（ＴＥＯＳ−Ｏ3によるＡＰＣＶＤ法）を用いて、燐
（Ｐ）とボロン（Ｂ）を添加した石英系膜（ＢＰＳＧ：
ＳｉＯ2＋Ｐ2Ｏ5＋Ｂ2Ｏ3）により下部クラッド層２を
成膜後、Ｐを添加した石英系膜（ＰＳＧ：ＳｉＯ2＋Ｐ2
Ｏ5）からなる沈み込み防止層５を形成した。次にＰ、
ゲルマニウム（Ｇｅ）を添加した石英系膜（ＧＰＳＧ：
ＳｉＯ2＋Ｐ2Ｏ5＋ＧｅＯ2）からなるコア層７を成膜
し、コア層７をフォトリソグラフィ及びリアクティブイ
オンエッチング（ＲＩＥ）を用いて所望のパターンにエ
ッチングしチャネル型のコア３を形成後、上部クラッド
層４を成膜し埋込型石英系光導波路を形成した。なお、
各層成膜後にはアニール処理を行った。なお、コア材料
にはこの他にＰ、ＧｅあるいはＢのうち１つないし複数
をのドーパントを含む石英系材料あるいはＳｉＯＮ膜、
ＳｉＮ膜、ポリマー系などいかようにも選ぶことはでき
る。コア層７の屈折率はＧｅの濃度を調整することなど
によってクラッドの屈折率に対して所望の比屈折率差と
なるよう制御する。なお、光波制御の都合上、下部クラ
ッド層２と上部クラッド層４の屈折率は同じであること
が望ましい。
工程図である。シリコン基板１上にテトラエチルオルソ
シリケート（Ｓｉ（ＯＣ2Ｈ5）4）よりなる有機ソース
をオゾン（Ｏ3）により分解する常圧化学気相堆積法
（ＴＥＯＳ−Ｏ3によるＡＰＣＶＤ法）を用いて、燐
（Ｐ）とボロン（Ｂ）を添加した石英系膜（ＢＰＳＧ：
ＳｉＯ2＋Ｐ2Ｏ5＋Ｂ2Ｏ3）により下部クラッド層２を
成膜後、Ｐを添加した石英系膜（ＰＳＧ：ＳｉＯ2＋Ｐ2
Ｏ5）からなる沈み込み防止層５を形成した。次にＰ、
ゲルマニウム（Ｇｅ）を添加した石英系膜（ＧＰＳＧ：
ＳｉＯ2＋Ｐ2Ｏ5＋ＧｅＯ2）からなるコア層７を成膜
し、コア層７をフォトリソグラフィ及びリアクティブイ
オンエッチング（ＲＩＥ）を用いて所望のパターンにエ
ッチングしチャネル型のコア３を形成後、上部クラッド
層４を成膜し埋込型石英系光導波路を形成した。なお、
各層成膜後にはアニール処理を行った。なお、コア材料
にはこの他にＰ、ＧｅあるいはＢのうち１つないし複数
をのドーパントを含む石英系材料あるいはＳｉＯＮ膜、
ＳｉＮ膜、ポリマー系などいかようにも選ぶことはでき
る。コア層７の屈折率はＧｅの濃度を調整することなど
によってクラッドの屈折率に対して所望の比屈折率差と
なるよう制御する。なお、光波制御の都合上、下部クラ
ッド層２と上部クラッド層４の屈折率は同じであること
が望ましい。
【００２６】このようにして作製された導波路デバイス
の断面図を図２に示す。上部クラッド層熱処理時のコア
３の沈み込みや傾きという問題は抑えられる。ＲＩＥに
よるコア３のエッチング加工時にエッチングが一部でも
沈み込み防止層５を突き抜けてその下のＢＰＳＧ膜層に
達してしまうと沈み込み防止層５の効果が減少するため
沈み込み防止層５をあまり薄くすることはできない。逆
に厚くすると沈み込み防止層５による応力増加の影響が
現れるため、この沈み込み防止層５の厚さはコア加工時
のＲＩＥエッチング量の面内でのばらつきを勘案して
０．２〜５μm程度にとるのがよい。沈み込み防止層５
の材料としてＰＳＧを用いた理由は第一には軟化温度が
ＢＰＳＧよりも高く９００℃以下程度のプロセスであれ
ばコアの沈み込みを防ぐことが可能なためであり、第二
には屈折率がＰ濃度を調整することにより調整でき下部
クラッド層２や上部クラッド層４に近づけることができ
るためである。また第三にはＰを添加することによりド
ーパントが添加されていない石英系膜（ＮＳＧ）等に比
べ応力を低減できるためである。以上の理由から本実施
例では沈み込み防止層５の材料としてＰＳＧを用いた
が、その他Ｐ、Ｂ、Ｇｅ、フッ素（Ｆ）等のドーパント
を上記の特徴を有するように適切に調整したものであっ
ても構わない。
の断面図を図２に示す。上部クラッド層熱処理時のコア
３の沈み込みや傾きという問題は抑えられる。ＲＩＥに
よるコア３のエッチング加工時にエッチングが一部でも
沈み込み防止層５を突き抜けてその下のＢＰＳＧ膜層に
達してしまうと沈み込み防止層５の効果が減少するため
沈み込み防止層５をあまり薄くすることはできない。逆
に厚くすると沈み込み防止層５による応力増加の影響が
現れるため、この沈み込み防止層５の厚さはコア加工時
のＲＩＥエッチング量の面内でのばらつきを勘案して
０．２〜５μm程度にとるのがよい。沈み込み防止層５
の材料としてＰＳＧを用いた理由は第一には軟化温度が
ＢＰＳＧよりも高く９００℃以下程度のプロセスであれ
ばコアの沈み込みを防ぐことが可能なためであり、第二
には屈折率がＰ濃度を調整することにより調整でき下部
クラッド層２や上部クラッド層４に近づけることができ
るためである。また第三にはＰを添加することによりド
ーパントが添加されていない石英系膜（ＮＳＧ）等に比
べ応力を低減できるためである。以上の理由から本実施
例では沈み込み防止層５の材料としてＰＳＧを用いた
が、その他Ｐ、Ｂ、Ｇｅ、フッ素（Ｆ）等のドーパント
を上記の特徴を有するように適切に調整したものであっ
ても構わない。
【００２７】図３はもう一つ別の実施形態を示す断面図
である。この構成は図２に示した構成に加え、沈み込み
防止層５の直下にさらに軟化温度の高い第二の沈み込み
防止層６を挿入し、図２よりさらにコアの沈み込みに対
する効果を高めたものである。この構成も沈み込み防止
層５の成膜前に沈み込み防止層６を挿入しただけのもの
であるから簡単に実現できる。例えば沈み込み防止層５
にＰＳＧ、沈み込み防止層６にドーパントのない石英系
膜（ＮＳＧ）を使用することにより、コア３の沈みや傾
きという問題は完全に抑えることができた。ＮＳＧはク
ラッドを形成するＢＰＳＧに比べ非常に軟化温度が高く
コアの沈み込み等を抑える効果が高い。しかしながら応
力も非常に大きいことや屈折率の制御が難しいことか
ら、コアの沈み込みを抑えられる範囲でできるだけ薄く
成膜し応力や導波路の等価屈折率の変化への影響をでき
るだけ減らすことが重要である。本実施形態では沈み込
み防止層６としてＮＳＧを０．１μｍ以上０．３μｍ以
下で形成しＮＳＧがないときとほぼ同じ応力及び等価屈
折率を実現でき、かつコアの沈み込み等を１０００℃以
下のプロセスで完全に抑えることができた。なお沈み込
み防止層５なしで沈み込み防止層６をコア直下に形成す
ると沈み込み防止層６は薄く形成しているためにＲＩＥ
によるコアのエッチング加工時にエッチング量の面内分
布によりエッチングが沈み込み防止層６を突き抜けてし
まうことがあるため、沈み込み防止層５との２層構造に
することが重要である。コアに近接している沈み込み防
止層５はＰＳＧなどの材料を用いてＰ濃度等を調整する
ことにより屈折率をＢＰＳＧクラッドと整合させること
が可能であるとともに応力も低減することも可能であ
る。以上記したように図３に示す２層の沈み込み防止層
５，６を挿入することにより応力及び屈折率の整合がと
れ、コアのエッチング加工時のエッチング量のマージン
が考慮され、コア沈み込みに対して極めて効果の高い構
造を実現できる。ここで図３にて沈み込み防止層５及び
６の例にそれぞれＰＳＧ、ＮＳＧを挙げたが、それに相
当する効果があればこれに限るものではなく、沈み込み
防止層５には図２の説明で沈み込み防止層５の他の例と
して挙げたもの、沈み込み防止層６にはＳｉＮ膜、ある
いはＳｉＯＮ膜などであっても構わない。
である。この構成は図２に示した構成に加え、沈み込み
防止層５の直下にさらに軟化温度の高い第二の沈み込み
防止層６を挿入し、図２よりさらにコアの沈み込みに対
する効果を高めたものである。この構成も沈み込み防止
層５の成膜前に沈み込み防止層６を挿入しただけのもの
であるから簡単に実現できる。例えば沈み込み防止層５
にＰＳＧ、沈み込み防止層６にドーパントのない石英系
膜（ＮＳＧ）を使用することにより、コア３の沈みや傾
きという問題は完全に抑えることができた。ＮＳＧはク
ラッドを形成するＢＰＳＧに比べ非常に軟化温度が高く
コアの沈み込み等を抑える効果が高い。しかしながら応
力も非常に大きいことや屈折率の制御が難しいことか
ら、コアの沈み込みを抑えられる範囲でできるだけ薄く
成膜し応力や導波路の等価屈折率の変化への影響をでき
るだけ減らすことが重要である。本実施形態では沈み込
み防止層６としてＮＳＧを０．１μｍ以上０．３μｍ以
下で形成しＮＳＧがないときとほぼ同じ応力及び等価屈
折率を実現でき、かつコアの沈み込み等を１０００℃以
下のプロセスで完全に抑えることができた。なお沈み込
み防止層５なしで沈み込み防止層６をコア直下に形成す
ると沈み込み防止層６は薄く形成しているためにＲＩＥ
によるコアのエッチング加工時にエッチング量の面内分
布によりエッチングが沈み込み防止層６を突き抜けてし
まうことがあるため、沈み込み防止層５との２層構造に
することが重要である。コアに近接している沈み込み防
止層５はＰＳＧなどの材料を用いてＰ濃度等を調整する
ことにより屈折率をＢＰＳＧクラッドと整合させること
が可能であるとともに応力も低減することも可能であ
る。以上記したように図３に示す２層の沈み込み防止層
５，６を挿入することにより応力及び屈折率の整合がと
れ、コアのエッチング加工時のエッチング量のマージン
が考慮され、コア沈み込みに対して極めて効果の高い構
造を実現できる。ここで図３にて沈み込み防止層５及び
６の例にそれぞれＰＳＧ、ＮＳＧを挙げたが、それに相
当する効果があればこれに限るものではなく、沈み込み
防止層５には図２の説明で沈み込み防止層５の他の例と
して挙げたもの、沈み込み防止層６にはＳｉＮ膜、ある
いはＳｉＯＮ膜などであっても構わない。
【００２８】次に上記製造方法を用いてΔλの評価を行
った。シリコン基板上に、ＴＥＯＳ−Ｏ3によるＡＰＣ
ＶＤ法を用いて、ＢＰＳＧ単層１５μｍを堆積した。膜
堆積後はアニール処理を行った。表１に本実験で用いた
成膜温度とアニール温度、アニール時間を示す。
った。シリコン基板上に、ＴＥＯＳ−Ｏ3によるＡＰＣ
ＶＤ法を用いて、ＢＰＳＧ単層１５μｍを堆積した。膜
堆積後はアニール処理を行った。表１に本実験で用いた
成膜温度とアニール温度、アニール時間を示す。
【００２９】
【表１】
【００３０】表１の条件Ａ〜Ｅを用いてＰとＢの添加量
を変化させたときのＰ元素とＢ元素の重量濃度の和（以
下Ｐ濃度＋Ｂ濃度とする）と膜の応力の関係を図４に示
す。図４において、膜応力は正が引っ張り、負が圧縮を
示し、条件Ａ〜Ｅは表１中の条件Ａ〜Ｅを表している。
膜応力の測定は、基板のそり量を測定することによって
行った。
を変化させたときのＰ元素とＢ元素の重量濃度の和（以
下Ｐ濃度＋Ｂ濃度とする）と膜の応力の関係を図４に示
す。図４において、膜応力は正が引っ張り、負が圧縮を
示し、条件Ａ〜Ｅは表１中の条件Ａ〜Ｅを表している。
膜応力の測定は、基板のそり量を測定することによって
行った。
【００３１】図４に示すように、Ｐ濃度＋Ｂ濃度と膜応
力の関係は線形であり、濃度を制御することにより応力
を適切に制御できることが分かった。また、応力は成膜
条件やアニール条件等プロセスパラメータにも依存して
おり、プロセスパラメータに応じて適切な添加物濃度を
選ぶ必要があることが分かった。
力の関係は線形であり、濃度を制御することにより応力
を適切に制御できることが分かった。また、応力は成膜
条件やアニール条件等プロセスパラメータにも依存して
おり、プロセスパラメータに応じて適切な添加物濃度を
選ぶ必要があることが分かった。
【００３２】ＡＷＧデバイスでは透過波長帯域において
ＰＤＬは実用上０．３ｄＢ以下に抑える必要がある。Ｐ
ＤＬはΔλに近似的に比例しその比例定数が数〜１０ｄ
Ｂ／ｎｍであることを考慮するとΔλの絶対値は０．０
３ｎｍ以下に抑える必要がある。Δλ＝ΔＬ／ｍ×Ｂで
あるからΔＬ／ｍ×Ｂ≦０．０３ｎｍとなればよい。こ
こでΔＬは光路長差、ｍは回折次数、Ｂは複屈折すなわ
ちＴＭとＴＥの等価屈折率の差である。ΔＬとｍにおよ
そ一般的な値を用いると、例えばΔＬ＝６０．７３μ
ｍ、ｍ＝５７とするとＢ＝Ｋσよりσ≦８．３×１０6
Ｐａとする必要がある。ここでσは膜応力でありＫは光
弾性定数でありＫ＝３．４×１０-12Ｐａ- 1を用いた。
ただしΔλを最適化するためには単層の膜応力だけでは
決定できずΔλは各層の熱履歴やデバイスの層構造等に
よっても変化することがあることに留意する必要があ
る。
ＰＤＬは実用上０．３ｄＢ以下に抑える必要がある。Ｐ
ＤＬはΔλに近似的に比例しその比例定数が数〜１０ｄ
Ｂ／ｎｍであることを考慮するとΔλの絶対値は０．０
３ｎｍ以下に抑える必要がある。Δλ＝ΔＬ／ｍ×Ｂで
あるからΔＬ／ｍ×Ｂ≦０．０３ｎｍとなればよい。こ
こでΔＬは光路長差、ｍは回折次数、Ｂは複屈折すなわ
ちＴＭとＴＥの等価屈折率の差である。ΔＬとｍにおよ
そ一般的な値を用いると、例えばΔＬ＝６０．７３μ
ｍ、ｍ＝５７とするとＢ＝Ｋσよりσ≦８．３×１０6
Ｐａとする必要がある。ここでσは膜応力でありＫは光
弾性定数でありＫ＝３．４×１０-12Ｐａ- 1を用いた。
ただしΔλを最適化するためには単層の膜応力だけでは
決定できずΔλは各層の熱履歴やデバイスの層構造等に
よっても変化することがあることに留意する必要があ
る。
【００３３】表１の条件Ａ〜Ｅを用いて燐（Ｐ）とボロ
ン（Ｂ）の添加量を変化させたときのＰ濃度＋Ｂ濃度と
Δλの関係を図５に示す。図５に示すようにＰ濃度＋Ｂ
濃度とΔλとは線形であり、濃度を適切に制御すること
により偏光に依存しないすなわちΔλがほぼ０ｎｍの光
導波路を作成できることが分かった。表１の範囲すなわ
ち成膜温度が３８０〜４５０℃、アニール温度が８００
〜１０００℃の範囲ではΔλが０．０３ｎｍ以下となる
Ｐ濃度＋Ｂ濃度は８．８ｗｔ％〜１５ｗｔ％の範囲に入
っていることが分かった。
ン（Ｂ）の添加量を変化させたときのＰ濃度＋Ｂ濃度と
Δλの関係を図５に示す。図５に示すようにＰ濃度＋Ｂ
濃度とΔλとは線形であり、濃度を適切に制御すること
により偏光に依存しないすなわちΔλがほぼ０ｎｍの光
導波路を作成できることが分かった。表１の範囲すなわ
ち成膜温度が３８０〜４５０℃、アニール温度が８００
〜１０００℃の範囲ではΔλが０．０３ｎｍ以下となる
Ｐ濃度＋Ｂ濃度は８．８ｗｔ％〜１５ｗｔ％の範囲に入
っていることが分かった。
【００３４】なお、光干渉計を持たないデバイスにおい
ては応力は３×１０7Ｐａ以下であれば十分であり、そ
の時のＰ濃度＋Ｂ濃度は図４より６．２ｗｔ％〜１７．
６ｗｔ％であった。
ては応力は３×１０7Ｐａ以下であれば十分であり、そ
の時のＰ濃度＋Ｂ濃度は図４より６．２ｗｔ％〜１７．
６ｗｔ％であった。
【００３５】ただし、Ｐ濃度＋Ｂ濃度が１５ｗｔ％を越
えると耐水性が著しく劣化し、伝搬損失が時間と共に劣
化したため、Ｐ濃度＋Ｂ濃度は１５ｗｔ％以下とするこ
とが望ましい。
えると耐水性が著しく劣化し、伝搬損失が時間と共に劣
化したため、Ｐ濃度＋Ｂ濃度は１５ｗｔ％以下とするこ
とが望ましい。
【００３６】ここでアニールの最高温度を１０００℃に
設定したのは、Ｓｉ基板の熱膨張係数に近づくような高
濃度のＰとＢを添加したＢＰＳＧ膜を、ＦＨＤ法等で一
般に用いられている１２００℃以上の高温で処理すると
分相や偏析などの原因により伝搬損失が増加するためで
ある。またアニール温度が８００℃より低くなると上部
クラッド層が十分軟化されないため狭いコア間の埋込が
困難となるため８００℃を下限とした。
設定したのは、Ｓｉ基板の熱膨張係数に近づくような高
濃度のＰとＢを添加したＢＰＳＧ膜を、ＦＨＤ法等で一
般に用いられている１２００℃以上の高温で処理すると
分相や偏析などの原因により伝搬損失が増加するためで
ある。またアニール温度が８００℃より低くなると上部
クラッド層が十分軟化されないため狭いコア間の埋込が
困難となるため８００℃を下限とした。
【００３７】表１の条件Ｃの成膜条件を用いて図３に示
す導波路断面構成からなる周波数間隔１００ＧＨｚの１
６チャンネルＡＷＧデバイスを実際に作製した。下部ク
ラッド及び上部クラッド厚は１５μmとし、沈み込み防
止層５にはＰＳＧ３μｍ、沈み込み防止層６にはＮＳＧ
０．３μｍとし、コアは幅及び高さを５．５μmとし
た。また、コアの屈折率はクラッドの屈折率に対して高
く、比屈折率差が０．７%程度となるように設定した。
ＰとＢ元素濃度和は１３．０ｗｔ％になるように設定
し、基板そりから算出される応力は３×１０6Ｐａであ
った。測定の結果Δλはウェハ面内で平均０．０１ｎｍ
以下であり、面内のばらつきも±０．０１ｎｍ以内と極
めて良好であった。Ｐ＋Ｂ濃度の精度を考慮するとウェ
ハ間ばらつきも十分小さく抑えられると考えられる。図
６に示すように全１６チャンネルの隣接チャンネル間ク
ロストークは−２６ｄＢ以下と良好であった。ＰＤＬは
平均０．１４ｄＢ以下であった。また高温高湿度中での
信頼性加速試験評価の結果では８５℃９０％で１０００
時間経過後も外観上の変質等はほとんど見られず、また
損失の変動は０．２ｄＢ以内で安定していた。
す導波路断面構成からなる周波数間隔１００ＧＨｚの１
６チャンネルＡＷＧデバイスを実際に作製した。下部ク
ラッド及び上部クラッド厚は１５μmとし、沈み込み防
止層５にはＰＳＧ３μｍ、沈み込み防止層６にはＮＳＧ
０．３μｍとし、コアは幅及び高さを５．５μmとし
た。また、コアの屈折率はクラッドの屈折率に対して高
く、比屈折率差が０．７%程度となるように設定した。
ＰとＢ元素濃度和は１３．０ｗｔ％になるように設定
し、基板そりから算出される応力は３×１０6Ｐａであ
った。測定の結果Δλはウェハ面内で平均０．０１ｎｍ
以下であり、面内のばらつきも±０．０１ｎｍ以内と極
めて良好であった。Ｐ＋Ｂ濃度の精度を考慮するとウェ
ハ間ばらつきも十分小さく抑えられると考えられる。図
６に示すように全１６チャンネルの隣接チャンネル間ク
ロストークは−２６ｄＢ以下と良好であった。ＰＤＬは
平均０．１４ｄＢ以下であった。また高温高湿度中での
信頼性加速試験評価の結果では８５℃９０％で１０００
時間経過後も外観上の変質等はほとんど見られず、また
損失の変動は０．２ｄＢ以内で安定していた。
【００３８】
【発明の効果】以上示したように、本発明により偏光依
存性が極めて小さく、クラッドの屈折率制御の自由度の
高い生産安定性に優れた光導波路デバイスが作製可能と
なった。また、コアの位置精度の高い高歩留まりな低偏
光依存光導波路デバイスを作製することが可能となっ
た。
存性が極めて小さく、クラッドの屈折率制御の自由度の
高い生産安定性に優れた光導波路デバイスが作製可能と
なった。また、コアの位置精度の高い高歩留まりな低偏
光依存光導波路デバイスを作製することが可能となっ
た。
【図１】本発明の製造方法を示す断面工程図。
【図２】本発明の構成の実施例を示す断面説明図。
【図３】本発明の構成の実施例を示す断面説明図。
【図４】Ｐ濃度＋Ｂ濃度と膜応力の関係を示す説明図。
【図５】Ｐ濃度＋Ｂ濃度とΔλの関係を示す説明図。
【図６】本発明によるＡＷＧデバイスの測定結果を示す
説明図。
説明図。
【図７】従来のアレイ導波路格子を示す平面図。
１：Ｓｉ基板 ２：下部クラッド層 ３：コア ４：上部クラッド層 ５：沈み込み防止層 ６：沈み込み防止層 ７：コア層
Claims (18)
- 【請求項１】 シリコン基板上に下部クラッド層、コ
ア、上部クラッド層をする光導波路デバイスにおいて、
前記下部クラッド層と前記コアの間に燐及びボロンの少
なくともいずれかを添加した石英系膜であって、前記上
部クラッド層よりも軟化温度が高い材料からなる沈み込
み防止層を有することを特徴とする光導波路デバイス。 - 【請求項２】 シリコン基板上に下部クラッド層、コ
ア、上部クラッド層をする光導波路デバイスにおいて、
前記下部クラッド層と前記コアの間に燐及びボロンの少
なくともいずれかを添加した石英系膜であって、前記上
部クラッド層よりも軟化温度が高い材料からなる第1の
沈み込み防止層とこの第1の沈み込み防止層よりも下に
あってこの第1の沈み込み防止層よりもさらに軟化温度
が高い材料からなる第2の沈み込み防止層からなること
を特徴とする光導波路デバイス。 - 【請求項３】 前記クラッド層のうちの少なくとも上部
クラッド層が燐及びボロンの少なくともいずれかを添加
した石英系膜からなることを特徴とする請求項1または2
記載の光導波路デバイス。 - 【請求項４】 前記上部クラッド層を形成する石英系膜
中の燐元素とボロン元素の重量濃度の和が６．２ｗｔ％
以上１５ｗｔ％以下であり、かつ前記石英系膜の膜応力
が３×１０7Ｐａ以下であることを特徴とする請求項３
記載の光導波路デバイス。 - 【請求項５】 前記上部クラッド層を形成する石英系膜
中の燐元素とボロン元素の重量濃度の和が８．８ｗｔ％
以上１５ｗｔ％以下であり、前記光導波路デバイスの偏
光に依存する透過中心波長のずれが０．０３ｎｍ以下で
あることを特徴とする請求項３記載の光導波路デバイ
ス。 - 【請求項６】 前記上部クラッド層を形成する石英系膜
中の燐元素とボロン元素の重量濃度の和が１２〜１４ｗ
ｔ％であり、該石英系膜の膜応力が８．３×１０6Ｐａ
以下であることを特徴とする請求項３に記載の光導波路
デバイス。 - 【請求項７】 燐元素重量濃度を４〜１２ｗｔ％、ボロ
ン元素重量濃度を３〜１１ｗｔ％とすることを特徴とす
る請求項３に記載の光導波路デバイス。 - 【請求項８】 前記光導波路デバイスが導波路型光干渉
計であることを特徴とする請求項５から７のいずれかに
記載の光導波路デバイス。 - 【請求項９】 少なくとも一本以上の入力導波路を接続
した第１のスラブ導波路と、少なくとも一本以上の出力
導波路を接続した第２のスラブ導波路をアレイ導波路の
両端に有するアレー導波路格子型光合分波器を含むこと
を特徴とする請求項５〜８のいずれかに記載の光導波路
デバイス。 - 【請求項１０】 前記沈み込み防止層は、厚さ０．２μ
ｍ以上５μｍ以下であることを特徴とする請求項１記載
の光導波路デバイス。 - 【請求項１１】 前記第２の沈み込み防止層は、厚さ
０．１μｍ以上０．３μｍ以下であることを特徴とする
請求項２記載の光導波路デバイス。 - 【請求項１２】 シリコン基板上に下部クラッド層、沈
み込み防止層、コア、上部クラッド層をこの順に有し、
前記沈み込み防止層は前記上部クラッド層よりも軟化温
度が高い材料からなる光導波路デバイスの製造方法であ
って、シリコン基板上に下部クラッド層、沈み込み防止
層、コア、上部クラッド層をこの順に形成する工程を有
し、前記下部クラッド層及び前記上部クラッド層の両方
あるいは前記上部クラッド層のみを燐及びボロンの少な
くともいずれかを添加した石英系膜によって形成する光
導波路デバイスの製造方法において、前記石英系膜はＣ
ＶＤ法を用い燐元素とボロン元素の重量濃度の和を６．
２ｗｔ％以上１５ｗｔ％以下添加して成膜し、その後前
記石英系膜に８００℃以上１０００℃以下の熱処理を施
す工程を備え、かつ前記石英系膜の膜応力が３×１０7
Ｐａ以下であることを特徴とする光導波路デバイスの製
造方法。 - 【請求項１３】 シリコン基板上に下部クラッド層、沈
み込み防止層、コア、上部クラッド層をこの順に有し、
前記沈み込み防止層は前記上部クラッド層よりも軟化温
度が高い材料からなる光導波路デバイスの製造方法であ
って、シリコン基板上に下部クラッド層、沈み込み防止
層、コア、上部クラッド層をこの順に形成する工程を有
し、前記下部クラッド層及び前記上部クラッド層の両方
あるいは前記上部クラッド層のみを燐及びボロンの少な
くともいずれかを添加した石英系膜によって形成する光
導波路デバイスの製造方法において、前記石英系膜の成
膜にはＣＶＤ法を用い燐元素とボロン元素の重量濃度の
和を８．８ｗｔ％以上１５ｗｔ％以下添加して成膜し、
その後前記石英系膜に８００℃以上１０００℃以下の熱
処理を施す工程を備え、かつ前記光導波路デバイスの偏
光に依存する透過中心波長のずれを０．０３ｎｍ以下と
することを特徴とする光導波路デバイスの製造方法。 - 【請求項１４】 前記沈み込み防止層が前記上部クラッ
ド層よりも軟化温度が高い材料からなる第1の沈み込み
防止層とこの第1の沈み込み防止層よりもさらに下にあ
ってこの第1の沈み込み防止層よりもさらに軟化温度が
高い材料からなる第2の沈み込み防止層からなることを
特徴とする請求項1２または１３記載の光導波路デバイ
スの製造方法。 - 【請求項１５】 前記光導波路デバイスが導波路型光干
渉計であることを特徴とする請求項１３に記載の光導波
路デバイスの製造方法。 - 【請求項１６】 燐元素重量濃度を４〜１２ｗｔ％、ボ
ロン元素重量濃度を３〜１１ｗｔ％とすることを特徴と
する請求項１２から１４のいずれかに記載の光導波路デ
バイスの製造方法。 - 【請求項１７】 成膜温度４００℃、熱処理温度８８０
℃、燐元素とボロン元素の重量濃度の和を１２〜１４ｗ
ｔ％とすることを特徴とする請求項１２から１４のいず
れかに記載の光導波路デバイスの製造方法。 - 【請求項１８】 前記上部クラッド層及び下部クラッド
層の成膜にテトラエチルオルソシリケートをオゾンによ
り分解する常圧ＣＶＤ法を用いることを特徴とする請求
項１２〜１７のいずれかに記載の光導波路デバイスの製
造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946599A JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
| US09/639,747 US6396988B1 (en) | 1999-08-13 | 2000-08-14 | Optical waveguide device and method of forming the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22946599A JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003392882A Division JP2004046282A (ja) | 2003-11-21 | 2003-11-21 | 光導波路デバイスおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001051143A true JP2001051143A (ja) | 2001-02-23 |
| JP3767262B2 JP3767262B2 (ja) | 2006-04-19 |
Family
ID=16892632
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22946599A Expired - Fee Related JP3767262B2 (ja) | 1999-08-13 | 1999-08-13 | 光導波路デバイスおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3767262B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2819893A1 (fr) * | 2001-01-25 | 2002-07-26 | Opsitech Optical System Chip | Structure optique integree a birefringence reduite |
| US6847772B2 (en) | 2002-02-14 | 2005-01-25 | Fujitsu Limited | Planar optical waveguide device |
| US6915055B2 (en) | 2003-03-28 | 2005-07-05 | Fujitsu Limited | Optical waveguide, fabrication method therefor and optical waveguide device |
| CN108427159A (zh) * | 2018-05-16 | 2018-08-21 | 德州尧鼎光电科技有限公司 | 一种深紫外平面光波导 |
| JP2019020624A (ja) * | 2017-07-19 | 2019-02-07 | 日本電信電話株式会社 | 光導波路 |
| WO2020240675A1 (ja) * | 2019-05-27 | 2020-12-03 | 日本電信電話株式会社 | 光導波路およびその製造方法 |
-
1999
- 1999-08-13 JP JP22946599A patent/JP3767262B2/ja not_active Expired - Fee Related
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2819893A1 (fr) * | 2001-01-25 | 2002-07-26 | Opsitech Optical System Chip | Structure optique integree a birefringence reduite |
| WO2002059662A1 (fr) * | 2001-01-25 | 2002-08-01 | Opsitech Optical System On A Chip | Structure optique integree a birefringence reduite |
| US6847772B2 (en) | 2002-02-14 | 2005-01-25 | Fujitsu Limited | Planar optical waveguide device |
| US6915055B2 (en) | 2003-03-28 | 2005-07-05 | Fujitsu Limited | Optical waveguide, fabrication method therefor and optical waveguide device |
| JP2019020624A (ja) * | 2017-07-19 | 2019-02-07 | 日本電信電話株式会社 | 光導波路 |
| CN108427159A (zh) * | 2018-05-16 | 2018-08-21 | 德州尧鼎光电科技有限公司 | 一种深紫外平面光波导 |
| WO2020240675A1 (ja) * | 2019-05-27 | 2020-12-03 | 日本電信電話株式会社 | 光導波路およびその製造方法 |
| JPWO2020240675A1 (ja) * | 2019-05-27 | 2020-12-03 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3767262B2 (ja) | 2006-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Kilian et al. | Birefringence free planar optical waveguide made by flame hydrolysis deposition (FHD) through tailoring of the overcladding | |
| EP0907090B1 (en) | Integrated optical waveguide and method of manufacturing | |
| US7372121B2 (en) | GeBPSG top clad for a planar lightwave circuit | |
| US6580862B2 (en) | Optical waveguide circuit | |
| US6396988B1 (en) | Optical waveguide device and method of forming the same | |
| WO2001059495A1 (fr) | Interferometre optique a guide d'ondes | |
| US6553170B2 (en) | Method and system for a combination of high boron and low boron BPSG top clad fabrication process for a planar lightwave circuit | |
| US20070086719A1 (en) | Functional optical devices and methods for producing them | |
| Ojha et al. | Simple method of fabricating polarisation-insensitive and very low crosstalk AWG grating devices | |
| US6615615B2 (en) | GePSG core for a planar lightwave circuit | |
| US6501896B2 (en) | Optical waveguide circuit | |
| EP1182474B1 (en) | Optical waveguide and fabricating method thereof, and optical waveguide circuit | |
| JP2001051143A (ja) | 光導波路デバイスおよびその製造方法 | |
| US6580864B1 (en) | Birefringence free optical waveguide structures | |
| De Peralta et al. | Silicon-dioxide waveguides with low birefringence | |
| CA2423037A1 (en) | Controlling birefringence in an optical waveguide and in an arrayed waveguide grating | |
| US7054516B2 (en) | Integrated optical device | |
| JP3950588B2 (ja) | 光導波路デバイスの製造方法 | |
| JP2004046282A (ja) | 光導波路デバイスおよびその製造方法 | |
| WO1999021038A1 (en) | Phased array wavelength multiplexer | |
| JP2006113602A (ja) | 光導波路デバイス | |
| JP2003207660A (ja) | 光導波路 | |
| WO2002097490A2 (en) | Device and method of polarisation compensation in slab waveguides using over-layer deposited on the compensating region to modify birefringence | |
| JP2004334237A (ja) | 光導波路デバイス | |
| JP4424455B2 (ja) | 光導波回路の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050311 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050705 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060123 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |