JP3948460B2 - スイッチング電源装置 - Google Patents

Description

この発明はスイッチング電源装置に関し、より詳細には、リンギングチョークコンバータにおけるスイッチング素子の効率を改善する技術に関する。

リンギングチョークコンバータ方式（ＲＣＣ方式）のスイッチング電源装置の一例を図８に示す。この図８に示すスイッチング電源装置は、図外の商用電源（ＡＣ１００Ｖ）を整流・平滑して得た直流電源（ＤＣ１４０Ｖ）を入力電源Ｖinとする電源装置を示している。

そして、このスイッチング電源装置は、一次巻線１ａと帰還巻線１ｂと二次巻線１ｃとを有するトランス１と、上記一次巻線１ａに直列に接続された主スイッチング素子（図示例ではＮチャネルのＭＯＳ型ＦＥＴ）２と、上記主スイッチング素子２のオン／オフを制御する制御トランジスタ３とを備え、上記帰還巻線１ｂに生じる電圧を上記主スイッチング素子２の制御端子（ゲート端子）に加えることによって自励発振を起こし、このときに上記二次巻線１ｃに生じるパルス状の電圧を、図示しないダイオード等の整流平滑回路で整流平滑して直流電圧を生成し、二次側出力回路に供給するように構成されている。

ところで、このような構成よりなるスイッチング電源装置では、主スイッチング素子２のターン・オンが速いと、図９(a)に示すように、主スイッチング素子２のドレイン端子に流れる電流（ドレイン電流）Ｉｄと、ドレイン−ソース端子間の電圧（ドレイン−ソース電圧）Ｖｄｓとに重なり(図中のハッチングで示す部分)が生じ、その分が電力損失（スイッチング・ロス）となる。

そのため、最近では、制御端子のドライブ回路（主スイッチング素子２の制御端子とトランス１の帰還巻線１ｂとを結ぶ線路に直列に挿入された第１のコンデンサ４および第１の抵抗５）に、所定の電圧時間積をもった可飽和インダクタ６を挿入し、これによって制御端子へのターン・オン信号を遅延させ、図９(b) に示すように、ドレイン電流Ｉｄとドレイン−ソース電圧Ｖｄｓの重なりを少なくした、いわゆるゼロ・クロスの波形を示すスイッチング電源装置が提供されている（特許文献１参照）。つまり、ターン・オン信号の遅延手段として可飽和インダクタ６を挿入することにより、スイッチング・ロスの少ないスイッチング電源装置が提供されている。

なお、図８において、符号１４で示す抵抗は入力電圧Ｖinを印加した当初に主スイッチング素子２をオン動作させるための起動抵抗であり、また、符号１５で示すのは主スイッチング素子２のサージアブソーバーであるコンデンサを示している。また、図中の帰還回路（およびこの帰還回路に接続された素子）は上記制御トランジスタ３の動作を制御するためのものであり、後述する本件発明とは直接関係がないので、ここでは説明を省略する。

特開２０００−２０９８５７号公報

しかしながら、このように制御端子のドライブ回路に可飽和インダクタを挿入する構成では、以下のような問題がありその改善が望まれていた。

すなわち、上述した回路に使用される可飽和インダクタは、主スイッチング素子のターン・オンを遅延させてスイッチング・ロスを低減させるという効果があるものの、部品としてのコストが高いため、かかる可飽和インダクタを制御端子のドライブ回路に用いたのでは、スイッチング電源装置全体の製造コストが高くなり、安価にスイッチング電源装置を提供できないという問題があった。殊に電子機器の電源回路にスイッチング電源装置が多用される現在においては、より安価なスイッチング電源装置の提供が望まれている。

また、上述のように制御端子のドライブ回路に可飽和インダクタを挿入する構成では、スイッチング・ロスを低減させるための調整を行なう際に、可飽和インダクタにおいて遅延時間を決定する特性値（電圧時間積）は固定値であるため、その他の遅延時間決定要素の値を変更しなければならない。つまり、可飽和インダクタを挿入するには、一次巻線のインダクタンス、共振用コンデンサ１５の容量、帰還巻線の一次巻線に対する巻数比を変更しなければならないが、これらの変更は発振周波数、発熱量、スイッチングノイズなど他の要素に影響を与えるため、回路の設計が難しくなるという問題がある。

本発明はこのような従来の問題点に鑑みてなされたものであって、その目的とするところは、可飽和型インダクタを用いることなくスイッチング・ロスの低減が図れ、しかも、設計の自由度が高く、かつ安価に製造できるスイッチング電源装置を提供することにある。

上記目的を達成するため、本発明の請求項１に記載のスイッチング電源装置は、一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、バイポーラ型トランジスタで構成された副スイッチング素子が直列に挿入され、前記帰還巻線の両端間に、前記主スイッチング素子のターン・オン信号の遅延時間を設定する手段として、抵抗とコンデンサとを直列に接続してなる積分回路が並列に接続されるとともに、前記副スイッチング素子の制御端子が、前記抵抗と前記コンデンサとの接続点に接続されてなり、前記積分回路の時定数は、前記主スイッチング素子がターン・オンする際にゼロクロススイッチングするように設定されていることを特徴とする。

また、本発明の請求項２に記載のスイッチング電源装置は、一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、第１のコンデンサ、第１の抵抗、およびバイポーラ型トランジスタで構成された副スイッチング素子からなる直列回路が直列に挿入され、前記帰還巻線の両端間に、前記主スイッチング素子のターン・オン信号の遅延時間を設定する手段として、第２の抵抗と第２のコンデンサとを直列に接続してなる積分回路が並列に接続されるとともに、前記副スイッチング素子の制御端子が、前記第２の抵抗と前記第２のコンデンサとの接続点に接続されてなり、前記積分回路の時定数は、前記主スイッチング素子がターン・オンする際にゼロクロススイッチングするように設定されていることを特徴とする。

また、本発明の請求項３に記載のスイッチング電源装置は、請求項１または２に記載のスイッチング電源装置において、前記副スイッチング素子のベース−エミッタ間に第３の抵抗が接続されたことを特徴とする。

また、本発明の請求項４に記載のスイッチング電源装置は、請求項１から３のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子のエミッタ−コレクタ間に、エミッタ側からコレクタ側に電流が流れる整流素子が接続されたことを特徴とする。

また、本発明の請求項５に記載のスイッチング電源装置は、請求項１から４のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、前記副スイッチング素子の制御端子側がアノードとなるようにツェナーダイオードが挿入されたことを特徴とする。

また、本発明の請求項６に記載のスイッチング電源装置は、請求項１から４のいずれか一つに記載のスイッチング電源装置において、前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、第４の抵抗が接続されたことを特徴とする。

また、本発明の請求項７に記載のスイッチング電源装置は、請求項１から４のいずれか一つに記載のスイッチング電源装置において、前記積分回路を構成する抵抗と並列にダイオードを挿入し、前記積分回路を構成するコンデンサからの放電電荷を前記ダイオードを介して前記帰還巻線に流すように構成したことを特徴とする。

本発明のスイッチング電源装置によれば、主スイッチング素子の制御端子のドライブ回路に、バイポーラ型トランジスタで構成された副スイッチング素子が接続され、帰還巻線の両端間に、主スイッチング素子のターン・オン信号の遅延時間を設定する手段として、抵抗とコンデンサとを直列に接続してなる積分回路が並列に接続されるとともに、副スイッチング素子の制御端子が上記抵抗とコンデンサとの接続点に接続され、さらに、上記積分回路の時定数が、上記主スイッチング素子がターン・オンする際にゼロクロススイッチングするように設定されていることから、上記積分回路の時定数による所定時間が経過した後に主スイッチング素子の制御端子に電圧（ターン・オン信号）が印加されるので、主スイッチング素子をいわゆるゼロ・クロスの波形でスイッチングすることができ、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。

しかも、ターン・オン信号を遅延させるための回路が、従来のような可飽和型インダクタを用いることなく、比較的安価に入手可能な素子（スイッチング素子、抵抗、コンデンサ）で構成されているので、スイッチング電源装置を安価に製造することができる。また、ターン・オン信号の遅延時間の調節が、積分回路を構成する抵抗とコンデンサを適宜選択し、これらの時定数を調整することにより行なわれるので、他の要素の変更を必要とせず、設計の自由度が向上する。

また、上記副スイッチング素子をバイポーラ型トランジスタで構成し、該副スイッチング素子のベース−エミッタ間に第３の抵抗を接続することにより、スイッチング電源装置の回路安定性を向上させることができる。

また、上記副スイッチング素子のエミッタ−コレクタ間に、エミッタ端子側からコレクタ端子側に電流が流れるように整流素子を接続することにより、主スイッチング素子のターン・オフ時にこの整流素子にも電流が流れるので、ドレイン電流Ｉｄを素早く立ち下げることができ、ターン・オフ時のスイッチング・ロスを少なくすることができる。

さらに、上記副スイッチング素子の制御端子と、積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路にツェナーダイオードを挿入することにより、低入力時に主スイッチング素子がオン動作するのを防止でき、回路の安定性を向上することができる。

また、上記副スイッチング素子の制御端子と、上記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に第４の抵抗を接続することにより、副スイッチング素子の制御端子に流れる電流を制限することができる。これにより、副スイッチング素子の定格を超えないようにすることができ、副スイッチング素子のパッケージサイズを小さくすることができる。

また、上記積分回路を構成する抵抗と並列にダイオードを挿入し、このダイオードを介して上記積分回路のコンデンサからの放電電荷を上記帰還巻線に流すように構成することにより、副スイッチング素子の制御端子に流れる電流を制限することができる。これにより、副スイッチング素子の定格を超えないようにすることができ、副スイッチング素子のパッケージサイズを小さくすることができる。

以下、本発明の実施形態を図面に基づいて詳細に説明する。

実施形態１
図１は本発明の第１の実施形態に係るスイッチング電源装置の回路構成の一例を示している。この図１に示すスイッチング電源装置は、主スイッチング素子２の制御端子にターン・オン信号を印加するドライブ回路の構成を改変したものであって、その他の構成は図８に示す従来例と同様であるので、構成が共通する部分は同一の符号を付して説明を省略する。

すなわち、従来のスイッチング電源装置では、上述したように、主スイッチング素子２のターン・オン信号を遅延させる手段として可飽和型インダクタ６を用いていたが、この第１の実施形態では、この可飽和型インダクタ６に変わる代替回路として、副スイッチング素子７と、第２の抵抗８と、第２のコンデンサ９とからなる遅延回路１０を用いている。

この遅延回路１０は、上記副スイッチング素子７がオンすることにより主スイッチング素子２の制御端子にターン・オン信号（バイアス）が印加されるように構成してなるもので、第２の抵抗８と第２のコンデンサ９とで積分回路を構成して、この積分回路の時定数により副スイッチング素子７のオン時間を遅延させることによって主スイッチング素子２のターン・オンを遅延させる。

具体的には、上記第１のコンデンサ４と第１の抵抗５とからなる直列回路に副スイッチング素子７を直列に接続することにより、主スイッチング素子２の制御端子と上記帰還巻線１ｂとを結ぶ線路に、第１のコンデンサ４、第１の抵抗５、および副スイッチング素子７からなる直列回路を直列に挿入する。そして、上記帰還巻線１ｂの両端間に、第２の抵抗８と第２のコンデンサ９とからなる積分回路を並列に接続し、上記副スイッチング素子７の制御端子を上記第２の抵抗８と上記第２のコンデンサ９との接続点に接続する。

本実施例では、上記副スイッチング素子７にはＮＰＮ型のバイポーラ型トランジスタが用いられ、このトランジスタのエミッタ端子が上記第１の抵抗５に接続され、コレクタ端子が上記帰還巻線１ｂに接続される。またベース端子が上記第２の抵抗８と上記第２のコンデンサ９との接続点に接続される。

なお、主スイッチング素子２の制御端子に副スイッチング素子７を介して供給されるターン・オン信号の遅延時間は、主スイッチング素子２がターン・オンする際にドレイン電流Ｉｄとドレイン−ソース電圧Ｖｄｓの重なりが少なくなるように（つまりスイッチング・ロスが少なくなるように）設定されるが、この設定は、積分回路を構成する第２の抵抗８と第２のコンデンサ９を適宜選択して、これらの時定数を調節することにより行う。つまり、本発明では、遅延回路１０による遅延時間が、主として上記第２の抵抗８と第２のコンデンサ９による時定数により決定されるので、スイッチング電源装置の具体的態様に合わせて上記ゼロ・クロスのポイントを自由に変更することができる。

以上のように、この第１の実施形態に示すスイッチング電源装置によれば、図中のａ点の電位が正になると、第２の抵抗８と第２のコンデンサ９（積分回路）の時定数による所定時間が経過した後に副スイッチング素子７の制御端子に電圧が印加されて副スイッチング素子７がオン状態となり、これによって主スイッチング素子２の制御端子に電圧（ターン・オン信号）が印加され主スイッチング素子２がターン・オンするので、主スイッチング素子２をいわゆるゼロ・クロスの波形でスイッチングすることができ、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。

実施形態２
次に、本発明の第２の実施形態を図２に基づいて説明する。図２は、上記第１の実施形態に示す遅延回路１０の改変例を示している。したがって、上記第１の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。

上記第１の実施形態に示すスイッチング電源装置は、第２の抵抗８と第２のコンデンサ９の時定数によって副スイッチング素子７がオンするタイミングを遅延させる構成を採用したが、かかる構成だけでは副スイッチング素子７がうまくオン動作しないと、主スイッチング素子２やその他の素子が破損するおそれがある。

この第２の実施形態に示すスイッチング電源装置は、このような問題を解消するために、副スイッチング素子７を構成するバイポーラ型トランジスタのベース端子とエミッタ端子との間（ベース−エミッタ間）に第３の抵抗１１を接続している。なお、ここで接続する第３の抵抗１１の抵抗値は適宜設定可能であるが、概ね数キロ〜数十キロオームの抵抗が好適に使用される。

このように本発明の第２の実施形態に示すスイッチング装置では、遅延回路１０の副スイッチング素子７のベース−エミッタ間に第３の抵抗１１が接続されているので、スイッチング電源装置の回路安定性が向上し、主スイッチング素子２やその他の素子を破損することなく、スイッチング・ロスが少なく効率のよいスイッチング電源装置を提供することができる。

実施形態３
次に、本発明の第３の実施形態について図３に基づいて説明する。図３に示すスイッチング電源装置は、上記第２の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第１および第２の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。

この第３の実施形態に示すスイッチング電源装置は、主スイッチング素子２のターン・オフ時におけるスイッチング・ロスの軽減を目的としてなされたものであり、上記副スイッチング素子７のエミッタ端子とコレクタ端子との間（エミッタ−コレクタ間）に、エミッタ端子側からコレクタ端子側に電流が流れるように整流素子１２を接続している。

すなわち、上述した従来の構成よりなるスイッチング電源装置では、主スイッチング素子２がオフになった場合、主スイッチング素子２のゲート端子に残った電荷を図３の矢符号ｂに示す経路に流すように構成されているが、これでは主スイッチング素子２がオフした際に流れる電流の経路が一つのみであるので、主スイッチング素子２のターン・オフ時にドレイン電流Ｉｄを素早く立ち下げることができなかった。そのため、従来のスイッチング電源装置では、このようなドレイン電流Ｉｄの立ち下がりの遅れも、主スイッチング素子２におけるスイッチング・ロスの一因をなしていた。

この第３の実施形態は、このような主スイッチング素子２のターン・オフ時におけるスイッチング・ロスを改善するために提案されたもので、上記整流素子１２としてダイオードを用いて、副スイッチング素子７のエミッタ端子に上記ダイオードのアノード端子を接続するとともに、カソード端子を副スイッチング素子７のコレクタ端子と接続する。

これにより、主スイッチング素子２のターン・オフ時における電流の流れる経路として、上述した矢符号ｂに示す経路に加えてこの整流素子１２を流れる経路（図３の矢符号ｃ参照）が追加されることとなり、主スイッチング素子２のターン・オフ時に電流が流れる経路が確保され、ドレイン電流Ｉｄを素早く立ち下げることが可能となる。

そのため、この第３の実施形態に示すスイッチング電源装置では、主スイッチング素子２のオフ時におけるスイッチング・ロスも軽減することができ、電源全体での効率を更に高めることができる。また、主スイッチング素子２の発熱も押さえることができる。

実施形態４
次に、本発明の第４の実施形態を図４に基づいて説明する。図４に示すスイッチング電源装置は、上記第３の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第１乃至第３の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。

この第４の実施形態に示すスイッチング電源装置は、入力電圧Ｖinが低いときには副スイッチング素子７がオン動作しないように構成したものであって、上記副スイッチング素子７の制御端子と、上記第２の抵抗８と上記第２のコンデンサ９との接続点とを結ぶ線路に、ツェナーダイオード１３を挿入することによって構成されている。

すなわち、上述した第１乃至第３の実施形態に示すスイッチング電源装置では、上記第２のコンデンサ９の電圧は、主として入力電圧Ｖinに対するトランス１における一次巻線１ａと帰還巻線１ｂとの巻き数比によって決定されるが、上述した構成では、入力電圧Ｖinが低い低入力時にも副スイッチング素子７がオン動作するので、主スイッチング素子２を破損するおそれがあった。

この第４の実施形態では、かかる低入力時に副スイッチング素子７がオン動作しないように、上記副スイッチング素子７のベース端子（制御端子）側にツェナーダイオード１３のアノード端子を接続し、カソード端子が上記第２の抵抗８と上記第２のコンデンサ９との接続点側となるようにツェナーダイオード１３を接続する。

したがって、この第４の実施形態によれば、入力電圧が低く、第２のコンデンサ９の電圧が上記ツェナーダイオード１３の降伏電圧に満たない場合には、副スイッチング素子７のベース端子にバイアスがかからず副スイッチング素子７はオン動作しないので、低入力時に主スイッチング素子２がオン動作して破損するおそれがない。

しかも、このように構成することにより、ツェナーダイオード１３の選択によって、副スイッチング素子７のオン動作レベルを調整することができる。なお、この第４の実施形態ではツェナーダイオード１３を挿入する構成を採用したが、ツェナーダイオード１３と同等の定電圧特性を備えたものであって、本発明に適用可能な素子であれば他の素子に置き換えることも可能である。

実施形態５
次に、本発明の第５の実施形態を図５に基づいて説明する。図５に示すスイッチング電源装置は、上記第３の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上記第１乃至第３の実施形態と構成が共通する部分は同一の符号を付して説明を省略する。

この第５の実施形態に示すスイッチング電源装置は、主スイッチング素子２がオフした際に副スイッチング素子７に流れるベース電流を制限するように回路を構成したものであって、上記副スイッチング素子７の制御端子と、上記第２の抵抗８と上記第２のコンデンサ９との接続点とを結ぶ線路に、第４の抵抗１６を挿入することによって構成されている。

すなわち、上述した第１乃至第３の実施形態に示すスイッチング電源装置では、主スイッチング素子２がオフになるとトランス１の帰還巻線１ｂの極性が反転するが、その際に、上記積分回路を構成する第２のコンデンサ９に溜まっていた電荷が放出される。この第２のコンデンサ９の放電により回路に流れる電流Ｉｃ１は、最も抵抗の低い経路を通って最も電位の低い帰還巻線１ｂの一端に流れる。

ところで、この放電により回路に流れる電流Ｉｃ１の経路については、上記第２の抵抗８と第３の抵抗１１には、通常、１００オームから数キロオーム程度の抵抗値を持たせてあるので、上記電流Ｉｃ１は、副スイッチング素子７の制御端子（ベース端子）に流れることとなる。その一方、副スイッチング素子７のベース・エミッタ端子間およびベース・コレクタ端子間のいずれにも、図６に示すように、ベース端子側をアノードとする等価ダイオード１７が入っており、ベース・エミッタ端子間側の等価ダイオード１７の後には上記整流ダイオード１２が接続されているので、最も抵抗の低い経路は、ベース・コレクタ端子間側の経路となるが、上述した第１乃至第３の実施形態に示すスイッチング電源装置では、この間に流れる電流を制限する素子が存在しないため、上記副スイッチング素子７には大きなベース電流定格をもつトランジスタを選定しなければならないという問題がある。

本実施形態に示すスイッチング電源装置は、このような副スイッチング素子７に流れるベース電流を制限するために、上記副スイッチング素子７の制御端子と上記第２の抵抗８と上記第２のコンデンサ９との接続点とを結ぶ線路に第４の抵抗１６を挿入したものであって、この第４の抵抗１６により副スイッチング素子７に流れる電流を制限するように構成している。

したがって、この第５の実施形態によれば、第４の抵抗１６の抵抗値を適当な値に設定することにより、副スイッチング素子７に流れる電流を少なく（トランジスタの定格を超えないように）することができ、その結果、副スイッチング素子７のパッケージサイズを必要以上に大きなものにせずにすむという利点がある。

実施形態６
次に、本発明の第６の実施形態を図７に基づいて説明する。図７に示すスイッチング電源装置は、上記第５の実施形態に示すスイッチング電源装置の更なる改変例を示している。したがって、上述した実施形態と構成が共通する部分は同一の符号を付して説明を省略する。

この第６の実施形態に示すスイッチング電源装置は、主スイッチング素子２がオフした際に副スイッチング素子７に流れるベース電流を制限するように回路を構成したものであって、上記第５の実施形態における第４の抵抗１６に代えて、上記積分回路を構成する第２の抵抗８と並列にダイオード１８を挿入し、上記第２のコンデンサ９からの放電電荷をこのダイオード１８を介してトランス１の帰還巻線１ｂに流すように構成している。

すなわち、上述した第５の実施形態では、第４の抵抗１６を設けることにより副スイッチング素子７に流れる電流を制限する構成を採用したが、この構成では、第４の抵抗１６の存在により、第２の抵抗８と第２のコンデンサ９からなる積分回路の時定数が変わってしまうので、副スイッチング素子７がオンするタイミングを新たに調整する必要がある。

本実施形態では、このような調整を不要にするために、上記積分回路を構成する第２の抵抗８と並列にダイオード１８を挿入し、上記第２のコンデンサ９からの放電電荷をこのダイオード１８を介してトランス１の帰還巻線１ｂに流すように構成している。具体的には、上記第２の抵抗８と上記第２のコンデンサ９との接続点にダイオード１８のアノード端子が接続され、カソード端子が上記トランス１の帰還巻線１ｂの一端に接続されている。

したがって、この第６の実施形態によれば、主スイッチング素子２がオフした際に、第２のコンデンサ９から放出される電荷は上記ダイオード１８を介してトランス１に流れるので、その際に副スイッチング素子７に流れる電流を殆どなくすことができる。その結果、上記第５の実施形態と同様、副スイッチング素子７のパッケージサイズを必要以上に大きなものにせずにすむという利点がある。

なお、上述した実施形態はあくまでも本発明の好適な実施態様を示すものであって、本発明はこれらに限定されることなくその範囲内で種々の設計変更が可能である。

たとえば、上述した実施形態では、説明の便宜上、第２の実施形態を第１の実施形態の改変例として、また、第３の実施形態を第２の実施形態の改変例として、さらに第４の実施形態を第３の実施形態の改変例としてそれぞれ説明したが、各実施形態は適宜組み合わせ可能であり、たとえば第１の実施形態の改変例として第３の実施形態に示す構成（整流素子１２を用いる構成）や、第４の実施形態に示す構成（ツェナーダイオード１３を用いる構成）を採用してもよい。同様に、第２の実施形態の改変例として第４の実施形態に示す構成（ツェナーダイオード１３を用いる構成）を採用してもよい。

また、上述した実施形態では、本発明のスイッチング電源装置は、商用電源を整流・平滑して得た直流電源（ＤＣ１４０Ｖ）を入力電源として用いた場合を示したが、入力電源の電圧値はスイッチング電源を使用する環境に応じて適宜変更可能である。また、上述した実施形態では、いわゆるラインオペレート型として説明したが、オフライン・コンバータとして用いることも可能である。

また、上述した実施形態では、主スイッチング素子２の制御端子と上記帰還巻線１ｂとを結ぶ線路に挿入される直列回路として、主スイッチング素子２側から第１のコンデンサ４、第１の抵抗５、副スイッチング素子７の順で各素子を配列した場合を示したが、これらの配列は上述した実施形態に限定されることなく適宜変更可能である。

また、本発明は、上述した各実施形態に示す遅延回路１０を備えることを特徴とするので、主スイッチング素子２の制御端子のドライブ回路の構成は適宜変更可能である。

本発明に係るスイッチング電源装置における第１の実施形態の回路構成の一例を示す回路図である。 同スイッチング電源装置の第２の実施形態を示しており、具体的には遅延回路の改変例を示す回路図である。 同スイッチング電源装置における第３の実施形態の回路構成の一例を示す回路図である。 同スイッチング電源装置における第４の実施形態の回路構成の一例を示す回路図である。 同スイッチング電源装置における第５の実施形態の回路構成の一例を示す回路図である。 同スイッチング電源装置における副スイッチング素子における等価ダイオードの構成を示す回路図である。 同スイッチング電源装置における第６の実施形態の回路構成の一例を示す回路図である。 従来のスイッチング電源装置の回路構成を示しており、具体的には主スイッチング素子に与えられるターン・オン信号の遅延手段として可飽和インダクタを用いた場合を示している。 主スイッチング素子におけるドレイン電流Ｉｄとドレイン−ソース電圧Ｖｄｓの関係を示す説明図であって、図９(a)はターン・オンが速すぎてスイッチング・ロスがある場合を示しており、図９(b) は、ターン・オンを遅延させてスイッチング・ロスを抑制した場合を示している。

符号の説明

１ トランス
１ａ 一次巻線
１ｂ 帰還巻線
１ｃ 二次巻線
２ 主スイッチング素子
３ 制御トランジスタ
４ 第１のコンデンサ
５ 第１の抵抗
６ 可飽和インダクタ
７ 副スイッチング素子
８ 第２の抵抗
９ 第２のコンデンサ
１０ 遅延回路
１１ 第３の抵抗
１２ 整流素子（ダイオード）
１３ ツェナーダイオード
１６ 第４の抵抗
１８ ダイオード

Claims (7)

1. 一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、
   前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、バイポーラ型トランジスタで構成された副スイッチング素子が直列に挿入され、
   前記帰還巻線の両端間に、前記主スイッチング素子のターン・オン信号の遅延時間を設定する手段として、抵抗とコンデンサとを直列に接続してなる積分回路が並列に接続されるとともに、前記副スイッチング素子の制御端子が、前記抵抗と前記コンデンサとの接続点に接続されてなり、
   前記積分回路の時定数は、前記主スイッチング素子がターン・オンする際にゼロクロススイッチングするように設定されている
   ことを特徴とするスイッチング電源装置。
2. 一次巻線と帰還巻線と二次巻線を有するトランスと、前記一次巻線に直列に接続された主スイッチング素子とを備え、前記帰還巻線に生じる電圧を前記主スイッチング素子の制御端子に加えることによって自励発振を起こし、前記二次巻線に生じるパルスを整流平滑して直流電圧を得るリンギングチョークコンバータであって、
   前記主スイッチング素子の制御端子と前記帰還巻線とを結ぶ線路に、第１のコンデンサ、第１の抵抗、およびバイポーラ型トランジスタで構成された副スイッチング素子からなる直列回路が直列に挿入され、
   前記帰還巻線の両端間に、前記主スイッチング素子のターン・オン信号の遅延時間を設定する手段として、第２の抵抗と第２のコンデンサとを直列に接続してなる積分回路が並列に接続されるとともに、前記副スイッチング素子の制御端子が、前記第２の抵抗と前記第２のコンデンサとの接続点に接続されてなり、
   前記積分回路の時定数は、前記主スイッチング素子がターン・オンする際にゼロクロススイッチングするように設定されている
   ことを特徴とするスイッチング電源装置。
3. 前記副スイッチング素子のベース−エミッタ間に第３の抵抗が接続されたことを特徴とする請求項１または２に記載のスイッチング電源装置。
4. 前記副スイッチング素子のエミッタ−コレクタ間に、エミッタ側からコレクタ側に電流が流れる整流素子が接続されたことを特徴とする請求項１から３のいずれか一つに記載のスイッチング電源装置。
5. 前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、前記副スイッチング素子の制御端子側がアノードとなるようにツェナーダイオードが挿入されたことを特徴とする請求項１から４のいずれか一つに記載のスイッチング電源装置。
6. 前記副スイッチング素子の制御端子と、前記積分回路を構成する抵抗とコンデンサとの接続点とを結ぶ線路に、第４の抵抗が接続されたことを特徴とする請求項１から４のいずれか一つに記載のスイッチング電源装置。
7. 前記積分回路を構成する抵抗と並列にダイオードを挿入し、前記積分回路を構成するコンデンサからの放電電荷を前記ダイオードを介して前記帰還巻線に流すように構成したことを特徴とする請求項１から４のいずれか一つに記載のスイッチング電源装置。

Images