JP3948321B2 - 3-terminal capacitor mounting structure - Google Patents
3-terminal capacitor mounting structure Download PDFInfo
- Publication number
- JP3948321B2 JP3948321B2 JP2002086346A JP2002086346A JP3948321B2 JP 3948321 B2 JP3948321 B2 JP 3948321B2 JP 2002086346 A JP2002086346 A JP 2002086346A JP 2002086346 A JP2002086346 A JP 2002086346A JP 3948321 B2 JP3948321 B2 JP 3948321B2
- Authority
- JP
- Japan
- Prior art keywords
- conductor pattern
- side conductor
- terminal
- ground
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 title claims description 116
- 239000004020 conductor Substances 0.000 claims description 115
- 239000000919 ceramic Substances 0.000 description 7
- 238000003780 insertion Methods 0.000 description 7
- 230000037431 insertion Effects 0.000 description 7
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 239000003985 ceramic capacitor Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
- H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
- H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/114—Pad being close to via, but not surrounding the via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Manufacturing & Machinery (AREA)
- Filters And Equalizers (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、3端子コンデンサの実装構造に関する。
【0002】
【従来の技術】
従来より、例えば高速ICの電源ラインで使用されるノイズ電流除去用2端子コンデンサの等価直列インダクタンス(ESL)を小さくするには、図15に示すように、複数の2端子コンデンサ1A,1Bをホット側導体パターン60とグランド側導体パターンG11の間に電気的に並列に接続して、回路基板30上に実装していた。つまり、等価直列インダクタンスを1/2にしたい場合には、2個の2端子コンデンサを並列実装し、1/3にしたい場合には3個の2端子コンデンサを並列実装していた。なお、図15において、矢印Ia,Ibはそれぞれ、2端子コンデンサ1A,1B内を流れるノイズ電流とその方向を表示している。
【0003】
【発明が解決しようとする課題】
そのため、小さい等価直列インダクタンスを実現しようとした場合には、多数のコンデンサを回路基板30に実装する必要があり、回路基板30には広い実装スペースが要求され、高コストの一つの要因であった。
【0004】
そこで、本発明の目的は、実装スペースが小さくかつ低コストで、しかも、コンデンサの等価直列インダクタンスが小さい3端子コンデンサの実装構造を提供することにある。
【0005】
【課題を解決するための手段および作用】
前記目的を達成するため、本発明に係る3端子コンデンサの実装構造は、チップ素体と、チップ素体の内部に設けられた貫通電極と、貫通電極に対向するように設けられた内部電極と、チップ素体の両端面にそれぞれ設けられ、貫通電極に電気的に接続された第1外部端子および第2外部端子と、チップ素体の側面に設けられ、内部電極に電気的に接続された第3外部端子とを有する3端子コンデンサを、ホット側導体パターンとグランド側導体パターンとを有する回路基板に実装してなる3端子コンデンサの実装構造であって、3端子コンデンサは、第1外部端子および第2外部端子をホット側導体パターンに電気的に接続され、グランド側導体パターンは、回路基板の内部および裏面の少なくともいずれか一方に設けられており、回路基板の内部に設けられた電気的接続手段を介して、3端子コンデンサの第3外部端子と電気的に接続され、グランド側導体パターンに流れるノイズ電流の方向と3端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、3端子コンデンサを回路基板に実装するとともに、グランド側導体パターンが配置されている。
【0006】
あるいは、本発明に係る3端子コンデンサの実装構造は、第3外部端子がグランド側導体パターンに電気的に接続され、ホット側導体パターンは、回路基板の内部および裏面の少なくともいずれか一方に設けられており、回路基板の内部に設けられた電気的接続手段を介して、3端子コンデンサの第1外部端子および第2外部端子と電気的に接続され、ホット側導体パターンに流れるノイズ電流の方向と3端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、3端子コンデンサを回路基板に実装するとともに、ホット側導体パターンが配置されている。
【0007】
以上の構成により、3端子コンデンサの中を流れるそれぞれのノイズ電流の方向とは逆向きのノイズ電流が、回路基板の内部もしくは裏面に設けたグランド側導体パターンやホット側導体パターンに流れる。従って、これらのノイズ電流によってそれぞれ発生する磁界は互いに打ち消し合う。この結果、3端子コンデンサと回路基板のトータルの等価直列インダクタンスが小さくなる。
【0008】
【発明の実施の形態】
以下、本発明に係るコンデンサの実装構造の実施形態について添付の図面を参照して説明する。
【0009】
[第1実施形態、図1〜図5]
図1は、高速ICの電源ラインでノイズ電流除去のために使用される2端子コンデンサの実装構造の一実施形態を示す平面図であり、図2はその断面図である。回路基板30の表面には、積層型2端子コンデンサ1A,1Bがはんだ等で実装されている。
【0010】
積層型2端子コンデンサ1A,1Bは、誘電体からなる直方体状のセラミック素体(チップ素体)の両端面にそれぞれ第1外部端子2aおよび第2外部端子2bを設けるとともに、セラミック素体の内部に複数の内部電極を設けている。
【0011】
回路基板30は誘電体からなるセラミック基板であり、その表面には、2端子コンデンサ1A,1Bのそれぞれの第1外部端子2a,2aが電気的に接続されるホット側導体パターン(第1導体パターン)31と、第2外部端子2b,2bがそれぞれ電気的に接続されるグランド側導体パターン(第2導体パターン)G1,G2とが形成されている。グランド側導体パターンG1,G2は、ホット側導体パターン31を間にして配置されている。2端子コンデンサ1A,1Bは、このホット側導体パターン31に対して略左右対称になるように、対置して実装されている。
【0012】
さらに、回路基板30の内部にも、グランド側導体パターンGが設けられており、回路基板30に設けたスルーホール34a,34bを介してグランド側導体パターンG1,G2にそれぞれ電気的に接続している。グランド側導体パターンGは、導体幅の比較的狭い線路状のものであってもよいし、広面積のプレーン状のものであってもよい。グランド側導体パターンGには、スルーホール34a,34bから略等距離の位置でかつ平面視で2端子コンデンサ1Aと1Bの略中間の位置に、共通スルーホール35を配置している。
【0013】
以上の構成において、信号電流(直流電流)はホット側導体パターン31を流れる。一方、ホット側導体パターン31に侵入したノイズ電流(高周波電流)は、2端子コンデンサ1A,1Bの中を通ってグランドに流れる。つまり、ノイズ電流の略半分は、2端子コンデンサ1A−グランド側導体パターンG1−スルーホール34a−グランド側導体パターンG(図2において略左半分の部分)−共通スルーホール35と流れ、残りは2端子コンデンサ1B−グランド側導体パターンG2−スルーホール34b−グランド側導体パターンG(図2において略右半分の部分)−共通スルーホール35と流れる。
【0014】
ここで、2端子コンデンサ1A,1Bは、このホット側導体パターン31に対して略線対称になるように、対置して実装されているので、2端子コンデンサ1A,1Bのそれぞれの中を大きさの略等しいノイズ電流Ia,Ibが左右逆向きに流れる。これにより、ノイズ電流Ia,Ibによってそれぞれ発生する磁界は打ち消し合う。この結果、二つの2端子コンデンサ1A,1Bによって発生するコンデンサの等価直列インダクタンスは、1/2になるのではなく、略1/3以下に抑えることができる。そのため、回路基板30に実装するコンデンサの数を削減することができる。
【0015】
図3には、中を流れるそれぞれのノイズ電流Ia,Ibの方向が互いに逆向きになるように配置した二つの2端子コンデンサ1A,1Bの挿入損失特性(実線A1参照)が記載されている。図3には、比較のために、一つの2端子コンデンサの挿入損失特性(一点鎖線A2参照)と、図15のように並列接続した従来の二つの2端子コンデンサの挿入損失特性(点線A3参照)とを併せて記載している。
【0016】
さらに、本第1実施形態では、2端子コンデンサ1A,1Bを実装する回路基板30を多層にし、ホット側導体パターン31に対して略線対称になるように、グランド側導体パターンG1,G2,Gやスルーホール34a,34b,35を配置している。従って、2端子コンデンサ1A,1Bの中を流れるノイズ電流Ia,Ibによってそれぞれ発生する磁界と、回路基板30のグランド側導体パターンG1,G2,Gの中を流れるノイズ電流Ic,Id,Ie,Ifによってそれぞれ発生する磁界とが、互いに相殺される。
【0017】
すなわち、2端子コンデンサ1Aの中を流れるノイズ電流Iaおよびグランド側導体パターンG1の中を流れるノイズ電流Icによってそれぞれ発生する磁界の和と、回路基板30の内部に形成されたグランド側導体パターンG(図2において略左半分の部分)の中を流れるノイズ電流Ieによって発生する磁界とは互いに打ち消し合う。同様に、2端子コンデンサ1Bの中を流れるノイズ電流Ibおよびグランド側導体パターンG2の中を流れるノイズ電流Idによってそれぞれ発生する磁界の和と、グランド側導体パターンG(図2において略右半分の部分)の中を流れるノイズ電流Ifによって発生する磁界とは互いに打ち消し合う。この結果、2端子コンデンサ1A,1Bと回路基板30のトータルの等価直列インダクタンスを小さくすることができる。
【0018】
また、図4および図5に示すように、グランド側導体パターン(第1導体パターン)G3を間にして、二つのホット側導体パターン(第2導体パターン)38,39を配置してもよい。グランド側導体パターンG3の中央部には、共通スルーホール35を配置している。回路基板30の内部に設けたグランド側導体パターンGには、共通スルーホール35から略等距離の位置でかつ平面視で2端子コンデンサ1Aと1Bの位置に、それぞれスルーホール34a,34bを配置している。ホット側導体パターン38,39にそれぞれ侵入したノイズ電流は、2端子コンデンサ1A,1Bの中を通って、グランド側導体パターンG3−共通スルーホール35を経て一つの電流になり、グランド側導体パターンGで再び二つに分枝してそれぞれスルーホール34a,34bに流れる。
【0019】
ここで、2端子コンデンサ1A,1Bは、このグランド側導体パターンG3に対して略線対称になるように、対置して実装されているので、2端子コンデンサ1A,1Bのそれぞれの中を大きさの略等しいノイズ電流Ia,Ibが左右逆向きに流れる。これにより、ノイズ電流Ia,Ibによってそれぞれ発生する磁界は打ち消し合う。この結果、二つの2端子コンデンサ1A,1Bによって発生するコンデンサの等価直列インダクタンスは、略1/3以下に抑えることができる。
【0020】
さらに、2端子コンデンサ1Aの中を流れるノイズ電流Iaおよびグランド側導体パターンG3(図5において略左半分の部分)の中を流れるノイズ電流Icによってそれぞれ発生する磁界の和と、回路基板30の内部に形成されたグランド側導体パターンG(図5において略左半分の部分)の中を流れるノイズ電流Ieによって発生する磁界とは互いに打ち消し合う。同様に、2端子コンデンサ1Bの中を流れるノイズ電流Ibおよびグランド側導体パターンG3(図5において略右半分の部分)の中を流れるノイズ電流Idによってそれぞれ発生する磁界の和と、グランド側導体パターンG(図5において略右半分の部分)の中を流れるノイズ電流Ifによって発生する磁界とは互いに打ち消し合う。この結果、2端子コンデンサ1A,1Bと回路基板30のトータルの等価直列インダクタンスを小さくすることができる。
【0021】
[第2実施形態、図6〜図11]
図6は、ノイズ電流除去のために使用される3端子コンデンサの実装構造の一実施形態を示す模式平面図であり、図7はその模式断面図である。回路基板30の表面には、積層型3端子コンデンサ11がはんだ50等で実装されている。
【0022】
3端子コンデンサ11は、誘電体からなる直方体状のセラミック素体(チップ素体)12の両端面にそれぞれ第1外部端子13および第2外部端子14を設けるとともに、セラミック素体12の内部に内部電極17と貫通電極16を設けている。各内部電極17は、セラミック素体12の両側面にそれぞれ設けた第3外部端子15a,15bに電気的に接続され、貫通電極16は第1外部端子13と第2外部端子14を電気的に接続している。
【0023】
回路基板30の表面には、3端子コンデンサ11の第1外部端子13および第2外部端子14がそれぞれ電気的に接続されるホット側接続ランド(ホット側導体パターン)40,41と、第3外部端子15a,15bがそれぞれ電気的に接続されるグランド側接続ランド(グランド側導体パターン)G4,G5とが形成されている。
【0024】
回路基板30の内部には、ホット側導体パターン(図示せず)とグランド側導体パターンGが、通常、異なる層に積層されている。回路基板30内のホット側導体パターンやグランド側導体パターンGは、導体幅の比較的狭い線路状のものであってもよいし、広面積のプレーン状のものであってもよい。グランド側導体パターンGは、回路基板30に設けたスルーホール34a,34bを介してグランド側接続ランドG4,G5に電気的に接続している。ホット側導体パターンは、回路基板30に設けたスルーホール34c,34dを介してホット側接続ランド40,41に電気的に接続している。
【0025】
スルーホール34a,34bは、共通スルーホール35の位置を基準にして略左右対称の位置に配置されていることが好ましい。また、3端子コンデンサ11の第3外部端子15a,15bはそれぞれ、スルーホール34a,34bから略等距離の位置にあることが好ましい。
【0026】
信号電流(直流電流)は3端子コンデンサ11の貫通電極16を流れる。一方、貫通電極16に侵入したノイズ電流(高周波電流)は、内部電極17を通ってグランドに流れる。つまり、ノイズ電流の略半分は、3端子コンデンサ11の内部電極17(図7において略左半分の部分)−第3外部端子15a−グランド側接続ランドG4−スルーホール34a−グランド側導体パターンG(図7において略左半分の部分)−共通スルーホール35と流れ、残りは3端子コンデンサ11の内部電極17(図7において略右半分の部分)−第3外部端子15b−グランド側接続ランドG5−スルーホール34b−グランド側導体パターンG(図7において略右半分の部分)−共通スルーホール35と流れる。
【0027】
図8は3端子コンデンサ11の実装構造の電気等価回路図である。図8において、L1,L2は、3端子コンデンサ11の中を左右に向かって流れるノイズ電流Ia,Ibによってそれぞれ発生する磁界に基づく等価直列インダクタンスである。L3,L4は、グランド側接続ランドG4,G5の中を流れるノイズ電流Ic,Idによってそれぞれ発生する磁界に基づく等価直列インダクタンスである。L5aは、グランド側導体パターンG(略左半分の部分)のグランド側接続ランドG4と対向する部分(3端子コンデンサ11の下方よりも左外側の部分)の中を流れるノイズ電流Ie1によって発生する磁界に基づく等価直列インダクタンスである。L5bは、グランド側導体パターンG(略左半分の部分)のグランド側接続ランドG4と対向しない部分(3端子コンデンサ11の下方の左側部分)の中を流れるノイズ電流Ie2によって発生する磁界に基づく等価直列インダクタンスである。L6aは、グランド側導体パターンG(略右半分の部分)のグランド側接続ランドG5と対向する部分(3端子コンデンサ11の下方よりも右外側の部分)の中を流れるノイズ電流If1によって発生する磁界に基づく等価直列インダクタンスである。L6bは、グランド側導体パターンG(略右半分の部分)のグランド側接続ランドG5と対向しない部分(3端子コンデンサ11の下方の右側部分)の中を流れるノイズ電流If2によって発生する磁界に基づく等価直列インダクタンスである。
【0028】
ここで、図7において、3端子コンデンサ11の中を左に向かって流れるノイズ電流Iaと、右に向かって流れるノイズ電流Ibとによってそれぞれ発生する磁界の一部(言い換えると、等価直列インダクタンスL1の一部とL2の一部)が、互いに打ち消し合う(この点は、従来の3端子コンデンサと同様)。また、グランド側接続ランドG4の中を流れるノイズ電流Icと、グランド側導体パターンGのグランド側接続ランドG4と対向する部分の中を流れるノイズ電流Ie1とによってそれぞれ発生する磁界(言い換えると、等価直列インダクタンスL3とL5a)が、互いに打ち消し合う。また、前記ノイズ電流Iaの残りと、グランド側導体パターンGのグランド側接続ランドG4と対向しない部分の中を流れるノイズ電流Ie2とによってそれぞれ発生する磁界(言い換えると、等価直列インダクタンスL1の残りとL5b)が、互いに打ち消し合う。
【0029】
同様に、グランド側接続ランドG5の中を流れるノイズ電流Idと、グランド側導体パターンGのグランド側接続ランドG5と対向する部分の中を流れるノイズ電流If1とによってそれぞれ発生する磁界(言い換えると、等価直列インダクタンスL4とL6a)が、互いに打ち消し合う。また、前記ノイズ電流Ibの残りと、グランド側導体パターンGのグランド側接続ランドG5と対向しない部分の中を流れるノイズ電流If2とによってそれぞれ発生する磁界(言い換えると、等価直列インダクタンスL2の残りとL6b)が、互いに打ち消し合う。さらに、前記ノイズ電流Ie2の残りと前記ノイズ電流If2の残りとによってそれぞれ発生する磁界(言い換えると、等価直列インダクタンスL5bの残りとL6bの残り)が、互いに打ち消し合う。
【0030】
この結果、3端子コンデンサ11と回路基板30のトータルの等価直列インダクタンスを従来の略1/2以下に小さくすることができる。
【0031】
図9には、本第2実施形態の3端子コンデンサ11の挿入損失特性(実線A4参照)が記載されている。比較のために、従来の実装構造の3端子コンデンサの挿入損失特性(点線A5参照)も併せて記載している。
【0032】
また、3端子コンデンサは、図10に示すように同一層に対向して内部電極17a,17bを設けたものや、図11に示すように交互に内部電極17a,17bを設けたものであってもよい。これらの3端子コンデンサ11A,11Bも、前記3端子コンデンサ11と同様の作用効果を奏する。
【0033】
さらに、図11に示すように、グランドに接続される第3外部端子を、コンデンサの中央の胴部を巻くように形成された周回形状の第3外部端子15とし、第3外部端子15の下面中央部に位置する共通スルーホール35にグランド側接続ランド51を介して電気的に接続させた実装構造であってもよい。
【0034】
これにより、3端子コンデンサ11Bの中を左に向かって流れるノイズ電流Iaと、右に向かって流れるノイズ電流Ibとによってそれぞれ発生する磁界の一部が互いに打ち消し合う(この点は、従来の3端子コンデンサと同様)。また、前記ノイズ電流Iaの残りと、グランド側接続ランド51の略左半分の部分の中を流れるノイズ電流Ihとによってそれぞれ発生する磁界が、互いに打ち消し合う。同様に、前記ノイズ電流Ibの残りと、グランド側接続ランド51の略右半分の部分の中を流れるノイズ電流Iiとによってそれぞれ発生する磁界が、互いに打ち消し合う。さらに、前記ノイズ電流Ihの残りと前記ノイズ電流Iiの残りとによってそれぞれ発生する磁界が、互いに打ち消し合う。この結果、3端子コンデンサ11Bと回路基板30のトータルの等価直列インダクタンスを小さくすることができる。
【0035】
[他の実施形態]
なお、本発明に係るコンデンサの実装構造は、前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更することができる。例えば、グランド側導体パターンGは必ずしも回路基板30の内部に配置する必要はなく、回路基板30の裏面に設けてもよい。この場合も、回路基板30の表面に設けたグランド側導体パターンG1〜G3やグランド側接続ランドG4,G5との電気的接続は、スルーホールを介して行われることになる。さらに、チップ素体は、積層セラミックコンデンサに限らず、樹脂材料や複合材料からなる積層コンデンサであってもよい。回路基板30は、ガラスセラミック、樹脂、複合材料などからなるものであってもよい。
【0036】
また、前記第1実施形態において、2端子コンデンサを3個以上実装する場合には、ノイズ電流の方向のベクトル和が0となるように配置するとよい。例えば、図12に示すように、3個の2端子コンデンサ1A〜1Cを実装する場合には、互いに120度の間隔で放射状に配置するとよい。図12において、符号55はホット側導体パターン、G6〜G8はそれぞれグランド側導体パターンである。
【0037】
また、図13は、回路基板30の内部の異なる層に設けた広面積のホット側導体プレーン57とグランド側導体プレーンGに、スルーホール58,59を介して、ホット側接続ランド56とグランド側接続ランドG9,G10を電気的に接続したものである。スルーホール59a,59bは、ホット側導体プレーン57に設けた大径の穴57aを挿通することにより、ホット側導体プレーン57とショートするのを防止している。
【0038】
また、図14は、ノイズ電流除去のために使用される3端子コンデンサの実装構造の別の実施形態を示す模式断面図である。回路基板30の表面には、積層型3端子コンデンサ11がはんだ等で実装されている。3端子コンデンサ11は、前記第2実施形態で説明したものと同様のものであり、その詳細な説明は省略する。回路基板30の表面には、3端子コンデンサ11の第1外部端子13および第2外部端子14がそれぞれ電気的に接続されるホット側接続ランド71,72と、第3外部端子15a,15bがそれぞれ電気的に接続されるグランド側接続ランドG12(第3外部端子15bが電気的に接続されるグランド側接続ランドは図示せず)とが形成されている。
【0039】
回路基板30の内部には、導体幅の比較的狭い線路状のホット側導体パターン73,74と広面積のプレーン状のグランド側導体パターンGとが、通常、異なる層に積層されている。グランド側導体パターンGは、回路基板30に設けたスルーホール85を介してグランド側接続ランドG12に電気的に接続している。ホット側導体パターン73,74の他端に接続されたスルーホール83,84は、グランド側導体パターンGに設けた大径の穴77を挿通することにより、グランド側導体パターンGとショートするのを防いでいる。
【0040】
スルーホール81,83と82,84とは、スルーホール85の位置を基準にして略左右対称の位置に配置されていることが好ましい。また、3端子コンデンサ11の第1外部端子13と第2外部端子14はそれぞれ、スルーホール81,82から略等距離の位置にあることが好ましい。
【0041】
第2外部端子14を通って貫通電極16に侵入するノイズ電流(高周波電流)は、回路基板30のスルーホール83−ホット側導体パターン73−スルーホール81−ホット側接続ランド71−第2外部端子14−貫通電極16−内部電極17−第3外部端子15a,15b−スルーホール85−グランド側導体パターンGと流れる。一方、第1外部端子13を通って貫通電極16に侵入するノイズ電流(高周波電流)は、回路基板30のスルーホール84−ホット側導体パターン74−スルーホール82−ホット側接続ランド72−第1外部端子13−貫通電極16−内部電極17−第3外部端子15a,15b−スルーホール85−グランド側導体パターンGと流れる。
【0042】
ここで、図14において、3端子コンデンサ11の中を右に向かって流れるノイズ電流Iaと、左に向かって流れるノイズ電流Ibとによってそれぞれ発生する磁界の一部が、互いに打ち消し合う(この点は、従来の3端子コンデンサと同様)。また、ホット側接続ランド71の中を流れるノイズ電流Icと、ホット側導体パターン73のホット側接続ランド71と対向する部分の中を流れるノイズ電流Ie1とによってそれぞれ発生する磁界が、互いに打ち消し合う。また、前記ノイズ電流Iaの残りと、ホット側導体パターン73のホット側接続ランド71と対向しない部分の中を流れるノイズ電流Ie2とによってそれぞれ発生する磁界が、互いに打ち消し合う。
【0043】
同様に、ホット側接続ランド72の中を流れるノイズ電流Idと、ホット側導体パターン74のホット側接続ランド72と対向する部分の中を流れるノイズ電流If1とによってそれぞれ発生する磁界が、互いに打ち消し合う。また、前記ノイズ電流Ibの残りと、ホット側導体パターン74のホット側接続ランド72と対向しない部分の中を流れるノイズ電流If2とによってそれぞれ発生する磁界が、互いに打ち消し合う。さらに、前記ノイズ電流Ie2の残りと前記ノイズ電流If2の残りとによってそれぞれ発生する磁界が、互いに打ち消し合う。
【0044】
この結果、3端子コンデンサ11と回路基板30のトータルの等価直列インダクタンスを小さくすることができる。また、図14のホット側導体パターンの構造と、前記第1〜第2実施形態のグランド側導体パターンの構造とを合わせ持つ3端子コンデンサであってもよい。
【0045】
また、回路基板の内部に設けられる電気的接続手段は、スルーホール(孔の内周面に導電ペーストを付与したもの)の他に、ビアホール(孔の内部に導電ペーストを充填したもの)でもよい。
【0046】
【発明の効果】
以上の説明で明らかなように、本発明によれば、コンデンサの中を流れるノイズ電流や回路基板のグランド側導体パターンを流れるノイズ電流が互いに逆向きになるように設定しているので、これらのノイズ電流によってそれぞれ発生する磁界は互いに打ち消し合う。この結果、実装スペースが小さくかつ低コストで、しかも、コンデンサや回路基板の等価直列インダクタンスが小さい実装構造を得ることができる。
【図面の簡単な説明】
【図1】 コンデンサの実装構造の第1実施形態を示す平面図。
【図2】 図1に示したコンデンサの実装構造の断面図。
【図3】 挿入損失特性を示すグラフ。
【図4】 第1実施形態の変形例を示す平面図。
【図5】 図4に示したコンデンサの実装構造の断面図。
【図6】 本発明に係るコンデンサの実装構造の第2実施形態を示す平面図。
【図7】 図6に示したコンデンサの実装構造の模式断面図。
【図8】 図6に示したコンデンサの実装構造の電気等価回路図。
【図9】 挿入損失特性を示すグラフ。
【図10】 第2実施形態の変形例を示す模式断面図。
【図11】 第2実施形態の別の変形例を示す模式断面図。
【図12】 他の実施形態を示す平面図。
【図13】 別の他の実施形態を示す模式断面図。
【図14】 さらに別の他の実施形態を示す模式断面図。
【図15】 従来のコンデンサの実装構造を示す平面図。
【符号の説明】
11,11A,11B…3端子コンデンサ
12…セラミック素体
13…第1外部端子
14…第2外部端子
15a,15b,15…第3外部端子
16…貫通電極
17,17a,17b…内部電極
30…回路基板
31,38,39…ホット側導体パターン
34a,34b,58,59a,59b,81〜85…スルーホール
35…共通スルーホール
40,41,71,72…ホット側接続ランド(ホット側導体パターン)
51…グランド側接続ランド
55,73,74…ホット側導体パターン
G6〜G8,G…グランド側導体パターン
G4,G5…グランド側接続ランド(グランド側導体パターン)
G9,G10,G12…グランド側接続ランド
Ia,Ib,Ic,Id,Ie1,Ie2,If1,If2,Ih,Ii…ノイズ電流[0001]
BACKGROUND OF THE INVENTION
The present invention , The present invention relates to a three-terminal capacitor mounting structure.
[0002]
[Prior art]
Conventionally, for example, in order to reduce the equivalent series inductance (ESL) of a two-terminal capacitor for noise current removal used in a power line of a high-speed IC, as shown in FIG. 15, a plurality of two-
[0003]
[Problems to be solved by the invention]
Therefore, in order to realize a small equivalent series inductance, it is necessary to mount a large number of capacitors on the
[0004]
Accordingly, an object of the present invention is to reduce the mounting space and cost, and to reduce the equivalent series inductance of the capacitor. 3 The object is to provide a terminal capacitor mounting structure.
[0005]
[Means and Actions for Solving the Problems]
In order to achieve the above object, a three-terminal capacitor mounting structure according to the present invention includes a chip element body, a through electrode provided inside the chip element body, and an internal electrode provided to face the through electrode. The first external terminal and the second external terminal provided on both end faces of the chip body and electrically connected to the through electrode, and provided on the side surface of the chip body and electrically connected to the internal electrode A three-terminal capacitor mounting structure in which a three-terminal capacitor having a third external terminal is mounted on a circuit board having a hot-side conductor pattern and a ground-side conductor pattern. And the second external terminal are electrically connected to the hot-side conductor pattern, and the ground-side conductor pattern is provided on at least one of the inside and the back surface of the circuit board. And a direction of noise current flowing through the ground-side conductor pattern and a direction of noise current flowing through the three-terminal capacitor are electrically connected to the third external terminal of the three-terminal capacitor via electrical connection means provided inside A three-terminal capacitor is mounted on the circuit board and the ground-side conductor pattern is arranged so that are opposite to each other.
[0006]
Alternatively, in the three-terminal capacitor mounting structure according to the present invention, the third external terminal is electrically connected to the ground-side conductor pattern, and the hot-side conductor pattern is provided on at least one of the inside and the back surface of the circuit board. And the direction of the noise current flowing in the hot-side conductor pattern that is electrically connected to the first external terminal and the second external terminal of the three-terminal capacitor via electrical connection means provided inside the circuit board. The three-terminal capacitor is mounted on the circuit board and the hot-side conductor pattern is arranged so that the directions of the noise currents flowing through the three-terminal capacitor are opposite to each other.
[0007]
With the above configuration, noise currents in directions opposite to the directions of the respective noise currents flowing through the three-terminal capacitor flow through the ground-side conductor pattern and the hot-side conductor pattern provided inside or on the back surface of the circuit board. Therefore, the magnetic fields generated by these noise currents cancel each other. As a result, the total equivalent series inductance of the three-terminal capacitor and the circuit board is reduced.
[0008]
DETAILED DESCRIPTION OF THE INVENTION
Embodiments of a capacitor mounting structure according to the present invention will be described below with reference to the accompanying drawings.
[0009]
[First Embodiment, FIGS. 1 to 5]
FIG. 1 is a plan view showing an embodiment of a mounting structure of a two-terminal capacitor used for removing noise current in a power line of a high-speed IC, and FIG. 2 is a cross-sectional view thereof. On the surface of the
[0010]
The multilayer two-
[0011]
The
[0012]
Further, a ground side conductor pattern G is also provided inside the
[0013]
In the above configuration, the signal current (DC current) flows through the
[0014]
Here, since the two-
[0015]
FIG. 3 shows insertion loss characteristics (see solid line A1) of two two-
[0016]
Furthermore, in the first embodiment, the
[0017]
That is, the sum of the magnetic fields generated by the noise current Ia flowing through the two-
[0018]
Also, as shown in FIGS. 4 and 5, two hot-side conductor patterns (second conductor patterns) 38 and 39 may be arranged with a ground-side conductor pattern (first conductor pattern) G3 in between. A common through
[0019]
Here, since the two-
[0020]
Furthermore, the sum of the magnetic field generated by the noise current Ia flowing through the two-
[0021]
[Second Embodiment, FIGS. 6 to 11]
FIG. 6 is a schematic plan view showing an embodiment of a mounting structure of a three-terminal capacitor used for noise current removal, and FIG. 7 is a schematic cross-sectional view thereof. A multilayer three-
[0022]
The three-
[0023]
On the surface of the
[0024]
Inside the
[0025]
The through holes 34 a and 34 b are preferably disposed at positions that are substantially symmetrical with respect to the position of the common through
[0026]
A signal current (DC current) flows through the through
[0027]
FIG. 8 is an electrical equivalent circuit diagram of the mounting structure of the three-
[0028]
Here, in FIG. 7, a part of the magnetic field generated by the noise current Ia flowing in the left direction in the three-
[0029]
Similarly, a magnetic field (in other words, equivalent) generated by a noise current Id flowing through the ground side connection land G5 and a noise current If1 flowing through a portion of the ground side conductor pattern G facing the ground side connection land G5. Series inductances L4 and L6a) cancel each other. Further, the magnetic field generated by the remainder of the noise current Ib and the noise current If2 flowing through the portion of the ground-side conductor pattern G that does not face the ground-side connection land G5 (in other words, the remainder of the equivalent series inductance L2 and L6b). ) Cancel each other. Furthermore, the magnetic fields generated by the remaining noise current Ie2 and the remaining noise current If2 (in other words, the remaining equivalent series inductance L5b and the remaining L6b) cancel each other.
[0030]
As a result, the total equivalent series inductance of the three-
[0031]
FIG. 9 shows the insertion loss characteristic (see solid line A4) of the three-
[0032]
The three-terminal capacitor is provided with
[0033]
Further, as shown in FIG. 11, the third external terminal connected to the ground is a third
[0034]
As a result, part of the magnetic field generated by the noise current Ia flowing toward the left in the three-
[0035]
[Other Embodiments]
The capacitor mounting structure according to the present invention is not limited to the above-described embodiment, and can be variously modified within the scope of the gist thereof. For example, the ground-side conductor pattern G is not necessarily arranged inside the
[0036]
In the first embodiment, when three or more two-terminal capacitors are mounted, the vector sum in the direction of the noise current is preferably zero. For example, as shown in FIG. 12, when three two-
[0037]
Further, FIG. 13 shows that the hot-
[0038]
FIG. 14 is a schematic cross-sectional view showing another embodiment of a three-terminal capacitor mounting structure used for removing noise current. A multilayer three-
[0039]
Inside the
[0040]
The through holes 81, 83 and 82, 84 are preferably disposed at substantially symmetrical positions with respect to the position of the through
[0041]
The noise current (high-frequency current) that enters the through
[0042]
Here, in FIG. 14, part of the magnetic field generated by the noise current Ia flowing to the right in the three-
[0043]
Similarly, the magnetic fields generated by the noise current Id flowing through the hot
[0044]
As a result, the total equivalent series inductance of the three-
[0045]
Further, the electrical connection means provided inside the circuit board may be a via hole (the inside of the hole is filled with the conductive paste) in addition to the through hole (the inside peripheral surface of the hole is provided with the conductive paste). .
[0046]
【The invention's effect】
As is clear from the above description, according to the present invention, the noise current flowing in the capacitor and the noise current flowing in the ground side conductor pattern of the circuit board are set so as to be opposite to each other. Magnetic fields generated by noise currents cancel each other. As a result, it is possible to obtain a mounting structure in which the mounting space is small and the cost is low and the equivalent series inductance of the capacitor and the circuit board is small.
[Brief description of the drawings]
FIG. 1 is a plan view showing a first embodiment of a capacitor mounting structure;
2 is a cross-sectional view of the capacitor mounting structure shown in FIG. 1. FIG.
FIG. 3 is a graph showing insertion loss characteristics.
FIG. 4 is a plan view showing a modification of the first embodiment.
5 is a cross-sectional view of the capacitor mounting structure shown in FIG. 4;
FIG. 6 is a plan view showing a second embodiment of a capacitor mounting structure according to the present invention.
7 is a schematic cross-sectional view of the capacitor mounting structure shown in FIG. 6;
8 is an electrical equivalent circuit diagram of the capacitor mounting structure shown in FIG. 6;
FIG. 9 is a graph showing insertion loss characteristics.
FIG. 10 is a schematic cross-sectional view showing a modification of the second embodiment.
FIG. 11 is a schematic cross-sectional view showing another modification of the second embodiment.
FIG. 12 is a plan view showing another embodiment.
FIG. 13 is a schematic cross-sectional view showing another embodiment.
FIG. 14 is a schematic cross-sectional view showing still another embodiment.
FIG. 15 is a plan view showing a conventional capacitor mounting structure;
[Explanation of symbols]
11, 11A, 11B ... 3 terminal capacitor
12 ... Ceramic body
13: First external terminal
14 ... Second external terminal
15a, 15b, 15 ... third external terminal
16 ... Penetration electrode
17, 17a, 17b ... internal electrodes
30 ... Circuit board
31, 38, 39 ... hot side conductor pattern
34a, 34b, 58, 59a, 59b, 81-85 ... through hole
35 ... Common through hole
40, 41, 71, 72 ... hot-side connection land (hot-side conductor pattern)
51 ... Ground side connection land
55, 73, 74 ... Hot side conductor pattern
G6 to G8, G ... Ground side conductor pattern
G4, G5: Ground side connection land (ground side conductor pattern)
G9, G10, G12 ... Ground side connection land
Ia, Ib, Ic, Id, Ie1, Ie2, If1, If2, Ih, Ii ... noise current
Claims (2)
前記3端子コンデンサは、前記第1外部端子および第2外部端子が前記ホット側導体パターンに電気的に接続され、前記グランド側導体パターンは、前記回路基板の内部および裏面の少なくともいずれか一方に設けられており、前記回路基板の内部に設けられた電気的接続手段を介して、前記3端子コンデンサの第3外部端子と電気的に接続され、前記グランド側導体パターンに流れるノイズ電流の方向と前記3端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、前記3端子コンデンサを前記回路基板に実装するとともに、前記グランド側導体パターンが配置されていることを特徴とする3端子コンデンサの実装構造。A chip element body, a through electrode provided inside the chip element body, an internal electrode provided so as to face the through electrode, and both end surfaces of the chip element body, A three-terminal capacitor having a first external terminal and a second external terminal electrically connected, and a third external terminal provided on a side surface of the chip body and electrically connected to the internal electrode, A mounting structure of a three-terminal capacitor mounted on a circuit board having a side conductor pattern and a ground side conductor pattern,
In the three-terminal capacitor, the first external terminal and the second external terminal are electrically connected to the hot-side conductor pattern, and the ground-side conductor pattern is provided on at least one of the inside and the back surface of the circuit board. Through the electrical connection means provided in the circuit board, and electrically connected to the third external terminal of the three-terminal capacitor, and the direction of the noise current flowing in the ground-side conductor pattern and the The three-terminal capacitor is mounted on the circuit board so that the directions of noise currents flowing in the three-terminal capacitor are opposite to each other, and the ground-side conductor pattern is disposed. Implementation structure.
前記3端子コンデンサは、前記第3外部端子が前記グランド側導体パターンに電気的に接続され、前記ホット側導体パターンは、前記回路基板の内部および裏面の少なくともいずれか一方に設けられており、前記回路基板の内部に設けられた電気的接続手段を介して、前記3端子コンデンサの第1外部端子および第2外部端子と電気的に接続され、前記ホット側導体パターンに流れるノイズ電流の方向と前記3端子コンデンサに流れるノイズ電流の方向とが互いに逆向きになるように、前記3端子コンデンサを前記回路基板に実装するとともに、前記ホット側導体パターンが配置されていることを特徴とする3端子コンデンサの実装構造。A chip element body, a through electrode provided inside the chip element body, an internal electrode provided so as to face the through electrode, and both end surfaces of the chip element body, A three-terminal capacitor having a first external terminal and a second external terminal electrically connected, and a third external terminal provided on a side surface of the chip body and electrically connected to the internal electrode, A mounting structure of a three-terminal capacitor mounted on a circuit board having a side conductor pattern and a ground side conductor pattern,
In the three-terminal capacitor, the third external terminal is electrically connected to the ground-side conductor pattern, and the hot-side conductor pattern is provided on at least one of the inside and the back surface of the circuit board, Via the electrical connection means provided in the circuit board, the first external terminal and the second external terminal of the three-terminal capacitor are electrically connected, and the direction of the noise current flowing in the hot-side conductor pattern and the The three-terminal capacitor, wherein the three-terminal capacitor is mounted on the circuit board and the hot-side conductor pattern is disposed so that the directions of noise currents flowing through the three-terminal capacitor are opposite to each other. Implementation structure.
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086346A JP3948321B2 (en) | 2002-03-26 | 2002-03-26 | 3-terminal capacitor mounting structure |
US10/384,661 US6754064B2 (en) | 2002-03-26 | 2003-03-11 | Mounting structure for two-terminal capacitor and three-terminal capacitor |
KR10-2003-0018131A KR100515818B1 (en) | 2002-03-26 | 2003-03-24 | Mounting structure for two-terminal capacitor and three-terminal capacitor |
CNB031075274A CN1294601C (en) | 2002-03-26 | 2003-03-26 | Nounting structure of two-terminal capacitor and three-terminal capacitor |
CNB2006101110540A CN100547706C (en) | 2002-03-26 | 2003-03-26 | The mounting structure of three-terminal capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002086346A JP3948321B2 (en) | 2002-03-26 | 2002-03-26 | 3-terminal capacitor mounting structure |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003282348A JP2003282348A (en) | 2003-10-03 |
JP3948321B2 true JP3948321B2 (en) | 2007-07-25 |
Family
ID=28449303
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002086346A Expired - Lifetime JP3948321B2 (en) | 2002-03-26 | 2002-03-26 | 3-terminal capacitor mounting structure |
Country Status (4)
Country | Link |
---|---|
US (1) | US6754064B2 (en) |
JP (1) | JP3948321B2 (en) |
KR (1) | KR100515818B1 (en) |
CN (2) | CN100547706C (en) |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2007083378A1 (en) * | 2006-01-20 | 2009-06-11 | 富士通株式会社 | Chip component mounting structure, mounting method, and electronic apparatus |
KR100910527B1 (en) * | 2007-09-28 | 2009-07-31 | 삼성전기주식회사 | Mutilayered chip capacitor and capacitance tunning method of the same |
JP4501996B2 (en) | 2007-11-29 | 2010-07-14 | Tdk株式会社 | Feedthrough capacitor mounting structure |
JP4492690B2 (en) * | 2007-12-07 | 2010-06-30 | Tdk株式会社 | Feedthrough capacitor mounting structure |
US20110007488A1 (en) * | 2009-07-07 | 2011-01-13 | Chin-Wei Liu | Power supply current circuit structure |
US9091977B2 (en) * | 2011-11-01 | 2015-07-28 | Canon Kabushiki Kaisha | Heater with insulated substrate having through holes and image heating apparatus including the heater |
JP5701412B2 (en) * | 2013-02-21 | 2015-04-15 | 株式会社デンソー | Power converter |
JP5840669B2 (en) * | 2013-12-17 | 2016-01-06 | 株式会社デンソー | Power converter |
WO2015107810A1 (en) | 2014-01-17 | 2015-07-23 | 株式会社村田製作所 | Noise filter |
KR102086481B1 (en) * | 2014-04-16 | 2020-03-09 | 삼성전기주식회사 | Multi layer ceramic capacitor and circuit board for mounting the same |
WO2016092833A1 (en) * | 2014-12-10 | 2016-06-16 | 日本電気株式会社 | Electronic circuit and method for mounting electronic circuit |
JP6387893B2 (en) * | 2015-04-21 | 2018-09-12 | 株式会社デンソー | Power converter |
JP6583014B2 (en) * | 2016-01-22 | 2019-10-02 | 株式会社デンソー | Manufacturing method of semiconductor device |
JP6784505B2 (en) * | 2016-04-14 | 2020-11-11 | 太陽誘電株式会社 | Capacitor mounting structure |
KR102494655B1 (en) * | 2017-06-19 | 2023-02-03 | 삼성전자주식회사 | Semiconductor package |
US11982693B2 (en) * | 2018-10-11 | 2024-05-14 | The University Of North Carolina At Charlotte | Systems and methods to detect and measure the current mismatch among parallel semiconductor devices |
CN109935947B (en) * | 2019-03-14 | 2023-11-10 | 深圳振华富电子有限公司 | Tubular filter |
CN111295046A (en) * | 2019-03-28 | 2020-06-16 | 展讯通信(上海)有限公司 | Mobile terminal |
JP7003340B1 (en) | 2021-03-09 | 2022-01-20 | 三菱電機株式会社 | Circuit board |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4563659A (en) * | 1982-07-28 | 1986-01-07 | Murata Manufacturing Co., Ltd. | Noise filter |
JPS59138229U (en) * | 1983-03-03 | 1984-09-14 | 株式会社村田製作所 | Chip type feedthrough capacitor |
JPH07263281A (en) * | 1994-03-25 | 1995-10-13 | Mitsubishi Materials Corp | Chip-shaped lc composite component |
US5745333A (en) * | 1994-11-21 | 1998-04-28 | International Business Machines Corporation | Laminar stackable circuit board structure with capacitor |
KR0168961B1 (en) * | 1995-06-07 | 1999-03-20 | 이형도 | Saw line filter |
US6542352B1 (en) * | 1997-12-09 | 2003-04-01 | Daniel Devoe | Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias |
JP2001023849A (en) * | 1999-07-13 | 2001-01-26 | Hitachi Ltd | Circuit with capacitor and wiring board |
JP3494601B2 (en) * | 1999-10-12 | 2004-02-09 | 朝日松下電工株式会社 | Power supply |
JP2001185442A (en) * | 1999-12-27 | 2001-07-06 | Murata Mfg Co Ltd | Connection structure of multiplayer capacitor and decoupling capacitor and wiring substrate |
US6418007B1 (en) * | 2000-08-28 | 2002-07-09 | Motorola, Inc. | Trimmable chip stub |
DE20118263U1 (en) * | 2001-11-09 | 2002-12-19 | Filtec Gmbh | Capacitor body |
-
2002
- 2002-03-26 JP JP2002086346A patent/JP3948321B2/en not_active Expired - Lifetime
-
2003
- 2003-03-11 US US10/384,661 patent/US6754064B2/en not_active Expired - Lifetime
- 2003-03-24 KR KR10-2003-0018131A patent/KR100515818B1/en active IP Right Grant
- 2003-03-26 CN CNB2006101110540A patent/CN100547706C/en not_active Expired - Lifetime
- 2003-03-26 CN CNB031075274A patent/CN1294601C/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
KR100515818B1 (en) | 2005-09-21 |
US20040008470A1 (en) | 2004-01-15 |
CN1294601C (en) | 2007-01-10 |
CN100547706C (en) | 2009-10-07 |
CN1917102A (en) | 2007-02-21 |
JP2003282348A (en) | 2003-10-03 |
CN1447358A (en) | 2003-10-08 |
KR20030077399A (en) | 2003-10-01 |
US6754064B2 (en) | 2004-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3948321B2 (en) | 3-terminal capacitor mounting structure | |
JP3127792B2 (en) | LC resonator and LC filter | |
JP4983874B2 (en) | Mounting structure of multilayer capacitor array | |
JP3058164B1 (en) | Multilayer inductor | |
JP2000208361A (en) | Multilayer capacitor | |
WO2015037374A1 (en) | Inductor and band elimination filter | |
US20080225463A1 (en) | Layered capacitor and mounting structure | |
JP4293561B2 (en) | Mounting structure of multilayer feedthrough capacitor array | |
JP2976971B1 (en) | In-phase inductor | |
JP2910758B1 (en) | Laminated LC parts | |
JP3161455B2 (en) | Common mode choke coil | |
JP3036542B1 (en) | Multilayer inductor | |
TWI326089B (en) | Noise filter | |
JP2002164245A (en) | Packaging structure of electronic component | |
JP4085665B2 (en) | Capacitor mounting structure | |
JP6512161B2 (en) | Electronic parts | |
JP3204249B2 (en) | Multilayer inductor | |
JP7040674B2 (en) | Circuit element | |
JP4813007B2 (en) | Multilayer electronic component array | |
JP3727542B2 (en) | Multilayer feedthrough capacitor | |
JP2000151327A (en) | Laminate type noise filter | |
JP6406438B2 (en) | Circuit board | |
JP4560848B2 (en) | Inductor array | |
JP2009170737A (en) | Electronic component | |
JPH03201511A (en) | Plane inductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060316 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060602 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3948321 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110427 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120427 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130427 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140427 Year of fee payment: 7 |
|
EXPY | Cancellation because of completion of term |