JP3036542B1 - Multilayer inductor - Google Patents
Multilayer inductorInfo
- Publication number
- JP3036542B1 JP3036542B1 JP11158752A JP15875299A JP3036542B1 JP 3036542 B1 JP3036542 B1 JP 3036542B1 JP 11158752 A JP11158752 A JP 11158752A JP 15875299 A JP15875299 A JP 15875299A JP 3036542 B1 JP3036542 B1 JP 3036542B1
- Authority
- JP
- Japan
- Prior art keywords
- coil
- input
- multilayer inductor
- external electrode
- output external
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Coils Or Transformers For Communication (AREA)
Abstract
【要約】
【課題】 印刷配線板等に実装する際に半田フィレット
が形成されず、かつ、上下の方向性を有さない積層型イ
ンダクタを提供する。
【解決手段】 積層体４８の下面５０の左右には、それ
ぞれ入力外部電極５２及び出力外部電極５３が設けられ
ている。同様に、積層体４８の上面５１の左右には、そ
れぞれ入力外部電極５４及び出力外部電極５５が設けら
れている。入力外部電極５２，５４はそれぞれコイルＬ
３の一方の側の引出し部４３ａ，４３ｂに電気的に接続
され、出力外部電極５３，５５はそれぞれコイルＬ３の
他方の側の引出し部４６ａ，４６ｂに電気的に接続され
ている。下面５０又は上面５１の少なくともいずれか一
方の面が実装面とされる。The present invention provides a multilayer inductor that does not have a solder fillet when mounted on a printed wiring board or the like and has no vertical direction. SOLUTION: An input external electrode 52 and an output external electrode 53 are provided on the left and right of a lower surface 50 of a laminate 48, respectively. Similarly, an input external electrode 54 and an output external electrode 55 are provided on the left and right of the upper surface 51 of the laminate 48, respectively. The input external electrodes 52 and 54 each have a coil L
The output external electrodes 53 and 55 are electrically connected to the lead portions 46a and 46b on the other side of the coil L3, respectively. At least one of the lower surface 50 and the upper surface 51 is a mounting surface.
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、積層型インダク
タ、特に、電磁干渉フィルタ等として使用される積層型
インダクタに関する。The present invention relates to a multilayer inductor, and more particularly, to a multilayer inductor used as an electromagnetic interference filter or the like.
【０００２】[0002]
【従来の技術】従来より、この種の積層型インダクタと
して、図９に示すものが知られている。この積層型イン
ダクタ１は、コイル導体３〜６をそれぞれ表面に設けた
絶縁性シート２等で構成されている。コイル導体３〜６
は、絶縁性シート２に設けたビアホール７を介して電気
的に直列に接続され、絶縁性シート２の積み重ね方向に
対して平行なコイル軸を有した螺旋状コイルＬ１とされ
る。2. Description of the Related Art Conventionally, a laminated inductor of this type has been known as shown in FIG. The laminated inductor 1 is composed of an insulating sheet 2 having coil conductors 3 to 6 provided on the respective surfaces. Coil conductors 3-6
Are electrically connected in series via via holes 7 provided in the insulating sheet 2 to form a spiral coil L1 having a coil axis parallel to the stacking direction of the insulating sheets 2.
【０００３】各絶縁性シート２は積み重ねられた後、一
体的に焼成され、図１０に示すような積層体９とされ
る。積層体９の奥側及び手前側の端面には、それぞれコ
イルＬ１の入力外部電極１０並びに出力外部電極１１
（図１０において斜線で表示している）が設けられてい
る。コイルＬ１の一方の端部（具体的には、コイル導体
３の引出し部３ａ）は入力外部電極１０に電気的に接続
され、他方の端部（コイル導体６の引出し部６ａ）は出
力外部電極１１に電気的に接続されている。ここに、コ
イルＬ１のコイル軸及び入出力外部電極１０，１１は、
積層体９の実装面（言い換えると、インダクタ１の実装
面）１５に対して垂直である。そして、コイルＬ１のコ
イル軸は入出力外部電極１０，１１に対して平行となっ
ている。Each of the insulating sheets 2 is stacked and then integrally fired to form a laminate 9 as shown in FIG. The input external electrode 10 and the output external electrode 11 of the coil L1 are respectively provided on the rear and front end surfaces of the laminate 9.
(Indicated by oblique lines in FIG. 10). One end (specifically, the lead portion 3a of the coil conductor 3) of the coil L1 is electrically connected to the input external electrode 10, and the other end (the lead portion 6a of the coil conductor 6) is connected to the output external electrode. 11 is electrically connected. Here, the coil axis of the coil L1 and the input / output external electrodes 10, 11 are:
It is perpendicular to the mounting surface 15 of the laminate 9 (in other words, the mounting surface of the inductor 1). The coil axis of the coil L1 is parallel to the input / output external electrodes 10 and 11.
【０００４】ところが、図９及び図１０に示した従来の
積層型インダクタ１は、入出力外部電極１０，１１が積
層体９の両端面に設けられており、コイルＬ１を構成し
ているコイル導体３〜６の一部がこの入出力外部電極１
０，１１に近接している。従って、入出力外部電極１
０，１１とコイルＬ１との間に浮遊容量が発生し易く、
この浮遊容量により電気特性が悪化するという問題があ
った。また、積層型インダクタ１を印刷配線板にリフロ
ー半田等を使用して実装する場合、積層体９の両端面に
形成された入出力外部電極に半田のフィレットが形成さ
れる。従って、印刷配線板上における積層型インダクタ
１の実装面積が広面積になるという問題もあった。However, in the conventional multilayer inductor 1 shown in FIGS. 9 and 10, the input / output external electrodes 10 and 11 are provided on both end surfaces of the multilayer body 9 and the coil conductor constituting the coil L1 is formed. Part of 3-6 is the input / output external electrode 1
It is close to 0,11. Therefore, the input / output external electrode 1
A stray capacitance is easily generated between 0, 11 and the coil L1,
There was a problem that the electric characteristics deteriorated due to the stray capacitance. When the multilayer inductor 1 is mounted on a printed wiring board using reflow soldering or the like, solder fillets are formed on input / output external electrodes formed on both end surfaces of the multilayer body 9. Therefore, there is a problem that the mounting area of the multilayer inductor 1 on the printed wiring board becomes large.
【０００５】そこで、これらの問題を解消するために、
図１１及び図１２に示す積層型インダクタ２１が提案さ
れている。この積層型インダクタ２１は、コイル導体２
３〜２６をそれぞれ表面に設けた絶縁性シート２２等で
構成されている。コイル導体２３〜２６は、絶縁性シー
ト２２に設けたビアホール２７を介して電気的に直列に
接続され、絶縁性シート２２の積み重ね方向に対して平
行なコイル軸を有した螺旋状コイルＬ２とされる。[0005] In order to solve these problems,
A multilayer inductor 21 shown in FIGS. 11 and 12 has been proposed. The laminated inductor 21 is provided with the coil conductor 2
3 to 26 are formed of an insulating sheet 22 provided on the surface. The coil conductors 23 to 26 are electrically connected in series via via holes 27 provided in the insulating sheet 22 to form a helical coil L2 having a coil axis parallel to the direction in which the insulating sheets 22 are stacked. You.
【０００６】絶縁性シート２２の左側には、それぞれ帯
状のビアホール２９ａ〜２９ｅが形成され、これらビア
ホール２９ａ〜２９ｅは連接して引出し用ビアホール２
９を構成している。同様に、絶縁性シート２２の右側に
は、ビアホール３０ａ，３０ｂが形成され、これらビア
ホール３０ａ，３０ｂは連接して引出し用ビアホール３
０を構成している。コイルＬ２の一方の端部（コイル導
体２３の引出し部２３ａ）は引出し用ビアホール２９に
電気的に接続され、他方の端部（コイル導体２６の引出
し部２６ａ）は引出し用ビアホール３０に電気的に接続
されている。Belt-shaped via holes 29a to 29e are formed on the left side of the insulating sheet 22, respectively.
9. Similarly, via holes 30 a and 30 b are formed on the right side of the insulating sheet 22, and the via holes 30 a and 30 b are connected to each other to form the via hole 3 for extraction.
0. One end of the coil L2 (the lead portion 23a of the coil conductor 23) is electrically connected to the lead via hole 29, and the other end (the lead portion 26a of the coil conductor 26) is electrically connected to the lead via hole 30. It is connected.
【０００７】各絶縁性シート２２は積み重ねられた後、
一体的に焼成され、図１２に示すような積層体とされ
る。図１２において、積層体３１の下面（言い換える
と、積層型インダクタ２１の実装面）３２の左右には、
それぞれコイルＬ２の入力外部電極３５並びに出力外部
電極３６が設けられている。コイルＬ２の一方の端部
は、引出し用ビアホール２９を介して入力外部電極３５
に電気的に接続され、他方の端部は引出し用ビアホール
３０を介して出力外部電極３６に電気的に接続されてい
る。ここに、Ｌ２のコイル軸は積層型インダクタ２１の
実装面３２に対して垂直である。そして、コイルＬ２の
コイル軸は入出力外部電極３５，３６に対して垂直とな
っている。After each insulating sheet 22 is stacked,
It is fired integrally to form a laminate as shown in FIG. 12, on the left and right sides of the lower surface 32 of the multilayer body 31 (in other words, the mounting surface of the multilayer inductor 21),
An input external electrode 35 and an output external electrode 36 of the coil L2 are provided. One end of the coil L2 is connected to the input external electrode 35 via the lead-out via hole 29.
The other end is electrically connected to the output external electrode 36 via the lead-out via hole 30. Here, the coil axis of L2 is perpendicular to the mounting surface 32 of the multilayer inductor 21. The coil axis of the coil L2 is perpendicular to the input / output external electrodes 35 and 36.
【０００８】図１１及び図１２に示した積層型インダク
タ２１は、入出力外部電極３５，３６が実装面３２に設
けられているため、インダクタ２１を印刷配線板にリフ
ロー半田等を使用して実装する場合、入出力外部電極３
５，３６に半田のフィレットが形成されない。従って、
印刷配線板上における積層型インダクタ２１の実装面積
が小さくてすむ。また、入出力外部電極３５，３６は、
コイルＬ２を構成しているコイル導体２３〜２６から隔
たっている。従って、入出力外部電極３５，３６とコイ
ルＬ２との間に浮遊容量が発生しにくくなり、インダク
タ２１の電気特性を改善することができる。In the multilayer inductor 21 shown in FIGS. 11 and 12, since the input / output external electrodes 35 and 36 are provided on the mounting surface 32, the inductor 21 is mounted on a printed wiring board using reflow soldering or the like. When the input / output external electrode 3
No fillet of solder is formed on 5, 36. Therefore,
The mounting area of the multilayer inductor 21 on the printed wiring board can be small. The input / output external electrodes 35 and 36 are
It is separated from the coil conductors 23 to 26 constituting the coil L2. Therefore, stray capacitance is less likely to be generated between the input / output external electrodes 35 and 36 and the coil L2, and the electrical characteristics of the inductor 21 can be improved.
【０００９】[0009]
【発明が解決しようとする課題】しかしながら、前記積
層型インダクタ２１は、上下の方向性を有しているた
め、種々の問題があった。つまり、入出力外部電極３
５，３６を実装面３２に選択的に形成しなければならな
いため、入出力外部電極３５，３６の形成作業が煩雑
で、作業効率が悪かった。また、コイルＬ２の両端部を
常に同一方向に引き出す必要があるため、コイルＬ２の
巻回数を変えて電気特性を調整することが困難であっ
た。さらに、入出力外部電極３５，３６の形成面が１面
であるため、積層型インダクタ２１の実装構造の制約が
大きく、特に、電子部品を積み上げて実装する、いわゆ
るバルク実装が困難であった。However, the laminated inductor 21 has various problems since it has a vertical direction. That is, the input / output external electrodes 3
5, 5, 36 must be selectively formed on the mounting surface 32, so that the operation of forming the input / output external electrodes 35, 36 is complicated, and the work efficiency is poor. Further, since it is necessary to always draw both ends of the coil L2 in the same direction, it has been difficult to adjust the electrical characteristics by changing the number of turns of the coil L2. In addition, since the input / output external electrodes 35 and 36 are formed on only one surface, the mounting structure of the multilayer inductor 21 is greatly restricted, and it is particularly difficult to stack and mount electronic components, so-called bulk mounting.
【００１０】そこで、本発明の目的は、印刷配線板等に
実装する際に半田フィレットが形成されず、かつ、上下
の方向性を有さない積層型インダクタを提供することに
ある。An object of the present invention is to provide a multilayer inductor in which no solder fillet is formed when mounted on a printed wiring board or the like and which has no vertical direction.
【００１１】[0011]
【課題を解決するための手段】以上の目的を達成するた
め、本発明に係る積層型インダクタは、（ａ）複数の絶
縁層と複数のコイル導体を積み重ねて構成した積層体
と、（ｂ）前記コイル導体を電気的に接続して構成さ
れ、前記積層体に内蔵されたコイルと、（ｃ）前記積層
体の第１の面に設けた第１入力外部電極及び第１出力外
部電極と、（ｄ）前記第１の面に対向している前記積層
体の第２の面に設けた第２入力外部電極及び第２出力外
部電極とを備え、（ｅ）前記コイルの一方の端部を分岐
して、前記第１の面及び第２の面に引き出し、それぞれ
前記第１及び第２入力外部電極に接続すると共に、前記
コイルの他方の端部を分岐して前記第１の面及び第２の
面に引き出し、それぞれ前記第１及び第２出力外部電極
に接続したこと、を特徴とする。In order to achieve the above object, a laminated inductor according to the present invention comprises: (a) a laminated body formed by stacking a plurality of insulating layers and a plurality of coil conductors; (C) a first input external electrode and a first output external electrode provided on the first surface of the laminate, the coil being configured by electrically connecting the coil conductors; (D) a second input external electrode and a second output external electrode provided on a second surface of the laminate facing the first surface, and (e) one end of the coil. The coil is branched and pulled out to the first surface and the second surface, and connected to the first and second input external electrodes, respectively, and the other end of the coil is branched to form the first surface and the second surface. 2 and connected to the first and second output external electrodes, respectively. To.
【００１２】[0012]
【作用】以上の構成により、第１の面又は第２の面の少
なくともいずれか一方の面が実装面とされる。従って、
積層型インダクタの上下の方向性が解消される。また、
実装面に入出力外部電極を形成しているため、積層型イ
ンダクタを印刷配線板等に実装する際に入出力外部電極
に半田フィレットが形成されない。According to the above arrangement, at least one of the first surface and the second surface is a mounting surface. Therefore,
The vertical direction of the multilayer inductor is eliminated. Also,
Since the input / output external electrodes are formed on the mounting surface, no solder fillet is formed on the input / output external electrodes when the multilayer inductor is mounted on a printed wiring board or the like.
【００１３】[0013]
【発明の実施の形態】以下、本発明に係る積層型インダ
クタの実施の形態について添付の図面を参照して説明す
る。BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a perspective view of a laminated inductor according to an embodiment of the present invention.
【００１４】［第１実施形態、図１及び図２］図１１及
び図１２に示した従来の積層型インダクタ２１は、積層
体３１の内部に引出し用ビアホール２９，３０を形成す
る必要があるため、コイルＬ２の横断面の面積が小さく
なり、大きなインダクタンスが得られないという問題が
ある。さらに、入出力外部電極３５，３６とコイルＬ２
との間の浮遊容量は抑えられるが、引出し用ビアホール
２９とコイルＬ２との間の浮遊容量が新たに生じる。ま
た、引出し用ビアホール２９，３０を形成しているビア
ホール２９ａ〜２９ｅ，３０ａ，３０ｂを連接するため
に、絶縁性シート２２を積み重ねる際に、高い積層精度
が要求される。また、引出し用ビアホール２９，３０の
直流抵抗値が高いため、インダクタ２１の直流抵抗値が
高くなる傾向にある。[First Embodiment, FIGS. 1 and 2] In the conventional multilayer inductor 21 shown in FIGS. 11 and 12, it is necessary to form lead-out via holes 29 and 30 inside a multilayer body 31. In addition, there is a problem that the area of the cross section of the coil L2 becomes small and a large inductance cannot be obtained. Further, the input / output external electrodes 35 and 36 and the coil L2
Is suppressed, but a new floating capacitance occurs between the extraction via hole 29 and the coil L2. Further, in order to connect the via holes 29a to 29e, 30a, 30b forming the via holes 29, 30 for drawing, a high lamination accuracy is required when the insulating sheets 22 are stacked. In addition, since the direct-current resistance of the extraction via holes 29 and 30 is high, the direct-current resistance of the inductor 21 tends to be high.
【００１５】そこで、第１実施形態の積層型インダクタ
は、これらの不具合を解消したものである。図１に示す
ように、積層型インダクタ４１は、コイル導体４３〜４
６をそれぞれ表面に設けた絶縁性シート４２と、予め導
体が設けられていないカバー用絶縁性シート４２等にて
構成されている。コイル導体４３〜４６は、印刷やスパ
ッタリングや蒸着等の方法により、絶縁性シート４２の
表面に形成されている。コイル導体４３〜４６の材料と
しては、Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等が使用され
る。シート４２の材料としては、フェライト等の磁性体
材料やセラミック等の絶縁体材料が使用される。Therefore, the multilayer inductor according to the first embodiment has solved these problems. As shown in FIG. 1, the multilayer inductor 41 includes coil conductors 43 to 4.
6 are provided on the surface thereof, an insulating sheet 42 for a cover on which no conductor is provided in advance, and the like. The coil conductors 43 to 46 are formed on the surface of the insulating sheet 42 by a method such as printing, sputtering, or vapor deposition. Ag, Ag-Pd, Cu, Ni, or the like is used as a material of the coil conductors 43 to 46. As a material of the sheet 42, a magnetic material such as ferrite or an insulating material such as ceramic is used.
【００１６】コイル導体４３〜４６は、絶縁性シート４
２に設けたビアホール４７を介して電気的に直列に接続
され、螺旋状コイルＬ３を構成する。コイルＬ３の一端
部（即ち、コイル導体４３の一端部）は二つに分岐して
引出し部４３ａ，４３ｂとされている。引出し部４３
ａ，４３ｂは、それぞれ絶縁性シート４２の下辺及び上
辺の左側に露出している。同様に、コイルＬ３の他端部
（コイル導体４６の一端部）は二つに分岐して引出し部
４６ａ，４６ｂとされている。引出し部４６ａ，４６ｂ
は、それぞれ絶縁性シート４２の下辺及び上辺の右側に
露出している。The coil conductors 43 to 46 are
2, and are electrically connected in series via a via hole 47 provided to form a spiral coil L3. One end of the coil L3 (that is, one end of the coil conductor 43) is branched into two portions, which are lead portions 43a and 43b. Drawer 43
a and 43b are exposed on the left side of the lower side and the upper side of the insulating sheet 42, respectively. Similarly, the other end of the coil L3 (one end of the coil conductor 46) is branched into two leading portions 46a and 46b. Leader 46a, 46b
Are exposed on the right side of the lower side and the upper side of the insulating sheet 42, respectively.
【００１７】以上の絶縁性シート４２は積み重ねられた
後、一体的に焼成され、図２に示すように、積層体４８
とされる。図２は、積層型インダクタ４１の構成を模式
的に示したものである。積層体４８の下面５０の左右に
は、それぞれ入力外部電極５２及び出力外部電極５３が
設けられている。同様に、積層体４８の上面５１の左右
には、それぞれ入力外部電極５４及び出力外部電極５５
が設けられている。入力外部電極５２，５４はそれぞれ
コイルＬ３の一方の側の引出し部４３ａ，４３ｂに電気
的に接続され、出力外部電極５３，５５はそれぞれコイ
ルＬ３の他方の側の引出し４６ａ，４６ｂに電気的に接
続されている。これらの入出力外部電極５２〜５５は、
Ａｇ，Ａｇ−Ｐｄ，Ｃｕ，Ｎｉ等の導電性ペーストを塗
布後、焼付けたり、あるいは乾式めっきしたりすること
によって形成される。After the above insulating sheets 42 are stacked, they are integrally fired, and as shown in FIG.
It is said. FIG. 2 schematically shows the configuration of the multilayer inductor 41. An input external electrode 52 and an output external electrode 53 are provided on the left and right sides of the lower surface 50 of the laminate 48, respectively. Similarly, an input external electrode 54 and an output external electrode 55 are provided on the left and right of the upper surface 51 of the laminate 48, respectively.
Is provided. The input external electrodes 52 and 54 are electrically connected to the lead portions 43a and 43b on one side of the coil L3, respectively, and the output external electrodes 53 and 55 are electrically connected to the lead portions 46a and 46b on the other side of the coil L3. It is connected. These input / output external electrodes 52 to 55
It is formed by applying a conductive paste such as Ag, Ag-Pd, Cu, Ni or the like, followed by baking or dry plating.
【００１８】以上の構成からなる積層型インダクタ４１
は、図２に示すように、コイルＬ３のコイル軸がシート
４２の積み重ね方向に対して平行であり、かつ、下面５
０及び上面５１に対して平行である。コイルＬ３のコイ
ル軸は、入出力外部電極５２〜５５に対して平行となっ
ている。下面５０又は上面５１の少なくともいずれか一
方の面が実装面とされる。従って、上下の方向性がない
積層型インダクタ４１が得られ、入出力外部電極の形成
作業が容易になり、実装の自由度が大幅に向上する。例
えば、積層型インダクタ４１の横断面を長方形に設定す
れば、バルク実装も可能となる。The multilayer inductor 41 having the above configuration
As shown in FIG. 2, the coil axis of the coil L3 is parallel to the stacking direction of the sheets 42 and the lower surface 5
0 and parallel to the upper surface 51. The coil axis of the coil L3 is parallel to the input / output external electrodes 52 to 55. At least one of the lower surface 50 and the upper surface 51 is a mounting surface. Therefore, a laminated inductor 41 having no vertical direction can be obtained, the work of forming the input / output external electrodes becomes easy, and the degree of freedom in mounting is greatly improved. For example, if the cross section of the multilayer inductor 41 is set to be rectangular, bulk mounting is also possible.
【００１９】また、コイルＬ３の引出し部４３ａ，４３
ｂ，４６ａ，４６ｂは、従来の引出し用ビアホール２
９，３０（図１１及び図１２参照）を使用しないで、入
出力外部電極５２〜５５に引き出されている。このた
め、引出し用ビアホールを積層体４８内に配設しなくて
すみ、コイルＬ３の横断面の面積を、図１１及び図１２
に示した積層型インダクタ２１のコイルＬ２の横断面の
面積より大きくすることができ、インダクタンスの大き
なものが得られる。さらに、引出し用ビアホール２９と
コイルＬ２との間に発生していた従来の浮遊容量がなく
なり、高周波特性の優れた積層型インダクタ４１を得る
ことができる。The lead portions 43a and 43 of the coil L3
b, 46a and 46b are conventional draw-out via holes 2
9 and 30 (see FIGS. 11 and 12) are drawn to the input / output external electrodes 52 to 55 without using them. For this reason, it is not necessary to dispose the draw-out via hole in the laminate 48, and the area of the cross section of the coil L3 is reduced as shown in FIGS.
Can be larger than the cross-sectional area of the coil L2 of the multilayer inductor 21 shown in FIG. Further, the conventional stray capacitance generated between the extraction via hole 29 and the coil L2 is eliminated, and the multilayer inductor 41 having excellent high-frequency characteristics can be obtained.
【００２０】また、複数のビアホールを連接して引出し
用ビアホールを構成する必要がないので、絶縁性シート
４２を積み重ねる際に積層精度が低くてもよく、生産性
がアップする。また、直流抵抗値が高い引出し用ビアホ
ールを使用しないので、直流抵抗値の低いインダクタ４
１を得ることができる。そして、実装面として使用され
る下面５０及び上面５１に入出力外部電極５２〜５５を
形成しているので、インダクタ４１を印刷配線板にリフ
ロー半田等を使用して実装する際、入出力外部電極５２
〜５５に半田フィレットが形成されない。Further, since there is no need to connect a plurality of via holes to form a lead via hole, when the insulating sheets 42 are stacked, the lamination accuracy may be low, and the productivity is increased. In addition, since the draw-out via hole having a high DC resistance value is not used, the inductor 4 having a low DC resistance value is not used.
1 can be obtained. Since the input / output external electrodes 52 to 55 are formed on the lower surface 50 and the upper surface 51 used as a mounting surface, when the inductor 41 is mounted on the printed wiring board using reflow soldering or the like, the input / output external electrodes 52 to 55 are used. 52
No solder fillet is formed at the positions # 55 to # 55.
【００２１】［第２実施形態、図３及び図４］本発明に
係る積層型インダクタのいま一つの実施形態を図３及び
図４に示す。該積層型インダクタ６１は、図１及び図２
で説明した積層型インダクタ４１において、コイルＬ３
の一方の側の引出し部４３ａと４３ｂの長さを等しくす
ると共に、他方の側の引出し部４６ａと４６ｂの長さを
等しくしたものである。なお、図３及び図４において、
図１及び図２に対応する部分には、同じ符号を付して示
し、重複した説明は省略する。[Second Embodiment, FIGS. 3 and 4] FIGS. 3 and 4 show another embodiment of the multilayer inductor according to the present invention. The laminated inductor 61 is shown in FIGS.
In the multilayer inductor 41 described in the above, the coil L3
The lengths of the lead portions 43a and 43b on one side are made equal, and the lengths of the lead portions 46a and 46b on the other side are made equal. In FIGS. 3 and 4,
1 and 2 are denoted by the same reference numerals, and redundant description will be omitted.
【００２２】以上の構成により、積層体４８の下面５０
又は上面５１のいずれの面を実装面として使っても、入
力外部電極５２（５４）から出力外部電極５３（５５）
に到るまでの距離が等しくなる。この結果、本第２実施
形態の積層型インダクタ６１は、前記第１実施形態の積
層型インダクタ４１が奏する効果に加えて、上下の実装
方向の違いによる電気特性の差を抑えることができる。With the above structure, the lower surface 50 of the laminate 48
Alternatively, regardless of which surface of the upper surface 51 is used as the mounting surface, the input external electrode 52 (54) to the output external electrode
The distance to reach is equal. As a result, in the multilayer inductor 61 of the second embodiment, in addition to the effects of the multilayer inductor 41 of the first embodiment, it is possible to suppress a difference in electrical characteristics due to a difference in the mounting direction in the vertical direction.
【００２３】［第３実施形態、図５及び図６］本発明に
係る積層型インダクタのいま一つの実施形態を図５及び
図６に示す。該積層型インダクタ７１は、図１１及び図
１２で説明した従来の積層型インダクタ２１において、
上面３３に入出力外部電極３７，３８を更に設け、この
上面３３も実装面として使用することができるようにし
たものである。なお、図５及び図６において、図１１及
び図１２に対応する部分には同じ符号を付して示し、重
複した説明は省略する。[Third Embodiment, FIGS. 5 and 6] FIGS. 5 and 6 show another embodiment of the multilayer inductor according to the present invention. The multilayer inductor 71 is the same as the conventional multilayer inductor 21 described with reference to FIGS.
Input / output external electrodes 37 and 38 are further provided on the upper surface 33, and this upper surface 33 can also be used as a mounting surface. In FIGS. 5 and 6, parts corresponding to those in FIGS. 11 and 12 are denoted by the same reference numerals, and redundant description will be omitted.
【００２４】絶縁性シート２２の左側には帯状のビアホ
ール２９ｆが更に形成され、ビアホール２９ａ〜２９ｆ
は連接して引出し用ビアホール２９を構成している。同
様に、絶縁性シート２２の右側には、帯状のビアホール
３０ｃ〜３０ｆが更に形成され、ビアホール３０ａ〜３
０ｆは連接して引出し用ビアホール３０を構成してい
る。コイルＬ２の一方の端部は、引出し用ビアホール２
９を介して、積層体３１の下面３２及び上面３３にそれ
ぞれ設けた入力外部電極３５，３７に電気的に接続され
ている。コイルＬ２の他方の端部は、引出し用ビアホー
ル３０を介して、積層体３１の下面３２及び上面３３に
それぞれ設けた出力外部電極３６，３８に電気的に接続
されている。Band-shaped via holes 29f are further formed on the left side of the insulating sheet 22, and the via holes 29a to 29f are formed.
Are connected to form a via hole 29 for extraction. Similarly, strip-shaped via holes 30c to 30f are further formed on the right side of the insulating sheet 22, and the via holes 30a to 30f are formed.
0f is connected to form a drawing via hole 30. One end of the coil L2 is connected to a via hole 2 for extraction.
9, are electrically connected to input external electrodes 35 and 37 provided on the lower surface 32 and the upper surface 33 of the multilayer body 31, respectively. The other end of the coil L <b> 2 is electrically connected to output external electrodes 36 and 38 provided on the lower surface 32 and the upper surface 33 of the multilayer body 31 via the extraction via hole 30.
【００２５】以上の構成により、下面３２又は上面３３
の少なくともいずれか一方の面を実装面として使用すれ
ばよいので、上下の方向性がない積層型インダクタ７１
が得られる。With the above configuration, the lower surface 32 or the upper surface 33
Can be used as the mounting surface, so that the stacked inductor 71 has no vertical direction.
Is obtained.
【００２６】［他の実施形態］なお、本発明は、前記実
施形態に限定されるものではなく、その要旨の範囲内で
種々に変更することができる。例えば、図７に示すよう
に、下面５０及び上面５１に形成した入出力外部電極５
２〜５５は、積層体４８の側面に折り返し部を延在させ
てもよい。[Other Embodiments] The present invention is not limited to the above-described embodiment, but can be variously modified within the scope of the invention. For example, as shown in FIG. 7, the input / output external electrodes 5 formed on the lower surface 50 and the upper surface 51 are formed.
2 to 55 may have a folded portion extending on the side surface of the stacked body 48.
【００２７】また、図８に示すように、図１及び図２で
説明した積層型インダクタ４１において、シート４２の
材料として磁性体材料を使用した場合、コイル導体４３
と４６の引出し部４３ａ，４３ｂと４６ａ，４６ｂの周
辺部分だけは、非磁性体材料からなる非磁性体部７２，
７３としてもよい。コイル導体４３と４６の引出し部４
３ａ，４３ｂ，４６ａ，４６ｂは、インダクタンスの発
生には殆ど寄与しない。そこで、非磁性体部７２，７３
を形成することにより、磁束はコイル導体４３，４６の
引出し部４３ａ，４３ｂ，４６ａ，４６ｂ近傍を通らな
いで、コイル導体４３〜４６の巻回部に集中させること
ができる。この結果、インダクタンスをさらにアップさ
せることができる。As shown in FIG. 8, in the multilayer inductor 41 described with reference to FIGS. 1 and 2, when a magnetic material is used as the material of the sheet 42, the coil conductor 43
Only the peripheral portions of the lead-out portions 43a, 43b and 46a, 46b of the non-magnetic material portions 72,
73. Leader 4 of coil conductors 43 and 46
3a, 43b, 46a and 46b hardly contribute to generation of inductance. Therefore, the nonmagnetic portions 72 and 73
Is formed, the magnetic flux can be concentrated on the winding portions of the coil conductors 43 to 46 without passing through the vicinity of the lead portions 43a, 43b, 46a, 46b of the coil conductors 43, 46. As a result, the inductance can be further increased.
【００２８】さらに、前記実施形態は、それぞれパター
ンが形成された絶縁性シートを積み重ねた後、一体的に
焼成するものであるが、必ずしもこれに限定されない。
絶縁性シートは予め焼成されたものを用いてもよい。ま
た、以下に説明する製法によってインダクタを作成して
もよい。印刷等の方法によりペースト状の絶縁性材料に
て絶縁層を形成した後、その絶縁層の表面にペースト状
の導電性パターン材料を塗布して任意のパターンを形成
する。次に、ペースト状の絶縁性材料を前記パターンの
上から塗布してパターンが内蔵された絶縁層とする。同
様にして、順に重ね塗りすることにより積層構造を有す
るインダクタが得られる。Further, in the above-described embodiment, the insulating sheets each having a pattern formed thereon are stacked and then integrally fired, but the present invention is not necessarily limited to this.
As the insulating sheet, a pre-fired one may be used. Further, the inductor may be manufactured by a manufacturing method described below. After an insulating layer is formed from a paste-like insulating material by a method such as printing, a paste-like conductive pattern material is applied to the surface of the insulating layer to form an arbitrary pattern. Next, a paste-like insulating material is applied from above the pattern to form an insulating layer in which the pattern is embedded. Similarly, an inductor having a laminated structure can be obtained by successively coating.
【００２９】[0029]
【発明の効果】以上の説明からも明らかなように、本発
明によれば、実装面に入出力外部電極を設けているの
で、積層型インダクタを印刷配線板等に実装する際に入
出力外部電極に半田フィレットが形成されない。従っ
て、印刷配線板上における積層型インダクタの実装面積
が小さくてすむ。また、第１の面又は第２の面の少なく
ともいずれか一方の面が実装面とされるため、積層型イ
ンダクタの上下の方向性が解消される。この結果、入出
力外部電極の形成作業が容易で、実装の自由度が大幅に
向上した積層型インダクタが得られる。As is apparent from the above description, according to the present invention, since the input / output external electrodes are provided on the mounting surface, the input / output external electrodes are required when the multilayer inductor is mounted on a printed wiring board or the like. No solder fillet is formed on the electrode. Therefore, the mounting area of the multilayer inductor on the printed wiring board can be small. In addition, since at least one of the first surface and the second surface is a mounting surface, the vertical direction of the multilayer inductor is eliminated. As a result, a multilayer inductor can be obtained in which the work of forming the input / output external electrodes is easy and the degree of freedom in mounting is greatly improved.
【図１】本発明に係る積層型インダクタの第１実施形態
の構成を示す分解斜視図。FIG. 1 is an exploded perspective view showing a configuration of a first embodiment of a multilayer inductor according to the present invention.
【図２】図１に示した積層型インダクタの透視斜視図。FIG. 2 is a perspective view of the multilayer inductor shown in FIG. 1;
【図３】本発明に係る積層型インダクタの第２実施形態
の構成を示す分解斜視図。FIG. 3 is an exploded perspective view showing a configuration of a second embodiment of the multilayer inductor according to the present invention.
【図４】図３に示した積層型インダクタの透視斜視図。FIG. 4 is a perspective view of the multilayer inductor shown in FIG. 3;
【図５】本発明に係る積層型インダクタの第３実施形態
の構成を示す分解斜視図。FIG. 5 is an exploded perspective view showing the configuration of a third embodiment of the multilayer inductor according to the present invention.
【図６】図５に示した積層型インダクタの透視斜視図。6 is a perspective view of the multilayer inductor shown in FIG. 5;
【図７】図２に示した積層型インダクタの変形例を示す
透視斜視図。FIG. 7 is a perspective view showing a modification of the multilayer inductor shown in FIG. 2;
【図８】図２に示した積層型インダクタの別の変形例を
示す透視斜視図。FIG. 8 is a perspective view showing another modification of the multilayer inductor shown in FIG. 2;
【図９】従来の積層型インダクタの一例を示す分解斜視
図。FIG. 9 is an exploded perspective view showing an example of a conventional multilayer inductor.
【図１０】図９に示した積層型インダクタの透視斜視
図。FIG. 10 is a perspective view of the multilayer inductor shown in FIG. 9;
【図１１】従来の積層型インダクタの別の例を示す分解
斜視図。FIG. 11 is an exploded perspective view showing another example of a conventional multilayer inductor.
【図１２】図１１に示した積層型インダクタの透視斜視
図。FIG. 12 is a perspective view of the multilayer inductor shown in FIG. 11;
４１…積層型インダクタ ４２…絶縁性シート ４３〜４６…コイル導体 ４３ａ，４３ｂ，４６ａ，４６ｂ…引出し部 ４８…積層体 ５０…下面 ５１…上面 ５２，５４…入力外部電極 ５３，５５…出力外部電極 ６１，７１…積層型インダクタ Ｌ３…コイル 41 ... Laminated inductor 42 ... Insulating sheet 43-46 ... Coil conductor 43a, 43b, 46a, 46b ... Leader 48 ... Laminated body 50 ... Bottom 51 ... Top 52,54 ... Input external electrode 53,55 ... Output external electrode 61, 71: multilayer inductor L3: coil
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−185005（ＪＰ，Ａ) 特開 平３−254511（ＪＰ，Ａ) 特開 平５−29119（ＪＰ，Ａ) 特開 平６−69038（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01F 17/00 H01F 27/29 ────────────────────────────────────────────────── ─── Continuation of the front page (56) References JP-A-2-185005 (JP, A) JP-A-3-254511 (JP, A) JP-A-5-29119 (JP, A) JP-A-6-205 69038 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01F 17/00 H01F 27/29
Claims (1)
重ねて構成した積層体と、 前記コイル導体を電気的に接続して構成され、前記積層
体に内蔵されたコイルと、 前記積層体の第１の面に設けた第１入力外部電極及び第
１出力外部電極と、 前記第１の面に対向している前記積層体の第２の面に設
けた第２入力外部電極及び第２出力外部電極とを備え、 前記コイルの一方の端部を分岐して、前記第１の面及び
第２の面に引き出し、それぞれ前記第１及び第２入力外
部電極に接続すると共に、前記コイルの他方の端部を分
岐して前記第１の面及び第２の面に引き出し、それぞれ
前記第１及び第２出力外部電極に接続したこと、 を特徴とする積層型インダクタ。1. A laminated body formed by stacking a plurality of insulating layers and a plurality of coil conductors; a coil configured by electrically connecting the coil conductors; and a coil built in the laminated body; A first input external electrode and a first output external electrode provided on a first surface; and a second input external electrode and a second output provided on a second surface of the multilayer body facing the first surface. An external electrode, and one end of the coil is branched, drawn out to the first surface and the second surface, connected to the first and second input external electrodes, respectively, and the other end of the coil is provided. Wherein the end portion is branched to be drawn to the first surface and the second surface and connected to the first and second output external electrodes, respectively.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158752A JP3036542B1 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11158752A JP3036542B1 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP3036542B1 true JP3036542B1 (en) | 2000-04-24 |
| JP2000348941A JP2000348941A (en) | 2000-12-15 |
Family
ID=15678571
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11158752A Expired - Lifetime JP3036542B1 (en) | 1999-06-04 | 1999-06-04 | Multilayer inductor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3036542B1 (en) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4019071B2 (en) * | 2004-07-12 | 2007-12-05 | Ｔｄｋ株式会社 | Coil parts |
| JP4844045B2 (en) | 2005-08-18 | 2011-12-21 | Ｔｄｋ株式会社 | Electronic component and manufacturing method thereof |
| JP2010062502A (en) * | 2008-09-08 | 2010-03-18 | Murata Mfg Co Ltd | Electronic component, and electronic device equipped with the same |
| JP5115585B2 (en) * | 2010-05-21 | 2013-01-09 | パナソニック株式会社 | Antenna device |
| US9153855B2 (en) | 2009-08-28 | 2015-10-06 | Panasonic Intellectual Property Management Co., Ltd. | Antenna, antenna unit, and communication device using them |
| JP2012060049A (en) * | 2010-09-13 | 2012-03-22 | Murata Mfg Co Ltd | Electronic component |
| KR101983139B1 (en) * | 2013-03-14 | 2019-05-28 | 삼성전기주식회사 | Laminated inductor and array of the same |
| KR20150089213A (en) * | 2014-01-27 | 2015-08-05 | 삼성전기주식회사 | Chip Inductor |
| JP6464614B2 (en) * | 2014-08-27 | 2019-02-06 | Tdk株式会社 | Multilayer coil parts |
| JP6229814B2 (en) | 2015-03-12 | 2017-11-15 | 株式会社村田製作所 | Communication terminal device |
-
1999
- 1999-06-04 JP JP11158752A patent/JP3036542B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000348941A (en) | 2000-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3058164B1 (en) | Multilayer inductor | |
| US6903938B2 (en) | Printed circuit board | |
| US6223422B1 (en) | Method of manufacturing multilayer-type chip inductors | |
| KR100466976B1 (en) | Multilayer inductor | |
| JP2001167969A (en) | Multi-terminal laminated ceramic capacitor for three- dimensional mounting | |
| JP2000138120A (en) | Laminated inductor | |
| JP2002289432A (en) | Laminated impedance element | |
| JP3259717B2 (en) | Multilayer inductor | |
| JP3036542B1 (en) | Multilayer inductor | |
| JPH1197244A (en) | Laminated inductor | |
| JP2976971B1 (en) | In-phase inductor | |
| JP3077061B2 (en) | Laminated coil | |
| US7800462B2 (en) | Printed board and filter using the same | |
| JP3161455B2 (en) | Common mode choke coil | |
| JP3204249B2 (en) | Multilayer inductor | |
| JP3248373B2 (en) | Laminated coil parts | |
| JPH08186024A (en) | Multilayer inductor | |
| JPH11283833A (en) | Laminated electronic component | |
| JP3455096B2 (en) | Noise filter | |
| JP4813007B2 (en) | Multilayer electronic component array | |
| CN216435575U (en) | Multi-terminal chip inductor | |
| JP2000151327A (en) | Laminate type noise filter | |
| US20230371177A1 (en) | Sidewall plating of circuit boards for layer transition connections | |
| JP2003151830A (en) | Laminated electronic part | |
| JP2001093736A (en) | Laminated chip inductor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3036542 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090225 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100225 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110225 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120225 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130225 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |