JP2001023849A - Circuit with capacitor and wiring board - Google Patents
Circuit with capacitor and wiring boardInfo
- Publication number
- JP2001023849A JP2001023849A JP11199077A JP19907799A JP2001023849A JP 2001023849 A JP2001023849 A JP 2001023849A JP 11199077 A JP11199077 A JP 11199077A JP 19907799 A JP19907799 A JP 19907799A JP 2001023849 A JP2001023849 A JP 2001023849A
- Authority
- JP
- Japan
- Prior art keywords
- capacitors
- capacitor
- electrodes
- circuit
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、コンデンサ実装方
法、多層配線基板、および、コンデンサを含む回路の電
源ノイズ低減技術に係り、特に、コンデンサの等価直列
インダクタンスの影響の低減に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a capacitor mounting method, a multilayer wiring board, and a technique for reducing power supply noise of a circuit including a capacitor, and more particularly, to a reduction in the influence of equivalent series inductance of the capacitor.
【０００２】[0002]
【従来の技術】電子部品実装基板の電源ノイズを低減す
るためには、電源インピーダンスを下げることが求めら
れる。電源インピーダンス低減のために、バイパスコン
デンサを挿入する方法が一般に行われている。2. Description of the Related Art In order to reduce power supply noise of an electronic component mounting board, it is required to lower power supply impedance. In order to reduce power supply impedance, a method of inserting a bypass capacitor is generally used.
【０００３】理想的にはコンデンサはキャパシタンスの
みを有する素子であるということができる。ところが、
現実には、部品としてのコンデンサは、キャパシタンス
だけでなく、インダクタンスおよび抵抗も有する。した
がって、部品としてのコンデンサの等価回路は、図２に
示すように、等価直列インダクタンス１、キャパシタン
ス２および等価直列抵抗３によって表せる。このため、
バイパスコンデンサの周波数特性は、図３に示すよう
に、直列共振回路の周波数特性となる。図３において、
横軸は、周波数を対数表示したものであり、縦軸は、イ
ンピーダンスを示している。直列共振回路の場合、自己
共振周波数ｆ0のときに、インピーダンスがもっとも小
さくなる。[0003] Ideally, a capacitor can be said to be an element having only capacitance. However,
In reality, a capacitor as a component has not only capacitance but also inductance and resistance. Therefore, an equivalent circuit of a capacitor as a component can be represented by an equivalent series inductance 1, a capacitance 2, and an equivalent series resistance 3, as shown in FIG. For this reason,
The frequency characteristic of the bypass capacitor is the frequency characteristic of the series resonance circuit, as shown in FIG. In FIG.
The horizontal axis represents the logarithm of the frequency, and the vertical axis represents the impedance. In the case of the series resonant circuit, at the time of the self-resonant frequency f 0, the impedance is smallest.
【０００４】ここで、図２に示すキャパシタンス２を
Ｃ、等価直列インダクタンス１をＬとすると、バイパス
コンデンサの自己共振周波数ｆ0は、数１に示すように
表すことができる。[0004] Here, assuming that the capacitance 2 shown in FIG. 2 is C and the equivalent series inductance 1 is L, the self-resonant frequency f 0 of the bypass capacitor can be expressed as shown in Equation 1.
【０００５】[0005]
【数１】 (Equation 1)
【０００６】数１において、バイパスコンデンサは、電
子部品における動作電流の周波数が共振周波数ｆ0より
低い領域では、キャパシタンスが支配的であり、周波数
に反比例してインピーダンスが減少し、バイパスコンデ
ンサとして有効に機能する。しかし、電子部品における
動作電流の周波数が共振周波数ｆ0より高い領域では、
等価直列インダクタンスが支配的になり、周波数に比例
してインピーダンスが増加する。よって、周波数が高く
なっていくと、バイパスコンデンサとしての効果が小さ
くなり、やがて、バイパスコンデンサとしての機能は果
たされなくなってしまう。In the equation (1), the capacitance of the bypass capacitor is dominant in a region where the frequency of the operating current in the electronic component is lower than the resonance frequency f 0 , and the impedance decreases in inverse proportion to the frequency. Function. However, in a region where the frequency of the operating current in the electronic component is higher than the resonance frequency f 0 ,
The equivalent series inductance becomes dominant, and the impedance increases in proportion to the frequency. Therefore, as the frequency increases, the effect as the bypass capacitor decreases, and eventually the function as the bypass capacitor is not fulfilled.
【０００７】そこで、バイパスコンデンサの周波数特性
を改善するために、すなわち、ｆ0を高くするために
は、キャパシタンスを小さくするか、等価直列インダク
タンスを小さくすることが要求される。しかし、キャパ
シタンスを小さくすると、ｆ0を高くすることができて
も、インピーダンスが高くなってしまい、バイパスコン
デンサとしての機能は低下してしまう。したがって、ｆ
0を高くするためには、等価直列インダクタンスを小さ
くすることが必要となる。このために、複数個のバイパ
スコンデンサを並列に接続する実装形態が取られてい
る。Therefore, in order to improve the frequency characteristics of the bypass capacitor, that is, to increase f 0 , it is necessary to reduce the capacitance or reduce the equivalent series inductance. However, when the capacitance is reduced, even if f 0 can be increased, the impedance increases, and the function as a bypass capacitor decreases. Therefore, f
In order to increase 0 , it is necessary to reduce the equivalent series inductance. For this purpose, a mounting mode in which a plurality of bypass capacitors are connected in parallel has been adopted.
【０００８】また、特開平８−５５７５８号公報に示さ
れるように、コンデンサ内部の構造により、等価直列イ
ンダクタンスを小さくする方法が取られている。この方
法では、誘電体と内部電極とを交互に複数層積み重ね
て、積層コンデンサを形成し、内部電極に流れる電流の
向きを、それぞれが相殺する方向にしている。Further, as disclosed in Japanese Patent Application Laid-Open No. 8-55758, a method of reducing the equivalent series inductance by a structure inside the capacitor is adopted. In this method, a plurality of layers of dielectrics and internal electrodes are alternately stacked to form a multilayer capacitor, and the directions of currents flowing through the internal electrodes are set so as to cancel each other.
【０００９】[0009]
【発明が解決しようとする課題】近年、電子回路の高速
化に伴い、電子部品における動作電流の周波数も高くな
っている。そのため、電源ノイズを低減するためのバイ
パスコンデンサも、より高い周波数まで対応できるよう
に、等価直列インダクタンスを小さくすることが必要と
なっている。In recent years, as the speed of electronic circuits has increased, the frequency of operating current in electronic components has also increased. For this reason, it is necessary to reduce the equivalent series inductance of a bypass capacitor for reducing power supply noise so that it can cope with higher frequencies.
【００１０】上述した複数個のバイパスコンデンサを並
列に接続する方法では、コンデンサ間の相互インダクタ
ンスが発生するため、ｎ個並列接続させても、等価直列
インダクタンスはコンデンサ１個当たりの１／ｎにはな
らない。このため、より高い周波数の電源ノイズについ
ては対応が困難になるという問題がある。このため、等
価直列インダクタンスをより小さくすることが要求され
る。In the above-described method of connecting a plurality of bypass capacitors in parallel, mutual inductance occurs between the capacitors. Therefore, even if n capacitors are connected in parallel, the equivalent series inductance is 1 / n per capacitor. No. For this reason, there is a problem that it becomes difficult to deal with power supply noise of a higher frequency. Therefore, it is required to reduce the equivalent series inductance.
【００１１】本発明は、等価直列インダクタンスを低減
することができるコンデンサの実装方法、多層配線基板
およびコンデンサを含む回路を提供することを目的とす
る。An object of the present invention is to provide a capacitor mounting method capable of reducing equivalent series inductance, and a circuit including a multilayer wiring board and a capacitor.
【００１２】[0012]
【課題を解決するための手段】本発明は、上記課題を解
決するために、第１と第２とのコンデンサを備える回路
であって、前記第１と第２とのコンデンサは、電気的に
並列に接続され、前記第１と第２とのコンデンサの電流
のベクトルが平行でないように配置される。また、第１
と第２とのコンデンサを備える回路であって、前記第１
と第２とのコンデンサは、電気的に並列に接続され、前
記第１と第２とのコンデンサの電流のベクトルが直交す
るように配置されるのが望ましい。According to the present invention, there is provided a circuit including first and second capacitors, wherein the first and second capacitors are electrically connected to each other. They are connected in parallel and are arranged such that the current vectors of the first and second capacitors are not parallel. Also, the first
A circuit comprising: a first capacitor and a second capacitor;
It is preferable that the first and second capacitors are electrically connected in parallel, and that the current vectors of the first and second capacitors are orthogonal to each other.
【００１３】電気的に並列に接続される複数のコンデン
サを備える回路であって、前記複数のコンデンサのうち
少なくとも一組のコンデンサにおいて、一方のコンデン
サの電流のベクトルを含む平面に対して、他方のコンデ
ンサの電流のベクトルがねじれの関係にあるように配置
される用にしてもよい。このとき、前記一組のコンデン
サの電流のベクトルが、同一面上に投影された場合、電
流のベクトルが交差する。[0013] A circuit comprising a plurality of capacitors electrically connected in parallel, wherein at least one of the plurality of capacitors is connected to a plane including a current vector of one of the capacitors with respect to another of the plurality of capacitors. The current vectors of the capacitors may be arranged in a torsional relationship. At this time, if the current vectors of the pair of capacitors are projected on the same plane, the current vectors intersect.
【００１４】また、並列に接続された第１および第２の
コンデンサと、第１、第２および第３の端子とを備える
回路であって、前記第１の端子と第２の端子とを結ぶ線
と、前記第１の端子と第２の端子とを結ぶ線とにより成
す角度が０度でない位置に、前記第１、第２および第３
の端子が配置され、前記第１と第２とのコンデンサの各
々は、２つの電極を有し、第１と第２とのコンデンサの
２つの電極のうち一方は、前記第１の端子に接続され、
前記第１のコンデンサの２つの電極のうち他方は、前記
第２の端子に接続され、前記第２のコンデンサの２つの
電極のうち他方は、前記第３の端子に接続されている。A circuit comprising first and second capacitors connected in parallel, and first, second and third terminals, the first and second capacitors connecting the first and second terminals. The first, second and third positions are located at positions where the angle formed by the line and the line connecting the first terminal and the second terminal is not 0 degree.
And each of the first and second capacitors has two electrodes, and one of the two electrodes of the first and second capacitors is connected to the first terminal. And
The other of the two electrodes of the first capacitor is connected to the second terminal, and the other of the two electrodes of the second capacitor is connected to the third terminal.
【００１５】さらに、第１の電極と第２の電極とを備え
る配線基板であって、前記第２の電極は、前記第１電極
が配置された点の回りを囲む位置に配置される。また、
２つの電極を備える複数のコンデンサを有し、前記複数
のコンデンサの２つの電極のうち一方は、前記第１の電
極に接続され、前記複数のコンデンサの２つの電極のう
ち他方の各々は、前記第２の電極の異なる位置に接続さ
れる。または、２つの電極を備える４つのコンデンサを
有し、前記４つのコンデンサの２つの電極のうち一方
は、前記第１の電極に接続され、前記４つのコンデンサ
の２つの電極のうち他方の各々は、前記第２の電極の異
なる位置に接続され、前記４つのコンデンサは、放射状
に配置される。Further, the present invention is a wiring board including a first electrode and a second electrode, wherein the second electrode is arranged at a position surrounding a point where the first electrode is arranged. Also,
A plurality of capacitors including two electrodes, one of the two electrodes of the plurality of capacitors is connected to the first electrode, and each of the other of the two electrodes of the plurality of capacitors is Connected to different positions of the second electrode. Or four capacitors with two electrodes, one of the two electrodes of the four capacitors is connected to the first electrode, and the other one of the two electrodes of the four capacitors is , Connected to different positions of the second electrode, the four capacitors being arranged radially.
【００１６】以下、本発明における作用を説明する。The operation of the present invention will be described below.
【００１７】第１および第２のコンデンサを、コンデン
サＣ１とＣ２とする。これらを電気的に並列に接続させ
ときの相互インダクタンスＭは、次に示す、ノイマンの
公式により求められる。The first and second capacitors are assumed to be capacitors C1 and C2. Mutual inductance M when these are electrically connected in parallel is obtained by the following Neumann's formula.
【００１８】[0018]
【数２】 (Equation 2)
【００１９】数２において、ｌ１はコンデンサＣ１を流
れる電流、ｌ２はコンデンサＣ２を流れる電流であり、
θは電流ｌ１が流れる方向のベクトルと、ｌ２が流れる
方向のベクトルとのなす角度を示し、μは透磁率を示
す。数２において、θが９０°に近づくほどｃｏｓθは
小さくなり、θ＝９０°のとき最小となり、このときｃ
ｏｓθ＝０である。In equation (2), l1 is a current flowing through the capacitor C1, l2 is a current flowing through the capacitor C2,
θ indicates the angle between the vector in the direction in which the current l1 flows and the vector in the direction in which the current l2 flows, and μ indicates the magnetic permeability. In Equation 2, cos θ decreases as θ approaches 90 °, and becomes minimum when θ = 90 °.
osθ = 0.
【００２０】例えば、並列に接続された２個のバイパス
コンデンサの場合、1個のコンデンサの等価直列インダ
クタンスをＬ、２個のコンデンサ間の相互インダクタン
スをＭとすると、全体の等価直列インダクタンスは、図
４に示す等価回路によって表される。For example, in the case of two bypass capacitors connected in parallel, if the equivalent series inductance of one capacitor is L and the mutual inductance between the two capacitors is M, the total equivalent series inductance is 4 is represented by an equivalent circuit.
【００２１】この並列に接続された２つのバイパスコン
デンサを、図５に示すように、電流方向７が互いに平行
で同じ向きになるように配置した場合、相互インダクタ
ンスは大きな値となり、全体の等価直列インダクタンス
は、数３に示すようになる。図５において、２つのコン
デンサ６は、電極となるコンデンサパッドに装着され、
コンデンサの電流方向７に示す方向に、電流が流れてい
る。When the two bypass capacitors connected in parallel are arranged so that the current directions 7 are parallel to each other and in the same direction as shown in FIG. 5, the mutual inductance becomes a large value, and the entire equivalent series The inductance is as shown in Equation 3. In FIG. 5, two capacitors 6 are mounted on capacitor pads serving as electrodes,
The current flows in the direction indicated by the current direction 7 of the capacitor.
【００２２】[0022]
【数３】 (Equation 3)
【００２３】しかし、このバイパスコンデンサ６を図６
に示すように、電流方向７が相互に直角となるように配
置すると、θ＝９０度となり、ノイマンの公式より相互
インダクタンスは０となるから、全体の等価直列インダ
クタンスは、数４に示すようになる。However, this bypass capacitor 6 is
When the current directions 7 are arranged so that they are perpendicular to each other, θ = 90 degrees, and the mutual inductance is 0 according to Neumann's formula, so that the overall equivalent series inductance is Become.
【００２４】[0024]
【数４】 (Equation 4)
【００２５】このように、導体を流れる電流の成す角が
直角に近づくほど、相互インダクタンスが小さくなる。
逆に、θが０に近づくほどｃｏｓθは大きくなる。この
ため、従来のように、２つのコンデンサを平行に配置
し、電流ｌ１が流れる方向のベクトルと、ｌ２が流れる
方向のベクトルとのなす角度を０度にした場合には、相
互インダクタンスが最大になってしまうが、本発明によ
れば、第１と第２とのコンデンサの電流のベクトルが平
行にならないように配置されるため、θの角度を０度に
はならないようにでき、相互インダクタンスをより小さ
くすることができる。また、θの角度を９０度になるよ
うに、前記第１と第２とのコンデンサの電流のベクトル
が直交するように配置するのが望ましい。この場合に、
相互インダクタンスを最小にすることができ、より理想
的なコンデンサを利用することができる。このため、例
えば、コンデンサをバイパスコンデンサとして利用する
場合には、より高い周波数の電源ノイズに対応すること
ができる。また、発振回路、フィルタ回路、パーソナル
コンピュータ、携帯電話などの、コンデンサを備える回
路に利用する場合には、相互インダクタンスがより小さ
くなるため、より高周波の回路に利用することができ
る。As described above, the mutual inductance decreases as the angle formed by the current flowing through the conductor approaches the right angle.
Conversely, as θ approaches 0, cos θ increases. For this reason, when two capacitors are arranged in parallel and the angle between the vector in the direction in which the current l1 flows and the vector in the direction in which the current l2 is set to 0 degree, the mutual inductance is maximized. However, according to the present invention, since the current vectors of the first and second capacitors are arranged so as not to be parallel, the angle of θ can be prevented from becoming 0 degree, and the mutual inductance can be reduced. Can be smaller. Further, it is preferable that the current vectors of the first and second capacitors are arranged to be orthogonal so that the angle of θ is 90 degrees. In this case,
Mutual inductance can be minimized, and more ideal capacitors can be used. For this reason, for example, when a capacitor is used as a bypass capacitor, higher frequency power supply noise can be dealt with. In the case where the present invention is used for a circuit including a capacitor, such as an oscillation circuit, a filter circuit, a personal computer, and a mobile phone, the mutual inductance becomes smaller, so that the circuit can be used for a higher frequency circuit.
【００２６】[0026]
【発明の実施の形態】以下、図面を参照して、本発明の
第１の実施の形態について説明する。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, a first embodiment of the present invention will be described with reference to the drawings.
【００２７】第１の実施の形態におけるコンデンサの配
置を図７に示す。１６０８タイプ（１．６ｍｍ×０．８
ｍｍ）のチップコンデンサ８ａ、８ｂ、８ｃおよび８ｄ
を、図７に示すように配置し、並列に接続したものであ
る。図７において、１６０８タイプのチップコンデンサ
８ａの電流方向のベクトルと８ｂの電流方向のベクトル
とのなす角度は直角であり、また、チップコンデンサ８
ｂの電流方向のベクトルと８ｃの電流方向のベクトルと
のなす角度は直角であり、チップコンデンサ８ｃの電流
方向のベクトルと８ｄの電流方向のベクトルとのなす角
度は直角である。また、コンデンサ間の間隔９は、Ｗで
あり、８ａ−８ｂ間、８ｂ−８ｃ間、８ｃ−８ｄ間とも
等間隔としている。また、各コンデンサは、電気的に並
列に接続されるため、コンデンサのパッド５ａは相互に
接続され、パッド５ｂは相互に接続されている。各コン
デンサ間には、図７に示すように、相互インダクタンス
Ｍ１、Ｍ２、Ｍ３およびＭ４が発生している。FIG. 7 shows the arrangement of the capacitors according to the first embodiment. 1608 type (1.6mm × 0.8
mm) of chip capacitors 8a, 8b, 8c and 8d
Are arranged as shown in FIG. 7 and connected in parallel. In FIG. 7, the angle between the vector in the current direction of the 1608 type chip capacitor 8a and the vector in the current direction of 8b is a right angle.
The angle between the current direction vector b and the current direction vector 8c is a right angle, and the angle between the current direction vector of the chip capacitor 8c and the current direction vector 8d is a right angle. The interval 9 between the capacitors is W, and the intervals 9a-8b, 8b-8c, and 8c-8d are equally spaced. Since the capacitors are electrically connected in parallel, the pads 5a of the capacitors are connected to each other, and the pads 5b are connected to each other. As shown in FIG. 7, mutual inductances M1, M2, M3 and M4 are generated between the capacitors.
【００２８】ここで、比較対照のため、図８（ａ）
（ｂ）に示す２つの実装方法と対比して説明する。図８
（ａ）に示すように、１６０８タイプチップコンデンサ
８を１個のものを比較例１とし、図８（ｂ）に示すよう
に、電流方向７が同じで平行に４個の１６０８タイプチ
ップコンデンサ８を配置したものを比較例２とする。図
８（ｂ）に示すコンデンサ間の間隔は、図７に示すコン
デンサ間の間隔Ｗと同間隔９とする。Here, for comparison, FIG.
Description will be made in comparison with the two mounting methods shown in FIG. FIG.
As shown in (a), a single 1608 type chip capacitor 8 is taken as Comparative Example 1, and as shown in FIG. 8 (b), four 1608 type chip capacitors 8 having the same current direction 7 are arranged in parallel. Are arranged as Comparative Example 2. The interval between the capacitors shown in FIG. 8B is the same as the interval W between the capacitors shown in FIG.
【００２９】図７に示すコンデンサ、図８（ａ）および
（ｂ）に示すコンデンサ共に、合成キャパシタンスが
０．１μＦとなるようなコンデンサを選択した場合を例
にする。An example is given in which both the capacitor shown in FIG. 7 and the capacitors shown in FIGS. 8A and 8B are selected so that the combined capacitance is 0.1 μF.
【００３０】図９に示すように、大きさＬのインダクタ
ンスを４つを並列にした場合における、合成インダクタ
ンスＬallは、数５に示すように求めることができる。As shown in FIG. 9, when four inductances having a magnitude L are arranged in parallel, a combined inductance L all can be obtained as shown in Expression 5.
【００３１】[0031]
【数５】 (Equation 5)
【００３２】一方、図８（ａ）に示す比較例１の場合、
等価直列インダクタンスはＬである。また、図８（ｂ）
に示す比較例２の場合、Ｍ2＝Ｍ3であるから、全体の等
価直列インダクタンスは、数６に示すようになる。On the other hand, in the case of Comparative Example 1 shown in FIG.
The equivalent series inductance is L. FIG. 8 (b)
In the case of Comparative Example 2 shown in (1), since M 2 = M 3 , the overall equivalent series inductance is as shown in Expression 6.
【００３３】[0033]
【数６】 (Equation 6)
【００３４】図７に示す本実施の形態における構成の場
合、Ｍ1＝Ｍ4＝0であるから、全体の等価直列インダク
タンスは、数７によって表される。In the case of the configuration of the present embodiment shown in FIG. 7, since M 1 = M 4 = 0, the total equivalent series inductance is represented by the following equation (7).
【００３５】[0035]
【数７】 (Equation 7)
【００３６】上述した、それぞれの場合における周波数
特性を図１０に示す。図１０において、横軸は、周波数
を対数表示したものであり、縦軸は、インピーダンスを
示している。図１０において、比較例１、比較例２、第
１の実施の形態のそれぞれの場合における周波数に対応
するインピーダンスの特性を示している。各場合におい
て、インピーダンスが最も小さいときの周波数が自己共
振周波数ｆ0である。FIG. 10 shows the frequency characteristics in each case described above. In FIG. 10, the horizontal axis represents the frequency in logarithmic representation, and the vertical axis represents the impedance. FIG. 10 shows impedance characteristics corresponding to frequency in each of Comparative Example 1, Comparative Example 2, and the first embodiment. In each case, the frequency at which the impedance is the smallest is the self-resonant frequency f 0 .
【００３７】図１０において、自己共振周波数ｆ0は、
（比較例１）＜（比較例２）＜（第１の実施の形態）の
順で高くなっている。したがって、本発明の第１の実施
の形態を適用することにより、バイパスコンデンサとし
て、より高い周波数までの電源ノイズを低減できる。In FIG. 10, the self-resonant frequency f 0 is
(Comparative Example 1) <(Comparative Example 2) <(First Embodiment) Therefore, by applying the first embodiment of the present invention, power supply noise up to a higher frequency can be reduced as a bypass capacitor.
【００３８】次に、本発明の第２の実施の形態について
説明する。第２の実施の形態に係る構成を図１に示す。
本実施の形態では、上述した第１の実施の形態と同様
に、１６０８タイプのチップコンデンサ８を４つ用い、
合成キャパシタンスは０．１μＦとしている。図１は、
多層配線基板のコンデンサ搭載パターン図（１）、その
パターンのＡ−Ａ’断面の各層（３）と、信号層パター
ン図（２）とを示している。図１（３）は、基板をＡ−
Ａ’で切断したときに、側面から見た場合の図を示して
いる。図１（３）に示すように、第１の信号層として電
源層を備え、第２の信号層としてグランド層を備え、さ
らに、信号層を１または２以上備え、各層の黒線は、導
体を示している。図１（１）において、第１の信号の導
体パターンであるコンデンサ搭載電源パターン１０と、
第２の信号の導体パターンであるコンデンサ搭載グラン
ドパターン１１とが、部品を実装するための面に形成さ
れている。コンデンサ搭載電源パターン１０は、電源層
に電気的に接続される電源プレーン接続スルーホール１
３を備え、コンデンサ搭載グランドパターン１１は、電
源プレーン接続スルーホール１３を中心とする円弧状導
体部と、グランド層に電気的に接続される１または２以
上のグランドプレーン接続スルーホール１２とを備えて
いる。グランドプレーン接続スルーホール１２は、コン
デンサが搭載されていない位置に設けられる。また、ノ
イズの影響を少なくするために、グランド部分が多くな
るように、グランドプレーン接続スルーホール１２をよ
り多く設けるほうが望ましい。また、１６０８タイプチ
ップコンデンサ８ａ、ｂ、ｃおよびｄは、２つの電極を
備え、各コンデンサの２つの電極のうち一方は、電源プ
レーン接続スルーホール１３に接続され、他方の各々
は、コンデンサ搭載グランドパターン１１の円弧状導体
部の異なる位置に接続されている。第２の実施の形態に
おいては、それぞれのコンデンサを流れる電流の方向の
ベクトルが直交するように、電源プレーン接続スルーホ
ール１３を中心にして４つのコンデンサを放射状に配置
している。コンデンサの数は、２個以上であればよい。
また、円弧状導体部は、例えば、方形導体部にしてもよ
く、それぞれのコンデンサを流れる電流の方向のベクト
ルが直交するように、もしくは、ベクトルが交わるよう
に配置することができるような配線パターンであればよ
い。また、図１（２）に示す信号層のパターンは、電源
プレーン接続スルーホール１３を中心にして円状に示し
ているが、各回路構成により、他の部品に接続される場
合には、円弧状にして、配線パターンを延長させてもよ
い。Next, a second embodiment of the present invention will be described. FIG. 1 shows a configuration according to the second embodiment.
In the present embodiment, four 1608 type chip capacitors 8 are used as in the first embodiment described above.
The combined capacitance is 0.1 μF. FIG.
FIG. 2 shows a capacitor mounting pattern diagram (1) of a multilayer wiring board, each layer (3) in the AA ′ cross section of the pattern, and a signal layer pattern diagram (2). FIG. 1 (3) shows that the substrate is A-
FIG. 7 shows a view when viewed from the side when cut at A ′. As shown in FIG. 1 (3), a power layer is provided as a first signal layer, a ground layer is provided as a second signal layer, and one or more signal layers are provided. Is shown. In FIG. 1A, a capacitor-mounted power supply pattern 10, which is a first signal conductor pattern,
A capacitor mounting ground pattern 11, which is a second signal conductor pattern, is formed on a surface on which components are mounted. The capacitor-mounted power supply pattern 10 includes a power supply plane connection through hole 1 electrically connected to a power supply layer.
The capacitor mounting ground pattern 11 includes an arc-shaped conductor centered on the power plane connection through hole 13 and one or more ground plane connection through holes 12 electrically connected to the ground layer. ing. The ground plane connection through hole 12 is provided at a position where no capacitor is mounted. In order to reduce the influence of noise, it is desirable to provide more ground plane connection through holes 12 so as to increase the number of ground portions. The 1608 type chip capacitors 8a, b, c and d have two electrodes, one of the two electrodes of each capacitor is connected to the power supply plane connection through hole 13, and the other is connected to the capacitor mounting ground. They are connected to different positions of the arc-shaped conductor of the pattern 11. In the second embodiment, four capacitors are radially arranged around the power supply plane connection through-hole 13 so that the vectors of the current flowing through the respective capacitors are orthogonal to each other. The number of capacitors may be two or more.
Further, the arc-shaped conductor may be, for example, a rectangular conductor, and a wiring pattern in which the vectors in the direction of the current flowing through each capacitor can be arranged so as to be orthogonal or intersecting the vectors. Should be fine. The pattern of the signal layer shown in FIG. 1 (2) is shown in a circular shape with the power supply plane connection through-hole 13 as the center. The wiring pattern may be extended in an arc shape.
【００３９】また、上述した比較例１と比較例２と、第
２の実施の形態との場合における周波数特性を図１１に
示す。図１１において、図１０と同様に、横軸は、周波
数を対数表示したものであり、縦軸は、インピーダンス
を示している。図１１において、比較例１、比較例２、
第２の実施の形態のそれぞれの場合における周波数に対
応するインピーダンスの特性を示している。各場合にお
いて、インピーダンスが最も小さいときの周波数が自己
共振周波数ｆ0である。FIG. 11 shows frequency characteristics in the case of the above-described comparative example 1, comparative example 2, and the second embodiment. In FIG. 11, as in FIG. 10, the horizontal axis represents the logarithm of the frequency, and the vertical axis represents the impedance. In FIG. 11, Comparative Example 1, Comparative Example 2,
The graph shows the impedance characteristic corresponding to the frequency in each case of the second embodiment. In each case, the frequency at which the impedance is the smallest is the self-resonant frequency f 0 .
【００４０】図１１において、自己共振周波数ｆ0は、
（比較例１）＜（比較例２）＜（第２の実施の形態）の
順で高くなっている。In FIG. 11, the self-resonant frequency f 0 is
(Comparative Example 1) <(Comparative Example 2) <(Second Embodiment)
【００４１】また、本実施の形態における構成におい
て、全体の等価直列インダクタンスは、Ｍ1＝Ｍ4＝０、
Ｍ2＝Ｍ3であるので、数８に示すようになる。Further, in the configuration of the present embodiment, the overall equivalent series inductance is M 1 = M 4 = 0,
Since M 2 = M 3 , Equation 8 is obtained.
【００４２】[0042]
【数８】 (Equation 8)
【００４３】さらに、Ｍ2は、逆向きの電流の相互イン
ダクタンスであるから、マイナスの値を持つ。Further, M 2 has a negative value because it is a mutual inductance of currents in opposite directions.
【００４４】本実施の形態によれば、比較例１および比
較例２のいずれに比べても、自己共振周波数が高くなっ
ている。したがって、本発明の第２の実施の形態を適用
することにより、バイパスコンデンサとしてより高い周
波数までの電源ノイズを低減できる。According to the present embodiment, the self-resonant frequency is higher than in any of Comparative Examples 1 and 2. Therefore, by applying the second embodiment of the present invention, power supply noise up to a higher frequency can be reduced as a bypass capacitor.
【００４５】また、本発明の第２の実施の形態によれ
ば、第１の実施の形態よりもさらに、自己共振周波数を
高くすることが可能となる。Further, according to the second embodiment of the present invention, it is possible to further increase the self-resonant frequency as compared with the first embodiment.
【００４６】次に、第３の実施の形態を説明する。第３
の実施の形態においては、第２の実施の形態におけるコ
ンデンサを利用したＣＲバンドパスフィルタ回路の構成
を示す。本実施の形態におけるコンデンサは、等価直列
インダクタンスがより小さい、理想的なコンデンサであ
るということができるので、このコンデンサをさまざま
な回路に搭載することができる。Next, a third embodiment will be described. Third
In the third embodiment, a configuration of a CR bandpass filter circuit using a capacitor according to the second embodiment will be described. Since the capacitor in the present embodiment can be said to be an ideal capacitor having a smaller equivalent series inductance, this capacitor can be mounted on various circuits.
【００４７】図１２に、ＣＲバンドパスフィルタ回路の
配線基板のパターン図を示す。図１２において、次段の
回路に接続されている出力パターン２０と、グランドに
接続されているグランドパターン２１と、前段の回路に
接続されている、入力パターン２３と、コンデンサＣ１
と抵抗Ｒ１とを接続させるパターン２２とが、部品を実
装するための面に形成されている。各パターンは、導電
性のある導体により形成されている。本実施の形態にお
いて、配線パターンは実装面のみを示すが、必要があれ
ば、多層にしてもよい。また、４つのコンデンサＣ１ま
たはＣ２は、１６０８タイプチップコンデンサを利用す
ることができる。コンデンサＣ１の２つの電極のうち一
方は、パターン２２に接続され、他方の各々は、入力パ
ターン２３の円弧状導体部の異なる位置に接続されてい
る。また、コンデンサＣ２の２つの電極のうち一方は、
出力パターン２０に接続され、他方の各々は、グランド
パターン２１の円弧状導体部の異なる位置に接続されて
いる。また、抵抗Ｒ１は、パターン２２と、出力パター
ン２０とに接続され、抵抗Ｒ２は、パターン２１と、出
力パターン２０とに接続されている。FIG. 12 shows a pattern diagram of a wiring board of the CR bandpass filter circuit. In FIG. 12, an output pattern 20 connected to the next-stage circuit, a ground pattern 21 connected to the ground, an input pattern 23 connected to the preceding-stage circuit, and a capacitor C1
The pattern 22 connecting the resistor R1 and the resistor R1 is formed on a surface for mounting components. Each pattern is formed by a conductive conductor. In the present embodiment, the wiring pattern shows only the mounting surface, but may have a multilayer structure if necessary. Further, a 1608 type chip capacitor can be used as the four capacitors C1 or C2. One of the two electrodes of the capacitor C1 is connected to the pattern 22, and the other is connected to a different position of the arc-shaped conductor of the input pattern 23. One of the two electrodes of the capacitor C2 is
The other ends are connected to different positions of the arc-shaped conductor of the ground pattern 21. The resistor R1 is connected to the pattern 22 and the output pattern 20, and the resistor R2 is connected to the pattern 21 and the output pattern 20.
【００４８】第３の実施の形態によれば、等価直列イン
ダクタンスがより小さい、理想的なコンデンサを利用し
て、より高周波に対応可能なＣＲバンドパスフィルタ回
路を実現することができる。According to the third embodiment, it is possible to realize a CR bandpass filter circuit capable of coping with a higher frequency by using an ideal capacitor having a smaller equivalent series inductance.
【００４９】次に、第４の実施の形態を説明する。第４
の実施の形態においては、第２の実施の形態におけるコ
ンデンサを利用したコルピッツ型の発振回路の構成を示
す。本実施の形態におけるコンデンサは、等価直列イン
ダクタンスがより小さい、理想的なコンデンサであると
いうことができるので、より高周波の発振回路を実現す
ることができる。Next, a fourth embodiment will be described. 4th
In this embodiment, the configuration of a Colpitts oscillation circuit using a capacitor according to the second embodiment will be described. Since the capacitor in the present embodiment can be said to be an ideal capacitor having a smaller equivalent series inductance, a higher-frequency oscillation circuit can be realized.
【００５０】図１３に、コルピッツ型の発振回路の配線
基板のパターン図を示す。図１３において、電源に接続
されている電源パターン３０と、グランドに接続されて
いるグランドパターン３１と、各部品を接続させるため
のパターン３２、３３、３４、３５、３６とが、部品を
実装するための面に形成されている。本実施の形態にお
いて、配線パターンは実装面のみを示すが、必要があれ
ば、多層にしてもよい。また、コンデンサＣ２〜Ｃ７
は、１６０８タイプチップコンデンサを利用することが
できる。図１３において、電源パターン３０には、抵抗
Ｒ３とコンデンサＣ６の２つの電極のうち一方が接続さ
れ、また、ＲＦＣ（チョークコイル）に配線３７を介し
て接続されている。コンデンサＣ６の他方の電極は、グ
ランドパターン３１に接続され、また、コンデンサＣ４
の電極に接続されている。コンデンサＣ４の他方の電極
は、パターン３４を介して抵抗Ｒ４とＴｒ１（トタンジ
スタ）とに接続され、さらにパターン３３を介してコン
デンサＣ３の一方の電極に接続されている。また、抵抗
Ｒ３は、パターン３５を介して、抵抗Ｒ２と、Ｔｒ１
（トランジスタ）と、コンデンサＣ７の一方の電極とに
接続されている。コンデンサＣ７の他方の電極と、抵抗
Ｒ２とは、グランドパターン３１に接続されている。ま
た、パターン３６により、Ｔｒ１と、コンデンサＣ３の
他方の電極と、Ｃ１（トリマコンデンサ）と、Ｌ１（コ
イル）とが接続されている。Ｃ１の他方の電極は、グラ
ンドパターン３１に接続されている。また、Ｌ１は、パ
ターン３２を介してコンデンサＣ２とＣ５との一方の電
極に接続されている。コンデンサＣ５の他方の電極は、
抵抗Ｒ１に接続されている。また、抵抗Ｒ１は、グラン
ドパターン３１に接続され、コンデンサＣ２の他方の電
極もグランドパターンに接続されている。FIG. 13 shows a pattern diagram of a wiring board of a Colpitts type oscillation circuit. In FIG. 13, a power supply pattern 30 connected to a power supply, a ground pattern 31 connected to the ground, and patterns 32, 33, 34, 35, and 36 for connecting the components mount components. Formed on the surface. In the present embodiment, the wiring pattern shows only the mounting surface, but may have a multilayer structure if necessary. In addition, capacitors C2 to C7
Can use a 1608 type chip capacitor. In FIG. 13, one of two electrodes of a resistor R3 and a capacitor C6 is connected to a power supply pattern 30, and is connected to an RFC (choke coil) via a wiring 37. The other electrode of the capacitor C6 is connected to the ground pattern 31.
Are connected to the electrodes. The other electrode of the capacitor C4 is connected to the resistor R4 and Tr1 (a transistor) via the pattern 34, and further connected to one electrode of the capacitor C3 via the pattern 33. The resistor R3 is connected to the resistor R2 and Tr1 via the pattern 35.
(Transistor) and one electrode of the capacitor C7. The other electrode of the capacitor C7 and the resistor R2 are connected to the ground pattern 31. The pattern 36 connects Tr1, the other electrode of the capacitor C3, C1 (trimmer capacitor), and L1 (coil). The other electrode of C1 is connected to the ground pattern 31. L1 is connected to one electrode of the capacitors C2 and C5 via the pattern 32. The other electrode of the capacitor C5 is
It is connected to the resistor R1. Further, the resistor R1 is connected to the ground pattern 31, and the other electrode of the capacitor C2 is also connected to the ground pattern.
【００５１】第４の実施の形態によれば、等価直列イン
ダクタンスがより小さい、理想的なコンデンサを利用し
て、より高周波に対応可能なコルピッツ型の発振回路を
実現することができる。According to the fourth embodiment, it is possible to realize a Colpitts-type oscillation circuit capable of coping with a higher frequency by using an ideal capacitor having a smaller equivalent series inductance.
【００５２】上記各実施の形態によれば、並列接続され
た隣り合うコンデンサ間の相互インダクタンスの影響を
低減することが可能となる。これにより、並列接続した
ときの、等価直列インダクタンスを十分小さくすること
ができる。したがって、従来のコンデンサを使用しなが
ら、等価直列インダクタンスを小さくすることが可能と
なり、よって、自己共振周波数を高くすることができ
る。バイパスコンデンサとして適用した場合には、より
高い周波数までの電源ノイズに対応することができる。
また、電子回路のバイアス回路において、より高周波の
成分を含む交流信号を通過させることが可能となる。According to the above embodiments, it is possible to reduce the influence of mutual inductance between adjacent capacitors connected in parallel. Thereby, the equivalent series inductance when connected in parallel can be made sufficiently small. Therefore, the equivalent series inductance can be reduced while using the conventional capacitor, and the self-resonant frequency can be increased. When applied as a bypass capacitor, it can cope with power supply noise up to higher frequencies.
Further, in the bias circuit of the electronic circuit, it becomes possible to pass an AC signal containing a higher frequency component.
【００５３】[0053]
【発明の効果】本発明によれば、コンデンサの実装方
法、多層配線基板およびコンデンサを含む回路におい
て、等価直列インダクタンスを低減することができる。According to the present invention, the equivalent series inductance can be reduced in a method for mounting a capacitor, a circuit including a multilayer wiring board and a capacitor.
【図１】 本発明の第２の実施の形態に係るバイパスコ
ンデンサ実装構造を示す説明図であって、（ａ）上面
図、（ｂ）信号層のパターン図、（ｃ）断面図である。FIG. 1 is an explanatory view showing a bypass capacitor mounting structure according to a second embodiment of the present invention, in which (a) is a top view, (b) is a pattern diagram of a signal layer, and (c) is a cross-sectional view.
【図２】 部品としてのコンデンサの等価回路を示す説
明図である。FIG. 2 is an explanatory diagram showing an equivalent circuit of a capacitor as a component.
【図３】 部品としてのコンデンサの周波数特性を示す
説明図である。FIG. 3 is an explanatory diagram showing frequency characteristics of a capacitor as a component.
【図４】 並列接続されたインダクタンスの等価回路を
示す説明図である。FIG. 4 is an explanatory diagram showing an equivalent circuit of an inductance connected in parallel.
【図５】 ２個のコンデンサを平行にしたときの実装構
造を示す図である。FIG. 5 is a diagram showing a mounting structure when two capacitors are arranged in parallel.
【図６】 ２個のコンデンサを垂直にしたときの実装構
造を示す図である。FIG. 6 is a diagram showing a mounting structure when two capacitors are set vertically.
【図７】 本発明の第１の実施の形態に係るバイパスコ
ンデンサ実装方法を示す図である。FIG. 7 is a diagram showing a bypass capacitor mounting method according to the first embodiment of the present invention.
【図８】 比較例の実装方法を示す図であって、（ａ）
比較例１の実装方法、（ｂ）比較例２の実装方法であ
る。8A and 8B are diagrams illustrating a mounting method of a comparative example, and FIG.
The mounting method of Comparative Example 1 and the mounting method of (b) Comparative Example 2.
【図９】 ４つのインダクタンスを並列接続したときの
回路図である。FIG. 9 is a circuit diagram when four inductances are connected in parallel.
【図１０】 本発明の第１の実施の形態を適用して実装
されたバイパスコンデンサの周波数特性を示すグラフで
ある。FIG. 10 is a graph showing frequency characteristics of a bypass capacitor mounted by applying the first embodiment of the present invention.
【図１１】 本発明の第２の実施の形態を適用して実装
されたバイパスコンデンサの周波数特性を示すグラフで
ある。FIG. 11 is a graph showing frequency characteristics of a bypass capacitor mounted by applying the second embodiment of the present invention.
【図１２】第３の実施の形態におけるＣＲバンドパスフ
ィルタの回路の配線パターンを示す説明図である。FIG. 12 is an explanatory diagram showing a wiring pattern of a circuit of a CR bandpass filter according to a third embodiment.
【図１３】第４の実施の形態におけるコルピッツ型発振
回路の配線パターンを示す説明図である。FIG. 13 is an explanatory diagram showing a wiring pattern of a Colpitts oscillation circuit according to a fourth embodiment.
１…等価直列インダクタンス、２…キャパシタンス、３
…等価直列抵抗、４…自己共振周波数、５…コンデンサ
搭載パッド、６…コンデンサ、７…電流の方向、８…１
６０８タイプチップコンデンサ、９…チップコンデンサ
の搭載間隔、１０…コンデンサ搭載電源パターン、１１
…コンデンサ搭載グランドパターン、１２…グランドプ
レーン接続スルーホール、１３…電源プレーン接続スル
ーホール、１４…信号層パターン、１５…グランドプレ
ーン、１６…電源プレーン。1 ... Equivalent series inductance, 2 ... Capacitance, 3
... Equivalent series resistance, 4 ... Self resonance frequency, 5 ... Capacitor mounting pad, 6 ... Capacitor, 7 ... Current direction, 8 ... 1
608 type chip capacitor, 9: mounting interval of chip capacitor, 10: power supply pattern of capacitor, 11
... Capacitor ground pattern, 12 ground plane connection through hole, 13 power plane connection through hole, 14 signal layer pattern, 15 ground plane, 16 power plane.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 上坂 晃一 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 Ｆターム(参考） 5E336 AA04 BB03 BC34 CC32 CC43 CC53 GG11 5E338 AA03 BB02 BB13 CC01 CC04 CC06 CD32 EE11 ────────────────────────────────────────────────── ─── Continuing from the front page (72) Inventor Koichi Uesaka 292 Yoshida-cho, Totsuka-ku, Yokohama-shi, Kanagawa Prefecture F-term in Hitachi, Ltd. Production Engineering Research Laboratories F-term (reference) 5E336 AA04 BB03 BC34 CC32 CC43 CC53 GG11 5E338 AA03 BB02 BB13 CC01 CC04 CC06 CD32 EE11
Claims (8)
あって、前記第１と第２とのコンデンサは、電気的に並
列に接続され、前記第１と第２とのコンデンサの電流の
ベクトルが平行でないように配置されることを特徴とす
るコンデンサを備える回路。1. A circuit comprising first and second capacitors, wherein the first and second capacitors are electrically connected in parallel, and a current of the first and second capacitors is provided. Wherein the vectors are arranged so that they are not parallel.
あって、前記第１と第２とのコンデンサは、電気的に並
列に接続され、前記第１と第２とのコンデンサの電流の
ベクトルが直交するように配置されることを特徴とする
コンデンサを備える回路。2. A circuit comprising first and second capacitors, wherein the first and second capacitors are electrically connected in parallel, and a current of the first and second capacitors is provided. Wherein the vectors are arranged to be orthogonal.
サを備える回路であって、前記複数のコンデンサのうち
少なくとも一組のコンデンサにおいて、一方のコンデン
サの電流のベクトルを含む平面に対して、他方のコンデ
ンサの電流のベクトルがねじれの関係にあるように配置
されることを特徴とするコンデンサを備える回路。3. A circuit comprising a plurality of capacitors electrically connected in parallel, wherein at least one set of the plurality of capacitors includes a capacitor having a current vector with respect to a plane including a current vector of one of the capacitors. A circuit comprising a capacitor, wherein the current vector of the other capacitor is arranged in a torsional relationship.
において、前記一組のコンデンサの電流のベクトルが、
同一面上に投影された場合、電流のベクトルが交差する
ことを特徴とするコンデンサを備える回路。4. A circuit comprising a capacitor according to claim 3, wherein the current vector of the set of capacitors is:
A circuit comprising a capacitor, characterized in that the current vectors intersect when projected on the same plane.
ンサと、第１、第２および第３の端子とを備える回路で
あって、前記第１の端子と第２の端子とを結ぶ線と、前
記第１の端子と第２の端子とを結ぶ線とにより成す角度
が０度でない位置に、前記第１、第２および第３の端子
が配置され、前記第１と第２とのコンデンサの各々は、
２つの電極を有し、前記第１と第２とのコンデンサの２
つの電極のうち一方は、前記第１の端子に接続され、前
記第１のコンデンサの２つの電極のうち他方は、前記第
２の端子に接続され、前記第２のコンデンサの２つの電
極のうち他方は、前記第３の端子に接続されていること
を特徴とするコンデンサを備える回路。5. A circuit comprising: first and second capacitors connected in parallel; and first, second and third terminals, the circuit connecting the first and second terminals. The first, second, and third terminals are arranged at positions where an angle formed by a line and a line connecting the first terminal and the second terminal is not 0 degree, and the first, second, and third terminals are arranged. Each of the capacitors
The first and second capacitors having two electrodes;
One of the two electrodes is connected to the first terminal, and the other of the two electrodes of the first capacitor is connected to the second terminal, and one of the two electrodes of the second capacitor is connected to the second terminal. The other is a circuit including a capacitor, which is connected to the third terminal.
板であって、前記第２の電極は、前記第１電極が配置さ
れた点の回りを囲む位置に配置されることを特徴とする
配線基板。6. A wiring board comprising a first electrode and a second electrode, wherein the second electrode is arranged at a position surrounding a point where the first electrode is arranged. Characteristic wiring board.
の電極を備える複数のコンデンサを有し、前記複数のコ
ンデンサの２つの電極のうち一方は、前記第１の電極に
接続され、前記複数のコンデンサの２つの電極のうち他
方の各々は、前記第２の電極の異なる位置に接続される
ことを特徴とする配線基板。7. The wiring board according to claim 6, further comprising a plurality of capacitors having two electrodes, wherein one of two electrodes of the plurality of capacitors is connected to the first electrode, A wiring board, wherein each of the other two electrodes of the plurality of capacitors is connected to a different position of the second electrode.
の電極を備える４つのコンデンサを有し、前記４つのコ
ンデンサの２つの電極のうち一方は、前記第１の電極に
接続され、前記４つのコンデンサの２つの電極のうち他
方の各々は、前記第２の電極の異なる位置に接続され、
前記４つのコンデンサは、放射状に配置されることを特
徴とする配線基板。8. The wiring board according to claim 6, further comprising: four capacitors having two electrodes, wherein one of the two electrodes of the four capacitors is connected to the first electrode, Each of the other of the two electrodes of the four capacitors is connected to a different location of the second electrode;
The said four capacitors are arrange | positioned radially, The wiring board characterized by the above-mentioned.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11199077A JP2001023849A (en) | 1999-07-13 | 1999-07-13 | Circuit with capacitor and wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11199077A JP2001023849A (en) | 1999-07-13 | 1999-07-13 | Circuit with capacitor and wiring board |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001023849A true JP2001023849A (en) | 2001-01-26 |
Family
ID=16401734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11199077A Pending JP2001023849A (en) | 1999-07-13 | 1999-07-13 | Circuit with capacitor and wiring board |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001023849A (en) |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282348A (en) * | 2002-03-26 | 2003-10-03 | Murata Mfg Co Ltd | Mounting structure of two-terminal capacitor and three- terminal capacitor |
| GB2393581A (en) * | 2002-09-27 | 2004-03-31 | Visteon Global Tech Inc | EMI suppression method for powertrain control modules |
| JP2006093341A (en) * | 2004-09-22 | 2006-04-06 | Tdk Corp | Solid electrolyte capacitor |
| JP2009033948A (en) * | 2007-12-27 | 2009-02-12 | Rohm Co Ltd | Smoothing circuit, and drive device using the same |
| EP1928217A3 (en) * | 2006-11-30 | 2009-08-19 | NEC Corporation | Element mounting structure and element mounting method |
| JP2010045085A (en) * | 2008-08-11 | 2010-02-25 | Lenovo Singapore Pte Ltd | Arrangement structure in printed circuit board for stacked ceramic capacitor |
| US8154846B2 (en) | 2009-06-02 | 2012-04-10 | Astec International Limited | Feedthrough capacitor assemblies |
| DE102011075866A1 (en) * | 2011-05-16 | 2012-11-22 | Continental Automotive Gmbh | Multi-layer printed circuit board with embedded EMC capacitor |
| JP2013021269A (en) * | 2011-07-14 | 2013-01-31 | Ngk Spark Plug Co Ltd | Wiring substrate with built-in component |
| US8405321B2 (en) | 2007-07-26 | 2013-03-26 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| WO2015040665A1 (en) | 2013-09-17 | 2015-03-26 | 三菱電機株式会社 | Noise filter |
| CN104742961A (en) * | 2013-12-26 | 2015-07-01 | 株式会社电装 | Electronic control unit and electric power steering apparatus having the same |
| US9147643B2 (en) | 2013-04-26 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
| JP2017191866A (en) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | Capacitor mounting structure |
| CN111295046A (en) * | 2019-03-28 | 2020-06-16 | 展讯通信（上海）有限公司 | Mobile terminal |
| WO2021045155A1 (en) * | 2019-09-04 | 2021-03-11 | Tdk株式会社 | Electronic component mounting structure |
-
1999
- 1999-07-13 JP JP11199077A patent/JP2001023849A/en active Pending
Cited By (25)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003282348A (en) * | 2002-03-26 | 2003-10-03 | Murata Mfg Co Ltd | Mounting structure of two-terminal capacitor and three- terminal capacitor |
| GB2393581A (en) * | 2002-09-27 | 2004-03-31 | Visteon Global Tech Inc | EMI suppression method for powertrain control modules |
| GB2393581B (en) * | 2002-09-27 | 2004-10-27 | Visteon Global Tech Inc | EMI suppression |
| US6856209B2 (en) | 2002-09-27 | 2005-02-15 | Visteon Global Technologies, Inc. | EMI suppression method for powertrain control modules |
| JP2006093341A (en) * | 2004-09-22 | 2006-04-06 | Tdk Corp | Solid electrolyte capacitor |
| US7687922B2 (en) | 2006-11-30 | 2010-03-30 | Tadayuki Chikuma | Element mounting structure and element mounting method |
| EP1928217A3 (en) * | 2006-11-30 | 2009-08-19 | NEC Corporation | Element mounting structure and element mounting method |
| US8405321B2 (en) | 2007-07-26 | 2013-03-26 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| US8723442B2 (en) | 2007-07-26 | 2014-05-13 | Rohm Co., Ltd. | Drive unit, smoothing circuit, DC/DC converter |
| JP2009033948A (en) * | 2007-12-27 | 2009-02-12 | Rohm Co Ltd | Smoothing circuit, and drive device using the same |
| US8564966B2 (en) | 2008-08-11 | 2013-10-22 | Lenovo (Singapore) Pte. Ltd. | Apparatus for reducing capacitor generated noise on a printed circuit board |
| JP2010045085A (en) * | 2008-08-11 | 2010-02-25 | Lenovo Singapore Pte Ltd | Arrangement structure in printed circuit board for stacked ceramic capacitor |
| US8154846B2 (en) | 2009-06-02 | 2012-04-10 | Astec International Limited | Feedthrough capacitor assemblies |
| DE102011075866A1 (en) * | 2011-05-16 | 2012-11-22 | Continental Automotive Gmbh | Multi-layer printed circuit board with embedded EMC capacitor |
| JP2013021269A (en) * | 2011-07-14 | 2013-01-31 | Ngk Spark Plug Co Ltd | Wiring substrate with built-in component |
| US9147643B2 (en) | 2013-04-26 | 2015-09-29 | Samsung Electronics Co., Ltd. | Semiconductor package |
| US10263589B2 (en) | 2013-09-17 | 2019-04-16 | Mitsubishi Electric Corporation | Noise filter |
| WO2015040665A1 (en) | 2013-09-17 | 2015-03-26 | 三菱電機株式会社 | Noise filter |
| JP2015126100A (en) * | 2013-12-26 | 2015-07-06 | 株式会社デンソー | Electronic control device and electric power steering device using the same |
| CN104742961A (en) * | 2013-12-26 | 2015-07-01 | 株式会社电装 | Electronic control unit and electric power steering apparatus having the same |
| JP2017191866A (en) * | 2016-04-14 | 2017-10-19 | 太陽誘電株式会社 | Capacitor mounting structure |
| CN111295046A (en) * | 2019-03-28 | 2020-06-16 | 展讯通信（上海）有限公司 | Mobile terminal |
| WO2021045155A1 (en) * | 2019-09-04 | 2021-03-11 | Tdk株式会社 | Electronic component mounting structure |
| JP2021040072A (en) * | 2019-09-04 | 2021-03-11 | Tdk株式会社 | Electronic component mounting structure |
| JP7222334B2 (en) | 2019-09-04 | 2023-02-15 | Tdk株式会社 | Electronic component mounting structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6407904B1 (en) | Multi-layer capacitor | |
| JP2001023849A (en) | Circuit with capacitor and wiring board | |
| US6430025B2 (en) | Multilayer capacitor | |
| JP3337018B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits and high frequency circuits | |
| JP3489729B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits, and high-frequency circuits | |
| JP3232562B2 (en) | Electromagnetic interference suppression component and electromagnetic interference suppression circuit | |
| JP2001185442A (en) | Connection structure of multiplayer capacitor and decoupling capacitor and wiring substrate | |
| KR20010039561A (en) | Multi-layer capacitor, wiring board, and high-frequency circuit | |
| KR19980087147A (en) | Printed boards can attenuate electromagnetic noise | |
| JPH02187093A (en) | Printed wiring board | |
| JP3514195B2 (en) | Multilayer capacitors, wiring boards, decoupling circuits and high frequency circuits | |
| JPWO2018025342A1 (en) | Noise filter circuit | |
| US6754064B2 (en) | Mounting structure for two-terminal capacitor and three-terminal capacitor | |
| JP2000223348A (en) | Multilayer ceramic capacitor | |
| JP2004501515A (en) | Bypass capacitor method for achieving a desired electrical impedance value between parallel planar conductors of a power distribution structure, and an associated power distribution structure | |
| JPH10242601A (en) | Method for connecting printed wiring board with housing, and electronic apparatus | |
| JP4438864B2 (en) | Substrate and electronic device having the same | |
| JP2001015384A (en) | Multilayer ceramic capacitor | |
| JP2001015885A (en) | High-frequency electronic circuit and structure of mounting chip three-terminal capacitor on the same | |
| JP2006310435A (en) | Multilayer printed board | |
| JP2006319004A (en) | Capacitor mounting structure, and multilayer circuit board | |
| JPH11251180A (en) | Multilayer capacitor | |
| US20030025570A1 (en) | Reducing effects of electrical impedance | |
| JP2002057422A (en) | Electronic apparatus | |
| JP4453911B2 (en) | Connection structure and wiring board for multilayer capacitors and decoupling capacitors |