JP3947081B2 - 伝送システムとそのノード装置および通信パス設定方法 - Google Patents
伝送システムとそのノード装置および通信パス設定方法 Download PDFInfo
- Publication number
- JP3947081B2 JP3947081B2 JP2002303059A JP2002303059A JP3947081B2 JP 3947081 B2 JP3947081 B2 JP 3947081B2 JP 2002303059 A JP2002303059 A JP 2002303059A JP 2002303059 A JP2002303059 A JP 2002303059A JP 3947081 B2 JP3947081 B2 JP 3947081B2
- Authority
- JP
- Japan
- Prior art keywords
- path setting
- control information
- hardware
- hardware control
- path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Small-Scale Networks (AREA)
- Optical Communication System (AREA)
Description
【発明の属する技術分野】
本発明は、例えばSDH(Synchronous Digital Hierarchy)/SONET(Synchronous Optical Network)などの規格に準拠する伝送システムと、このシステムで用いられるノード装置ならびに通信パス設定方法に関する。
【0002】
【従来の技術】
一般に情報伝送システムは、情報伝送を担うノード装置と、システムに対してOAM(Operations,Administration and Maintenance)サービスを提供する監視制御装置とを備える。この種のシステムは、SDH/SONETアーキテクチャのもとで構成されることが多い。
【0003】
この種のシステムでは、情報伝送路や装置内部構成に現用系と予備系とからなる冗長化構成が採られ、耐障害性能の向上が図られる。伝送路障害などの切替要因が生じると、サービストラフィックを伝送するパスの経路が各ノード装置の自律分散制御により予備系側に切り替えられ、これによりサービストラフィックが障害から救済される。また装置内障害においても、障害箇所を避けてサービストラフィックを迂回させることができるようになっている。この種のプロテクション機能はAPS(Automatic Protection Switching)と称して知られており、比較的ノード装置寄りの機能として位置づけられる。
【0004】
一方、監視制御装置の重要な機能として、ネットワーク内にパスを設定する機能がある。オペレータによるパス設定操作が実行されると、監視制御装置は対象となるノード装置にパス設定要求メッセージを送出する。これを受けたノード装置は、それぞれ複数有る低速側チャネルと高速側チャネルとの接続関係を一意に設定し、これにより任意のノードを結ぶパスが設定される。
【0005】
ところで、従来の伝送システムにおいて、プロテクション機能とパス設定機能とは比較的独立した位置付けにある。つまり、それぞれの機能は、互いに他の機能の存在を意識すること無く動作する。このことから両機能間には不整合があり、以下に示すような不具合を生じることが知られている。
【0006】
例えば、現用系パスをクリエイトするには、低速側の任意の現用系チャネルと高速側の任意の現用系チャネルとがパス設定の際にオペレータにより指定される。そうすると、制御対象となるノード装置におけるプロテクション機能がどのような状態であるかに拘わらず、現用系にパスを設定する旨のメッセージがノード装置に投入される。このとき、プロテクション機能が現用系パスを予備系に迂回させる状態になっているとミスマッチを生じるため、意図するパスが設定されないなどの虞が有る。
【0007】
従来のシステムではこのような事態を避けるため、プロテクション機能の起動時にはパス設定処理を行なえないようにするか、あるいはプロテクション機能をロックアウトした状態でしかパスを設定できないようになっている。いずれの事柄もネットワークの運用を制限するため、このような制限を取り除いて運用面での自由度を大きくすることが望ましい。
【0008】
また、従来のシステムにおいてパス設定のためプロテクション機能をロックアウトすると、その間に発生した障害からサービストラフィックを救済できないことになる。このことはより深刻であり、特に基幹網に適用されるシステムにあっては重大な不具合となる。さらに、プロテクション機能をロックアウトするためのコマンドをオペレータがマニュアルで投入する必要があるために、オペレータの手間が煩雑であるという不具合もある。
【0009】
【発明が解決しようとする課題】
以上述べたように従来の伝送システムにおいては、パス設定機能とプロテクション機能とがそれぞれ独立した位置付けにあり、いわば両機能を整合させて動作させるための手段が無い。このことからネットワークの運用が制限され、ユーザにとり不便な点がある。またパスクリエイト時にはプロテクション機能をロックアウトすることが必要であり、このためトラフィックに悪影響が及ぼされる虞があり、さらにオペレータの手間が煩雑であるという不具合が有る。
【0010】
本発明は上記事情によりなされたもので、その目的は、パス設定機能とプロテクション機能とを互いの整合を保って動作させることを可能とし、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することにある。
【0011】
【課題を解決するための手段】
上記目的を達成するために本発明は、サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに前記サービストラフィックを伝送するための通信パスを設定する方法において、前記監視制御装置から任意の前記ノード装置に対して与えられるパス設定要求を解釈してパス設定状態情報を生成する第1ステップと、前記パス設定要求が与えられたノード装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を、前記パス設定状態情報に基づいて生成する第2ステップと、この第2ステップで生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる第3ステップと、この第3ステップで更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定する第4ステップとを具備することを特徴とする。
【0013】
このような手段を講じたことにより、ノード装置におけるプロテクション機能が現用系または予備系のいずれを選択しているかが認識され、その結果に応じて、現時点で選択されている状態の系側を通過するように通信パスが設定される。従ってパス設定機能とプロテクション機能とを互いの整合を保って動作させることができ、これによりネットワーク運用面での便宜を向上させることが可能になる。
【0014】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態を詳細に説明する。
図1は、本発明に係わるノード装置が設置されるディジタル信号伝送システムの実施の形態を示すシステム構成図である。本実施形態においてはSDHに準拠する同期伝送システムを想定する。
【0015】
このシステムは複数のノード装置(Node:以下ノードと称する)#A〜#Gと、これらのノードをリング状に接続するサービスラインSLとプロテクションラインPLとを備える。プロテクションラインPLは、サービスラインSLの予備系である。各ノード#A〜#Gには、例えば交換機や端局装置などの低次群装置10が低次群ラインZを介して接続される。
【0016】
低次群装置10と各ノード#A〜#Gとの間で授受される低次群信号は、例えばSDHにおけるSTM(Synchronous Transport Module)−1,STM−4,STM−16、あるいはSTM−64レベルである。この低次群信号は各ノード#A〜#Gにおいて多重化され、STM−64などの高次群信号としてサービスラインSLおよびプロテクションラインPLに送出される。なお、各ノード#A〜#Gにおける高次群信号の送出方向には時計回り(Clockwise:CW)方向と反時計回り方向(Counter Clockwise:CCW)との2通りがある。ここでは便宜上、ノード#AにおけるCW方向をEAST側、CCW方向をWEST側と称する。
【0017】
各ノード#A〜#Gには、ネットワーク全体の監視処理、および制御処理を担う監視制御装置20が接続される。なおシステム設計のニーズに応じて、監視制御装置20の数は任意である。例えば、一つの監視制御装置20によりシステム全体を統括的に監視・制御するようにしても良い。
【0018】
またこのシステムは、サービストラフィックの伝送に係わる障害がサービスラインSLに生じた場合に、プロテクションラインPL側の伝送リソースを利用して、当該障害からサービストラフィックを救済する機能を備える。この機能は、SDHにおいてはAPS(Automatic Protection Switching)と称され、ノード#A〜#Gの自律的分散制御により実現される。APSの方式には、BLSR(Bi-directional Line Switched Ring)などがある。
【0019】
ノード#A〜#G間には、要求に応じた数の通信パス(以下パスと称する)が任意に設定される。パスは、サービスラインSLおよびプロテクションラインPLに多重されるタイムスロットに対応するもので、監視制御装置20から任意のノードに与えられるパス設定要求に応じて生成される。システムに障害が生じていない場合には、空きとなるプロテクションラインPL側のリソースにパートタイムトラフィックを伝送するためのパスが設定されることもある。
【0020】
図2は、図1に示されるノード#Aの主要部構成を示すブロック図である。なおノード#B〜#Gも同様の構成である。ノード#Aは、サービス系タイムスロット交換部(TSA(SRV))31と、プロテクション系タイムスロット交換部(TSA(PRT))32とを備える。タイムスロット交換部31、32は、互いに他方の冗長系である。
【0021】
TSA(SRV)31、および、TSA(PRT)32は、いずれもサービス系ラインインタフェース部(HS I/F(SRV))11,12と、プロテクション系ラインインタフェース部(HS I/F(PRT))14,13とに接続される。
【0022】
HS I/F(SRV)12は、West側サービスラインSLに接続される。HS I/F(SRV)11は、East側サービスラインSLに接続される。HS I/F(PRT)14は、West側プロテクションラインPLに接続される。HS I/F(PRT)13は、East側プロテクションラインPLに接続される。
【0023】
HS I/F(SRV)11,12、およびHS I/F(PRT)13,14のいずれも、リモートセクション(R-Section)の終端処理と、端局セクション(M-Section)終端の終端処理とを実施する。HS I/F(PRT)13はHS I/F(SRV)11の予備系である。またHS I/F(PRT)14はHS I/F(SRV)12の予備系である。
【0024】
ノードA#は、低次群装置10に至るチャネル数nに応じた数の、低速インタフェース部(LS I/F)21〜2nを備える。LS I/F21〜2nは、いずれもTSA(SRV)31、および、TSA(PRT)32に接続される。低次群信号は、低次群装置10との間で、LS I/F21〜2nを介して授受される。
【0025】
低速インタフェース部LS I/F21〜2nは、主信号現用系インタフェース部(I/F(SRV))61と、主信号予備系インタフェース部(I/F(PRT))62と、パートタイムトラフィックインタフェース部(I/F (P/T))63とを備える。I/F(SRV)61は、サービス回線201に接続される。I/F(PRT)62は、サービス回線202に接続される。I/F (P/T)63は、パートタイム回線203に接続される。
【0026】
サービス回線201,202はサービストラフィックを伝送する。パートタイム回線203は、パートタイムトラフィックを伝送する。いずれの回線も、それぞれの回線を収容する低次群装置10に接続される。
【0027】
I/F(SRV)61とI/F(PRT)62とは、サービス系スイッチ部(PSW(SRV))51を介してTSA(SRV)31に接続される。またI/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63は、プロテクション系スイッチ部(PSW(PRT))52を介してTSA(PRT)32に接続される。I/F(PRT)62はI/F(SRV)61の予備系である。
【0028】
なお、TSA(SRV)31、TSA(PRT)32、HS I/F(SRV)11,12、HS I/F(PRT)13,14、I/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63は、いずれもハードウェア基板上に実装される。これらの基板は故障などの際に取り換えられるように設けられる。また各基板は、それぞれ自己の動作を制御するための動作情報などを記憶するゲートアレイなどの内部メモリ(図示せず)を備える。
【0029】
ノード#Aは、記憶部5記憶される各種の制御プログラムに基づき、図示しないCPU(Central Processing Unit)などを備える制御部4の制御のもとで動作する。
【0030】
ところで、制御部4は、パス設定部4aと、LS切替部4bと、装置内切替部4cと、HS切替部4dと、基板制御部4eとを備える。これらの制御機能は、例えば上記CPUのソフトウェア処理により実現される。
【0031】
パス設定部4aは、図1の監視制御装置20からパス設定要求が与えられた場合にその内容を解釈し、パス設定状態情報5aを生成して記憶部5に記憶させる。またパス設定部4aは、伝送システム内に通信パスを設定するに際して各基板を制御するための基板制御情報5bをパス設定状態情報5aに基づいて生成し、記憶部5に記憶させる。
【0032】
LS切替部4bは、障害などの切替要因の発生に応じてI/F(SRV)61またはI/F(PRT)62のいずれかを選択し、サービストラフィックの伝送経路を選択したインタフェース基板側に切り替える。またLS切替部4bは、インタフェース基板の選択状態に基づいて基板制御情報5bの内容を更新する。
【0033】
装置内切替部4cは、切替要因の発生に応じてTSA(SRV)31またはTSA(PRT)32のいずれかを選択し、サービストラフィックの伝送経路を選択したTSA基板側に切り替える。また装置内切替部4cは、TSA基板の選択状態に基づいて基板制御情報5bの内容を更新する。
【0034】
HS切替部4dは、切替要因の発生に応じてHS I/F(SRV)11,12、またはHS I/F(PRT)13,14のいずれかを選択し、サービストラフィックの伝送経路を選択したインタフェース基板側に切り替える。またHS切替部4dは、インタフェース基板の選択状態に基づいて基板制御情報5bの内容を更新する。
【0035】
基板制御部4eは、TSA(SRV)31、TSA(PRT)32、HS I/F(SRV)11,12、HS I/F(PRT)13,14、I/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63が備える内部メモリに、更新された基板制御情報5bを書き込み、各基板のパス設定に係わる動作を制御する。
【0036】
図3は、図2に示されるノード#A〜#Gにおける各オブジェクトの関係を示すモデル図である。このように、パス設定状態情報5aおよび基板制御情報5bはまずパス設定部4aにより生成される。そして、パス設定状態情報5aを参照してLS切替部4b、装置内切替部4c、および、HS切替部4dにより基板制御情報5bが更新される。更新された基板制御情報5bはその都度基板制御部4eに通知される。基板制御部4eは、基板制御情報5bを主信号系基板すなわちTSA(SRV)31、TSA(PRT)32、HS I/F(SRV)11,12、HSI/F(PRT)13,14、I/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63がそれぞれ実装される各基板に書き込む。
【0037】
図4は、パス設定状態情報5aの一例を示す図である。パス設定状態情報5aは、複数存在する論理チャネルごとにパス設定の有無を対応付けたものである。パス設定が有る論理チャネルには、接続先の論理チャネルが対応付けられる。例えば論理チャネル(HS West Timeslot1:高速側Westのタイムスロット1)にはパス設定が有り、その接続先論理チャネルは(HS East Timeslot1)である。
【0038】
図5は、基板制御情報5bの一例を示す図である。基板制御情報5bはよりハードウェアに近い位置付けの情報であり、対象となる内部ブロックごとに、属する基板の一覧が基板設定対象として対応付けられる。さらに、、各基板設定対象ごとにその設定値が対応付けられる。例えばサービス系タイムスロット交換部(TSA SRV)ブロックのマトリクススイッチ(Matrix) SW1には、0x01なる値が設定されている。
【0039】
図6は、上記構成におけるパス設定手順を示すフローチャートである。監視制御装置20から、低次群チャネルと接続先の高次群チャネルとを指定したパス設定要求が与えられると、パス設定手段4aによりパス設定情報5aが生成され(ステップS1)、次いで基板制御情報5bが生成される(ステップS2)。
【0040】
次に、基板制御情報5bに切替制御情報が反映されることにより、基板制御情報5bが更新される(ステップS3)。切替制御情報とは、TSA(SRV)31、TSA(PRT)32、HS I/F(SRV)11,12、HS I/F(PRT)13,14、I/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63が実装される各基板において、APSにより現用系または予備系のいずれが選択されているかを示す情報である。そして、更新された基板制御情報5bが、基板制御部4eにより各基板の内部メモリに書き込まれる(ステップS4)。
【0041】
図7は、図6のフローチャートのステップS3における詳細な手順を示すフローチャートである。ステップS31において、HS I/F(SRV)11,12とHS I/F(PRT)13,14間のAPSによる冗長切替えが発生している場合、HS切替部4dはパス設定状態情報情報5aを参照し(ステップSa)、基板制御情報5bを更新したのち基板制御部4eに通知する(ステップSb)。HS冗長切替えが発生していない場合には基板制御情報5bは更新されず、基板制御部4eへの通知のみが行われる。
【0042】
次のステップS32において、TSA(SRV)31とTSA(PRT)32間のAPSによる冗長切替えが発生している場合、装置内切替部4cはパス設定状態情報情報5aを参照し(ステップSc)、基板制御情報5bを更新したのち基板制御部4eに通知する(ステップSd)。装置内冗長切替えが発生していない場合には基板制御情報5bは更新されず、基板制御部4eへの通知のみが行われる。
【0043】
図8は、装置内切替部4cにより基板制御情報5bが更新される様子を示す図である。TSAブロックに冗長切り替えが発生していると装置内切替部4cはその旨を認識し、基板制御情報5bにおける設定値を新たな値に上書きする。このような処理により基板制御情報5bが更新される。
【0044】
次のステップS33において、I/F(SRV)61、I/F(PRT)62、および、I/F (P/T)63間のAPSによる冗長切替えが発生している場合、LS切替部4bはパス設定状態情報情報5aを参照し(ステップSe)、基板制御情報5bを更新したのち基板制御部4eに通知する(ステップSf)。LS冗長切替えが発生していない場合には基板制御情報5bは更新されず、基板制御部4eへの通知のみが行われる。なお以上の手順においてステップS31〜ステップS33の順序は任意であり、変更することができる。
【0045】
図9は、図2に示されるノード#A〜#Gにおいて冗長切り替えが発生していない状態を示す模式図である。すなわちAPSが起動していない状態であり、この状態をノーマル(Normal)状態と称することもある。同図には、WEST側のサービスラインSLとサービス側(SRV)低次群ラインZとの間の任意のタイムスロットに設定されたパスが太い矢印で示される。このパスは、装置内においてHS I/F(SRV)12、TSA(SRV)31、および、I/F(SRV)61を経由する。
【0046】
図10は、図9の状態からHSブロック70に冗長切り替えが発生した状態を示す模式図である。HS I/F(SRV)12に障害が生じると、APSによりHS冗長切替えが起動する。これにより上記パスの経路は、装置内部においてHSI/F(SRV)12からHS I/F(PRT)14側に切り替えられる。
【0047】
図11は、図9の状態からTSAブロック80に冗長切り替えが発生した状態を示す模式図である。TSA(SRV)31に障害が生じると、APSにより装置内冗長切替えが起動する。これにより上記パスの経路は、装置内部においてTSA(SRV)31からTSA(PRT)32側に切り替えられる。
【0048】
図12は、図9の状態からLSブロック90に冗長切り替えが発生した状態を示す模式図である。I/F(SRV)61に障害が生じると、APSによりLS冗長切替えが起動する。これにより上記パスの経路は、装置内部においてI/F(SRV)61からI/F(PRT)62側に切り替えられる。
【0049】
以上説明したように本実施形態では、監視制御装置20からパス設定要求を受信した場合に、ノード装置のパス設定部4aによりパス設定要求の内容を解釈してパス設定状態情報5aを生成し、これをもとに基板制御情報5bを生成する。またノード装置のLS切替部4b、装置内切替部4c、およびHS切替部4dにより、それぞれLSブロック90、TSAブロック80、HSブロック70において冗長切替えが発生しているか否かを認識し、冗長切替えが発生している場合には、対応するブロックに係わる基板制御情報5bを更新する。そして、更新された基板制御情報5bを主信号系基板の内部メモリに書き込むようにしている。
【0050】
このようにすることで、パス設定に関わるハードウェアを制御するための基板制御情報5bが、ノードの装置内部における冗長切替えの発生の有無に応じて更新されるため、パス設定に際して冗長切替えの状態が反映されることになる。従って、パス設定機能と、冗長切替え機能すなわちプロテクション機能とを、整合を保って動作させることが可能になる。これによりAPSが起動している状態でパスを設定することができるようになるので、運用上の制限事項を取り払い、利便性を大きく向上させることが可能になる。しかも本実施形態によれば、パス設定作業に際してAPSをロックアウトする必要が無くなるので、面倒なシーケンス処理が不要となり、ユーザ、マシン、およびネットワークの負荷を軽減することが可能になる。
【0051】
また本実施形態によれば、ノード側においてパス設定要求メッセージの内容が解釈され、両機能を整合させるための処理がノード装置側で完結するかたちで実施される。よって監視制御装置から送出されるパス設定要求に特別な情報を新たに付加する必要がない。すなわち、従来のシステムと同様、監視制御装置20はサービス系の高速チャネルと低速チャネルとを指定する形でのメッセージを送出すれば良い。これにより従来のシステムに変更を加える余地が少なくて済み、コスト的にも有利となる。
【0052】
これらのことから、パス設定機能とプロテクション機能とを互いの整合を保って動作させることを可能とし、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することが可能となる。
【0053】
なお、本発明は上記実施の形態に限定されるものではない。例えば本実施形態では複数のノードがリング状に接続されるリングネットワークを想定したが、このほかにも、例えば複数のノードが一連鎖状に接続されるリニアネットワークや、メッシュ状のネットワークなどにも本発明を適用することができる。このほか、本発明の要旨を逸脱しない範囲で種々の変形実施を行うことができる。
【0054】
【発明の効果】
以上詳述したように本発明によれば、パス設定機能とプロテクション機能とを互いの整合を保って動作させることが可能となり、これによりネットワーク運用面での便宜の向上を図った伝送システムとそのノード装置および通信パス設定方法を提供することができる。
【図面の簡単な説明】
【図1】 本発明に係わるノード装置が設置されるディジタル信号伝送システムの実施の形態を示すシステム構成図。
【図2】 図1に示されるノード#A〜#Gの主要部構成を示す機能ブロック図。
【図3】 図2に示されるノード#A〜#Gにおける各オブジェクトの関係を示すモデル図。
【図4】 図2の記憶部5に記憶されるパス設定状態情報5aの一例を示す図。
【図5】 図2の記憶部5に記憶される基板制御情報5bの一例を示す図。
【図6】 図2に示されるノード装置#A〜#Gにおけるパス設定手順を示すフローチャート。
【図7】 図6のフローチャートのステップS3における詳細な手順を示すフローチャート。
【図8】 装置内切替部4cにより基板制御情報5bが更新される様子を示す図。
【図9】 図2に示されるノード#A〜#Gにおいて冗長切り替えが発生していない状態を示す模式図。
【図10】 図9の状態からHSブロックに冗長切り替えが発生した状態を示す模式図。
【図11】 図9の状態からTSAブロックに冗長切り替えが発生した状態を示す模式図。
【図12】 図9の状態からLSブロックに冗長切り替えが発生した状態を示す模式図。
【符号の説明】
SL…サービスライン
PL…プロテクションライン
Z…低次群ライン
4…制御部
4a…パス設定部
4b…LS切替部
4c…装置内切替部
4d…HS切替部
4e…基板制御部
5…記憶部
5a…パス設定状態情報
5b…基板制御情報
10…低次群装置
11,12…サービス系ラインインタフェース部(HS I/F(SRV))
14,13…プロテクション系ラインインタフェース部(HS I/F(PRT))
20…監視制御装置
21〜2n…低速インタフェース部(LS I/F)
31…サービス系タイムスロット交換部(TSA(SRV))
32…プロテクション系タイムスロット交換部(TSA(PRT))
51…サービス系スイッチ部
52…プロテクション系スイッチ部
61…主信号現用系インタフェース部(I/F(SRV))
62…主信号予備系インタフェース部(I/F(PRT))
63…パートタイムトラフィックインタフェース部(I/F(P/T))
70…HSブロック
80…TSAブロック
90…LSブロック
201,202…サービス回線
203…パートタイム回線
Claims (3)
- サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに前記サービストラフィックを伝送するための通信パスを設定する方法において、
前記監視制御装置から任意の前記ノード装置に対して与えられるパス設定要求を解釈してパス設定状態情報を生成する第1ステップと、
前記パス設定要求が与えられたノード装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を、前記パス設定状態情報に基づいて生成する第2ステップと、
この第2ステップで生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる第3ステップと、
この第3ステップで更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定する第4ステップとを具備することを特徴とする通信パスの設定方法。 - サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムにおいて、
前記ノード装置は、
前記監視制御装置から与えられるパス設定要求を解釈してパス設定状態情報を生成するパス設定状態情報生成手段と、
自装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を前記パス設定状態情報に基づいて生成するハードウェア制御情報生成手段と、
このハードウェア制御情報生成手段により生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる切替制御手段と、
この切替制御手段により更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定するハードウェア制御手段とを具備することを特徴とする伝送システム。 - サービストラフィックを伝送する複数のノード装置と、選択可能に設けられる現用系および予備系伝送リソースと、任意の前記ノード装置に対してパス設定要求を与える監視制御装置とを備える伝送システムに設けられる前記ノード装置において、
前記監視制御装置から与えられるパス設定要求を解釈してパス設定状態情報を生成するパス設定状態情報生成手段と、
自装置における通信パスの設定に関わるハードウェアを制御するためのハードウェア制御情報を前記パス設定状態情報に基づいて生成するハードウェア制御情報生成手段と、
このハードウェア制御情報生成手段により生成された前記ハードウェア制御情報を前記伝送リソースの選択状態に基づいて更新し、前記伝送リソースの選択状態を前記ハードウェア制御情報に反映させる切替制御手段と、
この切替制御手段により更新された前記ハードウェア制御情報に基づいて前記ハードウェアを制御し、選択されているリソース側に、前記パス設定要求に応じた通信パスを設定するハードウェア制御手段とを具備することを特徴とするノード装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303059A JP3947081B2 (ja) | 2002-10-17 | 2002-10-17 | 伝送システムとそのノード装置および通信パス設定方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002303059A JP3947081B2 (ja) | 2002-10-17 | 2002-10-17 | 伝送システムとそのノード装置および通信パス設定方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004140570A JP2004140570A (ja) | 2004-05-13 |
JP3947081B2 true JP3947081B2 (ja) | 2007-07-18 |
Family
ID=32450955
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002303059A Expired - Fee Related JP3947081B2 (ja) | 2002-10-17 | 2002-10-17 | 伝送システムとそのノード装置および通信パス設定方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3947081B2 (ja) |
-
2002
- 2002-10-17 JP JP2002303059A patent/JP3947081B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004140570A (ja) | 2004-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1471673B1 (en) | Method for using the complete resource capacity of a synchronous digital hierarchy network, subject to a protection mechanism, in the presence of a data (packet) network, and related apparatus for the implementation of the method | |
US7420922B2 (en) | Ring network with variable rate | |
JP4762161B2 (ja) | ネットワーク装置、ネットワーク冗長接続方法およびネットワーク冗長接続プログラム | |
US7130263B1 (en) | Heterogeneous connections on a bi-directional line switched ring | |
US20030235152A1 (en) | Network system incorporating protection paths in the transmission bandwidth of a virtual concatenation signal | |
EP3800844B1 (en) | Service processing method, control device, and storage device | |
EP1420598B1 (en) | Fast reconfiguration of network elements | |
JP3947081B2 (ja) | 伝送システムとそのノード装置および通信パス設定方法 | |
US8233791B2 (en) | Methods, systems, and computer readable media for providing virtual 1:N automatic protection switching (APS) and dynamic, in service configuration change for optical network interface equipment | |
JP3423185B2 (ja) | 自己救済型ネットワーク、その伝送路切り替え方法および伝送装置 | |
JP3641234B2 (ja) | リング接続ネットワークシステムおよびノード装置 | |
US7123582B2 (en) | Data transmission system, and node equipment and network management equipment used in the same | |
EP2023568B1 (en) | Telecommunication system with traffic protection mechanism | |
CN100438363C (zh) | 一种带宽升级方法 | |
JP3967749B2 (ja) | 監視制御装置 | |
JP2867865B2 (ja) | 予備回線切替制御方式 | |
JP3637303B2 (ja) | データ伝送システム、監視制御装置およびノード装置 | |
JP4153771B2 (ja) | 伝送システムとその監視制御装置およびプロテクション機能の設定更新方法 | |
JP2001339370A (ja) | 伝送路冗長切替方式 | |
JP2004040718A (ja) | 伝送システムとそのノード装置および通信パスのレストレーション方法 | |
JP3267190B2 (ja) | リングネットワークシステムにおけるラインプロテクション方式 | |
CN115174363A (zh) | 多保护组集合快速切换方法 | |
JP2002325054A (ja) | 波長多重光伝送システム | |
JP2000041056A (ja) | 回線救済方法及びこれを用いるリングネットワーク | |
JP2004153309A (ja) | 通信システムとそのノード装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050105 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070312 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070410 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070412 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110420 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |