JP3942474B2 - 半導体基板にダイアフラムを形成する方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、半導体基板の一方の基板面に開口する凹部を形成して凹部の底部にダイアフラムを形成する方法に関するものである。
【０００２】
【従来の技術】
半導体加速度センサや圧力センサは半導体基板の変形による電気抵抗の変化を検出する。図３において、半導体基板１の一方の基板面（半導体基板裏面）５から一方の基板面と対向する他方の基板面（半導体基板表面）３側に向かって異方性エッチングを施すことにより、一方の基板面側（半導体基板裏面）５に局所的に厚みの薄い領域を形成する。半導体加速度センサや圧力センサではこのように半導体基板表面３に形成した厚みの薄い領域の上に図示しない抵抗素子を形成し、半導体基板の変形による抵抗素子の抵抗変化を検出する。このようにすると、これらのセンサの検出感度を高めることができる。抵抗素子は保護のために表面の窒化膜７と表面の酸化膜９の２層の絶縁膜で被覆されている。半導体基板裏面５の所定の領域を削るために半導体基板裏面５と対向する他方の基板面（半導体基板表面３）に向かって異方性エッチングを施す。異方性エッチングの方法としては半導体基板裏面５側に裏面の酸化膜１１を成長させ、酸化膜１１の所定の位置をフォトエッチング工程で開口させ、レジストを除去する。その後、裏面の酸化膜１１をマスクとしてＫＯＨでエッチングする方法を採用する。このようにして一方の半導体基板裏面側に開口する凹部１５を形成し、凹部の底部１７にダイアフラム１８を形成する。半導体基板１がダイアフラム１８を形成している部分は、半導体基板１の厚さが薄くなっている領域になっており、この領域の半導体基板表面３は小さな外力に対して大きく歪むので、このような領域に抵抗素子を形成すると、抵抗素子の歪みに対する抵抗変化の感度が向上する。
【０００３】
【発明が解決しようとする課題】
半導体基板１に凹部１５を異方性エッチング法で形成すると、凹部１５の内面の角部２７が明確に形成されることになる。このような半導体基板１に外部から大きな衝撃が加わると、凹部１５内の角部２７に応力の集中が起こり、力学的な疲労やクラック２９が発生するという問題があった。
【０００４】
本発明の目的は、半導体基板に形成されたの凹部の角部２７に応力集中による疲労やクラックが発生しないダイアフラムを形成することができるダイアフラムの形成方法を提供することにある。
【０００５】
【課題を解決するための手段】
本発明は、半導体基板または特にＳｉ半導体基板の一方の基板面から該一方の基板面と対向する他方の基板面に向かって異方性エッチングを施すことにより、一方の基板面側に開口する凹部を形成して凹部の底部にダイアフラムを形成する方法を改良の対象とする。
【０００６】
本発明の半導体基板または特にＳｉ半導体基板にダイアフラムを形成する方法では、異方性エッチングの後に、凹部を囲む壁部を強制的に酸化させて壁部に酸化層を形成し、その後ウエットエッチングにより酸化層のみを除去する。
【０００７】
このようにすると半導体基板の一方の基板面に開口する凹部に形成された角部の角張りが酸化層と一緒に除去されて丸まる。その結果、外部から大きな衝撃が半導体基板に加わっても角部にクラックが発生しない効果が得られる。
【０００８】
本発明の方法では、凹部を囲む壁部の酸化層の形成を水蒸気を含む酸素気流中で行い、短時間で凹部を囲む壁部の酸化膜の厚さを増加させることができるので、半導体基板の一方の基板面と対向する他方の基板面に形成したデバイスは影響を受けない。
【０００９】
また本発明の方法では、半導体基板の他方の基板面に酸化膜を形成し、酸化膜の上に窒化膜を形成する。半導体基板の一方の基板面の凹部を囲む壁部に酸化層を形成するときに、窒化膜は半導体基板の他方の基板面に形成したデバイスと酸化膜との境界面に酸化薄膜層が形成されるのを防止する。このようにすると酸化層を形成する際の酸化工程において半導体基板のデバイスの特性が変化することを防ぐことができる効果がある。
【００１０】
また本発明の方法では、酸化膜に電極形成用開口を開口するエッチング工程と酸化層を除去するためのエッチング工程を同時に行う。このようにするとエッチング工数を減らすことができる。
【００１１】
【発明の実施の形態】
以下図面を参照して、本発明の実施の形態の方法を説明する。図１（Ａ）乃至（Ｇ）は本発明の第１の実施の形態の方法により、半導体基板または特にＳｉ半導体基板に重り付きのダイアフラムを形成する際の工程を示す図である。本発明のダイヤフラムの製造方法は例えば半導体加速度センサや半導体圧力センサを製造する際に利用することができる。図１（Ａ）に示すように、半導体基板１は半導体基板１の一方の基板面即ち半導体基板裏面５と、この一方の基板面と対向する他方の基板面即ち半導体基板表面３とを有している。半導体基板１の半導体基板表面３には、図示しない拡散抵抗と配線とが形成されることになる。半導体基板表面３に対向する半導体基板裏面５側には、後に述べる工程によって凹部が形成される。先ず半導体基板表面３に図示しない拡散抵抗とそれにつながる配線とを１０００℃前後の高温で不純物を拡散する工程によって形成する。例えばＰ型の半導体基板にはＮ型の不純物を拡散する。あるいはＮ型の半導体基板にはＰ型の不純物を拡散する。これらの拡散工程は例えばＰ型半導体基板にリンを拡散するときには、ＰＣｌ_３のガスと酸素の混合気体を電気炉の中においた石英管の中で行う。この場合には拡散終了後薄い酸化膜が成長する。
【００１２】
その後半導体基板表面３を保護するために、図１（Ｂ）に示すように、半導体基板表面３に窒化膜７と酸化膜９の２層の絶縁膜を成長させる。先ず拡散工程で成長した酸化膜の厚さを追加する必要があるときには、酸化膜９の成長には気相成長法が用いられる。半導体基板１の上に酸化膜９を成長する場合は半導体基板１を
ＳｉＨ_４＋Ｏ_２→ＳｉＯ_２＋Ｈ_２Ｏ ４００℃
のような反応が起こる反応室において温度を４００℃に保ち、一定の厚さの酸化膜９が成長する時間反応を進める。酸化膜９の厚さは、例えば１０００オングストローム程度である。その窒化膜７を同様に気相成長法で成長させる。その場合の反応は、以下のとおりである。
【００１３】
ＳｉＨ_４＋ＮＨ_３→Ｓｉ_３Ｎ_４＋Ｈ_２ ４５０℃
このような反応が起こる反応室において、温度を４５０℃に保ち一定の厚さの窒化膜７が成長する時間反応を進める。例えば窒化膜７の厚みは数１００オングストロームである。窒化膜７の厚みは、後の工程で裏面を酸化するときに表面の素子が酸化されるのを防ぐためのマスクを提供することができ、アルカリ金属などの不純物のバリヤとしての機能を発揮し得る程度の厚さで十分である。
【００１４】
次に図１（Ｃ）に示すように、裏面にも酸化膜１１を気相成長法で成長させる。なお、図１（Ｃ）ではエッチング後の状態を示している。成長法は酸化膜９を成長した方法と同じである。膜厚が１０００オングストローム位に成長するように成長時間を設定する。表面の酸化膜９と裏面の酸化膜１１は１回の熱酸化工程で同時に成長させてもよい。熱酸化の方法としては、例えば酸素気流と水蒸気雰囲気中で１１００℃で熱処理を行う方法を用いる。この場合には、これらの酸化膜９及び１１は同じ厚さになる。
【００１５】
次にフォトエッチング法によって裏面の酸化膜１１に環状の凹部を形成するための環状の開口１３を形成する。そこで裏面の酸化膜１１上に環状の開口１３を形成するように図示しないレジストのマスクを形成し、バッファードフッ酸を用いたウエットエッチング法によりエッチングを行う。
【００１６】
次に、図１（Ｃ）に示すように半導体基板表面３は窒化膜７に被覆され、半導体基板裏面５の環状の開口１３以外の領域は酸化膜１１で被覆された状態の半導体基板１をＫＯＨの濃厚溶液中に浸す。すると半導体基板裏面５の環状の開口１３を通して半導体基板１がエッチングされる。このとき半導体基板１のエッチングは半導体の結晶面によって反応速度が異なることを利用して異方性のエッチングが行われ、奥に向かうにしたがって横断面積が小さくなる形状の深い開口が形成される。このようなエッチング法は異方性エッチングと呼ばれている。こうして、図１（Ｄ）に示すように、異方性エッチングによって環状の凹部１５を形成する。環状の凹部１５は、凹部の底部１７と凹部を囲む壁部１９とによって囲まれている。凹部の底部１７の領域の部分が半導体基板１のダイアフラム１８を構成している。環状の凹部１５の中心部には重り１６が形成されている。異方性エッチングによって形成される凹部１５の深さはエッチングの反応速度を予め計測しておいて定めたエッチング時間によって定める。エッチング時間は、ダイヤフラム１８の厚みが所定の厚さになるように選択する。異方性エッチング終了後、裏面の酸化膜１１をエッチングにより除去する。
【００１７】
次に図１（Ｅ）に示すように、高温酸化雰囲気中に半導体基板を置いて、酸化層２１、２２を形成する。このとき凹部１５の内部並びに半導体基板裏面５にも酸化層２１及び２２を成長する。酸化温度は酸化層２１の成長時間中に半導体基板表面３に形成された図示しない拡散抵抗の不純物の拡散が進まないような温度を選択する。例えば１１００℃、水蒸気中での酸化雰囲気中で酸化する。このように酸化すると酸化の進行は等方性になることが知られている。そのため異方性エッチングの後に、凹部の底部１７と凹部を囲む壁部１９の境界の角部２７が等方的に酸化され、角部２７の残った半導体基板の部分が丸くなる効果が得られる。
【００１８】
なお半導体基板１の半導体基板表面３に酸化膜９を形成し、その上に窒化膜７を形成し、半導体基板裏面５の凹部を囲む壁部１９に酸化層２１を形成するときに、窒化膜７が半導体基板表面３に形成したデバイスと酸化膜９との境界面に酸化薄膜層が形成されることを防止している。
【００１９】
次に図１（Ｆ）に示すように、窒化膜７の上に表面開口用レジスト層２３を形成し、レジスト層２３に電極形成用開口２５ａを形成し、これをマスクにして窒化膜７をエッチングして表面の電極形成用開口２５ｂを形成する。
【００２０】
次に図１（Ｇ）に示すように、酸化膜９をエッチングして表面の電極形成用開口２５ｃを形成する。またこのとき壁部の酸化層２１と裏面の酸化層２２も除去される。このようにすると図３に示すような凹部１５の角部２７が丸められ、図３に示したようなクラック２９の発生を防止することができる。例えば酸化層２１と２２を形成するときの酸化条件を、温度１１００℃、水蒸気雰囲気中で酸化するように選ぶと、この角部を丸める効果が得られる。
【００２１】
図２（Ａ）乃至（Ｇ）に本発明の第２の実施の形態を説明するために用いる工程の図を示す。図２においては、図１の実施の形態と同じ部材には図１に付した符号と同じ符号を付して説明を省略する。また対応する類似の工程には同じアルファベットの符号を付ける。図２（Ａ）及び（Ｂ）は、図１（Ａ）及び（Ｂ）の工程と同じ工程であるので説明を省略する。
【００２２】
次に図２（Ｃ）に示すように、裏面の窒化膜３１を気相成長法で成長させる。成長法は窒化膜７を成長した方法と同じである。その膜厚は例えば４００オングストローム位を選ぶことができる。次にフォトエッチング法によって裏面の窒化膜３１に環状の開口１３を開口する。このために裏面の窒化膜３１に環状の開口１３を開口するように開口した図示しないレジスト層を形成する。次に窒化膜７の上を全面に図示しないレジスト層でカバーする。これらのレジスト層をマスクにして半導体基板１を温度２００℃位のホットリン酸液を用いたウエットエッチング法によってエッチングする。その後半導体基板表面３と半導体基板裏面５とをカバーしていたレジスト層を除去する。このようにして窒化膜３１に、図２（Ｃ）に示すような環状の開口１３が形成される。
【００２３】
図２（Ｃ）に示すように半導体基板表面３は窒化膜７で被覆され、半導体基板裏面５の環状の開口１３以外の領域は裏面の窒化膜３１で被覆された状態にある。このような状態の半導体基板１をＫＯＨの濃厚溶液に中に浸す。すると半導体基板裏面５の環状の開口１３を通して半導体基板１がエッチングされる。こうして、図２（Ｄ）に示すように、異方性エッチングによって環状の凹部１５を形成する。凹部１５の深さは、ダイヤフラム１８の厚みが所定の厚さになるように設定する。
【００２４】
図２（Ｅ）に示すように、酸化雰囲気中で高温にして壁部の酸化層２１を形成する。このとき半導体基板裏面５には窒化膜３１にマスクされて酸化膜は成長しない。酸化温度は酸化膜の成長時間中に半導体基板表面３に形成された図示しない拡散抵抗の不純物の拡散が進まないような酸化温度と酸化時間の範囲を選択する。窒化膜７はこのような熱酸化工程で半導体基板表面３に形成された図示しない抵抗素子面が酸化されるのをマスクする働きをしている。その後、窒化膜７の上に図示しないレジスト層を被覆して半導体基板裏面５を被覆していた窒化膜３１を除去する。
【００２５】
図２（Ｆ）に示すように、窒化膜７の上に形成したレジスト層２３にホトマスク工程を用いて電極形成用開口２５ａを形成し、レジスト層２３をマスクにして窒化膜７を温度２００℃位のホットリン酸でエッチングして窒化膜７に電極形成用開口２５ｂを形成する。
【００２６】
次に図２（Ｇ）に示すように、レジスト層２３をマスクにして、バッファードフッ酸で酸化膜９をエッチングして酸化膜９に電極形成用開口２５ｃを形成する。またこのとき図２（Ｆ）に示した壁部の酸化層２１も除去される。このようにすると図３に示すような凹部１５の角部２７の角張りが酸化層と一緒に除去されるので角部２７が丸められる。その結果、角部２７に応力が集中することによるダイアフラム部の力学的疲労の蓄積や、図３に示したようなクラック２９の発生を防止することができる。例えば酸化を１１００℃で水蒸気中で十分に酸化を行うと、この丸めの効果を得ることができる。
【００２７】
【発明の効果】
本発明の方法によれば、環状の凹部を囲む壁部の底部と凹部の側壁との境界をなす角部角張りが酸化層と一緒に除去されるので角部が丸められる。その結果、角部に応力の集中が繰り返し起こってダイアフラム部に力学的疲労が蓄積したり、或いはこの部分に外部からの大きな衝撃が集中することによってクラックが入ったりするのを防止することができる。本発明の方法を加速度センサや圧力センサの製法に適用すると高感度で信頼性の高い製品を得ることが出来る効果がある。
【図面の簡単な説明】
【図１】本発明の半導体基板にダイアフラムを形成する方法の第１の実施の形態を示す工程図である。
【図２】本発明の半導体基板にダイアフラムを形成する方法の第２の実施の形態を示す工程図である。
【図３】半導体基板にダイアフラムを形成する従来の方法を説明するための図である。
【符号の説明】
１ 半導体基板
３ 半導体基板表面
５ 半導体基板裏面
７，３１ 窒化膜
９，１１ 酸化膜
１３ 環状の開口
１５ 凹部
１６ 重り
１７ 凹部の底部
１８ ダイアフラム
１９ 凹部を囲む壁部
２１，２２ 酸化層
２３ レジスト層
２５ａ，２５ｂ，２５ｃ 電極形成用開口
２７ 凹部の角部
２９ クラック

Claims (1)

1. 一方の基板面（５）と他方の基板面（３）とを有するＳｉ半導体基板（１）の前記他方の基板面（３）上に酸化膜（９）を形成し、更に前記酸化膜（９）上に窒化膜（７）を形成し、
   前記Ｓｉ半導体基板（１）の前記一方の基板面（５）上に環状の開口（１３）を有する窒化膜（３１）を形成し、
   前記環状の開口（１３）を有する前記窒化膜（３１）をマスクとして前記Ｓｉ半導体基板（１）の前記一方の基板面（５）から該一方の基板面（５）と対向する前記他方の基板面（３）に向かって異方性エッチングを施すことにより、前記一方の基板面（５）側に開口する凹部（１５）を形成して前記凹部（１５）の底部にダイアフラム（１８）を形成し、
   前記異方性エッチングの後に、前記凹部（１５）を囲む壁部（１９）を強制的に酸化させて前記壁部（１９）に酸化層（２１）を形成し、
   前記窒化膜（７）上に電極形成用開口（２５ａ）を有するレジスト層（２３）を形成し、前記レジスト層（２３）をマスクとして前記窒化膜（７）に電極形成用開口（２５ｂ）をエッチングにより形成し、前記酸化膜（９）に電極形成用開口（２５ｃ）をウエットエッチングにより形成し、
   ウエットエッチングにより前記酸化層（２１）を除去する半導体基板にダイアフラムを形成する方法であって、
   前記酸化膜（９）に前記電極形成用開口（２５ｃ）を開口するエッチング工程と前記酸化層（２１）を除去するためのエッチング工程とを同時に行うことを特徴とする半導体基板にダイアフラムを形成する方法。

Images