JP3938024B2 - 半導体チップの実装方法、電子デバイスおよび電子機器 - Google Patents

半導体チップの実装方法、電子デバイスおよび電子機器 Download PDF

Info

Publication number
JP3938024B2
JP3938024B2 JP2002344565A JP2002344565A JP3938024B2 JP 3938024 B2 JP3938024 B2 JP 3938024B2 JP 2002344565 A JP2002344565 A JP 2002344565A JP 2002344565 A JP2002344565 A JP 2002344565A JP 3938024 B2 JP3938024 B2 JP 3938024B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
terminal
terminals
mounting method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002344565A
Other languages
English (en)
Other versions
JP2004179431A (ja
Inventor
資子 近藤
英一 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2002344565A priority Critical patent/JP3938024B2/ja
Publication of JP2004179431A publication Critical patent/JP2004179431A/ja
Application granted granted Critical
Publication of JP3938024B2 publication Critical patent/JP3938024B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13075Plural core members
    • H01L2224/1308Plural core members being stacked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/35Mechanical effects
    • H01L2924/351Thermal stress
    • H01L2924/3511Warping

Landscapes

  • Wire Bonding (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、半導体チップの実装方法、電子デバイスおよび電子機器に関するものである。
【0002】
【従来の技術】
従来、半導体チップを回路基板に実装する際には、半導体チップの端子と、対応する回路基板の端子とを位置決めして、この状態で、加熱または加熱・加圧を行うことにより、対応する端子同士を接合することが行われている。
ところが、従来の半導体チップの実装方法では、例えば、回路基板の反り、回路基板が積層基板であったり(各端子の厚さ方向における位置の違い)、回路基板の各端子の高さの違い等の影響により、半導体チップの端子と、対応する回路基板の端子とを確実に接触させることができず、その結果、対応する端子同士の接合を十分に行えず、半導体チップと回路基板との接合信頼性が低下する場合がある。
【0003】
例えば、特許文献1には、ICチップ(半導体チップ)2を、積層セラミックスで形成されたベース(回路基板)1に実装する際に、ベース1に反りが発生している場合、ベース1の周辺部の電極パターン32を中心部の電極パターン31に比較して厚く形成して、これらの高さを同一とした状態で、ICチップ2をベース1に実装することが開示されている。なお、ここで使用した符号は、特許文献1に記載の符号である。
【0004】
この特許文献1に記載の方法は、経験的に、積層セラミックスで形成されるベース1に、電極パターン31、32側が凸となるような反りが生じるであろうという予測の元、ベース1の周辺部の電極パターン32を中心部の電極パターン31に比較して厚く形成しておくというものである。
ところが、特許文献1に記載の方法は、ベース1の状態が予測できない場合や、電極パターン31、32の高さのバラツキが大きい場合等に適用することができないもの、すなわち、個別の回路基板に対して対応することができないものである。
【0005】
【特許文献1】
特開平11−112268号公報
【0006】
【発明が解決しようとする課題】
本発明の目的は、個別の回路基板に対して優れた接合信頼性が得られる半導体チップの実装方法、信頼性の高い電子デバイス、および、かかる電子デバイスを備える電子機器を提供することにある。
【0007】
【課題を解決するための手段】
このような目的は、下記の本発明により達成される。
本発明の半導体チップの実装方法は、回路基板と、基板の一方の面に設けられた複数の端子を有する半導体チップとを用意し、前記回路基板の前記半導体チップが実装される側の面が鉛直上方に向くように平坦な基台に載置した状態で前記面を計測して、前記回路基板が有する端子のうち、最も上方に位置する端子の前記基台と平行となる接線を基準線としたとき、各端子の前記基準線からの距離を求める第1の工程と、
前記計測の結果に基づいて、前記半導体チップの各端子のうち、前記距離が所定の距離以上の前記回路基板の端子に対応する前記半導体チップの端子に対して、平滑化処理を施すとともに、導電性ボールを接合する第2の工程と、
前記半導体チップの前記導電性ボールが接合された端子と、これに対応する前記回路基板の端子とを、前記導電性ボールを介して接触するよう位置決めするとともに、前記半導体チップの前記導電性ボールが接合されていない端子と、これに対応する前記回路基板の端子とを、直接接触するよう位置決めする第3の工程と、
対応する前記端子同士を接合する第4の工程とを有することを特徴とする。
これにより、個別の回路基板に対して半導体チップの優れた接合信頼性が得られる。
【0008】
本発明の半導体チップの実装方法では、前記計測は、レーザ変位計を用いて行われることが好ましい。
かかる方法によれば、大掛かりな装置を必要とせず、回路基板の各端子の厚さ方向へのズレ量をより正確に計測することができる。
【0009】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、ボールバンプで構成されていることが好ましい。
半導体チップの端子をボールバンプで構成することにより、半導体チップの端子を容易に形成することができるという利点がある。
【0010】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、メッキバンプで構成されていることが好ましい。
半導体チップの端子をメッキバンプで構成することにより、微細な形状の半導体チップの端子を高精度で形成することができるという利点がある。
【0011】
本発明の半導体チップの実装方法では、前記半導体チップの端子は、Au、Cu、Pb、Sn、Ni、Ti、Cr、In、Bi、Agまたはこれらを含む合金で構成されていることが好ましい。
これらのものは、導電性に優れ、また、半導体チップの配線パターンの構成材料との密着性も高い。
【0013】
本発明の半導体チップの実装方法では、前記平滑化処理は、塑性加工により行われることが好ましい。
かかる平滑化処理によれば、半導体チップの所定の端子の導電性ボールが接合される部分を、容易かつ確実に平滑化することができ、また、処理条件の設定が容易であるという利点も有している。
【0014】
本発明の半導体チップの実装方法では、前記第2の工程において、対応する前記回路基板の端子の前記距離に応じて、前記導電性ボールの粒径および/または数を調整することが好ましい。
これにより、比較的容易に、半導体チップと回路基板とのより確実な接合を得ることができる。
【0015】
本発明の半導体チップの実装方法では、前記導電性ボールは、AuまたはAu合金で構成されていることが好ましい。
AuまたはAu合金は、導電性に優れ、また、半導体チップの端子の構成材料との密着性も高い。
【0016】
本発明の半導体チップの実装方法では、前記導電性ボールは、ワイヤボンディング法を用いて形成されることが好ましい。
かかる方法によれば、導電性ボールの粒径の設定が容易であり、また、導電性ボールをより容易かつ確実に半導体チップの所定の端子に接合することができるという利点もある。
【0017】
本発明の半導体チップの実装方法では、前記回路基板の端子は、前記回路基板に形成された凹部内に設けられていることが好ましい。
本発明は、特に、回路基板の端子が、回路基板に形成された凹部内に設けられたものへの適用に適している。
【0018】
本発明の半導体チップの実装方法では、前記回路基板は、セラミックス基板、積層基板または印刷基板であることが好ましい。
本発明は、各種の回路基板に適用することができる。
【0020】
本発明の電子デバイスは、本発明の半導体チップの実装方法により半導体チップを実装してなることを特徴とする。
これにより、信頼性の高い電子デバイスが得られる。
【0022】
本発明の電子機器は、本発明の電子デバイスを備えることを特徴とする。
これにより、信頼性の高い電子機器が得られる。
【0023】
【発明の実施の形態】
本発明において半導体チップには、ベアチップ(個別のチップおよびウェハの双方)および半導体パッケージのいずれのものをも含む。
以下、本発明の半導体チップの実装方法、電子デバイスおよび電子機器の好適な実施形態について説明する。
【0024】
図1は、本発明の半導体チップの実装方法の工程を示す図(側面図)である。なお、以下の説明では、図1中の上側を「上」または「上方」、下側を「下」または「下方」と言う。
図1に示すように、回路基板(配線基板)4に実装される半導体チップ(半導体素子)1は、基板2と、基板2の一方の面21に設けられた複数の端子3とを有している。
【0025】
基板2は、例えば、Si等の半導体材料で構成されている。基板2の厚さ(平均)は、特に限定されないが、通常、20〜800μm程度とされる。
また、基板2は、単層で構成されたもののみならず、複数の層の積層体で構成されたものでもよい。
この基板2の一方の面21には、集積回路(図示せず)が形成され、この集積回路の配線パターン211の一部に接触するように端子3が配設されている。
【0026】
配線パターン211は、例えば、Al、Cu、W、Mo、Au、Ni、Tiまたはこれらを含む合金等で構成されている。
また、この配線パターン211上には、例えば電解メッキ法等により、Niメッキ、Auメッキ等が施されている。
なお、集積回路は、基板2の他方の面22に形成されていてもよく、面21および面22の双方に形成されていてもよい。また、基板2が複数の層の積層体で構成される場合には、集積回路は、基板2の内部に形成されていてもよい。
【0027】
端子3は、例えば、図1に示すようなボールバンプや、メッキバンプ(図示せず)等で構成することができる。端子3をボールバンプで構成する場合には、端子3を容易に形成することができるという利点があり、一方、端子3をメッキバンプで構成する場合には、微細な形状の端子3を高精度で形成することができるという利点がある。
ボールバンプの形成方法としては、例えば、ワイヤボンディング法を用いる方法、予め製造した金属ボールを接合する方法等を挙げることができる。
【0028】
一方、メッキバンプの形成方法としては、例えば、電解メッキ、浸漬メッキ、無電解メッキ等の湿式メッキ法、熱CVD、プラズマCVD、レーザーCVD等の化学蒸着法(CVD)、真空蒸着、スパッタリング、イオンプレーティング等の乾式メッキ法等が挙げられる。
このような端子3の構成材料としては、各種の金属材料を用いることができるが、特に、Au、Cu、Pb、Sn、Ni、Ti、Cr、In、Bi、Agまたはこれらを含む合金であるのが好ましい。これらのものは、導電性に優れ、また、前述したような配線パターン211の構成材料との密着性も高い。
【0029】
端子3は、それぞれ、ほぼ等しい厚さ(高さ)に設定されており、その厚さ(平均)は、特に限定されないが、例えば、10〜120μm程度とされる。また、端子3の横断面での面積(最大)も、特に限定されず、例えば、4×10−4〜5×10−2mm程度とされる。
以上のような半導体チップ1を、複数の端子411を有する回路基板4に実装する。回路基板4としては、例えば、セラミックス基板、積層基板、印刷基板等の各種のものを用いることができる。
【0030】
ここで、回路基板4は、その種類等により、各端子411に厚さ方向へのズレが生じることがある。具体的には、回路基板4としてセラミックス基板を用いる場合には、例えば、その反り等により、積層基板を用いる場合には、例えば、各端子411の設置位置の違い(配線パターンを形成する層の違い)等により、また、印刷基板を用いる場合には、例えば、印刷パターン(配線パターン)の厚さの違い等により、各端子411に厚さ方向へのズレが生じることがある。
【0031】
このような状態の回路基板4に半導体チップ1を実装すると(例えば、図1中、最上段の図参照)、各端子411の厚さ方向へのズレにより、半導体チップ1の端子3と、対応する回路基板4の端子411との接合を確実に行うことができない場合がある。この場合、半導体チップ1と回路基板4との接合信頼性が低下する。
【0032】
そこで、本発明では、まず、回路基板4の半導体チップ1を実装する側の面41を計測して、これにより、回路基板4の各端子411の厚さ方向のズレ量を求める(第1の工程)。
例えば、本実施形態では、回路基板4を、その面41が鉛直上方に向くようにして、平坦な基台に載置した状態で、図1中最も上方に位置する端子411の基台と平行となる接線を基準線Xとして、各端子411と基準線Xとの距離(図中、長さA〜A)を、各端子411のズレ量とする。
【0033】
この計測方法としては、例えば、光切断法・三角測量法等を応用するレーザ変位計を用いる方法、触針変位系、光学式オートフォーカス法、顕微鏡による焦点変動量から高さを測定する方法等が挙げられるが、これらの中でも、特に、レーザ変位計を用いる方法が好ましい。かかる方法によれば、大掛かりな装置を必要とせず、回路基板4の各端子411の厚さ方向のズレ量をより正確に求めることができる。
以下では、図1に示すように、反りが生じた回路基板4に半導体チップ1を実装する場合を代表して説明する。
【0034】
次に、前記計測の結果に基づいて、すなわち、各端子411の厚さ方向のズレ量に基づいて、所定の端子3に導電性ボール5を接合する(第2の工程)。
この導電性ボール5は、半導体チップ1の端子3と対応する回路基板4の端子411との接触高さを調整するために設けるものであり、対応する回路基板4の端子411の厚さ方向へのズレ量(長さA〜A)に応じて、その粒径(サイズ)が調整される。これにより、少なくとも一部の端子3に、対応する回路基板4の端子411との接触高さを調整するための導電性ボール5を接合してなる半導体チップが得られる。
【0035】
このようにして半導体チップ1と回路基板4とを接合することにより、比較的容易に、これらのより確実な接合を得ることができる。
導電性ボール5の粒径により、半導体チップ1の端子3と対応する回路基板4の端子411との接触高さを調整する場合には、導電性ボール5の粒径は、通常、8〜100μm程度の範囲とすればよい。
【0036】
この導電性ボール5の構成材料としては、例えば、Au、Ag、Sn、In、Bi、Pbまたはこれらを含む合金等が挙げられるが、これらの中でも、特に、AuまたはAu合金であるのが好ましい。AuまたはAu合金は、導電性に優れ、また、前述したような端子3の構成材料との密着性も高い。
導電性ボール5の端子3への接合方法(導電性ボール5の形成方法)としては、例えば、ワイヤボンディング法を用いる方法、予め製造した複数の粒径の金属ボールを選択して、所定の端子3に接合する方法等が挙げられるが、これらの中でも、特に、ワイヤボンディング法を用いる方法が好ましい。かかる方法によれば、導電性ボール5の粒径の設定が容易であり、また、導電性ボール5をより容易かつ確実に半導体チップ1の所定の端子3に接合することができるという利点もある。
【0037】
なお、半導体チップ1の端子3と対応する回路基板4の端子411との接触高さを調整する方法としては、導電性ボール5の粒径(サイズ)を調整する方法に限定されず、一定粒径の導電性ボール5を、回路基板4の端子411のズレ量に応じて、複数個(多段)積み重ねる方法であってもよく、これらを併用したものであってもよい。
【0038】
また、導電性ボール5の半導体チップ1の所定の端子3への接合に先立って、所定の端子3の導電性ボール5が接合される部分には、平滑化処理を施しておくのが好ましい。これにより、所定の端子3と導電性ボール5との位置ズレを防止することができ、これらの接合をより確実に行うことができる。
この平滑化処理の方法としては、例えば、研磨処理、エッチング処理、アッシング処理、印圧加工(加圧処理)のような塑性加工等が挙げられるが、これらの中でも、特に、各端子3に対する塑性加工(印圧加工)が好ましい。かかる平滑化処理によれば、所定の端子3の導電性ボール5が接合される部分を、容易かつ確実に平滑化することができ、また、処理条件の設定が容易であるという利点も有している。
なお、この平滑化処理は、必要に応じて行うようにすればよく、省略することもできる。
【0039】
次に、半導体チップ1の端子3と、これに対応する回路基板4の端子411とを、直接または導電性ボール5を介して接触するよう位置決めする(第3の工程)。
また、このとき、半導体チップ1と回路基板4との間に、例えばフラックスや熱硬化性接着剤のような粘着性または接着性を有する充填物を介在させるようにしてもよい。これにより、次工程において、半導体チップ1と回路基板4とが位置ズレするのを好適に防止することもできる。
【0040】
次に、対応する端子同士を(半導体チップ1の端子3と対応する回路基板4の端子411とを)接合する(第4の工程)。
この接合方法としては、ボンディングツールによる加熱・加圧による方法が好適に用いられる。このようなボンディングツールによる加熱・加圧による方法によれば、半導体チップ1と回路基板4との接続(接合)を一括で行うことができるという利点がある。
【0041】
この場合、加熱の温度は、例えば、120〜600℃程度、好ましくは250〜480℃程度とされ、加熱の時間は、例えば、0.15〜30秒程度、好ましくは0.3〜15秒程度とされる。また、加圧の圧力は、できるだけ低圧力であるのが好ましく、例えば、100gf/cm〜50Kgf/cm程度とされる。加熱・加圧条件(処理条件)を前記範囲とすることにより、半導体チップ1の端子3と、対応する回路基板4の端子411とをより強固に接合することができる。
【0042】
接合方法として、ボンディングツールによる加熱・加圧による方法を用いる場合、その加熱方式としては、常時加熱方式またはパルスヒート方式を選択するのが好ましい。
また、この接合は、必要に応じて、例えば、高周波、超音波、レーザ光、赤外線、紫外線等を照射(付与)しつつ行うようにしてもよい。
【0043】
以上のようにして、半導体チップ1の各端子3と、対応する回路基板4の端子411とが、溶融(合金化)して固化(硬化)等することにより接合部6が形成される。すなわち、対応する端子同士が接合される。これにより、半導体チップ1が回路基板4に実装される。
以上のようにして、半導体チップ1の各端子3と、対応する回路基板4の端子411とを接合することにより、半導体チップ1と回路基板4との優れた接合信頼性が得られる。
【0044】
また、予め、回路基板4の半導体チップ1が実装される側の面41を計測して、回路基板4の端子411の厚さ方向のズレ量を求めておき、かかるズレ量に応じて、半導体チップ1の所定の端子3に導電性ボール5を接合しておくようにするので、各種の回路基板4、特に、個別の回路基板4に対して対応することができるという利点がある。
【0045】
次に、このような半導体チップの実装方法により、半導体チップを実装してなる本発明の電子デバイス、すなわち、半導体チップを備える電子デバイスについて説明する。
以下では、本発明の電子デバイスを水晶発振器に適用した場合を一例に説明する。
【0046】
図2は、本発明の電子デバイスを水晶発振器に適用した場合の実施形態を示す上面図(リッドを取り外した状態を示す)、図3は、図2に示す水晶発振器の部分縦断面図である。なお、以下の説明では、図3中の上側を「上」、下側を「下」と言う。
【0047】
図2および図3に示す水晶発振器10は、パッケージ11と、この内部に収納された発振回路を有する半導体チップ12(半導体チップ1)と、ATカット水晶振動子13と、リッド(蓋)14とを有している。
パッケージ11は、凹部111が形成されたセラミックス基板112(回路基板4)と、セラミックス基板112の上側縁部に沿って形成されたシールリング113とで構成されている。
【0048】
具体的には、セラミックス基板112は、矩形状のセラミックス板112aと、4つの枠状のセラミックス板112b〜112eとが積層されて構成され、セラミックス板112aと枠状のセラミックス板112b〜112eとにより凹部111が画成されている。
シールリング113は、例えばFe−Ni系合金等で構成され、パッケージ11のアース側に接続されている。
【0049】
セラミックス板112aの上面には、例えばスクリーン印刷法等により、前述したような材料で構成された配線パターン15が形成されている。
また、この配線パターン15上には、例えば電解メッキ法等により、Niメッキ、Auメッキ等が施されている。
このような配線パターン15は、その端部付近がそれぞれ端子151(回路基板4の端子411)を構成する。したがって、本実施形態では、セラミックス基板112に形成された凹部111内に端子151が設けられることとなる。
【0050】
そして、半導体チップ12の端子121と、対応するセラミックス基板112の端子151とを接合するように、本発明の半導体チップの実装方法により、セラミックス基板112に半導体チップ12が実装されている。
ここで、このようなセラミックス基板112において、例えば反りが生じている場合、従来の方法のように、セラミックス基板112の端子151の高さ(厚さ)を調整しようとすると、端子151がセラミックス基板112の奥深くに位置するため、その調整操作を正確に行うのは、極めて困難である。
【0051】
これに対し、本発明の半導体チップの実装方法では、半導体チップ12の端子121に導電性ボール5を接合することにより、端子121の対応するセラミックス基板112の端子151との接触高さを調整するため、その調整操作を、容易かつ確実に行うことができるという利点がある。換言すれば、本発明の半導体チップの実装方法は、特に、回路基板の端子が、回路基板に形成された凹部内に設けられたものへの適用に適している。
【0052】
さて、セラミックス板112dに設けられたマウント部16には、平板状のATカット水晶振動子13の一端部(支持部)が導電性接着剤17により固定されている。これにより、ATカット水晶振動子13は、その他端部が変位し得るように、パッケージ11に対して片持ち支持されている。
パッケージ11には、シールリング113を介して、金属製のリッド14が接合されており、凹部111が気密的に封止されている。このリッド14は、例えばシーム溶接等により、シールリング113に接合されている。
【0053】
このような水晶発振器10では、半導体チップ12とセラミックス基板112との優れた接合信頼性が得られており、信頼性の高いものとなる(本実施形態では、安定した周波数特性が得られる)。
なお、本発明の電子デバイスは、図示の水晶発振器10への適用に限定されず、例えば、半導体メモリモジュール、電源用半導体モジュール、プリンタ駆動用半導体モジュール、表示体駆動用半導体モジュール等に適用することもできる。そして、このような電子デバイスを備える本発明の電子機器としては、各種の電子機器に適用することができる。
【0054】
以下、本発明の電子機器について、図4〜図6に示す実施形態に基づき、詳細に説明する。
図4は、本発明の電子機器を適用したモバイル型(またはノート型)のパーソナルコンピュータの構成を示す斜視図である。
この図において、パーソナルコンピュータ1100は、キーボード1102を備えた本体部1104と、表示装置100を備える表示ユニット1106とにより構成され、表示ユニット1106は、本体部1104に対しヒンジ構造部を介して回動可能に支持されている。
このパーソナルコンピュータ1100は、その内部に、本発明の電子デバイスとして、例えば、水晶発振器、半導体メモリモジュール、電源用半導体モジュール、プリンタ駆動用半導体モジュール、表示体駆動用半導体モジュール等が内蔵されている。
【0055】
図5は、本発明の電子機器を適用した携帯電話機(PHSも含む)の構成を示す斜視図である。
この図において、携帯電話機1200は、複数の操作ボタン1202、受話口1204および送話口1206とともに、表示装置100を備えている。
この携帯電話機1200は、その内部に、本発明の電子デバイスとして、例えば、水晶発振器、半導体メモリモジュール、電源用半導体モジュール等が内蔵されている。
【0056】
図6は、本発明の電子機器を適用したディジタルスチルカメラの構成を示す斜視図である。なお、この図には、外部機器との接続についても簡易的に示されている。
ここで、通常のカメラは、被写体の光像により銀塩写真フィルムを感光するのに対し、ディジタルスチルカメラ1300は、被写体の光像をCCD(Charge Coupled Device)などの撮像素子により光電変換して撮像信号(画像信号)を生成する。
【0057】
ディジタルスチルカメラ1300におけるケース(ボディー)1302の背面には、表示装置(電気光学装置)100が設けられ、CCDによる撮像信号に基づいて表示を行う構成になっており、表示装置100は、被写体を電子画像として表示するファインダとして機能する。
ケース1302の内部には、本発明の電子デバイスとして、例えば、撮像信号を格納(記憶)し得るメモリ1308、水晶発振器、電源用半導体モジュール、表示体駆動用半導体モジュール等が内蔵されている。
【0058】
また、ケース1302の正面側(図6においては裏面側)には、光学レンズ(撮像光学系)やCCDなどを含む受光ユニット1304が設けられている。
撮影者が表示装置100に表示された被写体像を確認し、シャッタボタン1306を押下すると、その時点におけるCCDの撮像信号が、メモリ1308に転送・格納される。
【0059】
また、このディジタルスチルカメラ1300においては、ケース1302の側面に、ビデオ信号出力端子1312と、データ通信用の入出力端子1314とが設けられている。そして、図6に示されるように、ビデオ信号出力端子1312にはテレビモニタ1430が、デ−タ通信用の入出力端子1314にはパーソナルコンピュータ1440が、それぞれ必要に応じて接続される。さらに、所定の操作により、メモリ1308に格納された撮像信号が、テレビモニタ1430や、パーソナルコンピュータ1440に出力される構成になっている。
【0060】
なお、本発明の電子機器は、図4のパーソナルコンピュータ(モバイル型パーソナルコンピュータ)、図5の携帯電話、図6のディジタルスチルカメラの他にも、例えば、インクジェット式吐出装置(例えばインクジェットプリンタ)、ラップトップ型パーソナルコンピュータ、テレビ、ビデオカメラ、ビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳(通信機能付も含む)、電子辞書、電卓、電子ゲーム機器、ワードプロセッサ、ワークステーション、テレビ電話、防犯用テレビモニタ、電子双眼鏡、POS端末、医療機器(例えば電子体温計、血圧計、血糖計、心電図計測装置、超音波診断装置、電子内視鏡)、魚群探知機、各種測定機器、計器類(例えば、車両、航空機、船舶の計器類)、フライトシュミレータ等に適用することができる。
【0061】
以上、本発明の半導体チップの実装方法、電子デバイスおよび電子機器について、図示の実施形態に基づいて説明したが、本発明は、これらに限定されるものではない。
例えば、本発明の半導体チップの実装方法では、必要に応じて、任意の目的の工程を追加することもできる。
また、本発明の半導体チップの実装方法は、複数の半導体チップを積層するのに用いてもよい。
また、本発明において実装される半導体チップは、予め複数の半導体チップを積層した積層体であってもよい。
【図面の簡単な説明】
【図1】 本発明の半導体チップの実装方法の工程を示す図(側面図)である。
【図2】 本発明の電子デバイスを水晶発振器に適用した場合の実施形態を示す上面図(リッドを取り外した状態を示す)である。
【図3】 図2に示す水晶発振器の部分縦断面図である。
【図4】 本発明の電子デバイスを備える電子機器(ノート型パーソナルコンピュータ)である。
【図5】 本発明の電子デバイスを備える電子機器(携帯電話)である。
【図6】 本発明の電子デバイスを備える電子機器(ディジタルスチルカメラ)である。
【符号の説明】
1‥‥半導体チップ 2‥‥基板 21、22‥‥面 211‥‥配線パターン 3‥‥端子 4‥‥回路基板 41‥‥面 411‥‥端子 5‥‥導電性ボール 6‥‥接合部 10‥‥水晶発振器 11‥‥パッケージ 111‥‥凹部 112‥‥セラミックス基板 112a〜112e‥‥セラミックス板 113‥‥シールリング 12‥‥半導体チップ 121‥‥端子 13‥‥ATカット水晶振動子 14‥‥リッド 15‥‥配線パターン 151‥‥端子16‥‥マウント部 17‥‥導電性接着剤 100‥‥表示装置 1100‥‥パーソナルコンピュータ 1102‥‥キーボード 1104‥‥本体部 1106‥‥表示ユニット 1200‥‥携帯電話機 1202‥‥操作ボタン1204‥‥受話口 1206‥‥送話口 1300‥‥ディジタルスチルカメラ 1302‥‥ケース(ボディー) 1304‥‥受光ユニット 1306‥‥シャッタボタン 1308‥‥メモリ 1312‥‥ビデオ信号出力端子 1314‥‥データ通信用の入出力端子 1430‥‥テレビモニタ 1440‥‥パーソナルコンピュータ

Claims (13)

  1. 回路基板と、基板の一方の面に設けられた複数の端子を有する半導体チップとを用意し、前記回路基板の前記半導体チップが実装される側の面が鉛直上方に向くように平坦な基台に載置した状態で前記面を計測して、前記回路基板が有する端子のうち、最も上方に位置する端子の前記基台と平行となる接線を基準線としたとき、各端子の前記基準線からの距離を求める第1の工程と、
    前記計測の結果に基づいて、前記半導体チップの各端子のうち、前記距離が所定の距離以上の前記回路基板の端子に対応する前記半導体チップの端子に対して、平滑化処理を施すとともに、導電性ボールを接合する第2の工程と、
    前記半導体チップの前記導電性ボールが接合された端子と、これに対応する前記回路基板の端子とを、前記導電性ボールを介して接触するよう位置決めするとともに、前記半導体チップの前記導電性ボールが接合されていない端子と、これに対応する前記回路基板の端子とを、直接接触するよう位置決めする第3の工程と、
    対応する前記端子同士を接合する第4の工程とを有することを特徴とする半導体チップの実装方法。
  2. 前記計測は、レーザ変位計を用いて行われる請求項1に記載の半導体チップの実装方法。
  3. 前記半導体チップの端子は、ボールバンプで構成されている請求項1または2に記載の半導体チップの実装方法。
  4. 前記半導体チップの端子は、メッキバンプで構成されている請求項1ないし3のいずれかに記載の半導体チップの実装方法。
  5. 前記半導体チップの端子は、Au、Cu、Pb、Sn、Ni、Ti、Cr、In、Bi、Agまたはこれらを含む合金で構成されている請求項1ないし4のいずれかに記載の半導体チップの実装方法。
  6. 前記平滑化処理は、塑性加工により行われる請求項1ないし5のいずれかに記載の半導体チップの実装方法。
  7. 前記第2の工程において、対応する前記回路基板の端子の前記距離に応じて、前記導電性ボールの粒径および/または数を調整する請求項1ないし6のいずれかに記載の半導体チップの実装方法。
  8. 前記導電性ボールは、AuまたはAu合金で構成されている請求項1ないし7のいずれかに記載の半導体チップの実装方法。
  9. 前記導電性ボールは、ワイヤボンディング法を用いて形成される請求項1ないし8のいずれかに記載の半導体チップの実装方法。
  10. 前記回路基板の端子は、前記回路基板に形成された凹部内に設けられている請求項1ないし9のいずれかに記載の半導体チップの実装方法。
  11. 前記回路基板は、セラミックス基板、積層基板または印刷基板である請求項1ないし10のいずれかに記載の半導体チップの実装方法。
  12. 請求項1ないし11のいずれかに記載の半導体チップの実装方法により半導体チップを実装してなることを特徴とする電子デバイス。
  13. 請求項12に記載の電子デバイスを備えることを特徴とする電子機器。
JP2002344565A 2002-11-27 2002-11-27 半導体チップの実装方法、電子デバイスおよび電子機器 Expired - Fee Related JP3938024B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002344565A JP3938024B2 (ja) 2002-11-27 2002-11-27 半導体チップの実装方法、電子デバイスおよび電子機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002344565A JP3938024B2 (ja) 2002-11-27 2002-11-27 半導体チップの実装方法、電子デバイスおよび電子機器

Publications (2)

Publication Number Publication Date
JP2004179431A JP2004179431A (ja) 2004-06-24
JP3938024B2 true JP3938024B2 (ja) 2007-06-27

Family

ID=32706013

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002344565A Expired - Fee Related JP3938024B2 (ja) 2002-11-27 2002-11-27 半導体チップの実装方法、電子デバイスおよび電子機器

Country Status (1)

Country Link
JP (1) JP3938024B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4743059B2 (ja) * 2006-09-15 2011-08-10 パナソニック株式会社 電子部品実装システムおよび電子部品実装方法
JP6916471B2 (ja) * 2017-01-19 2021-08-11 株式会社村田製作所 電子部品及び電子部品の製造方法

Also Published As

Publication number Publication date
JP2004179431A (ja) 2004-06-24

Similar Documents

Publication Publication Date Title
US9635769B2 (en) Electronic device, electronic apparatus, method of manufacturing base substrate, and method of manufacturing electronic device
JP4114483B2 (ja) 半導体チップの実装方法、半導体実装基板、電子デバイスおよび電子機器
US9161450B2 (en) Electronic device, electronic apparatus, and method of manufacturing electronic device
JP6003194B2 (ja) ベース基板、電子デバイスおよびベース基板の製造方法
JP5289582B2 (ja) 撮像装置および撮像装置モジュール
JP6098377B2 (ja) 発振装置、電子機器、および移動体
US9549481B2 (en) Method for producing base substrate, method for producing electronic device, base substrate, and electronic apparatus
JP2018006808A (ja) 発振器、電子機器および移動体
JP2017028360A (ja) 電子デバイス、電子機器、および基地局装置
JP5595066B2 (ja) 撮像装置および撮像モジュール
JP2014053663A (ja) 電子デバイス、電子機器、及び移動体
JP2004273957A (ja) 半導体チップの回路基板への実装方法、半導体装置、電子デバイスおよび電子機器
JP3938024B2 (ja) 半導体チップの実装方法、電子デバイスおよび電子機器
JP2017092724A (ja) 振動デバイス、発振器、電子機器及び移動体
JP5884614B2 (ja) セラミックス加工方法
JP4059072B2 (ja) バンプ構造、半導体チップ、半導体チップの実装方法、電子デバイスおよび電子機器
JP2004200247A (ja) 端子、端子の形成方法、半導体チップ、半導体実装基板、電子デバイスおよび電子機器
JP7387979B2 (ja) 振動デバイス、振動デバイスの製造方法および電子機器
JP2018074012A (ja) 電子デバイス用パッケージ、電子デバイス、電子機器、および移動体
JP2015050483A (ja) 電子デバイス、電子機器および移動体
JP2005129874A (ja) 半導体チップ、半導体チップの製造方法、半導体実装基板、電子デバイスおよび電子機器
JP2004208086A (ja) 撮像装置
JP2013235884A (ja) 基板の製造方法、充填装置および電子デバイス
JP2004214515A (ja) 半導体実装基板、電子デバイスおよび電子機器
JP2005150971A (ja) 電子デバイスおよび電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070306

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070319

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110406

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120406

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130406

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees