JP3937757B2 - インダクタンス素子及びその製造方法 - Google Patents
インダクタンス素子及びその製造方法 Download PDFInfo
- Publication number
- JP3937757B2 JP3937757B2 JP2001168591A JP2001168591A JP3937757B2 JP 3937757 B2 JP3937757 B2 JP 3937757B2 JP 2001168591 A JP2001168591 A JP 2001168591A JP 2001168591 A JP2001168591 A JP 2001168591A JP 3937757 B2 JP3937757 B2 JP 3937757B2
- Authority
- JP
- Japan
- Prior art keywords
- inductance element
- coil
- core
- manufacturing
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の属する技術分野】
本発明は、インダクタンス素子及びその製造方法に関し、特に配線基板に高密度実装可能なインダクタンス素子及びその製造方法に関する。
【0002】
【従来の技術及び発明が解決しようとする課題】
従来、チョークコイルやトランスなどのインダクタンス素子は、フェライトコアなどの磁路部材にコイルを巻線機などでコイルを巻装して製造されている。この種のインダクタンス素子を含む回路部品は、高密度実装のために小型化を要求されているが、インダクタンス素子の小型化は、巻線機などを用いたコイル巻装作業の困難化のために容易ではなかった。また、回路には、種々のインダクタンス値や許容電流値をもつチョークコイルやトランスが望まれるが、小型で種々のインダクタンス値をもつインダクタンス素子を安価に製造することは容易ではなかった。
【0003】
このため、従来、アナログ回路基板やアナログハイブリッドIC、DCーDCコンバータなどに用いるフィルタ、発振回路、共振回路などにおいて、インダクタンス素子を抵抗素子で代用するなどしていたが、その結果として特性低下を招いていた。
【0004】
本発明は上記問題点に鑑みなされたものであり、小型で容易に基板実装でき、更にインダクタンス値変更容易なインダクタンス素子及びその製造方法を提供することをその目的としている。
【0005】
【課題を解決するための手段】
上記課題を解決する請求項1記載の発明は、配線基板に実装されたコアにコイルを巻装してなるインダクタンス素子において、前記コイルは、前記配線基板に形成された導体パターンと、前記導体パターンにワイヤボンディング接続されたボンディングワイヤとからなり、前記コアの前記配線基板側の接着面は、接着剤を塗布されない溝部を有することを特徴としている。
【0006】
本構成によれば、超小型コアに対して専用のコイル巻線機を用いることなく、かつ、微細な作業を要する手巻き工程を用いることなく、高速に高密度巻線を行うことができ、その上、ボンディングワイヤの並列本数又は直列本数を変更することで、極めて簡単にインダクタンス値や許容電流値を変更することができる。特に、既存のIC製造技術や実装技術を用いることができるので、製造装置、製造工程の改変を必要とせず、実用性に優れる。
更に、前記コアの前記配線基板側の接着面が、接着剤を塗布されない溝部を有することを特徴としているので、接着剤の使用量を削減することができる。なお、接着剤やはんだなどは、コア側に塗布してもよく、基板表面に塗布しておいてもよい。
【0007】
好適な態様では、前記コアが、前記配線基板表面に接着されることを特徴としているので、コア固定が容易となる。特に好適には、コアは、配線基板に実装する他のチップ回路部品、たとえばチップコンデンサやチップ抵抗などと同じ工程、たとえばはんだや導電性接着剤やバンプなどを用いて配線基板に固定される。この製造工程の共通化により、製造工数の短縮、製造コストの低減を実現することができる。
【0009】
好適な態様では、トランスをなす一次コイル及び二次コイルの巻数比は、前記一次コイルの直列接続ボンディングワイヤ本数N1又はN1ー0.5又はN1+0.5と、前記二次コイルの直列接続ボンディングワイヤ本数N2又はN2ー0.5又はN2+0.5との比に等しい値に設定されるので、容易かつ確実に巻数比を実現することができる。
【0010】
すなわち、コイルの半ターンをなすボンディングワイヤに対して、このボンディングワイヤと直列接続されてコイルの残りの半ターンを構成する導体パターンを追加するか否かにより、コイルの巻数を、所定値又はそれより半ターン増減した値とすることができる。
【0011】
好適な態様では、トランスをなす一次コイル及び二次コイルの各1ターン当たりの並列接続ボンディングワイヤ本数の比率は、前記一次コイル及び二次コイルの巻数比の逆数に略等しいことを特徴としている。
【0012】
本構成によれば、両コイルのボンディングワイヤ間の電流密度を等しくすることができ、損失を低減するコイル用ボンディングワイヤとができる。
【0013】
ここで、「略略等しい」という用語を用いたのは、コイルの両末端がボンディングワイヤで終わるか、導体パターンで終わるかにより+/ー半ターン変更できるため、この半ターンのばらつきを含んで略等しいと記載したものである。
【0014】
好適な態様では、トランスをなす一次コイル及び二次コイルの各ターンを構成する前記導体パターンの断面積の比率、特に通電方向と直角かつ、基板の主面に平行な幅は、前記一次コイル及び二次コイルの巻数比の逆数に等しいことを特徴としている。本構成によれば、両コイルを構成する導体パターンの電流密度を等しくすることができ、抵抗損失を低減することができる。
【0015】
好適な態様では、トランスをなす前記一次コイル及び二次コイルの各ターンは、前記コアの周方向に交互に配設されることを特徴としているので、両コイルの電磁結合度を向上することができる。なお、両コイルの電磁結合度を低下するには、両コイルを離れて配置すればよい。
【0016】
好適な態様では、前記コアの表面は前記ボンディングワイヤに沿って湾曲する曲面を有することを特徴としている。このようにすれば、ボンディングワイヤ使用量の増加を抑止しつつ、コア断面積の増大によりインダクタンス値を増加することができる。
【0017】
好適な態様では、前記ボンディングワイヤは、前記コアを前記配線基板に固定することを特徴としているので、接着やはんだ付けなどのコア固定作業を省略あるいは簡略化することができる。
【0018】
好適な態様では、前記コアは、前記コイルをなさないコア固定専用ボンディングワイヤにより前記配線基板に固定されているので、コイル巻数が小さい場合でもコア固定強度を向上することができる。
【0019】
好適な態様では、巻線電流量変更時に前記巻線1ターン当たりの前記ボンディングワイヤ本数を変更して前記ボンディングワイヤの電流密度変化を抑止することを特徴としている。
【0020】
好適な態様では、交互に配置する一次コイル用ボンディングワイヤと、二次コイル用ボンディングワイヤとの本数を調整して一次コイルと二次コイルとの間の結合度を調整することを特徴としている。
【0021】
好適な態様では、コア固定用ボンディングワイヤと電流通電用ボンディングワイヤとを別々に有することを特徴としている。
【0022】
好適な態様では、電流通電用の前記ボンディングワイヤは、コア固定用ボンディングワイヤを兼ねることを特徴としている。
【0023】
【発明の実施の形態】
本発明のインダクタンス素子及びその製造方法の好適な態様を以下の実施例により詳細に説明する。
(実施例)
本発明のインダクタンス素子技術を適用した降圧トランスの平面図を図1に示す。1はリング形状のフェライトコアであり、セラミック基板2上に接着されている。3〜8はセラミック基板2表面に印刷、焼成された導体パターンであって、3〜5は一次コイルの半ターンをなす導体パターン、6は一次コイルの一端子をなす導体パターン、7は二次コイルの半ターンをなす導体パターン、8は二次コイルの一端子をなす導体パターンである。9〜11はそれぞれ一次コイルの半ターンをなす直列接続ボンディングワイヤ、12はそれぞれ二次コイルの半ターンをなす3本の並列接続ボンディングワイヤであり、これらボンディングワイヤ9〜12は金線からなる。
【0024】
図1に示すように、ボンディングワイヤ9〜11と導体パターン3〜6は交互に接続されており、全体として3ターンの一次コイルL1を構成している。互いに並列接続されたボンディングワイヤ12は導体パターン7、8を接続して、導体パターン7とともに1ターンの二次コイルL2を構成している。これにより、巻数比3:1の降圧トランスが形成されている。
【0025】
(変形態様1)
変形態様1を図2に示す。この態様では、リング状のフェライトコア1の基板側の平坦面に溝13〜16が凹設されている。これにより、フェライトコア1のこの平坦面に接着剤をローラなどで塗布する際に、溝13〜16の部分に接着剤が塗布されることがないので、接着材使用量を低減することができる。なお、接着剤は基板のコア実装予定領域に塗布してもよい。
【0026】
また、コア1は他のチップ形状の回路部品たとえばチップコンデンサやチップ抵抗などと同じく、セラミック基板2上にはんだやバンプや導電性接着剤で固定されてもよい。
【0027】
(変形態様2)
変形態様2を図3に示す。
【0028】
21〜23は一次コイルの半ターンをなす導体パターン、24は一次コイルの一端子をなす導体パターン、25は二次コイルの半ターンをなす導体パターン、26は二次コイルの一端子をなす導体パターンである。31〜33はそれぞれ一次コイルの半ターンをなす直列接続ボンディングワイヤ、34〜36はそれぞれ二次コイルの半ターンをなす3本の並列接続ボンディングワイヤである。
【0029】
図1に示すように、ボンディングワイヤ31〜33とボンディングワイヤ34〜36はコア1の周方向において交互に配置されている。このようにすれば、一次コイルと二次コイルとの電磁結合度を向上して漏れ磁束を低減することができる。なお、一次コイルと二次コイルとの電磁結合度を積極的に減少させるには、図1に示すように。両者を離れて巻装すればよい。
【0030】
(変形態様3)
変形態様3を図4に示す。
【0031】
1a、1bは互いに同形に形成されたリング状のフェライトコアであり、それらの厚さ方向に積み重ねて接着され、ボンディングワイヤ41、42はこれら1a、1bを半分巻回して両端がセラミック基板2上の図示しない導体パターンに接合されており、それぞれチョークコイルの半ターンを構成している。
【0032】
このようにすれば、1種類のコア1を積み重ねるという簡素な工程追加により、インダクタンス素子のインダクタンス値を変更することができる。
【0033】
(変形態様4)
変形態様4を図5に示す。
【0034】
この態様では、フェライトコア1はその磁束流れる方向に対して直角の断面にて略半円形状に形成されており、フェライトコア1の平坦な底面がセラミック基板2の表面に接着剤50により接着されている。
【0035】
コイルの半ターンをなすボンディングワイヤ1a、1bはそれぞれ、フェライトコア1の曲面形状の表面に押しつけられるように図示しない導体パターンに接合、配線されており、この結果、ボンディングワイヤ
1a、1bは、コイルをなすとともにフェライトコア1を固定する機能も併せて有している。
【0036】
なお、場合によっては、コイルとして機能しないボンディングワイヤでフェライトコア1をセラミック基板2に押しつけ、固定するようにしてもよい。
【0037】
この態様によれば、フェライトコア1の飽和磁束量を減らすことなく、ボンディングワイヤ使用量の低減、コイル抵抗の低減を実現することもできる。
【0038】
(変形態様5)
変形態様5を図6に示す。
【0039】
この態様では、フェライトコア1及びそれに巻装されたボンディングワイヤ81は図示しない導体パターンとともにコイルを構成している。また、60はアナログ集積回路チップ、61はマイコンチップ、80はチップコンデンサであり、これらは図7に示すようにセラミック基板2にはんだ付けされ、最終的に樹脂モールドされて、ハイブリッドICを構成している。上記コイルとチップコンデンサ80とは、アナログ集積回路チップ60の外付け部品としてQが大きいLC共振回路を構成している。このようにすれば、小型で大きなインダクタンスコイルを製造工程の変更なしにハイブリッドICに内蔵することができ、種々広範な用途に応用することができる。
【0040】
(変形態様6)
上記実施例において、ボンディングワイヤの並列接続本数又は直列接続本数を変更することにより、ターン数や許容電流値を容易に変更することができる。
【0041】
(変形態様7)
上記実施例において、通電電流値に応じて導体パターンの断面積(特に通電方向と直角かつ、基板の主面に平行な幅)を変更することにより、発熱、損失の低減を図ることもできる。
【0042】
(実施例効果)
上記説明したこの実施例のインダクタンス素子は、製造、小型化、特性変更が容易であり、実用性に優れる利点を有している。
【図面の簡単な説明】
【図1】実施例のトランスを示す模式平面図である。
【図2】図1の変形態様を示すコアの裏面図である。
【図3】図1の変形態様を示す模式平面図である。
【図4】図1の変形態様を示す模式縦断面図である。
【図5】図1の変形態様を示す模式縦断面図である。
【図6】図1の変形態様を示す模式平面図である。
【図7】図6の模式縦断面図である。
【符号の説明】
1 フェライトコア(コア)
2 セラミック基板(配線基板)
3〜5 導体パターン
7 導体パターン
9〜12 ボンディングワイヤ
Claims (4)
- 配線基板に実装されたコアにコイルを巻装してなるインダクタンス素子において、
前記コイルは、前記配線基板に形成された導体パターンと、前記導体パターンにワイヤボンディング接続されたボンディングワイヤとからなり、
前記コアの前記配線基板側の接着面は、接着剤を塗布されない溝部を有することを特徴とするインダクタンス素子。 - 請求項1記載のインダクタンス素子において、
前記コアの表面は前記ボンディングワイヤに沿って湾曲する曲面を有することを特徴とするインダクタンス素子。 - 請求項1又は2記載のインダクタンス素子の製造方法において、
巻線電流量変更時に前記巻線1ターン当たりの前記ボンディングワイヤ本数を変更して前記ボンディングワイヤの電流密度変化を抑止することを特徴とするインダクタンス素子の製造方法。 - 請求項1又は2記載のインダクタンス素子の製造方法において、
交互に配置する一次コイル用ボンディングワイヤと、二次コイル用ボンディングワイヤとの本数を調整して一次コイルと二次コイルとの間の結合度を調整することを特徴とするインダクタンス素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001168591A JP3937757B2 (ja) | 2001-06-04 | 2001-06-04 | インダクタンス素子及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001168591A JP3937757B2 (ja) | 2001-06-04 | 2001-06-04 | インダクタンス素子及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002367830A JP2002367830A (ja) | 2002-12-20 |
JP3937757B2 true JP3937757B2 (ja) | 2007-06-27 |
Family
ID=19010801
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001168591A Expired - Fee Related JP3937757B2 (ja) | 2001-06-04 | 2001-06-04 | インダクタンス素子及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3937757B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101196839B1 (ko) | 2011-09-05 | 2012-11-01 | 숭실대학교산학협력단 | 대칭형 인쇄 패턴을 이용한 변압기 |
EP3067903B1 (en) * | 2013-11-08 | 2021-04-28 | Mitsubishi Electric Corporation | Electromagnetic induction apparatus |
JP6350644B2 (ja) * | 2014-02-24 | 2018-07-04 | 株式会社村田製作所 | モジュール |
CN106063388B (zh) * | 2014-02-24 | 2018-10-26 | 株式会社村田制作所 | 电子装置 |
JP6409292B2 (ja) * | 2014-03-12 | 2018-10-24 | 株式会社村田製作所 | コイル装置 |
-
2001
- 2001-06-04 JP JP2001168591A patent/JP3937757B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2002367830A (ja) | 2002-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4376493B2 (ja) | プリント回路ボード | |
JP3941508B2 (ja) | 積層型インピーダンス素子 | |
US7567163B2 (en) | Precision inductive devices and methods | |
US7489225B2 (en) | Precision inductive devices and methods | |
JP3791406B2 (ja) | 積層型インピーダンス素子 | |
KR20010085376A (ko) | 다층 인덕터 | |
US20240062941A1 (en) | Magnetic core, inductor, and emi filter comprising same | |
JP2006318946A (ja) | 積層インダクタ | |
JP2010147043A (ja) | インダクタモジュール、回路モジュール | |
WO2014088893A1 (en) | Choke coil devices and methods of making and using the same | |
JPH07288210A (ja) | 表面実装用インダクタ | |
JP6551256B2 (ja) | コイル部品、コイル部品を内蔵した回路基板、並びに、コイル部品を備える電源回路 | |
JP2001358427A (ja) | プリント回路基板及びそれを用いた電源 | |
JP3937757B2 (ja) | インダクタンス素子及びその製造方法 | |
EP0771013B1 (en) | Monolithic multilayer ultra thin chip inductors and method for making same | |
US6621378B2 (en) | Filter | |
US6727794B2 (en) | Apparatus for establishing inductive coupling in an electrical circuit and method of manufacture therefor | |
JP2006100738A (ja) | 面実装コイル部品 | |
JPH04245410A (ja) | 複同調回路用プリントコイル | |
US9859050B2 (en) | Method for producing magnetic element with two magnetic cores for increasing coiling space and magnetic element thereof | |
WO2024075624A1 (ja) | コイル部品、およびフィルタ回路 | |
JPH05182833A (ja) | インダクタンス素子 | |
WO2023210281A1 (ja) | コイル部品、およびフィルタ回路 | |
JP2001285005A (ja) | ノイズフィルタ | |
JPS6349111Y2 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060310 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060425 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070306 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070319 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100406 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110406 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120406 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130406 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140406 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |