JP3930949B2 - Manufacturing method of semiconductor device - Google Patents
Manufacturing method of semiconductor device Download PDFInfo
- Publication number
- JP3930949B2 JP3930949B2 JP21799397A JP21799397A JP3930949B2 JP 3930949 B2 JP3930949 B2 JP 3930949B2 JP 21799397 A JP21799397 A JP 21799397A JP 21799397 A JP21799397 A JP 21799397A JP 3930949 B2 JP3930949 B2 JP 3930949B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- semiconductor device
- tape
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体チップの電極とリードフレームのリード等が電気的に接続される半導体装置およびその製造方法に関するものである。
【0002】
【従来の技術】
従来、この種の半導体装置において、半導体チップの電極とリードフレームのリード等を接合媒体としてのバンプを介して接続するものが知られている。近年では半導体装置の高密度化に伴って、電極の狭ピッチ化あるいはバンプの微小化が進んでいる。バンプを形成すべき微小金属ボールが予め、半導体チップの電極等に接合されるようにしたバンプの形成方法が実用化されつつある。
【0003】
たとえば特開平7−273143号に記載の半導体装置では、図4のように半導体チップ1の電極2とインナリード3がボールバンプ4を介して接合され、樹脂5によってモールドされる。この半導体装置において、予め半導体チップ1の周辺に配置された電極2にボールバンプ4を接合する、あるいはインナリード3にボールバンプ4を接合しておき、半導体チップ1とインナリード3を重ねて一括接合する。
【0004】
【発明が解決しようとする課題】
従来の半導体では、上述のようにリードフレームと半導体チップ1をボールバンプ4を介して接合する。しかしながら、これらの接続後の取扱において、たとえば特に樹脂封止あるいは樹脂ポッティング時に応力が加わって、接合部分が剥離する危険があった。
【0005】
従来の半導体装置においてまた、LOC(Lead On Chip)構造としてたとえば図5に示すように、半導体チップ1およびリードフレーム3′をテープ6を介して(機械的に)接続するものがある。この半導体装置は主に、メモリに使用されるが、電気的接続はボンディングワイヤ7によって行われ、つまりバンプを用いて電気的接続するものとは基本構造が異なっている。
【0006】
本発明はかかる実情に鑑み、チップ電極およびリード等の結合強度に優れ、有効に薄型化等を実現し得る半導体装置およびその製造方法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の半導体装置の製造方法は、リードフレームのリードと半導体チップの電極が接続されている半導体装置の製造方法において、前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記半導体チップの周囲を樹脂封止することを特徴とする。
【0010】
また、本発明の半導体装置製造方法は、リードフレームのリードと半導体チップの電極が接続されている半導体装置の製造方法において、前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記接合部を樹脂封止することを特徴とするものである。
【0011】
また、本発明の半導体装置の製造方法において、前記絶縁性樹脂もしくは前記テープは、前記金属ボールの初期ボール径よりも薄く形成されることを特徴とする。
【0012】
本発明によれば、リードフレームのリードと半導体チップの電極を接続する際、リードフレームのアイランドと半導体チップが絶縁性樹脂もしくはテープを介して結合固定される。このようにリードフレームおよび半導体チップにおける相互に接続すべき電極部のみでなく、リードフレームのアイランドを利用して結合固定することで、高い結合強度を確保して電極部にかかる応力負荷を実質的に軽減することができる。
【0013】
この場合、リードフレームと半導体チップを結合固定する絶縁性樹脂もしくはテープが、金属バンプの初期バンプ径よりも薄く形成されており、これにより結合強度を有効に向上することができる。
【0014】
【発明の実施の形態】
以下、図1〜図3に基づき、本発明による半導体装置およびその製造方法の好適な実施の形態を説明する。
【0015】
図1および図2は、この実施形態における半導体装置10の構成例を示している。図において、11は半導体チップ、12は半導体チップ11の電極、13はリードフレームのリード、14は金属バンプである。電極12は好適にはアルミニウムで成り、半導体チップ11の周辺に沿って配置される。半導体チップ11の周囲は、モールド樹脂15によって封止される。
【0016】
バンプ14は、この例では金(Au)製の微小金属ボールによって形成され、そのボール直径30〜500μm程度のサイズが好適である。またリードフレームの一部、この例ではアイランド16と半導体チップ11とは、テープ17を介して結合されている。テープ17は特に、金属バンプ14の初期バンプ径よりも薄く形成されている。
【0017】
半導体装置10の製造において、リードフレームのリード13または半導体チップ11の電極12にバンプ形成用の金属ボールを予め接合しておく。この金属ボールの接合に際して、リード13または電極12に対応する位置に微小金属ボールを配列保持するボール配列ヘッドを使用する。
【0018】
このボール配列ヘッドは、半導体チップ11の電極12(またはリードフレームのリード13)に対応する多数のボール配列孔を有する配列基板を備え、吸引チャンバを介して真空引されるようになっている。吸引チャンバには真空吸引源としての真空ポンプが接続され、ボール配列ヘッドは、ボール配列孔にて金属ボールを配列保持する。
【0019】
ボール配列ヘッドは、微小金属ボールを収容する容器上方から、所定タイミングで該容器内に下降する。さらに、吸引チャンバを介して真空引することで、配列基板のボール配列孔にて微小金属ボールを配列保持する。なお、配列基板のボール配列孔に金属ボールを吸着させる際、容器を加振することで容器内で金属ボールを浮遊状態にし、吸着し易くする等の手段がとられる。
【0020】
配列基板の各ボール配列孔には、1つの金属ボールが吸着される。ここで、金属ボールを吸着する際、配列基板から余剰ボールを除去して各ボール配列孔に1つの微小金属ボールを吸着させるための余剰ボール除去手段をさらに含んでいるとよい。この余剰ボール除去手段はたとえば、配列基板に微振動を与えることにより余分な金属ボールを配列基板から離脱させることができる。このように金属ボールを吸着保持したボール配列ヘッドを、半導体チップ11の電極12(またはリードフレームのリード13)に対して位置合わせしながら半導体チップ11へと下降させることで、金属ボールを電極12またはリード13に効率的に転写接合することができる。
【0021】
つぎに、リードフレームのアイランド16に接着されたテープ17と半導体チップ11とを熱圧着により結合固定する。このとき同時に、電極12またはリード13に接合されている金属ボールが、対応するリード13または電極12に対して熱圧着され、これにより各電極12およびリード13は相互に接続する。テープ17は前述したように、金属バンプ14の初期バンプ径よりも薄く形成されており、この熱圧着で金属ボールが所定量だけ潰れることによりテープ17を介して適正な接着効果が得られるようになっている。
【0022】
ここで、図3は、この実施形態に用いるテープ17の構成例を示している。テープ17の形成材料としては、たとえば耐熱性のポリイミドが好適である。テープ17の上下には接着用テープもしくは接着剤から成る接着層17aが付設形成されている。テープ17は一方の接着層17aにてリードフレームのアイランド16に接着され、他方の接着層17aが半導体チップ11に接着される。金属バンプ14の初期バンプ径をたとえば35μmとするとき、接着層17aを含めたテープ17の圧着後の厚さは22μm程度が好適である。
【0024】
また、例えばポリイミドによって形成されるテープ17を使用する例を説明したが、その代わりに適宜の絶縁性樹脂を介在させるかたちで構成することもできる。
【0025】
上述の例のようにリードフレームのリード13と半導体チップ11の電極12を接続する際、リードフレームのアイランド16 を利用して結合固定することで、高い結合強度を確保して電極部分にかかる応力負荷を実質的に軽減することができる。したがって、樹脂封止時等に応力が加わっても接合部分が剥離する危険がなく、適正かつ良好な電気接続を保証することができる。また、所謂TCT(温度サイクル試験)においても接合部分に対する応力負荷が軽減することで、半導体装置の保護を図ると共に円滑に試験を行うことができる。
【0026】
【発明の効果】
以上説明したように本発明によれば、この種の半導体装置においてチップ電極およびリード等の結合強度に優れ、有効に装置の薄型化等を実現することができる。したがって、性能がよく信頼性に優れた薄型パッケージを提供することができるばかりか、高周波用接続に極めて有用である。さらに、実質的に製造コストや製品コストを安くすることができ、コスト的に極めて有利である等の利点を有している。
【図面の簡単な説明】
【図1】 本発明の実施形態における半導体装置の構成例を示す断面図である。
【図2】 本発明の実施形態における半導体装置の構成例を示す平面図である。
【図3】 本発明の実施形態に係る接着テープの構成例を示す断面図である。
【図4】 従来の半導体装置の構成例を示す断面図である。
【図5】 従来の他の半導体装置の構成例を示す断面図である。
【符号の説明】
10 半導体装置
11 半導体チップ
12 半導体チップ電極
13 リードフレームのリード
14 金属バンプ
15 モールド樹脂
16 アイランド
17 テープ[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a semiconductor device in which an electrode of a semiconductor chip and a lead of a lead frame are electrically connected, and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Conventionally, in this type of semiconductor device, a device in which an electrode of a semiconductor chip and a lead of a lead frame are connected via a bump as a bonding medium is known. In recent years, with the increase in the density of semiconductor devices, the pitch of electrodes or the size of bumps has been reduced. A bump forming method in which a minute metal ball on which a bump is to be formed is previously bonded to an electrode of a semiconductor chip or the like is being put into practical use.
[0003]
For example, in the semiconductor device described in JP-A-7-273143, the
[0004]
[Problems to be solved by the invention]
In the conventional semiconductor, the lead frame and the
[0005]
In the conventional semiconductor device also, LOC as shown in (Lead On Chip), for example, as a
[0006]
In view of such circumstances, an object of the present invention is to provide a semiconductor device that is excellent in the bonding strength of a chip electrode, a lead, and the like, and that can be effectively reduced in thickness and the like, and a method for manufacturing the same.
[0007]
[Means for Solving the Problems]
According to another aspect of the present invention, there is provided a method for manufacturing a semiconductor device in which a lead frame lead and a semiconductor chip electrode are connected to each other with a predetermined amount of metal balls on the lead frame or the semiconductor chip electrode. The metal bumps are not covered with an insulating resin or tape, and the island of the lead frame and the semiconductor chip are bonded via the insulating resin or tape, and the periphery of the semiconductor chip is sealed with a resin. It is characterized by stopping.
[0010]
According to another aspect of the present invention, there is provided a method of manufacturing a semiconductor device in which a lead of a lead frame and an electrode of a semiconductor chip are connected, and a predetermined amount of metal balls are applied to the lead of the lead frame or the electrode of the semiconductor chip. The metal bumps are not covered with an insulating resin or tape, and the island of the lead frame and the semiconductor chip are bonded via the insulating resin or tape , and the bonded portion is resin-sealed. It is characterized by doing.
[0011]
In the method for manufacturing a semiconductor device of the present invention, the insulating resin or the tape is formed thinner than an initial ball diameter of the metal ball.
[0012]
According to the present invention, when connecting the leads and the semiconductor chip electrode of rie de frame, the leadframe island and the semiconductor chip are connected and fixed via an insulating resin or tape. Thus, not only the electrode portions to be connected to each other in the lead frame and the semiconductor chip, to combine immobilized utilizing Islandia de lead frame, substantially stress load on the electrode section to ensure a high bond strength it can be mitigated.
[0013]
In this case, the insulating resin or tape for bonding and fixing the lead frame and the semiconductor chip is formed to be thinner than the initial bump diameter of the metal bump, thereby effectively improving the bonding strength.
[0014]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, based on FIGS. 1 to 3, illustrating a preferred embodiment of a semiconductor device and a manufacturing method thereof according to the present invention.
[0015]
1 and 2 show a configuration example of the
[0016]
In this example, the
[0017]
In manufacturing the
[0018]
The ball array head includes an array substrate having a large number of ball array holes corresponding to the electrodes 12 (or leads 13 of the lead frame) of the
[0019]
The ball array head descends into the container at a predetermined timing from above the container that accommodates the fine metal balls. Furthermore, vacuum metal is drawn through the suction chamber, whereby the fine metal balls are arrayed and held in the ball array holes of the array substrate. When the metal balls are attracted to the ball array holes of the array substrate, a measure is taken such that the metal balls are floated in the container to be easily attracted by vibrating the container.
[0020]
One metal ball is adsorbed to each ball array hole of the array substrate. Here, when adsorbing the metal balls, it is preferable to further include surplus ball removing means for removing the surplus balls from the array substrate and adsorbing one minute metal ball in each ball array hole. For example, the surplus ball removing means can cause the extra metal balls to be detached from the array substrate by applying a slight vibration to the array substrate. The ball array head holding and holding the metal balls in this way is lowered to the
[0021]
Next, the
[0022]
Here, FIG. 3 shows a configuration example of the
[0024]
Also, an example has been described to use the
[0025]
When connecting the
[0026]
【The invention's effect】
As described above, according to the present invention, in this type of semiconductor device, the bonding strength of the chip electrode and the lead is excellent, and the device can be effectively thinned. Therefore, not only can a thin package with high performance and excellent reliability be provided, but it is extremely useful for high-frequency connections. Furthermore, the manufacturing cost and product cost can be substantially reduced, and there are advantages such as extremely advantageous cost.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating a configuration example of a semiconductor device according to an embodiment of the present invention.
FIG. 2 is a plan view illustrating a configuration example of a semiconductor device according to an embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a configuration example of an adhesive tape according to an embodiment of the present invention.
FIG. 4 is a cross-sectional view illustrating a configuration example of a conventional semiconductor device.
FIG. 5 is a cross-sectional view showing a configuration example of another conventional semiconductor device.
[Explanation of symbols]
DESCRIPTION OF
Claims (2)
前記リードフレームの前記リードまたは前記半導体チップの電極に金属ボールを所定量だけ潰して接合し、金属バンプが絶縁性樹脂もしくはテープに覆われずに、前記リードフレームのアイランドと前記半導体チップを前記絶縁性樹脂もしくはテープを介して接合し、さらに前記半導体チップの周囲を樹脂封止することを特徴とする半導体装置の製造方法。In the manufacturing method of the semiconductor device in which the lead of the lead frame and the electrode of the semiconductor chip are connected,
A predetermined amount of metal balls are crushed and joined to the leads of the lead frame or the electrodes of the semiconductor chip, and the metal bumps are not covered with insulating resin or tape, and the island of the lead frame and the semiconductor chip are insulated. A method for manufacturing a semiconductor device, characterized in that the semiconductor chip is bonded through a conductive resin or tape, and the periphery of the semiconductor chip is sealed with resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21799397A JP3930949B2 (en) | 1997-07-29 | 1997-07-29 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21799397A JP3930949B2 (en) | 1997-07-29 | 1997-07-29 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1154530A JPH1154530A (en) | 1999-02-26 |
JP3930949B2 true JP3930949B2 (en) | 2007-06-13 |
Family
ID=16712950
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21799397A Expired - Fee Related JP3930949B2 (en) | 1997-07-29 | 1997-07-29 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3930949B2 (en) |
-
1997
- 1997-07-29 JP JP21799397A patent/JP3930949B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1154530A (en) | 1999-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6515357B2 (en) | Semiconductor package and semiconductor package fabrication method | |
JP3839323B2 (en) | Manufacturing method of semiconductor device | |
JPH08306853A (en) | Semiconductor device, manufacture thereof and manufacture of lead frame | |
JP2002110856A (en) | Manufacturing method of semiconductor device | |
JP3930949B2 (en) | Manufacturing method of semiconductor device | |
JP2002280401A (en) | Semiconductor device and its manufacturing method | |
JP3899755B2 (en) | Semiconductor device | |
JP3686267B2 (en) | Manufacturing method of semiconductor device | |
JPH09330992A (en) | Semiconductor device mounting body and its manufacture | |
JP2002237566A (en) | Three-dimensional mounting structure of semiconductor device, and method of manufacturing the same | |
JPH06209071A (en) | Resin sealed type semiconductor device and its manufacture | |
KR100203935B1 (en) | Method and apparatus for applying liquid adhesive to chip and resulting adhesive layer structure for lead-on-chip (loc) type semiconductor chip package | |
JP2000124356A (en) | Member for semiconductor package, semiconductor package, and manufacture of the semiconductor package | |
JPH0547988A (en) | Semiconductor device | |
JP2817425B2 (en) | Semiconductor device mounting method | |
JPH0982846A (en) | Resin-sealed semiconductor device, manufacture thereof and lead frame to be used for that | |
JPH1084055A (en) | Semiconductor device and its manufacturing method | |
JPH09326463A (en) | Resin-sealed semiconductor device | |
JP3669986B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2004014637A (en) | Semiconductor device and wire bonding method | |
JPH08274234A (en) | Semiconductor device, its manufacture, and semiconductor packaging module | |
JPH01205539A (en) | Semiconductor device | |
JP2000164646A (en) | Semiconductor device and manufacture thereof | |
JP2000012621A (en) | Semiconductor device and its manufacture | |
JPH11162998A (en) | Semiconductor device and its manufacture |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040309 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040517 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050125 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050201 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050318 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20061108 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070129 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070312 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100316 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110316 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120316 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130316 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140316 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |