JP3899755B2 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
JP3899755B2
JP3899755B2 JP35654599A JP35654599A JP3899755B2 JP 3899755 B2 JP3899755 B2 JP 3899755B2 JP 35654599 A JP35654599 A JP 35654599A JP 35654599 A JP35654599 A JP 35654599A JP 3899755 B2 JP3899755 B2 JP 3899755B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
interposer
semiconductor device
bonding
mounting region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP35654599A
Other languages
Japanese (ja)
Other versions
JP2001196490A (en
Inventor
文彦 谷口
貴司 菅田
晃 高島
正 宇野
欣一 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP35654599A priority Critical patent/JP3899755B2/en
Publication of JP2001196490A publication Critical patent/JP2001196490A/en
Application granted granted Critical
Publication of JP3899755B2 publication Critical patent/JP3899755B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15151—Shape the die mounting substrate comprising an aperture, e.g. for underfilling, outgassing, window type wire connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

PROBLEM TO BE SOLVED: To improve the productivity of a semiconductor device having an interposer. SOLUTION: In a semiconductor device in which a semiconductor chip completed unit 52 having a film-shaped die bonding member 22 attached to the bottom surface of a semiconductor chip is mounted on an interposer 51 having at least one air hole at its bottom surface and is sealed by resin in a state that the connection electrode of the semiconductor chip is bonded to the bonding pad of the interposer, the region of the interposer where the semiconductor chip completed unit 52 is mounted is formed in a flat plane with no step.

Description

【０００１】
【発明の属する技術分野】
本発明はインターポーザを有してパッケージされた半導体装置の構成に係り、特に回路基板実装時におけるはんだリフロー工程での熱で発生し易いパッケージ膨れやクラックの発生を抑制しながら半導体装置としての構成の容易化を実現して生産性の向上を図った半導体装置に関する。
【０００２】
近年の電子機器分野では装置としての小型化，軽量化，薄肉化等の要請に伴って半導体装置の分野でもかかる顧客要請に対応するものとして、例えばＣＳＰタイプのパッケージ構造を有する半導体装置が種々開発されているが、回路基板への実装時等にパッケージ膨れやクラックなどが発生し易いことからその対応が強く望まれている。
【０００３】
【従来の技術】
図９は従来の一般的なＣＳＰタイプ半導体装置を説明する図であり、図１０は図９のＣＳＰタイプ半導体装置の組立工程を時系列的に示した図、図１１は従来の他のＣＳＰタイプの半導体装置を説明する図、図１２は従来の第三のＣＳＰタイプの半導体装置を説明する図である。
【０００４】
図９で、（ａ）は一部断面視した側面図、（ｂ）は（ａ）の底面図である。
【０００５】
図で従来のＣＳＰタイプ半導体装置（以下単に半導体装置とする）１は、ポリイミド樹脂やガラスエポキシ基板・セラミック基板等からなるインターポーザ１１の片面にペースト状のダイス付け剤１２を介して接着固定された半導体チップ１３の全周囲が該インターポーザ１１の上記片面と共に封止樹脂１４で覆われ、且つ該インターポーザ１１の裏面側に上記半導体チップ１３の各電極に繋がるはんだボール１５が該裏面から突出して形成されているものである。
【０００６】
なお上記はんだボール１５は、図（ｂ）に示す如く例えば一定したピッチ“ｐ”のマトリックス状に配置されている。
【０００７】
一方該半導体装置１に対応する回路基板１９は、破線Ａで示す如くその片面の上記はんだボール１５と対応するそれぞれの位置に図示されない回路に繋がる接続電極１９ａがパターン形成されているものである。
【０００８】
そこで上記半導体装置１を、それぞれの上記はんだボール１５と上記回路基板１９上の接続電極１９ａとが対応するように該基板上に搭載し、そのままの状態で該回路基板１９を該半導体装置１と共に図示されない通常のはんだリフロー装置等に通すことで、上記半導体装置１が上記回路基板１９に実装できるようになっている。
【０００９】
ここで上記半導体装置１の組立工程を図１０で時系列的に説明する。
【００１０】
なお図では上記インターポーザ１１がポリイミド樹脂からなる可撓性を有する回路基板である場合を例として説明する。
【００１１】
図１０で、（１０−１）はインターポーザを示し、（１０−２）はダイス付け剤塗布後の状態を、（１０−３）は半導体チップ接続後の状態を、（１０−４）は半導体装置としての完成状態を、また（１０−５）ははんだボールの形成状態をそれぞれ示している。
【００１２】
図の（１０−１）でインターポーザ１１は、上記半導体チップ１３の平面視サイズを越える大きさのポリイミド樹脂からなる基板１１１の片面（図では上面）の周辺に沿った領域に該半導体チップ１３に設けられている接続電極に対応する数でパターニング形成されたボンディングパッド１１１ａが形成されていると共に、該ボンディングパッド形成領域の内側に該ボンディングパッドと同じ数のボールパッド１１１ｂが例えば上述した一定ピッチ“ｐ”のマトリックス状にパターン形成され、更に上記各ボンディングパッド１１１ａと該各ボンディングパッドに対応するボールパッド１１１ｂの間はパターン形成されたリード１１１ｃによって繋がれているものである。
【００１３】
そして例えば円形状をなす上記各ボールパッド１１１ｂの位置には、該ボールパッドの領域を抽出して拡大視した断面図（ａ）に示す如く該ボールパッドの径より小さい径のはんだ孔１１１ｄが基板１１１を貫通して形成されているものである。
【００１４】
そこで、上記インターポーザ１１におけるボンディングパッド１１１ａの形成領域とボールパッド１１１ｂの形成領域の境界線を周辺とする内側に例えばペースト状のダイス付け剤１２を塗布して、（１０−２）で示す状態にする。
【００１５】
次いで、厚さが 100〜150 μm の上述した半導体チップ１３をその裏面側から上記ダイス付け剤１２上に押圧して接着固定し、更に該半導体チップ上の各接続電極１３ａとそれに対応する上記ボンディングパッド１１１ａとの間を通常のワイヤボンディング技術によってボンディングワイヤ１１１ｅで接続して（１０−３）で示す状態にする。
【００１６】
更に、該（１０−３）の状態にあるインターポーザ１１を上記半導体チップ１３と共に図示されない通常の射出成形装置に装着し、該インターポーザ上面側の上記ボンディングパッド１１１ａを含むほぼ全面の該半導体チップ１３とボンディングワイヤ１１１ｅの全周囲を封止樹脂１４で覆うように樹脂封止して（１０−４）で示す状態にする。
【００１７】
その後、（１０−５）の（ｂ）で示す上述したはんだ孔１１１ｄに回路基板裏面側から（ｃ）で示すようにはんだを注入することで、回路基板裏面側に該裏面から突出するはんだボール１５を備えた所要の半導体装置１を図９に示すように構成することができる。
【００１８】
かかる半導体装置１では、半導体チップ１３の全周囲がボンディングワイヤ１１１ｅの領域を含めて封止樹脂１４で封止されているので、外界からの耐湿性が確保できると言うメリットがある。
【００１９】
しかし、半導体装置としての構成時に上記インターポーザ１１や封止樹脂１４、ダイス付け剤１２等に湿気を含む水分が含まれていると、該半導体装置を図９で説明した如く回路基板１９に実装するときのはんだリフロー工程での温度上昇で上述したインターポーザや封止樹脂、ダイス付け剤等に含まれる湿気や水分が蒸気となることからパッケージ外面が膨れたり半導体装置としてクラックが発生する場合がある。
【００２０】
そしてかかるパッケージ外面の膨れやクラックを抑制するにはリフロー工程での温度上昇で発生する内部の湿気を外部に逃すことが必要でありそのための貫通孔を予めインターポーザにあけておくことが考慮されるが、この場合には半導体チップをインターポーザに接着固定するためのダイス付け剤が一般的にペースト状であるため上記貫通孔から裏面側に流出したり該貫通孔に詰まり易いことから湿気抜きの孔として機能しなくなる欠点がある。
【００２１】
一方、かかる欠点を抑制する手段を備えた半導体装置が「特開平10-189820 」, 「特開平10-223795 」, 「特開平11-243160 」等に開示されている。
【００２２】
以下図 6と図 7でかかる公知技術に対応する半導体装置を説明するが、いずれも図９における半導体装置に適用させる場合を例としているので、図９と同じ対象部材には同一の記号を付すと共に重複する説明についてはそれを省略する。
【００２３】
図１１は図９の（ａ）同様に一部断面視した側面図で示したものであり、（ａ）は全体構成図であり、（ｂ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ接着固定時の状態をそれぞれ示している。
【００２４】
すなわち図の（ａ）で半導体装置２は、ポリイミド樹脂からなるインターポーザ２１の片面に貼付されているフィルム状のダイボンド材２２を介して、ペースト状の上記ダイス付け剤１２が裏面すなわち接続電極非形成面に塗布された上記半導体チップ１３をその裏面側で該インターポーザ２１に接着固定されているものである。
【００２５】
そして特にこの場合の上記インターポーザ２１は、図（ｂ）に示す如く、前述した基板１１１の片面の周辺には前記ボンディングパッド１１１ａが、また該ボンディングパッド形成領域の内側の前面に前記ボールパッド１１１ｂが上記ボンディングパッドに繋がるリード１１１ｃと共にそれぞれパターン形成され、且つ上記ボールパッド１１１ｂの列間の複数箇所に上記基板１１１を貫通する気孔２１ａが形成されているものである。
【００２６】
なお上記各ボールパッド１１１ｂの位置に図１０で説明したはんだ孔１１１ｄが設けられていることは、前記インターポーザ１１の場合と同様である。
【００２７】
そして上記ボールパッド形成領域における破線Ｂで示す領域が半導体チップ１３の搭載領域になっているものである。
【００２８】
そこで、上記インターポーザ２１にフィルム状のダイボンド材２２を貼付して（ｃ）に示す状態にした後、片面にペースト状のダイス付け剤１２が塗布された半導体チップ１３をそのダイス付け剤側から上記ダイボンド材２２に押圧して両者を接着固定し、該半導体チップ１３上の前記各接続電極１３ａと上記インターポーザ２１上のそれに対応する上記各ボンディングパッド１１１ａとの間をボンディングワイヤ１１１ｅで接続し、更に該インターポーザ２１上面側に前述したように樹脂封止した後、前述したはんだボール１５を上記各ボールパッド裏面側に設けられているはんだ孔１１１ｄに形成することで所要の半導体装置２を（ａ）で示すように構成することができる。
【００２９】
かかる半導体装置２では、前記回路基板１９に実装するときのはんだリフロー工程での温度上昇で発生する内部からの湿気が上記気孔２１ａから外部に流出するので、前記パッケージ外面の膨れやクラックを抑制することができる。
【００３０】
しかしこの場合の半導体装置２では、半導体チップ１３を接着固定するインターポーザ１１の該チップ搭載領域の全面にボールパッド１１１ｂとそれに繋がるリード１１１ｃとが該チップ搭載面から突出して形成されているため上述したフィルム状のダイボンド材２２のインターポーザ２１への貼り付け条件を調整するのが難しいばかりでなく、貼り付け時に上記気孔２１ａをふさいでしまう場合がある。
【００３１】
また従来の他の半導体装置を図１１同様に示した図１２で、（ａ）は全体構成図、（ｂ）はインターポーザの平面図、（ｃ）は半導体チップ接着固定時の状態を示している。
【００３２】
すなわち図の（ａ）で半導体装置３は、裏面すなわち接続電極非形成面にフィルム状のダイボンド材３１が接着固定されている上記半導体チップ１３が、その裏面側のポリイミド樹脂からなるインターポーザ４１の片面への押圧で接着固定されているものである。
【００３３】
そしてこの場合の上記インターポーザ４１は、図（ｂ）に示す如く、前述した基板１１１の片面に前記ボンディングパッド１１１ａとボールパッド１１１ｂ及びリード１１１ｃがそれぞれパターン形成されているが、一点鎖線Ｃで示す半導体チップ搭載領域の内部には配線に繋がる回路すなわち上記ボールパッド１１１ｂとそれに繋がるリード１１１ｃとが少なくなるように、例えば上記半導体チップ搭載領域の周辺内側だけに形成されている如くに形成され、且つ上記半導体チップ搭載領域の内部の複数箇所に上記基板１１１を貫通する気孔２１ａが形成されているものである。
【００３４】
なお上記各ボールパッド１１１ｂの位置に図１０で説明したはんだ孔１１１ｄが設けられていることは、前記インターポーザ１１の場合と同様である。
【００３５】
そこで、（ｃ）に示す如く接続電極非形成面にフィルム状のダイボンド材３１が接着固定されている上記半導体チップ１３を該ダイボンド材側から上記インターポーザ４１上の一点鎖線Ｂで示す半導体チップ搭載領域に押圧して両者を接着固定し、該半導体チップ１３上の前記各接続電極１９ａとそれに対応する上記インターポーザ４１上の各ボンディングパッド１１１ａとの間をボンディングワイヤ１１１ｅで接続し、更に該インターポーザ４１上面側に前述したように樹脂封止した後、前述したはんだボール１５を上記各ボールパッド裏面側に設けられているはんだ孔１１１ｄに形成することで所要の半導体装置３を（ａ）で示すように構成することができる。
【００３６】
かかる半導体装置３では、前記回路基板１９に実装するときのはんだリフロー工程での温度上昇で内部で発生する湿気が上記気孔２１ａから外部に流出するので、前記パッケージ外面の膨れやクラックを抑制することができる。
【００３７】
しかしかかる半導体装置３では、半導体チップ１３のインターポーザ４１に対する当接面が上述したように半導体チップ搭載領域の周辺内側に沿った領域だけに限定されることから両者間の接着面積が小さくなって密着性の低下をもたらす場合があり、また半導体チップの厚さが前述した如く薄いこともあって樹脂封止時の樹脂圧が該半導体チップの中央部に集中し結果的に半導体チップ自体にクラックが発生する場合がある。
【００３８】
【発明が解決しようとする課題】
従って、上述した半導体装置２ではフィルム状のダイボンド材のインターポーザへの貼り付けに特別な技術が必要になると共に該貼り付け時に気孔をふさいでしまうことがあると言う問題があり、また半導体装置３では半導体チップとインターポーザ間の密着性の低下や半導体チップ自体へのクラック発生の危惧があると言う問題があった。
【００３９】
【課題を解決するための手段】
上記課題は、半導体チップ裏面にフィルム状のダイボンド材が添着された半導体チップ完成体がその裏面側で少なくとも１個の貫通する気孔を有するインターポーザに搭載され、前記半導体チップの接続電極とインターポーザのボンディングパッド間がボンディング接続された状態で樹脂封止されてなる半導体装置において、前記インターポーザの前記半導体チップ完成体搭載領域の全面は、段差を持たない平坦面とされ、前記平坦面には、前記半導体チップ完成体搭載領域において配線回路を有し且つ該各配線回路間に該配線回路の高さと等しい厚さのソルダーレジスト層が設けられている半導体装置によって解決される。
【００４０】
また、半導体チップ裏面に導電性フィルム状のダイボンド材が添着された半導体チップ完成体が該半導体チップ完成体搭載領域に少なくとも１個の貫通する気孔を有するインターポーザに搭載され、前記半導体チップの接続電極と該インターポーザのボンディングパッド間がボンディング接続された状態で樹脂封止されてなる半導体装置において、前記インターポーザの前記半導体チップ完成体搭載領域の全面が、接地電極に形成されている半導体装置によって解決される。
【００４１】
インターポーザ上の少なくとも半導体チップ搭載領域を段差のない平坦な面にすると、インターポーザと半導体チップ間の密着性が向上できると同時に樹脂封止時の半導体チップ自体のクラック発生を抑制することができる。
【００４２】
更にインターポーザを構成するポリイミドの基板を透水率の高い材料で形成すると特別な気孔を設けることなくパッケージの膨れやクラックが抑制できることを確認している。
【００４３】
そこで本発明では、半導体チップ搭載領域に少なくとも上述したボールパッドとそれに繋がるリードがないファンアウト構造のインターポーザでは該インターポーザを透水率の高い材料で形成した上で該半導体チップ搭載領域に少なくとも１個の気孔を設けるようにし、また半導体チップ搭載領域の周辺近傍にのみボールパッドとそれに繋がるリードが設けられているファンイン−アウト構造のインターポーザや半導体チップ搭載領域の全面にボールパッドとそれに繋がるリードが設けられているファンイン構造のインターポーザでは該各インターポーザを透水率の高い材料で形成した上で少なくとも半導体チップ搭載領域に上記ボールパッドとリードの高さ以上の厚さの絶縁樹脂層を形成し更に該半導体チップ搭載領域に少なくとも１個の気孔を設けるようにしている。
【００４４】
このことは上記いずれの場合でも、インターポーザの半導体チップ搭載領域が平坦であるため該半導体チップのインターポーザに対する貼り付けの容易化と両者間の密着力向上が実現できると共に、パッケージの膨らみやクラックの発生が抑制できることを示している。
【００４５】
従って、半導体装置としての生産性向上を期待することができる。
【００４６】
【発明の実施の形態】
図１は本発明になる半導体装置を説明する図であり、図２は本発明になる第二の半導体装置を説明する図、図３は本発明になる第三の半導体装置を説明する図である。
【００４７】
また図４は本発明になる第四の半導体装置を説明する図であり、図５は本発明になる第五の半導体装置を説明する図、図６は本発明になる第六の半導体装置を説明する図、図７は本発明になる第七の半導体装置を説明する図、図８は本発明になる第八の半導体装置を説明する図である。
【００４８】
なお図では、いずれも本発明を図１０乃至図１２で説明した半導体装置に適用させる場合を例としているので、図１０乃至図１２と同じ対象部材や部位には同一の記号を付して表わすと共に重複する説明についてはそれを省略する。
【００４９】
本発明になる半導体装置を説明する図１で、（ａ）は全体構成図であり、（ｂ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【００５０】
すなわち図の（ａ）でファンアウト構造の半導体装置５は、ポリイミド基板からなるインターポーザ５１と、該インターポーザ５１上に搭載される半導体チップ完成体５２と、前記インターポーザ５１と該半導体チップ完成体５２とを接続する前記ボンディングワイヤ１１１ｅと、該半導体チップ完成体５２を前述したように樹脂封止する封止樹脂１４と、上記インターポーザ５１に形成される前記はんだボール１５とからなるものである。
【００５１】
そして図（ｂ）に示すこの場合のインターポーザ５１は、前記“特開平11-243160 ”に記載された試料ＮＯ４（新日鐵化学株式会社製 エスパネックス、タイプＳＣ１８−４０）、または試料ＮＯ５（東レ・デュポン株式会社製 カプトン、タイプ２００ＥＮ）の如く透水率１０以上のポリイミド樹脂からなる基板５１１の片面の周辺に沿った領域には前記ボンディングパッド１１１ａが、該ボンディングパッド形成領域内側の一点鎖線Ｄで示す半導体チップ完成体５２の搭載領域を除く領域には前記ボールパッド１１１ｂが、また上記ボンディングパッドとそれに対応する該各ボールパッド間には前記リードリード１１１ｃがそれぞれパターン形成され、更に上記半導体チップ完成体搭載領域には上記基板５１１を貫通する気孔２１ａが例えば等ピッチのマトリックス状に設けられているものである。
【００５２】
そして、上記各ボールパッド１１１ｂの位置に図１０で説明したはんだ孔１１１ｄが設けられていることは、前記インターポーザ１１の場合と同様である。
【００５３】
一方上記半導体チップ完成体５２は、前述した半導体チップ１３の裏面すなわち接続電極非形成面に前述したフィルム状のダイボンド材２２を貼り付けたものである。
【００５４】
そこで、上記インターポーザ５１のＤで示す半導体チップ完成体搭載領域に上記半導体チップ完成体５２をそのダイボンド材側から（ｃ）に示す如く押圧することで、該半導体チップ完成体５２をインターポーザ５１に接着固定することができる。
【００５５】
その後、上記半導体チップ１３の各接続電極と上記インターポーザ５１の対応するボンディングパッド１１１ａとの間を図１０の（１０−３）で示すようにボンディングワイヤ１１１ｅでボンディング接続し、図１０同様に封止樹脂１４で樹脂封止した後に、前記はんだボール１５を前述した如く上記インターポーザ５１のはんだ孔１１１ｄに形成することで、所要の半導体装置５を図１（ａ）で示すように構成することができる。
【００５６】
かかる半導体装置５では、半導体チップ１３ひいては半導体チップ完成体５２をインターポーザ５１上の段差のない半導体チップ完成体搭載領域に押圧して接着固定するので貼り付けの容易化と両者間の密着力向上が実現できると共に、回路基板１９に対する実装時の温度上昇に起因する前記パッケージの膨らみやクラックの発生が抑制できるメリットがある。
【００５７】
本発明になる第二の半導体装置を説明する図２で、（ａ）は全体構成図であり、（ｂ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【００５８】
すなわち図の（ａ）でファンイン−アウト構造の半導体装置６は、ポリイミド基板を構成要素とするインターポーザ６１と、該インターポーザ６１上に搭載される前記半導体チップ完成体５２と、前記ボンディングワイヤ１１１ｅと、前記封止樹脂１４と、前記はんだボール１５とからなるものである。
【００５９】
そして図（ｂ）に示すこの場合のインターポーザ６１は、図１で説明したインターポーザ５１におけるボンディングパッド形成面側の全面に、上面が上記ボンディングパッド１１１ａやボールパッド１１１ｂ、リード１１１ｃの高さと一致するようにソルダーレジスト層６１ａを絶縁層として形成したものである。
【００６０】
従って（ｂ）で示した如く、上記ソルダーレジスト層６１ａの表面に上記ボンディングパッド１１１ａやボールパッド１１１ｂ、リード１１１ｃが露出した状態にある。
【００６１】
なおこの場合の上記ソルダーレジスト層６１ａにも、インターポーザ５１における気孔２１ａと対応するそれぞれの位置に該ソルダーレジスト層を貫通する孔が設けられているが、この場合の上記ソルダーレジスト層６１ａの形成は基板上に電極パッドや配線を形成する手段の一つである通常技術のアディティブ法によって容易に形成することができる。
【００６２】
なお図では、インターポーザ６１をファンイン−アウト構造に対応させているので、一点鎖線Ｅで囲まれている領域を半導体チップ搭載領域としている。
【００６３】
そこで、上記インターポーザ６１のＥで示す半導体チップ完成体搭載領域に上記半導体チップ完成体５２をそのダイボンド材側から（ｃ）に示す如く押圧することで、該半導体チップ完成体５２をインターポーザ６１に接着固定することができる。
【００６４】
その後、上記半導体チップ１３の各接続電極と上記インターポーザ６１の対応するボンディングパッド１１１ａとの間を図１０の（１０−３）で示すようにボンディングワイヤ１１１ｅでボンディング接続し、図１０同様に封止樹脂１４で樹脂封止した後に、前記はんだボール１５を前述した如く上記インターポーザ６１における前記はんだ孔１１１ｄに形成することで、所要の半導体装置６が図（ａ）で示すように構成できることは前記半導体装置５の場合と同様である。
【００６５】
かかる半導体装置６では、インターポーザがファンイン−アウト構造でありながら上記半導体装置５と同様に貼り付けの容易化と両者間の密着力向上が実現できると共に、回路基板１９に対する実装時の温度上昇に起因する前記パッケージの膨らみやクラックの発生が抑制できるメリットがある。
【００６６】
なお、上記半導体装置６ではファンイン−アウト構造のインターポーザを使用しているが、該インターポーザを半導体チップ搭載領域全面にボールパッドとそれに繋がるリードが設けられているファンイン構造のインターポーザにしても同等の効果が得られることは明らかである。
【００６７】
本発明になる第三の半導体装置を説明する図３で、（ａ）は全体構成図であり、（ｂ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【００６８】
すなわち図の（ａ）でファンイン−アウト構造の半導体装置７は、ポリイミド基板を構成要素とするインターポーザ７１と、該インターポーザ７１上に搭載される前記半導体チップ完成体５２と、前記ボンディングワイヤ１１１ｅと、前記封止樹脂１４と、前記はんだボール１５とからなるものである。
【００６９】
そして図（ｂ）に示すこの場合のインターポーザ７１は、図１で説明したインターポーザ５１におけるボンディングパッド形成面側の前記ボンディングワイヤ形成領域を除く全面に、上面が上記ボンディングパッド１１１ａやボールパッド１１１ｂ、リード１１１ｃの高さを越える厚さのソルダーレジスト層７１ａを絶縁層として形成したものである。
【００７０】
従って、図（ｂ）に示す如く、上記ボンディングパッド１１１ａやボールパッド１１１ｂ、リード１１１ｃが該ソルダーレジスト層７１ａの内部に埋設された状態になる。
【００７１】
また、インターポーザ７１をファンイン−アウト構造に対応させているので、一点鎖線Ｆで囲まれている領域が半導体チップ搭載領域となることは前記インターポーザ６１の場合と同様である。
【００７２】
なお、上記ソルダーレジスト層７１ａにも、前記ソルダーレジスト層６１ａと同様にインターポーザ５１の各気孔２１ａとの対応位置に該ソルダーレジスト層７１ａを貫通する孔が設けられているが、この場合の該ソルダーレジスト層７１ａの形成も上述したアディティブ法によって容易に形成することができる。
【００７３】
そこで、前記同様に上記インターポーザ７１のＥで示す半導体チップ完成体搭載領域に上記半導体チップ完成体５２をそのダイボンド材側から（ｃ）に示す如く押圧することで、該半導体チップ完成体５２をインターポーザ７１に接着固定することができる。
【００７４】
その後、上記半導体チップ１３の各接続電極と上記インターポーザ７１の対応するボンディングパッド１１１ａとの間をボンディングワイヤ１１１ｅで接続し、封止樹脂１４で樹脂封止した後に前記はんだボール１５を前記同様にインターポーザ７１における前記はんだ孔１１１ｄに形成することで、所要の半導体装置７を図（ａ）で示すように構成することができる。
【００７５】
かかる半導体装置７では、インターポーザがファンイン−アウト構造でありながら上記半導体チップ完成体５２の搭載面がソルダーレジスト層７１ａだけによる平坦面なることから上記半導体装置６の場合よりも更に貼り付けの容易化と両者間の密着力向上が実現できると共に、回路基板１９への実装時の温度上昇で発生する内部の水蒸気が前記気孔２１ａから出て前記パッケージの膨らみやクラックの発生が抑制できるメリットがある。
【００７６】
なお、上記半導体装置７におけるインターポーザをファンイン構造のインターポーザにしても同等の効果が得られることは前記半導体装置６の場合と同様である。
【００７７】
更に本発明になる第四の半導体装置を説明する図４で、（ａ）が全体構成図であり、（ｂ）が（ａ）におけるインターポーザの平面図、（ｃ）が半導体チップ完成体接着固定時の状態をそれぞれ示している。
【００７８】
すなわち図の（ａ）でファンアウト構造の半導体装置１０は、ポリイミド基板からなるインターポーザ１０１と、該インターポーザ１０１上に搭載される前記半導体チップ完成体５２と、前記インターポーザ１０１と該半導体チップ完成体５２とを接続する前記ボンディングワイヤ１１１ｅと、該半導体チップ完成体５２を前述したように樹脂封止する封止樹脂１４と、上記インターポーザ５１に形成される前記はんだボール１５とからなるものである。
【００７９】
そしてこの場合のインターポーザ１０１は、図に示す如く、図１で説明したインターポーザ５１の基板１０１１における複数のボンディングパッド１１１ａの内の四隅に位置する４個のみを上記半導体チップ完成体５２の接地用接続電極に対応する接地電極用ボンディングパッド１０１１ａに変えると共に、一点鎖線Ｄで示す半導体チップ完成体搭載領域または該搭載領域を僅かに越える領域の全面に接地電極１０１１ｂがパターン形成され、更に該接地電極１０１１ｂと上記接地電極用ボンディングパッド１０１１ａとの間が上記接地電極と同時にパターン形成されたリード１０１１ｃによって繋げられているものである。
【００８０】
なお、上記接地電極１０１１ｂには前記インターポーザ５１における各気孔２１ａと対応するそれぞれの位置に該気孔２１ａより大きい径の孔１０１１ｄが設けられているので、インターポーザ１０１としては平面視した図（ｂ）に示す如く、上記各気孔２１ａと対応するそれぞれの位置に段差付の貫通孔が形成されていることになる。
【００８１】
そこで、上記インターポーザ１０１の破線Ｄで示す半導体チップ完成体搭載領域に上記半導体チップ完成体５２をそのダイボンド材２２の側から図（ｃ）に示す如く押圧することで、該半導体チップ完成体５２をインターポーザ１０１に接着固定することができる。
【００８２】
その後、前記半導体チップ１３の各接続電極と上記インターポーザ１０１の対応するボンディングパッド１１１ａとの間を図１０の（１０−３）で示すようにボンディングワイヤ１１１ｅで接続し、図１０同様に封止樹脂１４で樹脂封止した後に、前記はんだボール１５を前述した如く上記インターポーザ１０１の各はんだ孔１１１ｄに形成することで、所要の半導体装置１０を図（ａ）で示すように構成することができる。
【００８３】
かかる半導体装置１０では、半導体チップ１３ひいては半導体チップ完成体５２をインターポーザ１０１上の段差のない接地電極１０１１ｂ上に押圧して接着固定するので、前記回路基板１９に対する実装時の温度上昇に起因する前記パッケージの膨らみやクラックの発生が抑制できると同時に、電源ノイズの低減が実現できるメリットがある。
【００８４】
更に本発明になる第五の半導体装置を説明する図５で、（ａ）が全体構成図であり、（ｂ）が（ａ）におけるインターポーザの平面図、（ｃ）が半導体チップ完成体接着固定時の状態をそれぞれ示していることは前述した通りである。
【００８５】
すなわち図の（ａ）で図４同様のファンアウト構造をなす半導体装置２０は、ポリイミド基板からなるインターポーザ２０１と、該インターポーザ２０１に搭載される半導体チップ完成体５３と、前記インターポーザ２０１と該半導体チップ完成体５３とを接続する前記ボンディングワイヤ１１１ｅと、該半導体チップ完成体５３を前述したように樹脂封止する封止樹脂１４と、上記インターポーザ５１に形成される前記はんだボール１５とからなる。
【００８６】
そしてこの場合のインターポーザ２０１は、図４で説明したインターポーザ１０１における基板１０１１のみを、該基板の各気孔２１ａの間に前記はんだ孔１１１ｄと同じ大きさのはんだ孔１１１ｄ′を追加形成した基板２０１１に代えたものである。
【００８７】
従って該インターポーザ２０１は、図（ｂ），（ｃ）に示すように、図４で説明した接地電極１０１１ｂの裏面（図では下面）側に複数の上記はんだ孔１１１ｄ′が位置していることとなる。
【００８８】
一方上記半導体チップ完成体５３は、前述した半導体チップ１３の裏面すなわち接続電極非形成面に、導電性フィルム（日本エイブルスティック株式会社製 ＡＢＬＥＦＩＬＭ ECF571 等) ５３１を添着したものである。
【００８９】
そこで、上記インターポーザ２０１の一点鎖線Ｄで示す半導体チップ完成体搭載領域に上記半導体チップ完成体５３を導電性フィルム５３１の側から図（ｃ）に示す如く押圧することで、該半導体チップ完成体５３をインターポーザ２０１に接着固定することができる。
【００９０】
その後、前記半導体チップ１３の各接続電極と上記インターポーザ２０１の対応するボンディングパッド１１１ａとの間を図１０の（１０−３）で示すようにボンディングワイヤ１１１ｅで接続し、図１０同様に封止樹脂１４で樹脂封止する。
【００９１】
次いで、前記はんだボール１５を前述した如く上記インターポーザ２０１の各はんだ孔１１１ｄに形成すると共に、上記接地電極１０１１ｂ裏面側の複数のはんだ孔１１１ｄ′の全部または一部にはんだボール１５′を装着することで、所要の半導体装置２０を図（ａ）で示すように構成することができる。
【００９２】
かかる半導体装置２０では、例えば図９で説明した回路基板１９を、図５の破線Ａ′で示すように半導体チップ完成体搭載領域の全面に接地電位に繋がる金属電極１９ａ′が形成された回路基板１９′に代えることで、回路基板実装時の温度上昇に起因する前記パッケージの膨らみやクラック発生が抑制できると同時に、上記半導体チップ完成体５３と接地電極１０１１ｂとの間が電気的にもまた熱的にも接続できるので電源ノイズの更なる低減と熱抵抗の低減とが共に実現できるメリットがある。
【００９３】
また図６は本発明になる第六の半導体装置を説明する図であり、（ａ）は全体構成図、（ｂ1 ）（ｂ2 ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【００９４】
すなわち図の（ａ）でファンイン構造をなす半導体装置３０は、ポリイミド基板からなるインターポーザ３０１と、該インターポーザ３０１に搭載される前記半導体チップ完成体５２と、前記インターポーザ３０１と該半導体チップ完成体５２とを接続する前記ボンディングワイヤ１１１ｅと、該半導体チップ完成体５２を前述したように樹脂封止する封止樹脂１４と、上記インターポーザ５１に形成される前記はんだボール１５とからなる。
【００９５】
そしてこの場合のインターポーザ３０１は、該インターポーザ３０１を平面視した図（ｂ1 ）とその部分拡大図（ｂ2 ）に示す如く、ポリイミド樹脂からなり周辺を除く領域のほぼ全面には前記はんだ孔１１１ｄがマトリックス状に設けられ、更に一点鎖線Ｄで示す半導体チップ完成体搭載領域内側で該各はんだ孔１１１ｄの間には前記気孔２１ａが設けられている基板３０１１を使用して構成されるものである。
【００９６】
そして、該基板３０１１の片側の対向する二辺に沿った領域には図１で説明したボンディングパッド１１１ａと等しいボンディングパッド３０１１ａが形成され、また上記はんだ孔１１１ｄと対応するそれぞれの領域には図１で説明したボールパッド１１１ｂに対応するボールパッド３０１１ｂが形成され、上記ボンディングパッド３０１１ａとボールパッド３０１１ｂとの間は細いリード３０１１ｃによって繋がれている。
【００９７】
そして、上記各ボールパッド３０１１ｂは少なくとも上記半導体チップ完成体搭載領域内では隣接するボールパッドとの間を小さい隙間３０１１ｄで絶縁しているので、結果的に半導体チップ完成体搭載領域のほぼ全面が複数の上記ボールパッド３０１１ｂで覆われていることとなる。
【００９８】
なお上記気孔２１ａそれぞれの領域は、上記ボールパッド３０１１ｂやリード３０１１ｃが該気孔の径より大きい円弧からなる孔３０１１ｅで気孔周辺を避けるようになっている。
【００９９】
従って上記インターポーザ３０１を平面視すると、上記ボールパッド３０１１ｂそれぞれの裏面側に上記はんだ孔１１１ｄが位置すると共に、上記気孔２１ａが上記孔３０１１ｅの中に露出した状態になる。
【０１００】
そこで、上記インターポーザ３０１の上記半導体チップ完成体搭載領域に上記半導体チップ完成体５２を上記ダイボンド材２２の側から図（ｃ）に示す如く押圧することで、該半導体チップ完成体５２をインターポーザ３０１に接着固定することができる。
【０１０１】
その後、前記半導体チップ１３の各接続電極と上記インターポーザ３０１の対応するボンディングパッド３０１１ａとの間を前述したようにボンディングワイヤ１１１ｅで接続し更に封止樹脂１４で樹脂封止するがこの場合の樹脂封止領域は図（ｂ1 ）と（ｂ2 ）の二点鎖線Ｅで示す範囲すなわち上記ボンディングパッド３０１１ａとボールパッド３０１１ｂの全域を含む領域にする。
【０１０２】
しかる後に前記はんだボール１５を前述した如く上記インターポーザ３０１の各はんだ孔１１１ｄに装着することで、所要の半導体装置３０を図（ａ）で示すように構成することができる。
【０１０３】
かかる半導体装置３０では、上述したように半導体チップ完成体搭載領域のほぼ全面が複数の上記ボールパッド３０１１ｂによって平坦化されていると共に該半導体チップ完成体搭載領域に複数の気孔２１ａが位置しているので、前述したソルダーレジスト層を使用することなく半導体チップ完成体５２としてのボールパッド３０１１ｂに対する密着性が上げられると同時に回路基板実装時の温度上昇に起因するパッケージの膨らみやクラックの発生が抑制できるメリットがある。
【０１０４】
本発明になる第七の半導体装置を説明する図７で、（ａ）は全体構成図、（ｂ1 ）（ｂ2 ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【０１０５】
すなわち図の（ａ）でファンイン構造をなす半導体装置４０は、ポリイミド基板からなるインターポーザ４０１と、該インターポーザ４０１に搭載される前記半導体チップ完成体５２と、前記ボンディングワイヤ１１１ｅと、前記封止樹脂１４と、前記はんだボール１５とからなる。
【０１０６】
そしてこの場合のインターポーザ４０１は、該インターポーザ４０１を平面視した図（ｂ1 ）とその部分拡大図（ｂ2 ）に示す如く、ポリイミド樹脂からなり片側の対向する二辺に沿った領域には前記はんだ孔１１１ｄが設けられ、該はんだ孔形成領域の間には複数の前記気孔２１ａが設けられている基板４０１１を使用して構成されるものである。
【０１０７】
そして他方の対向する二辺に沿った領域には上記はんだ孔の数に対応する数のボンディングパッド４０１１ａが図１で説明したボンディングパッド１１１ａ同様に形成され、また上記はんだ孔と対応するそれぞれの位置には図１で説明したボールパッド１１１ｂ同様のボールパッド４０１１ｂが形成され、更に上記ボンディングパッド４０１１ａとそれに対応するボールパッド１１１ｂ間は一点鎖線Ｄで示す半導体チップ完成体搭載領域の中央部を避けるように該領域の四隅近傍を通る細いリード４０１１ｃによって繋がれている。
【０１０８】
更に上記半導体チップ完成体搭載領域の中央部に上記リード４０１１ｃによって形成されるほぼ菱形状の空間域には、一端で上記ボンディングパッド４０１１ａに繋がる接地電極４０１１ｄが上記気孔２１ａそれぞれの対応位置に該気孔より大きい孔４０１１ｅを備えて形成されている。
【０１０９】
従って上記インターポーザ４０１を平面視すると、上記ボールパッド４０１１ｂそれぞれの裏面側に上記はんだ孔１１１ｄが位置すると共に、上記気孔２１ａが上記接地電極４０１１ｄ上に露出した状態になる。
【０１１０】
そこで、上記インターポーザ４０１の上記接地電極４０１１ｄ上に上記半導体チップ完成体５２を前述したように押圧することで、該半導体チップ完成体５２をインターポーザ４０１に接着固定することができる。
【０１１１】
その後、前記半導体チップ完成体５２と上記インターポーザ４０１間を前述したようにボンディングワイヤ１１１ｅで接続し、更に封止樹脂１４で樹脂封止した後、前記はんだボール１５を上記インターポーザ４０１の各はんだ孔１１１ｄに装着することで、所要の半導体装置４０を図（ａ）で示すように構成することができる。
【０１１２】
かかる半導体装置４０では、該半導体装置４０がファンイン構造であるにもかかわらず半導体チップ完成体搭載領域のほぼ全面が複数の気孔を備えた上記接地電極４０１１ｄでカバーされていることから、前記回路基板１９に対する実装時の温度上昇に起因する前記パッケージの膨らみやクラックの発生が抑制できると同時に、電源ノイズの低減効果が前記半導体装置３０よりも大きくできるメリットがある。
【０１１３】
一方、最近では半導体チップとしての薄形化が進展しつつあり、かかる半導体チップを使用した半導体装置が種々実用化されている。
【０１１４】
かかる半導体装置を第八の実施例として説明する図８で、（ａ）は全体構成図、（ｂ1 ）（ｂ2 ）は（ａ）におけるインターポーザの平面図、（ｃ）は半導体チップ完成体接着固定時の状態をそれぞれ示している。
【０１１５】
すなわち図の（ａ）でファンイン構造をなす半導体装置５０は、前記インターポーザ４０１と、該インターポーザ４０１に搭載される半導体チップ完成体５４と、前記ボンディングワイヤ１１１ｅと、前記封止樹脂１４と、前記はんだボール１５とからなる。
【０１１６】
そしてこの場合の半導体チップ完成体５４は、（ｃ）に示す如く、薄形の半導体チップ５４１の裏面側に図１１で説明したフィルム状のダイボンド材２２を添着したものである。
【０１１７】
そこで、前記インターポーザ４０１で説明した上記接地電極４０１１ｄ上に上記半導体チップ完成体５４を前述したように押圧して、該半導体チップ完成体５４をインターポーザ４０１に接着固定する。
【０１１８】
その後、上記半導体チップ５４１の各接続電極とインターポーザ４０１の対応するボンディングパッド４０１１ａ間を前述したようにボンディングワイヤ１１１ｅで接続し更に封止樹脂１４で樹脂封止するが、この場合の樹脂封止領域は図（ｂ1 ）（ｂ2 ）の二点鎖線Ｅで示す如く、ボールパッド４０１１ｂの形成領域のみを除いた状態で行うことで、該ボールパッド４０１１ｂを露出させる。
【０１１９】
更に前記はんだボール１５を上記インターポーザ４０１に装着するが、この場合の該はんだボール１５のインターポーザへの装着を露出させた上記ボールパッド４０１１ｂ面に行うことで、所要の半導体装置５０を図（ａ）に示すように構成することができる。
【０１２０】
かかる半導体装置５０では、上記はんだボール１５の高さ“ｈ1 ”を半導体装置５０としての封止樹脂部の高さ“ｈ2 ”より大きくすることで、前記半導体装置４０におけるメリットと半導体装置同士が積層できるメリットとが同時に実現できる効果を得ることができる。
【０１２１】
【発明の効果】
上述の如く本発明により、回路基板実装時におけるはんだリフロー工程での熱で発生し易いパッケージ膨れやクラックの発生を抑制しながら半導体装置としての構成の容易化を実現して生産性の向上を図った半導体装置を提供することができる。
【０１２２】
なお、本発明の説明ではインターポーザを構成する基板が透水率１０以上のポリイミド樹脂を使用する場合を例としているが、上述した気孔が予め形成されているガラスエポキシ基板やセラミック基板等に本発明を適用させても同等の効果を得ることができる。
【図面の簡単な説明】
【図１】 本発明になる半導体装置を説明する図。
【図２】 本発明になる第二の半導体装置を説明する図。
【図３】 本発明になる第三の半導体装置を説明する図。
【図４】 本発明になる第四の半導体装置を説明する図。
【図５】 本発明になる第五の半導体装置を説明する図。
【図６】 本発明になる第六の半導体装置を説明する図。
【図７】 本発明になる第七の半導体装置を説明する図。
【図８】 本発明になる第八の半導体装置を説明する図。
【図９】 従来の一般的なＣＳＰタイプ半導体装置を説明する図。
【図１０】 図９のＣＳＰタイプ半導体装置の組立工程を時系列的に示した図。
【図１１】 従来の他のＣＳＰタイプの半導体装置を説明する図。
【図１２】 従来の第三のＣＳＰタイプの半導体装置を説明する図。
である。
【符号の説明】
５，６，７ 半導体装置
１０，２０，３０，４０，５０ 半導体装置
１３ 半導体チップ
１４ 封止樹脂
１５，１５′ はんだボール
１９，１９′ 回路基板
１９ａ，１９ａ′ 接続電極
２１ａ 気孔
２２ ダイボンド材
５１，６１，７１ インターポーザ
５２，５３，５４ 半導体チップ完成体
６１ａ ソルダーレジスト層
７１ａ ソルダーレジスト層
１０１，２０１，３０１，４０１ インターポーザ
１１１ａ ボンディングパッド
１１１ｂ ボールパッド
１１１ｃ リード
１１１ｄ，１１１ｄ′ はんだ孔
１１１ｅ ボンディングワイヤ
５１１，１０１１，２０１１，３０１１，４０１１ 基板
５３１ 導電性フィルム
５４１ 半導体チップ
１０１１ａ 接地電極用ボンディングパッド
１０１１ｂ 接地電極
１０１１ｃ リード
１０１１ｄ 孔
３０１１ａ ボンディングパッド
３０１１ｂ ボールパッド
３０１１ｃ リード
３０１１ｄ 隙間
３０１１ｅ 孔
４０１１ａ ボンディングパッド
４０１１ｂ ボールパッド
４０１１ｃ リード
４０１１ｄ 接地電極
４０１１ｅ 孔[0001]
BACKGROUND OF THE INVENTION
The present invention relates to a configuration of a semiconductor device packaged with an interposer, and more particularly, a configuration of a semiconductor device while suppressing the occurrence of package swelling and cracks that are easily generated by heat in a solder reflow process when mounting a circuit board. The present invention relates to a semiconductor device that realizes simplification and improves productivity.
[0002]
In the field of electronic equipment in recent years, various semiconductor devices having, for example, a CSP type package structure have been developed in order to meet such customer demands in the field of semiconductor devices in response to requests for downsizing, weight reduction, and thinning of devices. However, since package bulges, cracks, and the like are likely to occur during mounting on a circuit board, such measures are strongly desired.
[0003]
[Prior art]
FIG. 9 is a diagram for explaining a conventional general CSP type semiconductor device, FIG. 10 is a diagram showing the assembly process of the CSP type semiconductor device of FIG. 9 in time series, and FIG. 11 is another conventional CSP type. FIG. 12 is a diagram for explaining a conventional third CSP type semiconductor device.
[0004]
In FIG. 9, (a) is a side view with a partial cross-sectional view, and (b) is a bottom view of (a).
[0005]
In the figure, a conventional CSP type semiconductor device (hereinafter simply referred to as a semiconductor device) 1 is bonded and fixed to one side of an interposer 11 made of a polyimide resin, a glass epoxy substrate, a ceramic substrate, or the like via a paste-like dicing agent 12. The entire periphery of the semiconductor chip 13 is covered with the sealing resin 14 together with the one surface of the interposer 11, and solder balls 15 connected to the electrodes of the semiconductor chip 13 are formed on the back surface of the interposer 11 so as to protrude from the back surface. It is what.
[0006]
The solder balls 15 are arranged in a matrix with a constant pitch “p”, for example, as shown in FIG.
[0007]
On the other hand, the circuit board 19 corresponding to the semiconductor device 1 is formed by patterning connection electrodes 19a connected to circuits (not shown) at respective positions corresponding to the solder balls 15 on one side as indicated by a broken line A.
[0008]
Therefore, the semiconductor device 1 is mounted on the substrate so that each solder ball 15 and the connection electrode 19a on the circuit substrate 19 correspond to each other, and the circuit substrate 19 together with the semiconductor device 1 is mounted as it is. The semiconductor device 1 can be mounted on the circuit board 19 by passing it through a normal solder reflow device (not shown).
[0009]
Here, the assembly process of the semiconductor device 1 will be described in time series with reference to FIG.
[0010]
In the figure, the case where the interposer 11 is a flexible circuit board made of polyimide resin will be described as an example.
[0011]
In FIG. 10, (10-1) shows an interposer, (10-2) shows a state after applying a dicing agent, (10-3) shows a state after connection of a semiconductor chip, and (10-4) shows a semiconductor. The completed state of the device is shown, and (10-5) shows the solder ball formation state.
[0012]
In (10-1) in the figure, the interposer 11 is placed on the semiconductor chip 13 in a region along the periphery of one surface (upper surface in the drawing) of the substrate 111 made of polyimide resin having a size exceeding the size in plan view of the semiconductor chip 13. Bonding pads 111a patterned by the number corresponding to the provided connection electrodes are formed, and the same number of ball pads 111b as the bonding pads are formed inside the bonding pad forming region, for example, the above-described constant pitch “ A pattern is formed in a matrix p ″, and the bonding pads 111a and the ball pads 111b corresponding to the bonding pads are connected by patterned leads 111c.
[0013]
For example, at the position of each ball pad 111b having a circular shape, a solder hole 111d having a diameter smaller than the diameter of the ball pad is formed on the substrate as shown in a sectional view (a) in which the ball pad area is extracted and enlarged. 111 is formed so as to penetrate through 111.
[0014]
Therefore, for example, a paste-like dicing agent 12 is applied to the inside around the boundary between the bonding pad 111a formation region and the ball pad 111b formation region in the interposer 11, and the state shown in (10-2) is obtained. To do.
[0015]
Next, the above-described semiconductor chip 13 having a thickness of 100 to 150 μm is pressed and bonded onto the die attacher 12 from the back surface side, and each connection electrode 13a on the semiconductor chip and the corresponding bonding are connected thereto. The pad 111a is connected to the pad 111a by a bonding wire 111e by a normal wire bonding technique to obtain a state indicated by (10-3).
[0016]
Further, the interposer 11 in the state (10-3) is mounted on a normal injection molding apparatus (not shown) together with the semiconductor chip 13, and the semiconductor chip 13 on the almost entire surface including the bonding pad 111 a on the upper surface side of the interposer The entire periphery of the bonding wire 111e is resin-sealed so as to be covered with the sealing resin 14, and the state indicated by (10-4) is obtained.
[0017]
Thereafter, solder is injected into the solder hole 111d shown in (b) of (10-5) from the back side of the circuit board as shown in (c), so that the solder balls projecting from the back side to the back side of the circuit board. The required semiconductor device 1 having 15 can be configured as shown in FIG.
[0018]
Such a semiconductor device 1 has an advantage that moisture resistance from the outside can be secured because the entire periphery of the semiconductor chip 13 is sealed with the sealing resin 14 including the region of the bonding wire 111e.
[0019]
However, if moisture including moisture is contained in the interposer 11, the sealing resin 14, the dicing agent 12 or the like when the semiconductor device is configured, the semiconductor device is mounted on the circuit board 19 as described with reference to FIG. When the temperature rises in the solder reflow process, the moisture and moisture contained in the interposer, the sealing resin, the dicing agent and the like described above become steam, so that the outer surface of the package may swell or cracks may occur as a semiconductor device.
[0020]
In order to suppress the swelling and cracks on the outer surface of the package, it is necessary to release the internal moisture generated by the temperature rise in the reflow process to the outside, and it is considered that a through hole for that purpose is opened in the interposer in advance. However, in this case, since the dicing agent for adhering and fixing the semiconductor chip to the interposer is generally in the form of a paste, it is easy to flow out from the through hole to the back side or to clog the through hole. There is a drawback that will not function as.
[0021]
On the other hand, semiconductor devices provided with means for suppressing such drawbacks are disclosed in “JP-A-10-189820”, “JP-A-10-223795”, “JP-A-11-243160”, and the like.
[0022]
A semiconductor device corresponding to such a known technique will be described below with reference to FIGS. 6 and 7. However, since both cases are applied to the semiconductor device in FIG. 9, the same reference numerals are given to the same members as those in FIG. The description overlapping with that is omitted.
[0023]
FIG. 11 is a side view showing a partial cross-sectional view similarly to FIG. 9A, FIG. 11A is an overall configuration diagram, FIG. 11B is a plan view of the interposer in FIG. ) Shows the state when the semiconductor chip is bonded and fixed.
[0024]
That is, in the semiconductor device 2 in FIG. 2A, the paste-like die attach agent 12 is formed on the back surface, that is, the connection electrode is not formed, via the film-like die bond material 22 attached to one side of the interposer 21 made of polyimide resin. The semiconductor chip 13 applied to the surface is bonded and fixed to the interposer 21 on the back surface side.
[0025]
In particular, the interposer 21 in this case has the bonding pad 111a on the periphery of one surface of the substrate 111 and the ball pad 111b on the inner front surface of the bonding pad forming region, as shown in FIG. Each of the leads 111c connected to the bonding pad is patterned, and air holes 21a penetrating the substrate 111 are formed at a plurality of positions between the rows of the ball pads 111b.
[0026]
Note that the solder holes 111d described with reference to FIG. 10 are provided at the positions of the ball pads 111b as in the case of the interposer 11.
[0027]
A region indicated by a broken line B in the ball pad forming region is a mounting region of the semiconductor chip 13.
[0028]
Then, after sticking the film-like die-bonding material 22 to the interposer 21 so as to be in the state shown in (c), the semiconductor chip 13 coated with the paste-like dicing agent 12 on one side is taken from the die-attaching agent side. The die bonding material 22 is pressed and bonded and fixed, and the connection electrodes 13a on the semiconductor chip 13 and the corresponding bonding pads 111a on the interposer 21 are connected by bonding wires 111e. After the resin sealing is performed on the upper surface side of the interposer 21 as described above, the above-described solder ball 15 is formed in the solder hole 111d provided on the back surface side of each ball pad, thereby forming the required semiconductor device 2 (a). It can be configured as shown in FIG.
[0029]
In such a semiconductor device 2, moisture from the inside that is generated due to temperature rise in the solder reflow process when mounted on the circuit board 19 flows out from the pores 21 a, so that swelling and cracks on the outer surface of the package are suppressed. be able to.
[0030]
However, in the semiconductor device 2 in this case, the ball pad 111b and the lead 111c connected to the ball pad 111b are formed to protrude from the chip mounting surface on the entire surface of the chip mounting region of the interposer 11 to which the semiconductor chip 13 is bonded and fixed. Not only is it difficult to adjust the conditions for attaching the film-like die-bonding material 22 to the interposer 21, but the pores 21 a may be blocked during the application.
[0031]
FIG. 12 shows another conventional semiconductor device in the same manner as FIG. 11. FIG. 12A is an overall configuration diagram, FIG. 12B is a plan view of an interposer, and FIG. 12C shows a state when a semiconductor chip is bonded and fixed. .
[0032]
That is, in the semiconductor device 3 in FIG. 2A, the semiconductor chip 13 having the film-like die-bonding material 31 bonded and fixed to the back surface, that is, the connection electrode non-formed surface is one side of the interposer 41 made of polyimide resin on the back surface side. It is bonded and fixed by pressing.
[0033]
In this case, the interposer 41 has the bonding pad 111a, the ball pad 111b, and the lead 111c formed on one surface of the substrate 111 as shown in FIG. The chip mounting area is formed so as to be formed only inside the periphery of the semiconductor chip mounting area, for example, so as to reduce the circuit connected to the wiring, that is, the ball pad 111b and the lead 111c connected thereto. The pores 21a penetrating the substrate 111 are formed at a plurality of locations inside the semiconductor chip mounting region.
[0034]
Note that the solder holes 111d described with reference to FIG. 10 are provided at the positions of the ball pads 111b as in the case of the interposer 11.
[0035]
Therefore, as shown in FIG. 4C, the semiconductor chip mounting region indicated by a one-dot chain line B on the interposer 41 from the die bond material side, where the film-like die bond material 31 is bonded and fixed to the connection electrode non-formation surface. The bonding electrodes 111a on the semiconductor chip 13 and the corresponding bonding pads 111a on the interposer 41 are connected by bonding wires 111e, and the upper surface of the interposer 41 is further fixed. As described above, after the resin sealing is performed on the side, the above-described solder ball 15 is formed in the solder hole 111d provided on the back surface side of each ball pad as shown in FIG. Can be configured.
[0036]
In such a semiconductor device 3, moisture generated inside due to temperature rise in the solder reflow process when mounted on the circuit board 19 flows out from the pores 21 a, so that swelling and cracks on the outer surface of the package are suppressed. Can do.
[0037]
However, in such a semiconductor device 3, since the contact surface of the semiconductor chip 13 with respect to the interposer 41 is limited to only the region along the inner periphery of the semiconductor chip mounting region as described above, the adhesion area between the two is reduced and the adhesion is reduced. In addition, since the thickness of the semiconductor chip is thin as described above, the resin pressure at the time of resin sealing is concentrated at the center of the semiconductor chip, resulting in cracks in the semiconductor chip itself. May occur.
[0038]
[Problems to be solved by the invention]
Therefore, in the semiconductor device 2 described above, there is a problem that a special technique is required for attaching the film-like die bond material to the interposer, and pores may be blocked during the attachment, and the semiconductor device 3 However, there is a problem that there is a risk of a decrease in adhesion between the semiconductor chip and the interposer and a crack in the semiconductor chip itself.
[0039]
[Means for Solving the Problems]
The above problem is that a completed semiconductor chip having a film-like die-bonding material attached to the back side of the semiconductor chip is mounted on an interposer having at least one through-hole on the back side, and bonding between the connection electrode of the semiconductor chip and the interposer In a semiconductor device formed by resin sealing in a state where pads are bonded to each other, the semiconductor chip completed body mounting region of the interposer The entire surface of Flat surface without steps And a solder resist layer having a thickness equal to the height of the wiring circuit is provided between the wiring circuits on the flat surface. Solved by a semiconductor device.
[0040]
Further, a semiconductor chip completed body in which a conductive film-like die bond material is attached to the back surface of the semiconductor chip is mounted on an interposer having at least one through-hole in the semiconductor chip completed body mounting region, and the connection electrode of the semiconductor chip In the semiconductor device formed by resin sealing with the bonding pads of the interposer bonded to each other, the entire surface of the interposer mounting region of the semiconductor chip is solved by the semiconductor device formed on the ground electrode. The
[0041]
When at least the semiconductor chip mounting region on the interposer is made a flat surface without a step, the adhesion between the interposer and the semiconductor chip can be improved, and at the same time, the occurrence of cracks in the semiconductor chip itself during resin sealing can be suppressed.
[0042]
Furthermore, it has been confirmed that when the polyimide substrate constituting the interposer is formed of a material having high water permeability, the swelling and cracking of the package can be suppressed without providing special pores.
[0043]
Therefore, in the present invention, in an interposer having a fan-out structure in which at least the above-described ball pad and lead connected to the semiconductor chip mounting region are not formed, the interposer is formed of a material having a high water permeability, and then at least one semiconductor chip mounting region is provided in the semiconductor chip mounting region. Air holes are provided, and a ball pad and leads connected to it are provided only in the vicinity of the periphery of the semiconductor chip mounting area. A ball pad and leads connected to it are provided on the entire surface of the semiconductor chip mounting area. In the interposer having a fan-in structure, each interposer is formed of a material having high water permeability, and an insulating resin layer having a thickness greater than the height of the ball pad and the lead is formed at least in the semiconductor chip mounting region. At least one in the semiconductor chip mounting area And it is provided with a hole.
[0044]
In any of the above cases, since the semiconductor chip mounting area of the interposer is flat, it is possible to facilitate the attachment of the semiconductor chip to the interposer and to improve the adhesion between the two, as well as the occurrence of package swelling and cracks. Indicates that it can be suppressed.
[0045]
Therefore, improvement in productivity as a semiconductor device can be expected.
[0046]
DETAILED DESCRIPTION OF THE INVENTION
FIG. 1 is a diagram illustrating a semiconductor device according to the present invention, FIG. 2 is a diagram illustrating a second semiconductor device according to the present invention, and FIG. 3 is a diagram illustrating a third semiconductor device according to the present invention. is there.
[0047]
4 is a diagram for explaining a fourth semiconductor device according to the present invention, FIG. 5 is a diagram for explaining a fifth semiconductor device according to the present invention, and FIG. 6 shows a sixth semiconductor device according to the present invention. FIG. 7 is a diagram for explaining a seventh semiconductor device according to the present invention, and FIG. 8 is a diagram for explaining an eighth semiconductor device according to the present invention.
[0048]
In each of the drawings, the present invention is applied to the semiconductor device described in FIGS. 10 to 12 as an example, and therefore, the same members and parts as those in FIGS. 10 to 12 are denoted by the same reference numerals. The description overlapping with that is omitted.
[0049]
1A and 1B illustrating a semiconductor device according to the present invention, FIG. 1A is an overall configuration diagram, FIG. 1B is a plan view of an interposer in FIG. 1A, and FIG. Each is shown.
[0050]
That is, the semiconductor device 5 having a fan-out structure in FIG. 5A includes an interposer 51 made of a polyimide substrate, a completed semiconductor chip 52 mounted on the interposer 51, the interposer 51, and the completed semiconductor chip 52. The bonding wire 111e for connecting the semiconductor chip, the sealing resin 14 for resin-sealing the completed semiconductor chip 52 as described above, and the solder ball 15 formed on the interposer 51.
[0051]
The interposer 51 in this case shown in FIG. 5B is the sample NO4 (Espanex, type SC18-40, manufactured by Nippon Steel Chemical Co., Ltd.) or the sample NO5 (Toray Industries, Inc.) described in the above-mentioned “JP-A-11-243160”. In the region along the periphery of one side of the substrate 511 made of polyimide resin having a water permeability of 10 or more, such as DuPont Kapton, type 200EN), the bonding pad 111a is indicated by a one-dot chain line D inside the bonding pad forming region. The ball pad 111b is formed in a region excluding the mounting region of the semiconductor chip completed body 52 shown, and the lead lead 111c is formed in a pattern between the bonding pad and the corresponding ball pad, and the semiconductor chip is completed. In the body mounting region, there are pores 21a that penetrate the substrate 511, for example. In which are provided in a matrix-like pitch.
[0052]
The solder holes 111d described in FIG. 10 are provided at the positions of the ball pads 111b as in the case of the interposer 11.
[0053]
On the other hand, the completed semiconductor chip 52 is obtained by bonding the film-like die bond material 22 to the back surface of the semiconductor chip 13, that is, the connection electrode non-forming surface.
[0054]
Therefore, the semiconductor chip finished body 52 is bonded to the interposer 51 by pressing the semiconductor chip finished body 52 to the semiconductor chip finished body mounting region indicated by D of the interposer 51 from the die bond material side as shown in FIG. Can be fixed.
[0055]
Thereafter, the connection electrodes of the semiconductor chip 13 and the corresponding bonding pads 111a of the interposer 51 are bonded and connected by bonding wires 111e as shown by (10-3) in FIG. After the resin sealing with the resin 14, the solder ball 15 is formed in the solder hole 111d of the interposer 51 as described above, whereby the required semiconductor device 5 can be configured as shown in FIG. .
[0056]
In such a semiconductor device 5, the semiconductor chip 13 and thus the completed semiconductor chip 52 are pressed and bonded to the semiconductor chip completed body mounting region without a step on the interposer 51, so that the attachment is easy and the adhesion between them is improved. In addition to being realizable, there is an advantage that it is possible to suppress the occurrence of swelling and cracks of the package due to a temperature rise during mounting on the circuit board 19.
[0057]
2A and 2B illustrating a second semiconductor device according to the present invention, FIG. 2A is an overall configuration diagram, FIG. 2B is a plan view of an interposer in FIG. Each state is shown.
[0058]
That is, the semiconductor device 6 having a fan-in / out structure in FIG. 6A includes an interposer 61 having a polyimide substrate as a component, the completed semiconductor chip 52 mounted on the interposer 61, and the bonding wires 111e. The sealing resin 14 and the solder ball 15 are included.
[0059]
Then, the interposer 61 in this case shown in FIG. 2B is formed so that the upper surface thereof coincides with the height of the bonding pad 111a, the ball pad 111b, and the lead 111c on the entire surface of the bonding pad forming surface side of the interposer 51 described in FIG. The solder resist layer 61a is formed as an insulating layer.
[0060]
Therefore, as shown in (b), the bonding pad 111a, the ball pad 111b, and the lead 111c are exposed on the surface of the solder resist layer 61a.
[0061]
The solder resist layer 61a in this case is also provided with holes penetrating the solder resist layer at positions corresponding to the pores 21a in the interposer 51. In this case, the formation of the solder resist layer 61a is as follows. It can be easily formed by an additive method of a normal technique which is one of means for forming electrode pads and wirings on the substrate.
[0062]
In the figure, since the interposer 61 has a fan-in / out structure, the region surrounded by the alternate long and short dash line E is the semiconductor chip mounting region.
[0063]
Therefore, the semiconductor chip finished body 52 is bonded to the interposer 61 by pressing the semiconductor chip finished body 52 into the semiconductor chip finished body mounting region indicated by E of the interposer 61 as shown in FIG. Can be fixed.
[0064]
Thereafter, each connection electrode of the semiconductor chip 13 and the corresponding bonding pad 111a of the interposer 61 are bonded and connected with bonding wires 111e as shown in (10-3) of FIG. After the resin sealing with the resin 14, by forming the solder ball 15 in the solder hole 111d in the interposer 61 as described above, the required semiconductor device 6 can be configured as shown in FIG. This is the same as in the case of the device 5.
[0065]
In the semiconductor device 6, although the interposer has a fan-in / out structure, it is possible to easily attach and improve the adhesion between the two as in the case of the semiconductor device 5, and to increase the temperature during mounting on the circuit board 19. There is an advantage that the occurrence of the swelling and cracks of the package can be suppressed.
[0066]
Although the semiconductor device 6 uses a fan-in / out interposer, the interposer is equivalent to a fan-in interposer in which a ball pad and leads connected thereto are provided on the entire surface of the semiconductor chip mounting region. It is clear that the effect of can be obtained.
[0067]
3A and 3B illustrating a third semiconductor device according to the present invention, FIG. 3A is an overall configuration diagram, FIG. 3B is a plan view of the interposer in FIG. 3A, and FIG. Each state is shown.
[0068]
That is, the semiconductor device 7 having a fan-in / out structure in FIG. 5A includes an interposer 71 having a polyimide substrate as a constituent element, the completed semiconductor chip 52 mounted on the interposer 71, and the bonding wires 111e. The sealing resin 14 and the solder ball 15 are included.
[0069]
The interposer 71 in this case shown in FIG. 2B is formed on the entire surface excluding the bonding wire forming region on the bonding pad forming surface side of the interposer 51 described in FIG. A solder resist layer 71a having a thickness exceeding the height of 111c is formed as an insulating layer.
[0070]
Therefore, as shown in FIG. 2B, the bonding pad 111a, the ball pad 111b, and the lead 111c are buried in the solder resist layer 71a.
[0071]
Further, since the interposer 71 is made to correspond to the fan-in / out structure, the region surrounded by the alternate long and short dash line F becomes the semiconductor chip mounting region as in the case of the interposer 61.
[0072]
The solder resist layer 71a is also provided with holes penetrating through the solder resist layer 71a at positions corresponding to the pores 21a of the interposer 51 as in the case of the solder resist layer 61a. The resist layer 71a can also be easily formed by the additive method described above.
[0073]
Accordingly, the semiconductor chip finished body 52 is pressed from the die bond material side to the semiconductor chip finished body mounting region indicated by E of the interposer 71 as shown in FIG. 71 can be adhered and fixed.
[0074]
Thereafter, each connection electrode of the semiconductor chip 13 and the corresponding bonding pad 111a of the interposer 71 are connected by a bonding wire 111e, and after sealing with a sealing resin 14, the solder ball 15 is similarly connected to the interposer. By forming the solder hole 111d in 71, the required semiconductor device 7 can be configured as shown in FIG.
[0075]
In such a semiconductor device 7, although the interposer has a fan-in / out structure, the mounting surface of the completed semiconductor chip 52 is a flat surface only by the solder resist layer 71a. And the improvement of the adhesion between the two can be realized, and the internal water vapor generated by the temperature rise during mounting on the circuit board 19 can come out of the pores 21a and suppress the occurrence of swelling and cracking of the package. .
[0076]
Similar to the case of the semiconductor device 6, the same effect can be obtained even if the interposer in the semiconductor device 7 is an interposer having a fan-in structure.
[0077]
4A and 4B for explaining a fourth semiconductor device according to the present invention. FIG. 4A is an overall configuration diagram, FIG. 4B is a plan view of the interposer in FIG. Each time state is shown.
[0078]
That is, the semiconductor device 10 having a fan-out structure in FIG. 1A includes an interposer 101 made of a polyimide substrate, the completed semiconductor chip 52 mounted on the interposer 101, the interposer 101, and the completed semiconductor chip 52. The bonding wire 111e for connecting the semiconductor chip, the sealing resin 14 for resin-sealing the completed semiconductor chip 52 as described above, and the solder ball 15 formed on the interposer 51.
[0079]
In this case, as shown in the figure, in the interposer 101, only four of the plurality of bonding pads 111a on the substrate 1011 of the interposer 51 described in FIG. The ground electrode bonding pad 1011a corresponding to the electrode is changed, and the ground electrode 1011b is patterned on the entire surface of the semiconductor chip completed body mounting region indicated by the alternate long and short dash line D or a region slightly exceeding the mounting region, and further the ground electrode 1011b And the ground electrode bonding pad 1011a are connected by a lead 1011c patterned simultaneously with the ground electrode.
[0080]
Since the ground electrode 1011b is provided with holes 1011d having a diameter larger than the pores 21a at positions corresponding to the pores 21a in the interposer 51, the interposer 101 is shown in a plan view (b). As shown, through holes with steps are formed at positions corresponding to the respective pores 21a.
[0081]
Therefore, the semiconductor chip finished body 52 is pressed against the semiconductor chip finished body mounting region indicated by the broken line D of the interposer 101 from the die bond material 22 side as shown in FIG. It can be bonded and fixed to the interposer 101.
[0082]
Thereafter, the connection electrodes of the semiconductor chip 13 and the corresponding bonding pads 111a of the interposer 101 are connected by bonding wires 111e as shown by (10-3) in FIG. After the resin sealing at 14, the solder ball 15 is formed in each solder hole 111 d of the interposer 101 as described above, whereby the required semiconductor device 10 can be configured as shown in FIG.
[0083]
In such a semiconductor device 10, the semiconductor chip 13 and thus the completed semiconductor chip 52 are pressed and bonded to the ground electrode 1011 b having no step on the interposer 101, so that the above-described temperature rise caused by mounting on the circuit board 19. There is an advantage that the occurrence of package swelling and cracks can be suppressed, and at the same time, power supply noise can be reduced.
[0084]
5A and 5B for explaining a fifth semiconductor device according to the present invention, FIG. 5A is an overall configuration diagram, FIG. 5B is a plan view of the interposer in FIG. 5A, and FIG. As described above, each time state is shown.
[0085]
That is, the semiconductor device 20 having the same fan-out structure as shown in FIG. 4A includes an interposer 201 made of a polyimide substrate, a completed semiconductor chip 53 mounted on the interposer 201, the interposer 201, and the semiconductor chip. The bonding wire 111e for connecting to the finished product 53, the sealing resin 14 for resin-sealing the finished semiconductor chip 53 as described above, and the solder ball 15 formed on the interposer 51 are included.
[0086]
In this case, the interposer 201 is formed by replacing only the substrate 1011 in the interposer 101 described in FIG. 4 with the solder plate 111d 'having the same size as the solder hole 111d between the pores 21a of the substrate. It has been replaced.
[0087]
Accordingly, the interposer 201 has a plurality of solder holes 111d 'located on the back surface (lower surface in the drawing) side of the ground electrode 1011b described in FIG. 4, as shown in FIGS. Become.
[0088]
On the other hand, the completed semiconductor chip 53 is obtained by attaching a conductive film (such as ABLEFILM ECF571 manufactured by Nippon Able Stick Co., Ltd.) 531 to the back surface of the semiconductor chip 13, that is, the connection electrode non-forming surface.
[0089]
Then, the semiconductor chip finished body 53 is pressed by pressing the semiconductor chip finished body 53 from the side of the conductive film 531 to the semiconductor chip finished body mounting region indicated by the one-dot chain line D of the interposer 201 as shown in FIG. Can be bonded and fixed to the interposer 201.
[0090]
Thereafter, the connection electrodes of the semiconductor chip 13 and the corresponding bonding pads 111a of the interposer 201 are connected by bonding wires 111e as shown by (10-3) in FIG. 14 is resin-sealed.
[0091]
Next, the solder balls 15 are formed in the solder holes 111d of the interposer 201 as described above, and the solder balls 15 'are attached to all or a part of the plurality of solder holes 111d' on the back surface side of the ground electrode 1011b. Thus, the required semiconductor device 20 can be configured as shown in FIG.
[0092]
In such a semiconductor device 20, for example, the circuit board 19 described with reference to FIG. 9 is provided with a metal electrode 19a 'connected to the ground potential on the entire surface of the semiconductor chip finished body mounting region as indicated by a broken line A' in FIG. By replacing it with 19 ', the expansion of the package and the generation of cracks due to the temperature rise during circuit board mounting can be suppressed, and at the same time, the heat between the completed semiconductor chip 53 and the ground electrode 1011b is also electrically. Therefore, there is an advantage that both further reduction of power supply noise and reduction of thermal resistance can be realized.
[0093]
FIG. 6 is a diagram for explaining a sixth semiconductor device according to the present invention, where FIG. 1 ) (B 2 ) Is a plan view of the interposer in (a), and (c) shows a state when the semiconductor chip finished body is bonded and fixed.
[0094]
That is, a semiconductor device 30 having a fan-in structure in FIG. 1A includes an interposer 301 made of a polyimide substrate, the completed semiconductor chip 52 mounted on the interposer 301, the interposer 301 and the completed semiconductor chip 52. The bonding wire 111e for connecting the semiconductor chip, the sealing resin 14 for resin-sealing the completed semiconductor chip 52 as described above, and the solder ball 15 formed on the interposer 51.
[0095]
The interposer 301 in this case is a plan view of the interposer 301 (b) 1 ) And its enlarged view (b) 2 ), The solder holes 111d are formed in a matrix on almost the entire surface excluding the periphery made of polyimide resin, and between the solder holes 111d on the inner side of the semiconductor chip finished body mounting region indicated by a one-dot chain line D. Is configured using a substrate 3011 provided with the pores 21a.
[0096]
A bonding pad 3011a equal to the bonding pad 111a described in FIG. 1 is formed in a region along two opposite sides on one side of the substrate 3011, and each region corresponding to the solder hole 111d is formed in FIG. The ball pad 3011b corresponding to the ball pad 111b described above is formed, and the bonding pad 3011a and the ball pad 3011b are connected by a thin lead 3011c.
[0097]
Since each of the ball pads 3011b is insulated from adjacent ball pads at least in the semiconductor chip completed body mounting area by a small gap 3011d, as a result, almost the entire surface of the semiconductor chip completed body mounting area is plural. Of the ball pad 3011b.
[0098]
In each of the pores 21a, the ball pad 3011b and the lead 3011c are configured to avoid the periphery of the pores by a hole 3011e having an arc larger than the diameter of the pore.
[0099]
Therefore, when the interposer 301 is viewed in plan, the solder hole 111d is located on the back side of each of the ball pads 3011b, and the pores 21a are exposed in the hole 3011e.
[0100]
Therefore, the semiconductor chip finished body 52 is pressed against the interposer 301 by pressing the semiconductor chip finished body 52 into the semiconductor chip finished body mounting region of the interposer 301 as shown in FIG. It can be adhesively fixed.
[0101]
Thereafter, the connection electrodes of the semiconductor chip 13 and the corresponding bonding pads 3011a of the interposer 301 are connected with the bonding wires 111e as described above, and further sealed with the sealing resin 14. In this case, the resin sealing is performed. The stop area is shown in the figure (b 1 ) And (b 2 ), That is, a region including the entire area of the bonding pad 3011a and the ball pad 3011b.
[0102]
Thereafter, the required semiconductor device 30 can be configured as shown in FIG. 1A by mounting the solder balls 15 in the solder holes 111d of the interposer 301 as described above.
[0103]
In the semiconductor device 30, as described above, almost the entire surface of the semiconductor chip completed body mounting region is flattened by the plurality of ball pads 3011b, and the plurality of pores 21a are located in the semiconductor chip completed body mounting region. Therefore, adhesion to the ball pad 3011b as the completed semiconductor chip 52 can be increased without using the solder resist layer described above, and at the same time, the occurrence of package swelling and cracks due to temperature rise during circuit board mounting can be suppressed. There are benefits.
[0104]
7A and 7B illustrating a seventh semiconductor device according to the present invention, FIG. 1 ) (B 2 ) Is a plan view of the interposer in (a), and (c) shows a state when the semiconductor chip finished body is bonded and fixed.
[0105]
That is, the semiconductor device 40 having a fan-in structure in FIG. 1A includes an interposer 401 made of a polyimide substrate, the completed semiconductor chip 52 mounted on the interposer 401, the bonding wires 111e, and the sealing resin. 14 and the solder ball 15.
[0106]
In this case, the interposer 401 is a plan view of the interposer 401 (b) 1 ) And its enlarged view (b) 2 ), The substrate 4011 is made of polyimide resin and is provided with the solder holes 111d in a region along two opposite sides on one side, and a plurality of the pores 21a are provided between the solder hole forming regions. It is comprised using.
[0107]
The number of bonding pads 4011a corresponding to the number of the solder holes is formed in the region along the other two opposite sides in the same manner as the bonding pads 111a described with reference to FIG. Is formed with a ball pad 4011b similar to the ball pad 111b described with reference to FIG. 1, and further, a center portion of the semiconductor chip completed body mounting region indicated by a one-dot chain line D is avoided between the bonding pad 4011a and the corresponding ball pad 111b. Are connected by thin leads 4011c passing near the four corners of the region.
[0108]
Further, in a substantially rhombic space formed by the lead 4011c at the center of the semiconductor chip finished body mounting region, a ground electrode 4011d connected to the bonding pad 4011a at one end is located at the corresponding position of each of the pores 21a. It is formed with a larger hole 4011e.
[0109]
Accordingly, when the interposer 401 is viewed in plan, the solder hole 111d is located on the back side of each of the ball pads 4011b, and the pores 21a are exposed on the ground electrode 4011d.
[0110]
Therefore, the completed semiconductor chip 52 can be bonded and fixed to the interposer 401 by pressing the completed semiconductor chip 52 on the ground electrode 4011d of the interposer 401 as described above.
[0111]
Thereafter, the semiconductor chip finished body 52 and the interposer 401 are connected with the bonding wires 111e as described above, and further sealed with the sealing resin 14, and then the solder balls 15 are connected to the solder holes 111d of the interposer 401. The required semiconductor device 40 can be configured as shown in FIG.
[0112]
In such a semiconductor device 40, although the semiconductor device 40 has a fan-in structure, almost the entire surface of the semiconductor chip finished body mounting region is covered with the ground electrode 4011d having a plurality of pores. There is an advantage that the expansion of the package and the generation of cracks due to the temperature rise during mounting on the substrate 19 can be suppressed, and at the same time, the effect of reducing the power supply noise can be made larger than that of the semiconductor device 30.
[0113]
On the other hand, thinning as a semiconductor chip has been progressing recently, and various semiconductor devices using such a semiconductor chip have been put into practical use.
[0114]
FIG. 8 illustrates such a semiconductor device as an eighth embodiment. FIG. 8A is an overall configuration diagram, and FIG. 1 ) (B 2 ) Is a plan view of the interposer in (a), and (c) shows a state when the semiconductor chip finished body is bonded and fixed.
[0115]
That is, the semiconductor device 50 having a fan-in structure in FIG. 4A includes the interposer 401, a completed semiconductor chip 54 mounted on the interposer 401, the bonding wire 111e, the sealing resin 14, and the It consists of solder balls 15.
[0116]
The completed semiconductor chip 54 in this case is obtained by attaching the film-like die bond material 22 described with reference to FIG. 11 to the back side of the thin semiconductor chip 541 as shown in FIG.
[0117]
Therefore, the completed semiconductor chip 54 is pressed onto the ground electrode 4011d described in the interposer 401 as described above, and the semiconductor chip completed body 54 is bonded and fixed to the interposer 401.
[0118]
Thereafter, the connection electrodes of the semiconductor chip 541 and the corresponding bonding pads 4011a of the interposer 401 are connected by the bonding wires 111e as described above, and further sealed with the sealing resin 14. In this case, the resin sealing region Is the figure (b 1 ) (B 2 As shown by a two-dot chain line E), the ball pad 4011b is exposed by performing the process in a state where only the formation area of the ball pad 4011b is excluded.
[0119]
Further, the solder ball 15 is mounted on the interposer 401. In this case, the mounting of the solder ball 15 to the interposer is performed on the exposed surface of the ball pad 4011b, whereby the required semiconductor device 50 is shown in FIG. It can be configured as shown in FIG.
[0120]
In the semiconductor device 50, the height “h” of the solder ball 15 is set. 1 "Height of the sealing resin portion as the semiconductor device 50" h 2 By making it larger, it is possible to obtain the effect that the merit of the semiconductor device 40 and the merit of stacking semiconductor devices can be realized at the same time.
[0121]
【The invention's effect】
As described above, according to the present invention, it is possible to improve the productivity by realizing the simplification of the configuration of the semiconductor device while suppressing the occurrence of the package swelling and cracking that are easily generated by the heat in the solder reflow process when the circuit board is mounted. A semiconductor device can be provided.
[0122]
In the description of the present invention, the case where the substrate constituting the interposer uses a polyimide resin having a water permeability of 10 or more is taken as an example. However, the present invention is applied to a glass epoxy substrate, a ceramic substrate or the like in which the pores are previously formed. Even if it is applied, the same effect can be obtained.
[Brief description of the drawings]
FIG. 1 illustrates a semiconductor device according to the present invention.
FIG. 2 is a diagram illustrating a second semiconductor device according to the present invention.
FIG. 3 is a diagram illustrating a third semiconductor device according to the present invention.
FIG. 4 is a diagram illustrating a fourth semiconductor device according to the present invention.
FIG. 5 illustrates a fifth semiconductor device according to the present invention.
FIG. 6 is a diagram illustrating a sixth semiconductor device according to the present invention.
FIG. 7 is a diagram illustrating a seventh semiconductor device according to the present invention.
FIG. 8 is a diagram illustrating an eighth semiconductor device according to the present invention.
FIG. 9 is a diagram illustrating a conventional general CSP type semiconductor device.
10 is a diagram showing an assembly process of the CSP type semiconductor device of FIG. 9 in time series.
FIG. 11 illustrates another conventional CSP type semiconductor device.
FIG. 12 is a diagram illustrating a third conventional CSP type semiconductor device.
It is.
[Explanation of symbols]
5, 6, 7 Semiconductor device
10, 20, 30, 40, 50 Semiconductor device
13 Semiconductor chip
14 Sealing resin
15,15 'solder ball
19, 19 'circuit board
19a, 19a 'connecting electrode
21a pores
22 Die bond materials
51, 61, 71 Interposer
52, 53, 54 Completed semiconductor chip
61a Solder resist layer
71a Solder resist layer
101, 201, 301, 401 Interposer
111a Bonding pad
111b ball pad
111c lead
111d, 111d 'solder hole
111e Bonding wire
511, 1011, 2011, 3011, 4011 substrate
531 Conductive Film
541 Semiconductor chip
1011a Bonding pad for ground electrode
1011b Ground electrode
1011c Lead
1011d hole
3011a Bonding pad
3011b Ball pad
3011c lead
3011d gap
3011e hole
4011a Bonding pad
4011b Ball pad
4011c lead
4011d Ground electrode
4011e hole

Claims (4)

半導体チップ裏面にフィルム状のダイボンド材が添着された半導体チップ完成体が該半導体チップ完成体搭載領域に少なくとも１個の貫通する気孔を有するインターポーザに搭載され、前記半導体チップの接続電極と該インターポーザのボンディングパッド間がボンディング接続された状態で樹脂封止されてなる半導体装置において、
前記インターポーザの前記半導体チップ完成体搭載領域の全面は、段差を持たない平坦面とされ、
前記平坦面には、前記半導体チップ完成体搭載領域において配線回路を有し且つ該各配線回路間に該配線回路の高さと等しい厚さのソルダーレジスト層が設けられていることを特徴とする半導体装置。A completed semiconductor chip having a film-like die bond material attached to the back surface of the semiconductor chip is mounted on an interposer having at least one through-hole in the semiconductor chip completed body mounting region. In a semiconductor device that is resin-sealed with bonding bonding between bonding pads,
The entire surface of the semiconductor chip finished body mounting region of the interposer is a flat surface having no step ,
The flat surface has a wiring circuit in the semiconductor chip finished body mounting region, and a solder resist layer having a thickness equal to the height of the wiring circuit is provided between the wiring circuits. apparatus. 半導体チップ裏面にフィルム状のダイボンド材が添着された半導体チップ完成体が該半導体チップ完成体搭載領域に少なくとも１個の貫通する気孔を有するインターポーザに搭載され、前記半導体チップの接続電極と該インターポーザのボンディングパッド間がボンディング接続された状態で樹脂封止されてなる半導体装置において、A completed semiconductor chip having a film-like die bond material attached to the back surface of the semiconductor chip is mounted on an interposer having at least one through-hole in the semiconductor chip completed body mounting region, and the connection electrode of the semiconductor chip and the interposer In a semiconductor device that is resin-sealed with bonding bonding between bonding pads,
前記インターポーザの前記半導体チップ完成体搭載領域の全面は、段差を持たない平坦面とされ、The entire surface of the semiconductor chip completed body mounting region of the interposer is a flat surface having no step,
前記平坦面には、前記半導体チップ完成体搭載領域をカバーする大きさの接地電極が形成されていることを特徴とする半導体装置。2. A semiconductor device according to claim 1, wherein a ground electrode having a size covering the semiconductor chip complete body mounting region is formed on the flat surface. 半導体チップ裏面にフィルム状のダイボンド材が添着された半導体チップ完成体が該半導体チップ完成体搭載領域に少なくとも１個の貫通する気孔を有するインターポーザに搭載され、前記半導体チップの接続電極と該インターポーザのボンディングパッド間がボンディング接続された状態で樹脂封止されてなる半導体装置において、A completed semiconductor chip having a film-like die bond material attached to the back surface of the semiconductor chip is mounted on an interposer having at least one through-hole in the semiconductor chip completed body mounting region, and the connection electrode of the semiconductor chip and the interposer In a semiconductor device that is resin-sealed with bonding bonding between bonding pads,
前記インターポーザの前記半導体チップ完成体搭載領域の全面は、段差を持たない平坦面とされ、The entire surface of the semiconductor chip completed body mounting region of the interposer is a flat surface having no step,
前記平坦面の前記半導体チップ完成体搭載領域の四隅には配線回路及び、該配線回路形成領域内側の全面には接地電極が形成されていることを特徴とする半導体装置。A semiconductor device, wherein a wiring circuit is formed at four corners of the semiconductor chip completed body mounting region on the flat surface, and a ground electrode is formed on the entire inner surface of the wiring circuit forming region. 前記半導体チップ完成体搭載領域より外側で樹脂封止されていないインターポーザ上のボールパッド上に形成されたはんだボールが、前記封止樹脂の上面を越える高さに形成されていることを特徴とする請求項１乃至３のいずれか一項に記載の半導体装置。Solder balls formed on a ball pad on an interposer that is not resin-sealed outside the semiconductor chip finished body mounting region are formed at a height that exceeds the upper surface of the sealing resin. The semiconductor device according to claim 1.
JP35654599A 1999-11-04 1999-12-15 Semiconductor device Expired - Fee Related JP3899755B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35654599A JP3899755B2 (en) 1999-11-04 1999-12-15 Semiconductor device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP31366199 1999-11-04
JP11-313661 1999-11-04
JP35654599A JP3899755B2 (en) 1999-11-04 1999-12-15 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2001196490A JP2001196490A (en) 2001-07-19
JP3899755B2 true JP3899755B2 (en) 2007-03-28

Family

ID=26567659

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35654599A Expired - Fee Related JP3899755B2 (en) 1999-11-04 1999-12-15 Semiconductor device

Country Status (1)

Country Link
JP (1) JP3899755B2 (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004068581A1 (en) 2003-01-30 2004-08-12 Fujitsu Limited Semiconductor device and supporting plate
JP2005150643A (en) * 2003-11-19 2005-06-09 Sanyo Electric Co Ltd Land grid array package
CN105552048A (en) * 2016-01-28 2016-05-04 珠海格力节能环保制冷技术研究中心有限公司 Heat-conducting bonding pad and package structure of QFP chip with heat-conducting bonding pad
JP7205787B2 (en) * 2017-07-31 2023-01-17 大日本印刷株式会社 Electronic component mounting substrate and manufacturing method thereof
JP2022047632A (en) * 2020-09-14 2022-03-25 力成科技股▲分▼有限公司 Wiring board, semiconductor device and method for manufacturing the same

Also Published As

Publication number Publication date
JP2001196490A (en) 2001-07-19

Similar Documents

Publication Publication Date Title
JP3839323B2 (en) Manufacturing method of semiconductor device
JP2978861B2 (en) Molded BGA type semiconductor device and manufacturing method thereof
JP2002110898A (en) Semiconductor device
KR20020072145A (en) Stacking structure of semiconductor chip and semiconductor package using it
JP2009099697A (en) Semiconductor apparatus and method of manufacturing the same
JP5673423B2 (en) Semiconductor device and manufacturing method of semiconductor device
KR20060101385A (en) A semiconductor device and a manufacturing method of the same
JP2586344B2 (en) Carrier film
JP3732194B2 (en) Semiconductor device
JP2002110718A (en) Manufacturing method of semiconductor device
JPH09129811A (en) Resin sealed semiconductor device
JP2000286294A (en) Semiconductor device and its manufacture
JP2001308258A (en) Semiconductor package and method of manufacturing it
JP3899755B2 (en) Semiconductor device
JP3892359B2 (en) Mounting method of semiconductor chip
JP3968321B2 (en) Semiconductor device and manufacturing method thereof
KR100487135B1 (en) Ball Grid Array Package
JP4030220B2 (en) Semiconductor chip mounting structure
JP3707639B2 (en) Structure of area array package type semiconductor device
JP2011243800A (en) Semiconductor device manufacturing method
JP3965767B2 (en) Semiconductor chip substrate mounting structure
JP4342577B2 (en) Semiconductor chip mounting structure
JP4723776B2 (en) Manufacturing method of semiconductor device
JP3088391B2 (en) Semiconductor device
KR100379085B1 (en) Sealing Method of Semiconductor Device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050523

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050531

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060704

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060901

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100112

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110112

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120112

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130112

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140112

Year of fee payment: 7

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees