JP3918867B2

JP3918867B2 - 液晶表示装置

Info

Publication number: JP3918867B2
Application number: JP2006222928A
Authority: JP
Inventors: 拓生佐藤; 文明阿部; 誠橋本
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2006-08-18
Filing date: 2006-08-18
Publication date: 2007-05-23
Anticipated expiration: 2019-05-18
Also published as: JP2006330762A

Description

この発明は、液晶表示装置に関し、特に、画素電極の駆動用の薄膜トランジスタの上層でかつ画素電極の下層の位置に導電性遮光層が設けられている液晶表示装置に適用して好適なものである。

液晶表示装置は平面型ディスプレイとして広く用いられている。この液晶表示装置にお
ける画素電極の駆動用の薄膜トランジスタ（ＴＦＴ）としては、従来はアモルファスシリ
コン（ａ−Ｓｉ）ＴＦＴが用いられていたが、最近では多結晶ＳｉＴＦＴが多く用いられ
るようになっている。

多結晶ＳｉＴＦＴはａ−ＳｉＴＦＴほど光感度は高くないが、近年の液晶表示装置では
、例えばプロジェクタのように大光量下での使用が増加し、多結晶ＳｉＴＦＴでも光リー
ク電流が無視できなくなっている。この結果、コントラスト低下やクロストーク、フリッ
カ等の画質劣化が問題となっている。

液晶表示装置においては通常、対向基板側から光源の光を入射させるが、この光の多結
晶ＳｉＴＦＴへの入射抑制については、例えば特開平５−１００２５０号公報に開示され
ているように、従来、対向基板に設置してあった導電性遮光層（ブラックマトリクス）を
、より多結晶ＳｉＴＦＴに近い位置であるＴＦＴ基板の多結晶ＳｉＴＦＴの上層に設置す
ることで、低減を達成している。

しかしながら、本発明者の知見によれば、上記の特開平５−１００２５０号公報に開示
された技術では、導電性遮光層の厚さがその下地の絶縁層の凹凸に依存して、段差部で薄
くなる現象、言い換えればステップカバレッジが悪化する現象によって、段差部での遮光
性能が不十分となることが判明した。このため、高輝度の光照射の下では段差部からの漏
れ光により光リーク電流が発生し、画質低下を抑えきれない状況となっている。

この問題についてより具体的に説明する。図８は従来のアクティブマトリクス型の液晶
表示装置のＴＦＴ基板を示す。図８に示すように、遮光領域における石英ガラス基板１０
１上に遮光層１０２が設けられ、この遮光層１０２を覆うように層間絶縁膜１０３が設け
られている。この層間絶縁膜１０３上には所定形状の多結晶Ｓｉ膜１０４が設けられ、こ
の多結晶Ｓｉ膜１０４を覆うようにゲート絶縁膜１０５が設けられている。このゲート絶
縁膜１０５上にはゲート配線１０６が設けられている。図示は省略するが、多結晶Ｓｉ膜
１０４中にはゲート配線１０６に対して自己整合的にソース領域およびドレイン領域（図
示せず）が形成されている。ゲート配線１０６からなるゲート電極とこれらのソース領域
およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成されている。ド
レイン領域の上方の所定部分におけるゲート絶縁膜１０５上には電極１０７が設けられて
いる。この電極１０７とドレイン領域との間にゲート絶縁膜１０５を挟んだ構造により、
保持用容量素子が構成されている。

ゲート配線１０６および電極１０７を覆うように層間絶縁膜１０８が設けられている。
この層間絶縁膜１０８およびゲート絶縁膜１０５の所定部分にはコンタクトホール１０９
、１１０が設けられている。遮光領域における層間絶縁膜１０８上には、コンタクトホー
ル１０９を通じて多結晶ＳｉＴＦＴのドレイン領域に接続されて引き出し電極１１１が設
けられているとともに、コンタクトホール１１０を通じて多結晶ＳｉＴＦＴのソース領域
に接続されて信号配線１１２が設けられている。これらの引き出し電極１１１および信号
配線１１２を覆うように層間絶縁膜１１３が設けられている。層間絶縁膜１１３上の所定
部分にはプラズマＣＶＤ法により成膜されたＳｉＮ膜１１４が設けられている。このＳｉ
Ｎ膜１１４は、主として、多結晶Ｓｉ膜１０４中に存在するダングリングボンドを水素で
不活性化して多結晶ＳｉＴＦＴの特性向上を図るための水素供給源となるものである。ま
た、引き出し電極１１１上の所定部分における層間絶縁膜１１３にはコンタクトホール１
１５が設けられている。層間絶縁膜１１３上にこのコンタクトホール１１５を通じて引き
出し電極１１１と接続されて導電性遮光層１１６が設けられているとともに、ＳｉＮ膜１
１４上に導電性遮光層１１７が設けられている。これらの導電性遮光層１１６、１１７と
引き出し電極１１１および信号配線１１２との重ね合わせにより、上方からの入射光に対
して、画素開口領域以外の領域の全ての遮光がなされている。導電性遮光層１１６、１１
７を覆うように層間絶縁膜１１８が設けられている。導電性遮光層１１６上の所定部分に
おけるこの層間絶縁膜１１８にはコンタクトホール１１９が設けられている。層間絶縁膜
１１８上には、このコンタクトホール１１９を通じて導電性遮光層１１６と接続されて透
明な画素電極１２０が設けられている。この画素電極１２０を覆うように液晶（図示せず
）の配向膜１２１が設けられている。
特開平５−１００２５０号公報

しかしながら、上述の図８に示す従来の液晶表示装置においては、下地の段差形状を反
映した大きな凹凸のある層間絶縁膜１１３上に導電性遮光層１１６、１１７を形成してい
ることから、これらの導電性遮光層１１６、１１７のステップカバレッジが悪くなる。こ
のため、段差部でのこれらの導電性遮光層１１６、１１７による遮光性能が不十分となり
、高輝度の光照射の下では段差部からの漏れ光により光リーク電流が発生し、画質低下を
抑えきれなかった。

したがって、この発明の目的は、導電性遮光層による遮光性能の向上を図り、光リーク
電流による画質低下を抑えることができる液晶表示装置およびその製造方法を提供するこ
とにある。

上記課題を解決するために、この発明は、
基板上に画素電極の駆動用の薄膜トランジスタが設けられ、この薄膜トランジスタの上
層でかつ画素電極の下層の位置に導電性遮光層が設けられている液晶表示装置において、

導電性遮光層が平坦化された層の上に設けられている
ことを特徴とするものである。

この発明はまた、
基板上に画素電極の駆動用の薄膜トランジスタが設けられ、この薄膜トランジスタの上
層でかつ画素電極の下層の位置に導電性遮光層が設けられている液晶表示装置の製造方法
において、
導電性遮光層を平坦化された層の上に形成するようにした
ことを特徴とするものである。

この発明において、通常、平坦化された層の表面は、表示領域内のコンタクト部を除い
て、少なくとも０．５μｍ以下、好ましくは０．３μｍ以下の残留段差レベル（最高部と
最低部との高さの差）に平坦化されている。この平坦化された層は、典型的には、ＳｉＯ
₂を主成分とする絶縁層であるが、他の絶縁層であってもよい。

この平坦化された層の形成方法としては、例えば０．５μｍ以下の残留段差レベルを得
ることができる種々の方法を用いることができる。例えば、原料ガスとしてテトラエトキ
シシラン（ＴＥＯＳ）等を用いたプラズマＣＶＤ法や常圧ＣＶＤ法等による埋め込み性の
良い成膜法を用いる方法、リンシリケートガラス（ＰＳＧ）、ホウ素リンシリケートガラ
ス（ＢＰＳＧ）等を成膜してからリフローさせる方法、スピンオンガラス（ＳＯＧ）を用
いた流動法、または、絶縁膜を成膜してからエッチバックする方法、絶縁膜を成膜してか
ら化学機械研磨（ＣＭＰ）法により研磨する方法等が挙げられる。これらの方法のうち、
ＣＭＰ法は、優れた平坦度を得ることができる点と、薄膜トランジスタに対するプラズマ
ダメージを抑えることができる点とから、好ましいものである。このＣＭＰ法により平坦
化される絶縁層としては、特に、ＴＥＯＳを用いたプラズマＣＶＤ法による膜、ＴＥＯＳ
を用いた常圧ＣＶＤ法による膜、高密度プラズマＣＶＤ法による膜、それらの積層膜等を
用いることができる。

導電性遮光層は、隣接配線とのカップリング容量を抑える観点より、シート抵抗が１０
０Ω／□以下であるのが好ましく、１０Ω／□以下であるのがより好ましい。また、導電
性遮光層は、薄膜トランジスタの光リーク電流を抑制する観点から、少なくとも波長が４
００〜５００ｎｍの領域の光に対する透過率が１０％以下であるのが好ましく、５％以下
であるのがより好ましく、遮光効果を上げるためにはさらに低い方が好ましい。導電性遮
光層の厚さは、低シート抵抗と遮光性とを両立させることができれば基本的には自由に選
ぶことができるが、実際には、通常、この導電性遮光層上には絶縁層を介してさらに透明
画素電極が形成され、液晶を挟み込むため、導電性遮光層による段差が液晶の配向に影響
を与えない範囲の厚さが望ましい。導電性遮光層の厚さは、実用上は５０〜５００ｎｍと
するのが好ましく、１００〜３００ｎｍとするのがより好ましい。さらに、導電性遮光層
の材料としては、導電性と遮光性とを両立させることができれば基本的には自由に選ぶこ
とができるが、具体的には、例えば、Ａｌ、Ｃｕ、Ｗ、Ｍｏ、Ｐｔ、Ｐｄ、Ｔｉ、ＴｉＮ
、Ｃｒ等およびそれらの合金やシリサイド等が挙げられる。

また、導電性遮光層は、例えば、画素部において、画素電極と接続された部分と、共通
電位に接続された部分とに分離されて設けられる。さらに、導電性遮光層は、上方からの
入射光に対して、他の一つ以上の遮光層との重ね合わせにより、画素開口領域以外の領域
の全ての遮光がなされている。

この発明において、画素電極の駆動用の薄膜トランジスタは、典型的には、多結晶シリ
コンを用いた薄膜トランジスタ、すなわち多結晶ＳｉＴＦＴである。この多結晶ＳｉＴＦ
Ｔは、高温プロセスによる多結晶Ｓｉ膜を用いたいわゆる高温多結晶ＳｉＴＦＴでも、低
温プロセスによる多結晶Ｓｉ膜を用いたいわゆる低温多結晶ＳｉＴＦＴでもよい。さらに
、この画素電極の駆動用の薄膜トランジスタは、ａ−ＳｉＴＦＴであってもよい。
上述のように構成されたこの発明によれば、導電性遮光層を平坦化された層の上に形成
するので、この導電性遮光層のステップカバレッジが良好となり、その厚さの均一性の向
上を図ることができる。このため、この導電性遮光層により十分な遮光性能を得ることが
でき、漏れ光の大幅な低減を図ることができることにより、高輝度の光照射の下でも光リ
ーク電流の発生を抑えることができる。

この発明によれば、導電性遮光層を平坦化された層の上に形成することにより、導電性
遮光層による遮光性能の向上を図り、光リーク電流による画質低下を抑えることができる
。

以下、この発明の実施形態の一例について図面を参照しながら説明する。なお、実施形
態の全図において、同一または対応する部分には同一の符号を付す。

図１はこの発明の第１の実施形態による液晶表示装置のＴＦＴ基板の一例を示し、図２
はこの液晶表示装置の全体構成の一例を示す。この液晶表示装置はアクティブマトリクス
型の液晶表示装置である。

図１および図２に示すように、この液晶表示装置においては、遮光領域における石英ガ
ラス基板１１上に遮光層１２が設けられている。この遮光層１２は、例えば膜厚が５０ｎ
ｍのリン（Ｐ）がドープされた多結晶Ｓｉ膜および例えば膜厚が２００ｎｍのＷＳｉ膜が
順次積層された積層膜からなる。この遮光層１２を覆うように例えばＳｉＯ₂膜からなる
層間絶縁膜１３が設けられている。この層間絶縁膜１３上には所定形状の多結晶Ｓｉ膜１
４が設けられ、この多結晶Ｓｉ膜１４を覆うように例えばＳｉＯ₂膜からなるゲート絶縁
膜１５が設けられている。このゲート絶縁膜１５上にはゲート配線１６が設けられている
。図示は省略するが、多結晶Ｓｉ膜１４中にはゲート配線１６に対して自己整合的にソー
ス領域およびドレイン領域が形成されている。ゲート配線１６からなるゲート電極とこれ
らのソース領域およびドレイン領域とにより、画素電極駆動用の多結晶ＳｉＴＦＴが構成
されている。ドレイン領域の上方の部分におけるゲート絶縁膜１５上には電極１７が設け
られている。この電極１７とドレイン領域との間にゲート絶縁膜１５を挟んだ構造により
、保持用容量素子が構成されている。

ゲート配線１６および電極１７は、例えば膜厚が１００ｎｍのＰがドープされた多結晶
Ｓｉ膜および例えば膜厚が１００ｎｍのＷＳｉ膜が順次積層された積層膜からなる。ゲー
ト配線１６および電極１７を覆うように層間絶縁膜１８が設けられている。この層間絶縁
膜１８およびゲート絶縁膜１５の所定部分にはコンタクトホール１９、２０が設けられて
いる。遮光領域における層間絶縁膜１８上には、コンタクトホール１９を通じて多結晶Ｓ
ｉＴＦＴのドレイン領域に接続されて引き出し電極２１が設けられているとともに、コン
タクトホール２０を通じて多結晶ＳｉＴＦＴのソース領域に接続されて信号配線２２が接
続されている。これらの引き出し電極２１および信号配線２２は、例えば膜厚が５０ｎｍ
のＷＳｉ膜、例えば膜厚が３００ｎｍのＡｌ膜および例えば膜厚が５０ｎｍのＷＳｉ膜が
順次積層された積層膜からなる。これらの引き出し電極２１および信号配線２２を覆うよ
うに例えばＳｉＯ₂膜からなる層間絶縁膜２３が設けられている。この層間絶縁膜２３は
、例えば常圧ＣＶＤ法により成膜された膜厚が４００ｎｍのＰＳＧ膜からなる。この層間
絶縁膜２３上の所定部分にはプラズマＣＶＤ法により成膜された例えば膜厚が２００ｎｍ
のＳｉＮ膜２４が設けられている。このＳｉＮ膜２４は、主として、多結晶Ｓｉ膜１４中
に存在するダングリングボンドを水素で不活性化して多結晶ＳｉＴＦＴの特性向上を図る
ための水素供給源となるものである。これらの層間絶縁膜２３およびＳｉＮ膜２４上に層
間絶縁膜２５が設けられている。この層間絶縁膜２５は、例えばＴＥＯＳを原料ガスとし
て用いたプラズマＣＶＤ法により成膜されたＳｉＯ₂膜からなる。引き出し電極２１上の
所定部分における層間絶縁膜２５および層間絶縁膜２３にはコンタクトホール２６が設け
られている。

層間絶縁膜２５の表面は、コンタクトホール２６の部分を除いて、少なくとも０．５μ
ｍ以下、好ましくは０．３μｍ以下の残留段差レベルに平坦化されている。この層間絶縁
膜２５の膜厚は、例えば、開口領域の部分で１．８±０．５μｍ、引き出し電極２１上の
部分で０．３μｍ程度である。

この表面が平坦な層間絶縁膜２５上に導電性遮光層２７、２８が互いに分離して設けら
れている。導電性遮光層２７は、コンタクトホール２６を通じて引き出し電極２１と接続
されている。これらの導電性遮光層１５、１６は、例えば膜厚が２５０ｎｍのＴｉ膜から
なる。これらの導電性遮光層２７、２８と引き出し電極２１および信号配線２２との重ね
合わせにより、上方からの入射光に対して、画素開口領域以外の領域の全ての遮光がなさ
れている。導電性遮光層２７は後述の画素電極と接続され、導電性遮光層２８は所定の共
通電位に接続される。

導電性遮光層２７、２８を覆うように層間絶縁膜２９が設けられている。この層間絶縁
膜２９は、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により成膜された膜
厚が４００ｎｍのＳｉＯ₂膜からなる。導電性遮光層２７上の所定部分におけるこの層間
絶縁膜２９にはコンタクトホール３０が設けられている。層間絶縁膜２９上には、このコ
ンタクトホール３０を通じて導電性遮光層２７と接続されて透明な画素電極３１が設けら
れている。この画素電極３１は、例えば膜厚が７０ｎｍのＩＴＯからなる。この画素電極
３１を覆うように液晶の配向膜３２が設けられている。

図２に示すように、このように構成されたＴＦＴ基板と、ガラス基板３３の一主面上に
対向電極としての透明電極３４および液晶の配向膜３５を順次積層したものとの間に液晶
３６が封入されている。

次に、上述のように構成されたこの第１の実施形態による液晶表示装置の製造方法につ
いて説明する。

まず、図３に示すように、石英ガラス基板１１上にＰがドープされた多結晶Ｓｉ膜およ
びＷＳｉ膜を順次成膜した後、これらの膜をパターニングして遮光層１２を形成する。次
に、例えばＣＶＤ法により基板全面にＳｉＯ₂膜からなる層間絶縁膜１３を成膜する。次
に、例えばＣＶＤ法により全面に多結晶Ｓｉ膜１４を成膜した後、この多結晶Ｓｉ膜１４
をパターニングする。次に、例えばＣＶＤ法により基板全面にＳｉＯ₂膜からなるゲート
絶縁膜１５を成膜した後、このゲート絶縁膜１５を所定形状にパターニングする。次に、
基板全面にＰがドープされた多結晶Ｓｉ膜およびＷＳｉ膜を順次成膜した後、これらの膜
をパターニングしてゲート配線１６および容量素子用の電極１７を形成する。

次に、例えばＣＶＤ法により基板全面に例えばＳｉＯ₂膜からなる層間絶縁膜１８を成
膜する。次に、この層間絶縁膜１８およびゲート絶縁膜１５の所定部分をエッチング除去
してコンタクトホール１９、２０を形成する。次に、基板全面にＷＳｉ膜、Ａｌ膜および
ＷＳｉ膜を順次成膜した後、これらの膜をパターニングして引き出し電極２１および信号
配線２２を形成する。次に、例えば常圧ＣＶＤ法により基板全面にＳｉＯ₂膜からなる層
間絶縁膜２３を成膜する。次に、例えばプラズマＣＶＤ法により基板全面にＳｉＮ膜２４
を成膜した後、このＳｉＮ膜２４をパターニングする。

次に、例えばＴＥＯＳを原料ガスとして用いたプラズマＣＶＤ法により基板全面にＳｉ
Ｏ₂膜からなる平坦用の層間絶縁膜２５を成膜する。この層間絶縁膜２５の膜厚は例えば
２５００ｎｍとする。

次に、図４に示すように、層間絶縁膜２５をＣＭＰ法により例えば厚さ約２２００ｎｍ
研磨して平坦化する。このＣＭＰ法による平坦化後の残留段差レベルは少なくとも０．５
μｍ以下、条件次第では０．１μｍ以下とすることが可能である。ＣＭＰ条件の一例を挙
げると下記のとおりである。

研磨荷重４７０ｇｆ／ｃｍ²
チャック回転数６０ｒｐｍ
テーブル回転数４ｒｐｍ
リテーナ高さ８４０μｍ
研磨レート５００ｎｍ／分で４分研磨
ドレス方式 in-situ ドレス
スラリーＳＳ−２５（ＫＯＨ液にシリカ粒を分散したスラリー）
１／２純水希釈液使用

次に、図１に示すように、層間絶縁膜２５および層間絶縁膜２３の所定部分をエッチン
グ除去してコンタクトホール２６を形成する。次に、例えば真空蒸着法やスパッタリング
法等により基板全面にＴｉ膜を成膜した後、このＴｉ膜をパターニングして導電性遮光層
２７、２８を形成する。この場合、Ｔｉ膜の成膜時には、下地の層間絶縁膜２５の表面が
あらかじめ平坦化されていることにより、このＴｉ膜、したがって導電性遮光層２７、２
８のステップカバレッジは良好であり、均一な厚さとなる。

次に、例えばＴＥＯＳを用いたプラズマＣＶＤ法により基板全面にＳｉＯ₂膜からなる
層間絶縁膜２９を成膜する。次に、この層間絶縁膜２９の所定部分をエッチング除去して
コンタクトホール３０を形成する。次に、基板全面にＩＴＯ膜を成膜した後、このＩＴＯ
膜をエッチングによりパターニングして画素電極３１を形成する。次に、基板全面に配向
膜３２を成膜する。

以上のようにしてＴＦＴ基板を製造した後、従来公知の方法に従ってプロセスを進め、
図２に示すように目的とする液晶表示装置を完成させる。

以上のように、この第１の実施形態によれば、ＣＭＰ法により表面が平坦化された層間
絶縁膜２５上に導電性遮光層２７、２８を形成しているので、従来に比べてこれらの導電
性遮光層２７、２８のステップカバレッジが向上し、均一な厚さとなる。このため、これ
らの導電性遮光層２７、２８による遮光性能が良好となり、漏れ光が抑制され、光リーク
電流が大幅に減少することから、大光量下での使用でも、光リーク電流に起因する輝点発
生率やクロストーク量の大幅な低減を図ることができ、画質低下を抑制することができる
。

次に、この発明の第２の実施形態の一例について説明する。

第１の実施形態においては、導電性遮光層２７、２８の下地層である層間絶縁膜２５は
、原料ガスとしてＴＥＯＳを用いたプラズマＣＶＤ法により厚く成膜したＳｉＯ₂膜をＣ
ＭＰ法により研磨したものである。ところで、一般に、Ｓｉ基板上にプラズマＣＶＤ法に
より成膜されるＳｉＯ₂膜の応力は−１．０〜２．０×１０⁹ｄｙｎｅ／ｃｍ²（圧縮）
であるのに対し、石英ガラス基板１１上にＳｉ基板上と同一条件でＳｉＯ₂膜を成膜した
場合、その応力は１．０〜２．０×１０⁹ｄｙｎｅ／ｃｍ²（引っ張り）となる。このＳ
ｉＯ₂膜の応力はプロセス中にウェーハ状態の石英ガラス基板１１（以下、単にウェーハ
という）の反りを生じるため、それにより生じる問題を防止するため、その緩和を図るこ
とが望ましい。そこで、この第２の実施形態においては、このウェーハの反り緩和策につ
いて説明する。

この第２の実施形態において、ウェーハの反り緩和策としては、層間絶縁膜２５として
のＳｉＯ₂膜をプラズマＣＶＤ法により成膜する際に、成膜室内を高真空にする方法、Ｔ
ＥＯＳの流量を下げる方法、ＲＦパワーを上げる方法等が挙げられる。

例えば、ＡＭＪ社製のプラズマＣＶＤ装置をＳｉＯ₂膜の成膜に用いる場合、一般的な
成膜条件は、圧力８．２Ｔｏｒｒ、温度４００℃、Ｏ₂流量６００ｓｃｃｍ、ＴＥＯＳ流
量８００ｓｃｃｍ、ＲＦパワー７００Ｗ、スペーシング２５０ｍｉｌｓであるのに対し、
層間絶縁膜２５としてのＳｉＯ₂膜をプラズマＣＶＤ法により石英ガラス基板１１上に成
膜する場合は、成膜室の圧力を６．８Ｔｏｒｒ以下とする、ＲＦパワーを８００Ｗ以上と
する、Ｏ₂／ＴＥＯＳ比を１以上とする、のいずれかを行うことにより、層間絶縁膜２５
の応力を緩和することができ、ウェーハの反りを有効に防止することができる。

この第２の実施形態の上記以外のことは、第１の実施形態と同様であるので、説明を省
略する。

この第２の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、
ウェーハの反りを大幅に緩和することができるため、ウェーハの反りによる問題を生じる
ことなく液晶表示装置を製造することができるという利点を得ることができる。

次に、この発明の第３の実施形態の一例について説明する。この第３の実施形態におい
ては、第２の実施形態と異なる手法によるウェーハの反り緩和策について説明する。

この第３の実施形態においては、ウェーハの反り緩和策として、第１の実施形態と同様
にプロセスを進めて層間絶縁膜２５の研磨まで行った後、図５および図６に示すように、
石英ガラス基板１１のスクライブ領域に石英ガラス基板１１に達する溝３７が形成されて
層間絶縁膜１３、１８、２３、２５が各チップ毎に分割された状態とする。この溝３７の
幅は例えば２００μｍ程度である。この溝３７は、層間絶縁膜２５の研磨を行った後に層
間絶縁膜１３、１８、２３、２５を一括してエッチングすることにより形成してもよいが
、プロセスの簡略化の観点からは、コンタクトホール１９、２０を形成するためのエッチ
ングとコンタクトホール２６を形成するためのエッチングとを利用して２回に分けて形成
するのが有利である。具体的には、層間絶縁膜１８を形成した後、コンタクトホール１９
、２０を形成するためのエッチング時にスクライブ領域の部分の層間絶縁膜１３、１８も
エッチング除去する。次に、層間絶縁膜２５の成膜および研磨まで行った後、コンタクト
ホール２６を形成するためのエッチング時にスクライブ領域の部分の層間絶縁膜２３、２
５もエッチング除去する。これによって、溝３７が形成される。これらのエッチングは、
反応性イオンエッチング（ＲＩＥ）法のようなドライエッチング法、ウェットエッチング
法あるいはそれらを併用して行うことができる。

上述のようにして溝３７を形成した後、第１の実施形態と同様にして導電性遮光層２７
、２８の形成以降のプロセスを進めて、目的とする液晶表示装置を完成させる。

この第３の実施形態の上記以外のことは、第１の実施形態と同様であるので、説明を省
略する。

この第３の実施形態によれば、第１の実施形態と同様な利点を得ることができるほか、
大きな応力が存在するプラズマＣＶＤ法によるＳｉＯ₂膜からなる層間絶縁膜２５を含む
層間絶縁膜１３、１８、２３、２５の全体を溝３７により各チップ毎に分割していること
によりウェーハの反りを大幅に緩和することができ、このためこのウェーハの反りによる
問題を生じることなく液晶表示装置を製造することができるという利点を得ることができ
る。

次に、この発明の第４の実施形態の一例による液晶表示装置について説明する。図７は
この液晶表示装置の一例を示す。

図７に示すように、この液晶表示装置においては、引き出し電極２１および信号配線２
２と導電性遮光層２７、２８との間の絶縁層として、プラズマＣＶＤ法により成膜された
ＳｉＯ₂膜からなる層間絶縁膜２５のみが形成されている。すなわち、第１の実施形態に
よる液晶表示装置においては形成された層間絶縁膜１８およびＳｉＮ膜２４は形成されて
いない。

この第４の実施形態の上記以外のことは、第１の実施形態と同様であるので、説明を省
略する。

この第４の実施形態によれば、第１の実施形態と同様な利点を得ることができる。

以上、この発明の実施形態について説明したが、この発明は、上述の実施形態に限定さ
れるものではなく、この発明の技術的思想に基づく各種の変形が可能である。

すなわち、上述の実施形態において挙げた数値、構造、形状、材料、プロセス等はあく
までも例に過ぎず、必要に応じて、これらと異なる数値、構造、形状、材料、プロセス等
を用いることも可能である。

例えば、上述の実施形態においては、多結晶ＳｉＴＦＴの下層にも遮光層１２を形成し
ているが、この遮光層１２は多結晶ＳｉＴＦＴの下方からの光入射を防止するためのもの
であるので、必要に応じて省略することが可能である。

また、上述の実施形態においては、画素電極３１を導電性遮光層２７を介して引き出し
電極２１に接続しているが、良好なコンタクトを得ることができれば、導電性遮光層２７
を形成せず、画素電極３１を引き出し電極２１に直接接続するようにしてもよい。

さらに、この発明は、基板上に画素電極の駆動用の薄膜トランジスタが設けられ、この
薄膜トランジスタの上層でかつ画素電極の下層の位置に導電性遮光層が設けられる液晶表
示装置であれば、基本的にはどのような液晶表示装置にも適用することが可能である。

この発明の第１の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。この発明の第１の実施形態による液晶表示装置の全体構成を示す断面図である。この発明の第１の実施形態による液晶表示装置の製造方法を説明するための断面図である。この発明の第１の実施形態による液晶表示装置の製造方法を説明するための断面図である。この発明の第３の実施形態を説明するための断面図である。この発明の第３の実施形態を説明するための平面図である。この発明の第４の実施形態による液晶表示装置のＴＦＴ基板を示す断面図である。従来の液晶表示装置のＴＦＴ基板を示す断面図である。

符号の説明

１１・・・石英ガラス基板、１２・・・遮光層、１３、１８、２３、２５、２９・・・
層間絶縁膜、１４・・・多結晶Ｓｉ膜、１６・・・ゲート配線、１９、２０、２６、３０
・・・コンタクトホール、２７、２８・・・導電性遮光層、３１・・・画素電極、３３・
・・ガラス基板、３４・・・透明電極、３６・・・液晶、３７・・・溝

Claims

基板上に画素電極の駆動用の薄膜トランジスタが設けられ、この薄膜トランジスタの上層でかつ上記画素電極の下層の位置に導電性遮光層が設けられている液晶表示装置において、
上記導電性遮光層が平坦化された層の上に設けられ、
上記基板の上層でかつ上記導電性遮光層の下層の位置に配線電極が設けられ、
上記導電性遮光層は、画素部において上記配線電極と接続された部分を有しかつその端部が上記平坦化された層の上に設けられ、
上記導電性遮光層と上記配線電極とが重なり合って画素開口領域以外の領域を覆い、
上記導電性遮光層は上記画素電極に接続された部分または共通電位に接続された部分を含む
ことを特徴とする液晶表示装置。
上記配線電極は上記画素開口領域以外の領域を部分的に覆うとともに、上記配線電極により覆われていない上記画素開口領域以外の領域を上記導電性遮光層が覆うことを特徴とする請求項１記載の液晶表示装置。
上記導電性遮光層は上記画素開口領域以外の領域を部分的に覆うとともに、上記配線電極により覆われていない上記画素開口領域以外の領域を上記配線電極が覆うことを特徴とする請求項１記載の液晶表示装置。
上記配線電極は引き出し電極または信号配線を含むことを特徴とする請求項１記載の液晶表示装置。
上記導電性遮光層は上記平坦化された層に形成されたコンタクトホールを介して上記引き出し電極と接続された部分を有することを特徴とする請求項４記載の液晶表示装置。
上記導電性遮光層のうち上記画素電極に接続された部分は、上記平坦化された層に形成されたコンタクトホールを介して配線電極と接続されていることを特徴とする請求項１記載の液晶表示装置。
上記導電性遮光層と上記配線電極とが重なり合って上記薄膜トランジスタの領域を覆うことを特徴とする請求項１記載の液晶表示装置。
上記導電性遮光層と上記配線電極とが重なり合って上記薄膜トランジスタのチャネル領域を覆うことを特徴とする請求項７記載の液晶表示装置。
基板上に画素電極の駆動用の薄膜トランジスタが設けられ、この薄膜トランジスタの上層でかつ上記画素電極の下層の位置に導電性遮光層が設けられている液晶表示装置を用いたプロジェクタにおいて、
上記導電性遮光層が平坦化された層の上に設けられ、
上記基板の上層でかつ上記導電性遮光層の下層の位置に配線電極が設けられ、
上記導電性遮光層は、画素部において上記配線電極と接続された部分を有しかつその端部が上記平坦化された層の上に設けられ、
上記導電性遮光層と上記配線電極とが重なり合って画素開口領域以外の領域を覆い、
上記導電性遮光層は上記画素電極に接続された部分または共通電位に接続された部分を含む
ことを特徴とするプロジェクタ。