JP3911452B2 - フィードフォワード増幅器 - Google Patents
フィードフォワード増幅器 Download PDFInfo
- Publication number
- JP3911452B2 JP3911452B2 JP2002204011A JP2002204011A JP3911452B2 JP 3911452 B2 JP3911452 B2 JP 3911452B2 JP 2002204011 A JP2002204011 A JP 2002204011A JP 2002204011 A JP2002204011 A JP 2002204011A JP 3911452 B2 JP3911452 B2 JP 3911452B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- coupler
- amplifier
- circuit
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信機器の基地局装置などに用いられるフィードフォワード増幅器に関する。
【０００２】
【従来の技術】
近年、移動体通信機器の基地局の送信装置には、多数の信号チャンネルを一括して増幅するために、高効率かつ高線形性の電力増幅器が求められ、線形性の向上は、フィードフォワード方式による歪補償を行なうことにより実現されている。なお、フィードフォワード増幅器については、たとえば、Ｊｏｈｎ Ｌ．Ｂ．Ｗａｌｋｅｒ，"Ｈｉｇｈ−Ｐｏｗｅｒ ＧａＡｓ ＦＥＴ Ａｍｐｌｉｆｉｅｒｓ"，Ａｒｔｅｃｈ Ｈｏｕｓｅ，１９９３，ｐｐ．３３２〜３３３などにも記されているので、詳細な説明を省略する。
【０００３】
そして、近年では、携帯電話の変調方式にＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式が採用され、基地局においても高速の電力制御やバースト送信などの出力電力の切り替えが必要となり、フィードフォワード歪補償についても高速の歪補償制御が必要になってきている。なお、ＣＤＭＡ方式については、たとえば、Ｔｅｒｏ Ｏｊａｎｐｅｒａ ｅｔ ａｌ，"Ｗｉｄｅｂａｎｄ ＣＤＭＡ Ｆｏｒ Ｔｈｉｒｄ ＧｅｎｅｒａｔｉｏｎＭｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ"，Ａｒｔｅｃｈ Ｈｏｕｓｅ，１９９８，ｐｐ．５８〜６２などにも記載されているので、詳細な説明を省略する。
【０００４】
ここで、従来のフィードフォワード増幅器（たとえば、特開２０００−１９６３６６記載のフィードフォワード非線形歪補償増幅器）のブロック図である図５を参照しながら、従来のフィードフォワード増幅器の構成について説明する。
【０００５】
図５において、ＩＮは入力端子、Ｚｏは終端抵抗、ＨＹＢ１は第１のハイブリッド、ＡＴＴ１は第１の可変減衰器、ＰＳ１は第１の可変位相器、Ａ１は主増幅器、Ｄ１は第１の遅延素子、ＨＹＢ２は第２のハイブリッド、Ｄ２は第２の遅延素子、ＡＴＴ２は第２の可変減衰器、ＰＳ２は第２の可変位相器、Ａ２は誤差増幅器、ＨＹＢ３は第３のハイブリッド、ＤＣ３は第１のカップラ、ＤＣ２は第２のカップラ、ＤＣ４は第３のカップラ、ＤＣ９は第４のカップラ、Ｄ３は第３の遅延素子、Ｄ４は第４の遅延素子、ＢＰＦ３はバンドパスフィルタ、ＯＳＣ２は局所発振器、２８は同相分配器、３６は第１の同期検波器、３８は第２の同期検波器、４０はレベル一定回路（ＡＬＣ(ａｕｔｏ ｌｅｖｅｌ ｃｏｎｔｒｏｌ)回路）である。
【０００６】
つぎに、従来のフィードフォワード増幅器の動作について説明する。
【０００７】
除去ループ（Ｌ２）制御に関しては、局所発振器ＯＳＣ２で生成したパイロット信号を同相分配器２８で分配し、その分配された一方のパイロット信号を第１のカップラＤＣ３から主増幅器Ａ１に注入する。また、除去ループの抑圧された信号を、第３のカップラＤＣ４から取り出し、バンドパスフィルタＢＰＦ３を介して、同相分配器２８のもう一方の出力とともに第２の同期検波器３８に加えて、振幅誤差や位相誤差を求める。そして、このようにして求められた誤差を、第２の可変減衰器ＡＴＴ２の制御端子と第２の可変位相器ＰＳ２の制御端子とに加えて、制御を行う。
【０００８】
検出ループ（Ｌ１）制御に関しては、第４のカップラＤＣ９から結合出力として取り出した送信キャリアを第３の遅延素子Ｄ３とレベル一定回路４０とを介して同期検波器３６に加え、第２のカップラＤＣ２から結合出力として取り出した検出ループの抑圧信号を第４の遅延素子Ｄ４を介して同期検波器３６に加える。そして、これらから振幅誤差や位相誤差を出力し、出力された誤差を第１の可変減衰器ＡＴＴ１の制御端子と第１の可変位相器ＰＳ１の制御端子とに加えて、制御を行う。
【０００９】
このような構成では、キャリアレベルが下がった際には、基準とする送信キャリアのレベルを一定に保つことで検出ループ制御を安定化させる。このため、特にダイナミックレンジの広い方式で出力レベルが大きく変動する場合に対応するため、レベル一定回路４０は必須であった。
【００１０】
【発明が解決しようとする課題】
しかしながら、このようなレベル一定回路では、歪補償の精度が温度変化などの影響を受けやすく、安定な歪補償が得られにくいことがある。
【００１１】
また、バースト送信を行う場合には、レベル一定回路としてフィードバック回路を用いるために送信キャリアのレベルが一定になるまでに時間がかかり、制御の高速化に限界があった。
【００１２】
本発明は、上記従来のこのような課題を考慮し、レベル一定回路を使用せずに高速な歪補償制御を行うことができるフィードフォワード増幅器を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
第１の本発明は、入力信号を２つの出力に分ける第１のカップラと、
前記第１のカップラの一方の出力に接続され、通過する信号の振幅と位相とを調整する第１のベクトル調整器と、
前記第１のベクトル調整器の出力に接続された主増幅器と、
前記第１のカップラの他方の出力に接続された第１の遅延素子と、
前記主増幅器の出力と前記第１の遅延素子の出力とに接続され、前記主増幅器の出力を第１の出力としてそのまま出力し、前記主増幅器の出力と前記第１の遅延素子の出力とを逆相で合成した成分を第２の出力として出力する第２のカップラと、
前記第２のカップラの第１の出力に接続された第２の遅延素子と、
前記第２のカップラの第２の出力に接続され、通過する信号の振幅と位相とを調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力に接続された誤差増幅器と、
前記第２の遅延素子の出力と前記誤差増幅器の出力とに接続され、前記第２の遅延素子と前記誤差増幅器の出力とを逆相で合成した成分を出力する第３のカップラと、
前記第１のベクトル調整器の出力と前記主増幅器の出力との間の少なくとも一箇所に挿入された第４のカップラと、
前記主増幅器の出力と前記第２のカップラとの間に挿入された第５のカップラと、
前記第２のカップラの第２の出力と前記第２のベクトル調整器の入力との間に挿入された第６のカップラと、
前記第３のカップラの出力に接続された第７のカップラと、
少なくとも１つの所定の局部発振器の出力を二つの出力に分岐して、一方の出力を前記第４のカップラの結合入力に接続し、他方の出力と前記第７のカップラの結合出力とを入力し、前記少なくとも１つの局部発振器の出力信号と前記第７のカップラの結合出力信号とを比較して、振幅の誤差と位相の誤差とを求めて前記第２のベクトル調整器の２つの制御端子に制御電圧を与える除去ループ制御回路と、
前記第５のカップラの結合出力に接続された同相電力分配回路と、
前記第６のカップラの結合出力に接続された９０度電力分配回路と、
前記同相電力分配回路の一方の出力に接続された第１のログアンプと、
前記９０度電力分配回路の一方の出力に接続された第２のログアンプと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された第１のミキサと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された引算回路と、
前記引算回路の出力に接続された反転回路と、
前記引算回路の出力と前記反転回路の出力とを入力され、そのどちらかを出力する切り替え回路と、
前記同相電力分配回路の他方の出力と前記９０度電力分配回路の他方の出力とに接続された第２のミキサと、
前記第２のミキサの出力に接続された比較器とを備え、
前記除去ループ制御回路の２つの出力は、前記第２のベクトル調整器の２つの制御端子に接続され、
前記比較器の出力には、前記切り替え回路の切り替え制御端子が接続され、
前記第１のミキサの出力と前記切り替え回路の出力とは、直接あるいは少なくとも１つの所定のレベル変換手段を介して前記第１のベクトル調整器の２つの制御端子に接続され、
（１）前記第２のミキサの出力は、前記第５のカップラの結合出力信号と前記第６のカップラの結合出力信号との位相比較出力および前記比較器の出力結果に応じて、前記切り替え回路を用いて前記引算回路の出力の反転・非反転を切り替えて前記振幅の誤差とされ、（２）前記第１のミキサの出力は前記位相の誤差とされ、これら振幅の誤差および位相の誤差に基づいて、前記第１のベクトル調整器の２つの制御端子には制御電圧が与えられるフィードフォワード増幅器である。
【００１４】
第２の本発明は、前記同相電力分配回路は、前記第１のログアンプの出力に接続され、
前記９０度電力分配回路は、前記第２のログアンプの出力に接続される第１の本発明のフィードフォワード増幅器である。
【００２９】
【発明の実施の形態】
以下に、本発明にかかる実施の形態について、図面を参照しつつ説明を行う。
【００３０】
（実施の形態１）
はじめに、本発明の実施の形態１のフィードフォワード増幅器のブロック図である図１を参照しながら、本発明の実施の形態１のフィードフォワード増幅器の構成について説明する。
【００３１】
図１において、ＩＮは入力端子、ＣＰＬ１は第１のカップラ、ＶＡＰ１は第１のベクトル調整器、ＡＭＰ１は主増幅器、ＤＬＹ１は第１の遅延素子、ＣＰＬ２は第２のカップラ、ＤＬＹ２は第２の遅延素子、ＶＡＰ２は第２のベクトル調整器、ＡＭＰ２は誤差増幅器、ＣＰＬ３は第３のカップラ、ＣＰＬ４は第４のカップラ、ＣＰＬ５は第５のカップラ、ＣＰＬ６は第６のカップラ、ＣＰＬ７は第７のカップラ、ＳＰＬ１は同相電力分配器（同相電力分配回路）、ＨＹＢ１は９０度電力分配器（９０度電力分配回路）、ＬＯＧ１は第１のログアンプ、ＬＯＧ２は第２のログアンプ、ＭＩＸ１は第１のミキサ、ＭＩＸ２は第２のミキサ、ＤＩＦ１は引き算回路、ＩＮＶ１は反転回路、ＳＷ１は切り替え回路、ＣＭＰ１は比較回路、ＣＮＴ１はＳＰＬ１からＣＭＰ１までから成る検出ループ制御回路、ＯＳＣ１は局部発信器、ＣＮＴ２は除去ループ制御回路、ＯＵＴは出力端子である。
【００３２】
なお、ＣＰＬ１は本発明の入力キャリア信号分配手段に対応し、ＶＡＰ１は本発明の調整手段に対応し、ＡＭＰ１は本発明の増幅手段に対応し、ＣＰＬ２は本発明の歪み信号抽出手段に対応し、ＣＰＬ３は本発明の出力信号生成手段に対応し、ＣＮＴ１は本発明の制御手段に対応する。また、ＤＬＹ１は、本発明の遅延手段に対応する。
【００３３】
つぎに、本発明の実施の形態１のフィードフォワード増幅器の動作について説明する。なお、本実施の形態のフィードフォワード増幅器の動作について説明しながら、本発明のフィードフォワード増幅方法の一実施の形態についても説明する（以下の実施の形態についても、同様である）。
【００３４】
除去ループ制御回路ＣＮＴ２は、パイロット信号生成用局所発振器である局部発信器ＯＳＣ１から出力されるパイロット信号を入力して分配し、また分配された残りのパイロット信号を主増幅器ＡＭＰ１の入力に注入し、除去ループで抑圧されたパイロット信号を第７のカップラＣＰＬ７から取り出して入力する。
【００３５】
そして、除去ループ制御回路ＣＮＴ２は、この２つのパイロット信号の特性の差から誤差増幅器ＡＭＰ２と第２の遅延素子ＤＬＹ２との振幅誤差と位相誤差とを出力し、それらの誤差を第２のベクトル調整器ＶＡＰ２にフィードバックして、除去ループの歪み抑圧特性を維持するように制御する。
【００３６】
これに対して、検出ループ制御回路ＣＮＴ１は、第５のカップラＣＰＬ５で取り出した送信キャリア（主増幅器ＡＭＰ１によって増幅されたキャリア信号を主体としている）と、第６のカップラＣＰＬ６で取り出した検出ループで抑圧された送信キャリア（主増幅器ＡＭＰ１による増幅を行った際に発生した歪み信号を主体としている）とを使用する。
【００３７】
第５のカップラＣＰＬ５で取り出された送信キャリアは、同相電力分配器ＳＰＬ１で同一の位相で分配される。第６のカップラＣＰＬ６から取り出された抑圧された送信キャリアは、９０度電力分配器ＨＹＢ１で９０度の位相差で分配される。
【００３８】
同相電力分配器ＳＰＬ１の一方の出力を第１のログアンプＬＯＧ１で増幅し、９０度電力分配器ＨＹＢ１の一方の出力を第２のログアンプＬＯＧ２で増幅し、それぞれの出力を第１のミキサＭＩＸ１に入力して位相誤差出力を得ることができる。また、それぞれの出力を引算回路ＤＩＦ１に入力することで振幅誤差出力の絶対値を得ることができる（その符号の検出については後述する）。
【００３９】
ここで、このようなフィードフォワード歪補償動作について、本発明の実施の形態１のフィードフォワード歪補償動作を説明する説明図である図２を参照しながら、さらに詳細に説明する。
【００４０】
図２において、ＶＡ１は検出ループの増幅器ＡＭＰ１（図１参照）側を通ってきてＣＰＬ５（図１参照）から取り出される増幅ベクトルであり、ＶＲ１は検出ループの遅延素子ＤＬＹ１（図１参照）側を通ってきてＣＰＬ２（図１参照）でＶＡ１と合成される基準信号ベクトルであり、ＶＥ１は増幅ベクトルＶＡ１と基準信号ベクトルＶＲ１とのベクトル和としてＣＰＬ６（図１参照）から取り出される誤差ベクトルである。
【００４１】
ここに、増幅ベクトルＶＡ１が、基準信号ベクトルＶＲ１と同じ大きさで１８０度の位相差をもつベクトルＶＡ０（図２参照）と完全に一致しているのが、最も理想的である。なぜならば、このようなときには、誤差ベクトルＶＥ１が完全にゼロとなるように抑圧されるからである。
【００４２】
しかしながら、実際には、増幅ベクトルＶＡ１の大きさが前述のベクトルＶＡ０の大きさの１／ｋとなって振幅誤差ＥＲＡ（スカラー、以下における１−ｋがこの量に相当する）が生じたり、増幅ベクトルＶＡ１の位相がベクトルＶＡ０の位相からΔθ遅れて位相誤差ＥＲＰ（スカラー、以下におけるΔθがこの量に相当する）が生じたりして、完全な抑圧が行われず、抑圧ループの応答として誤差ベクトルＶＥ１（≠０）が生成されてしまうことがある（後出の（数６）参照）。
【００４３】
より具体的に述べると、誤差ベクトルＶＥ１は、基準信号ベクトルＶＲ１と増幅ベクトルＶＡ１とを用いて、
【００４４】
【数１】
ＶＥ１＝ＶＡ１＋ＶＲ１
と表されるが、基準信号ベクトルＶＲ１は、増幅ベクトルＶＡ１の法線ベクトルＶＡ１′を用いると
【００４５】
【数２】
ＶＲ１＝（−ｋ・ｃｏｓΔθ）ＶＡ１＋（ｋ・ｓｉｎΔθ）ＶＡ１′
と表されるから、（数１）は、
【００４６】
【数３】
ＶＥ１＝（１−ｋ・ｃｏｓΔθ）ＶＡ１＋（ｋ・ｓｉｎΔθ）ＶＡ１′
のように変形できる。
【００４７】
実際のループ制御時には、
【００４８】
【数４】
１−ｋ≒０、Δθ≒０
であって、
【００４９】
【数５】
ｃｏｓΔθ≒１、ｓｉｎΔθ≒Δθ
となるゆえ、これらの近似式を用いると、（数３）は、
【００５０】
【数６】
ＶＥ１＝（１−ｋ）ＶＡ１＋（Δθ）ＶＡ１′
のように変形できるとしてよい。
【００５１】
本実施の形態のフィードフォワード増幅器では、第１のログアンプＬＯＧ１（図１参照）の出力である増幅ベクトルＶＡ１と第２のログアンプＬＯＧ２（図１参照）の出力である誤差ベクトルＶＥ１とが、ミキサＭＩＸ１（図１参照）に入力されて、増幅ベクトルＶＡ１の法線ベクトルＶＡ１′と誤差ベクトルＶＥ１とが同期ミキシングされる。そして、ミキサＭＩＸ１の出力は、（数６）の第２項の係数として現れるΔθ（要するに位相誤差ＥＲＰのことである）に比例した位相誤差電圧出力となる。
【００５２】
また、引算回路ＤＩＦ１（図１参照）の出力は、
【００５３】
【数７】
ｌｏｇ｛（１−ｋ）2＋（Δθ）2｝
に比例した振幅誤差電圧となる。
【００５４】
なお、（数６）の第１項の係数として現れる１−ｋ（要するに振幅誤差ＥＲＡのことである）の正負が（数７）からは判断できないため、同相電力分配器ＳＰＬ１（図１参照）のもう一方の出力と９０度電力分配器ＨＹＢ１（図１参照）のもう一方の出力とをミキサＭＩＸ２（図１参照）に入力することで、１−ｋに比例した（したがって１−ｋと同符号の）出力を得る。
【００５５】
かくして、適当な比較器ＣＭＰ１（図１参照）を通して切り替え回路ＳＷ１（図１参照）を切り替えることで、前述の１−ｋの正負を反転回路ＩＮＶ１（図１参照）を通して得るかどうかで、符号も正しく考慮された振幅誤差電圧出力を得ることができるようになる。
【００５６】
よって、得られた位相誤差電圧出力および振幅誤差電圧出力から振幅誤差ＥＲＡ（１−ｋ）と位相誤差ＥＲＰ（Δθ）とを検出し、誤差ベクトルＶＥ１をゼロとする（つまり、１−ｋ＝Δθ＝０とする）ような制御を行うことができるわけである。
【００５７】
このようにして、本実施の形態では、ログアンプを使用してミキサの動作範囲を広げることで、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに高速に行うことが可能となる。
【００５８】
なお、第１のベクトル調整器の入力電圧のダイナミックレンジに適合するように、位相誤差出力とベクトル調整器の位相制御電圧端子との間や、振幅誤差出力とベクトル調整器の振幅制御電圧端子との間に、レベル変換回路が入っても同じ効果を得られることは明らかである。
【００５９】
また、本実施の形態ではログアンプの前に同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とを配置しているが、同相電力分配器と９０度電力分配器とをログアンプの出力側に配置しても同じ効果が得られることは明らかである。
【００６０】
（実施の形態２）
つぎに、本発明の実施の形態２のフィードフォワード増幅器のブロック図である図３を参照しながら、本発明の実施の形態２のフィードフォワード増幅器の構成について説明する。
【００６１】
本実施の形態２のフィードフォワード増幅器は、前述した本実施の形態１のフィードフォワード増幅器と同様の構成を有しており、図３において図１と重複する部分に関しては、符号を同じにして説明を省略する。なお、ＬＯＧ３は第３のログアンプ、ＬＯＧ４は第４のログアンプである。
【００６２】
本実施の形態２のフィードフォワード増幅器は、前述した本実施の形態１のフィードフォワード増幅器よりも第３と第４のログアンプＬＯＧ３、ＬＯＧ４の二つのログアンプを余分に必要とするが、ＳＷ１（図１参照）などのスイッチは不要であり、その制御はやや容易となる。
【００６３】
つぎに、本発明の実施の形態２のフィードフォワード増幅器の動作について説明する。
【００６４】
実施の形態１と同様に、検出ループ制御ＣＮＴ１は、第５のカップラＣＰＬ５で取り出した送信キャリアと、第６のカップラＣＰＬ６で取り出した検出ループで抑圧された送信キャリアとを使用する。
【００６５】
第５のカップラＣＰＬ５で取り出された送信キャリアは、同相電力分配器ＳＰＬ１で同一の位相で分配される。第６のカップラＣＰＬ６から取り出され抑圧された送信キャリアは、９０度電力分配器ＨＹＢ１で９０度の位相差で分配される。
【００６６】
同相電力分配器ＳＰＬ１の一方の出力を第１のログアンプＬＯＧ１で増幅し、９０度電力分配器ＨＹＢ１の一方の出力を第２のログアンプＬＯＧ２で増幅し、それぞれの出力を第１のミキサＭＩＸ１に入力して位相誤差出力を得ることができるのは、実施の形態１と同じである。
【００６７】
また、同相電力分配器ＳＰＬ１のもう一方の出力を第３のログアンプＬＯＧ３で増幅し、９０度電力分配器ＨＹＢ１のもう一方の出力を第４のログアンプＬＯＧ４で増幅し、それぞれの出力を第２のミキサに入力することで、（数６）の第１項の１−ｋに比例した出力を得ることができ、振幅誤差出力を得ることができる。
【００６８】
このようにして、本実施の形態では、ログアンプを使用してミキサの動作範囲を広げることで、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに、高速に行うことが可能となる。
【００６９】
なお、本実施の形態では、ログアンプの入力に同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とを配置している。しかし、これに限らず、同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とをログアンプの出力に配置して、第１と第３のログアンプを共用し、第２と第４のログアンプを共用すれば、同じ効果が得られるのみならず、ログアンプを都合二つ削減できるため装置小型化も可能となる。
【００７０】
また、本実施の形態ではログアンプを使用しているが、位相情報を失わない範囲であれば、リミッタアンプを使用しても同じ効果が得られることは明白である。
【００７１】
また、実施の形態１および実施の形態２においては、第５のカップラＣＰＬ５は、主増幅器ＡＭＰ１の出力と第２のカップラＣＰＬ２の入力との間に配置されていた。しかし、第５のカップラは、取り出されるべき信号が基準となる送信キャリアを含んでいれば、どこに配置されていてもよい。例えば、第５のカップラＣＰＬ５が、（１）第１の遅延素子ＤＬＹ１の出力と第２のカップラＣＰＬ２の入力との間、（２）第１の遅延素子ＤＬＹ１の入力、（３）主増幅器ＡＭＰ１が多段の場合には、それらの段間やその入力、（４）第２のカップラＣＰＬ２の出力と第２の遅延素子ＤＬＹ２の入力との間、（５）第２の遅延素子ＤＬＹ２が複数個の場合には、それらの間、（６）第２の遅延素子ＤＬＹ２の出力と第３のカップラＣＰＬ３の入力との間、（７）第３のカップラＣＰＬ３の出力の後、（８）第７のカップラの結合出力などから送信キャリアを取り出すように配置されていても、明白に同様の効果を得ることができる。
【００７２】
また、実施の形態１および実施の形態２においては、第６のカップラＣＰＬ６は、第２のカップラＣＰＬ２の出力と第２のベクトル調整器の入力との間に、その他の素子を介さず配置されていた。しかし、これに限らず、（１）第６のカップラＣＰＬ６の結合出力レベルを増やすために、第２のカップラＣＰＬ２の出力と第６のカップラＣＰＬ６の入力との間に増幅器を挿入したり、（２）第６のカップラから第２のカップラＣＰＬ２への反射電力を抑制し定在波が立たないようにするために、第２のカップラＣＰＬ２の出力と第６のカップラＣＰＬ６の入力との間に、減衰器を挿入したり、減衰器と増幅器とを両方挿入したりしてもよい。
【００７３】
また、実施の形態１および実施の形態２で示した検出ループ制御回路ＣＮＴ１に対して、検出ループ制御回路ＣＮＴ１を構成している回路素子の少なくとも２つを同一の半導体基板内に集積してＩＣ化を行えば、同じ効果が得られるのみならず、装置小型化も可能となる。
【００７４】
（実施の形態３）
つぎに、本発明の実施の形態３のフィードフォワード増幅器のブロック図である図４を参照しながら、本発明の実施の形態３のフィードフォワード増幅器の構成について説明する。
【００７５】
本実施の形態３のフィードフォワード増幅器は、前述した本実施の形態１〜２のフィードフォワード増幅器と同様の構成を有しており、図４において図１あるいは図３と重複する部分に関しては、符号を同じにして説明を省略する。なお、ＣＰＬ８は第８のカップラ、ＤＥＴ１は電力検波回路、ＣＭＰ２は第２の比較回路、ＲＥＦ１は第１の基準電圧発生回路、ＲＥＦ２は第２の基準電圧発生回路、ＳＷ２は第２の切り替え回路、ＳＷ３は第３の切り替え回路である。また、検出ループ制御回路ＣＮＴ１は実施の形態１および実施の形態２で説明した回路である。
【００７６】
つぎに、本発明の実施の形態３のフィードフォワード増幅器の動作について説明する。
【００７７】
出力電力が低下した場合に、主増幅器ＡＭＰ１で発生した歪みは非常に小さなものになる。
【００７８】
そこで、第８のカップラＣＰＬ８で結合して取り出した送信キャリアの電力を電力検波回路ＤＥＴ１で検出するとともに、固定の位相制御電圧を第１の基準電圧発生回路ＲＥＦ１で発生させ、固定の振幅制御電圧を第２の基準電圧発生回路ＲＥＦ２で発生させる。そして、アダプティブなフィードフォワードの歪補償をかけなくても十分な低歪特性が得られる場合には、電力検波回路ＤＥＴ１で検出された検出電圧の大きさに応じ、第２の比較器ＣＭＰ２を介して、第２、第３の切り替え回路ＳＷ２、ＳＷ３で、検出ループ制御回路ＣＮＴ１で発生させたアダプティブな制御電圧を、固定の位相制御電圧や振幅制御電圧に切り替える。
【００７９】
これにより、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに、高速に行うことが可能となるのみならず、低出力時には、検出ループ制御回路ＣＮＴ１を固定電圧に切り替えて電源をオフにすることで、消費電力を低減することも可能となる。
【００８０】
また、フィードフォワード増幅器の出力電力モニターとして電力検波回路ＤＥＴ１の出力電圧を再利用することも可能で、この場合でも同様の効果が損なわれることはない。
【００８１】
以上においては、本実施の形態１〜３について詳細に説明した。
【００８２】
要するに、本発明は、入力キャリア信号を二つの出力信号に分配するための入力キャリア信号分配手段（ＣＰＬ１）と、分配された二つの出力信号の内の一方の出力信号を調整するための調整手段（ＶＡＰ１）と、調整された一方の出力信号を増幅して増幅信号を生成するための増幅手段（ＡＭＰ１）と、分配された二つの出力信号の内の他方の出力信号と生成された増幅信号とを利用して、歪み信号を抽出するための歪み信号抽出手段（ＣＰＬ２）と、生成された増幅信号と抽出された歪み信号とを利用して、出力キャリア信号を生成するための出力信号生成手段（ＣＰＬ３）と、他方の出力信号と生成された増幅信号とに基づいて調整手段を制御するためのログアンプを少なくとも一つ有する制御手段（ＣＮＴ１）とを備えたフィードフォワード増幅器である。
【００８３】
もちろん、他方の出力信号を遅延するための遅延手段（ＤＬＹ１）が備えられ、調整手段の制御は、ログアンプを利用して、（１）遅延された他方の出力信号の位相と生成された増幅信号の位相との差の、逆位相からのずれとして位相誤差を検出し、（２）遅延された他方の出力信号の振幅と生成された増幅信号の振幅とのずれとして振幅誤差を検出することにより、検出された位相誤差および検出された振幅誤差がゼロになるように行われてもよい。
【００８４】
したがって、本発明によれば、ログアンプで増幅したキャリア信号をミキシングし位相誤差電圧を求め、引き算器で振幅誤差電圧の絶対値を求めて、９０度位相をずらせた信号をミキシングし振幅誤差の符号を判断して振幅誤差電圧の符号を適応して切り替えることにより、温度特性などで不安定なレベル一定回路を使用せずにかつ高速な歪補償制御を行うことができる。
【００８５】
また、低出力電力時にはアダプティブな検出ループ制御を固定に切り替えて検出ループ制御回路の動作をとめることで消費電流を削減することも可能になる。
【００８６】
【発明の効果】
以上述べたところから明らかなように、本発明は、レベル一定回路を使用せずに高速な歪補償制御を行うことができるという長所を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１のフィードフォワード増幅器のブロック図
【図２】本発明の実施の形態１のフィードフォワード歪補償動作を説明する説明図
【図３】本発明の実施の形態２のフィードフォワード増幅器のブロック図
【図４】本発明の実施の形態３のフィードフォワード増幅器のブロック図
【図５】従来のフィードフォワード増幅器のブロック図
【符号の説明】
ＩＮ 入力端子
ＣＰＬ１ 第１のカップラ
ＶＡＰ１ 第１のベクトル調整器
ＡＭＰ１ 主増幅器
ＤＬＹ１ 第１の遅延素子
ＣＰＬ２ 第２のカップラ
ＤＬＹ２ 第２の遅延素子
ＶＡＰ２ 第２のベクトル調整器
ＡＭＰ２ 誤差増幅器
ＣＰＬ３ 第３のカップラ
ＣＰＬ４ 第４のカップラ
ＣＰＬ５ 第５のカップラ
ＣＰＬ６ 第６のカップラ
ＣＰＬ７ 第７のカップラ
ＳＰＬ１ 同相電力分配器
ＨＹＢ１ ９０度電力分配器
ＬＯＧ１ 第１のログアンプ
ＬＯＧ２ 第２のログアンプ
ＭＩＸ１ 第１のミキサ
ＭＩＸ２ 第２のミキサ
ＤＩＦ１ 引き算回路
ＩＮＶ１ 反転回路
ＳＷ１ 切り替え回路
ＣＭＰ１ 比較回路
ＣＮＴ１ ＳＰＬ１からＣＭＰ１までから成る検出ループ制御回路
ＯＳＣ１ 局部発信器
ＣＮＴ２ 除去ループ制御回路
ＯＵＴ 出力端子
【発明の属する技術分野】
本発明は、移動体通信機器の基地局装置などに用いられるフィードフォワード増幅器に関する。
【０００２】
【従来の技術】
近年、移動体通信機器の基地局の送信装置には、多数の信号チャンネルを一括して増幅するために、高効率かつ高線形性の電力増幅器が求められ、線形性の向上は、フィードフォワード方式による歪補償を行なうことにより実現されている。なお、フィードフォワード増幅器については、たとえば、Ｊｏｈｎ Ｌ．Ｂ．Ｗａｌｋｅｒ，"Ｈｉｇｈ−Ｐｏｗｅｒ ＧａＡｓ ＦＥＴ Ａｍｐｌｉｆｉｅｒｓ"，Ａｒｔｅｃｈ Ｈｏｕｓｅ，１９９３，ｐｐ．３３２〜３３３などにも記されているので、詳細な説明を省略する。
【０００３】
そして、近年では、携帯電話の変調方式にＣＤＭＡ（Ｃｏｄｅ Ｄｉｖｉｓｉｏｎ Ｍｕｌｔｉｐｌｅ Ａｃｃｅｓｓ）方式が採用され、基地局においても高速の電力制御やバースト送信などの出力電力の切り替えが必要となり、フィードフォワード歪補償についても高速の歪補償制御が必要になってきている。なお、ＣＤＭＡ方式については、たとえば、Ｔｅｒｏ Ｏｊａｎｐｅｒａ ｅｔ ａｌ，"Ｗｉｄｅｂａｎｄ ＣＤＭＡ Ｆｏｒ Ｔｈｉｒｄ ＧｅｎｅｒａｔｉｏｎＭｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎｓ"，Ａｒｔｅｃｈ Ｈｏｕｓｅ，１９９８，ｐｐ．５８〜６２などにも記載されているので、詳細な説明を省略する。
【０００４】
ここで、従来のフィードフォワード増幅器（たとえば、特開２０００−１９６３６６記載のフィードフォワード非線形歪補償増幅器）のブロック図である図５を参照しながら、従来のフィードフォワード増幅器の構成について説明する。
【０００５】
図５において、ＩＮは入力端子、Ｚｏは終端抵抗、ＨＹＢ１は第１のハイブリッド、ＡＴＴ１は第１の可変減衰器、ＰＳ１は第１の可変位相器、Ａ１は主増幅器、Ｄ１は第１の遅延素子、ＨＹＢ２は第２のハイブリッド、Ｄ２は第２の遅延素子、ＡＴＴ２は第２の可変減衰器、ＰＳ２は第２の可変位相器、Ａ２は誤差増幅器、ＨＹＢ３は第３のハイブリッド、ＤＣ３は第１のカップラ、ＤＣ２は第２のカップラ、ＤＣ４は第３のカップラ、ＤＣ９は第４のカップラ、Ｄ３は第３の遅延素子、Ｄ４は第４の遅延素子、ＢＰＦ３はバンドパスフィルタ、ＯＳＣ２は局所発振器、２８は同相分配器、３６は第１の同期検波器、３８は第２の同期検波器、４０はレベル一定回路（ＡＬＣ(ａｕｔｏ ｌｅｖｅｌ ｃｏｎｔｒｏｌ)回路）である。
【０００６】
つぎに、従来のフィードフォワード増幅器の動作について説明する。
【０００７】
除去ループ（Ｌ２）制御に関しては、局所発振器ＯＳＣ２で生成したパイロット信号を同相分配器２８で分配し、その分配された一方のパイロット信号を第１のカップラＤＣ３から主増幅器Ａ１に注入する。また、除去ループの抑圧された信号を、第３のカップラＤＣ４から取り出し、バンドパスフィルタＢＰＦ３を介して、同相分配器２８のもう一方の出力とともに第２の同期検波器３８に加えて、振幅誤差や位相誤差を求める。そして、このようにして求められた誤差を、第２の可変減衰器ＡＴＴ２の制御端子と第２の可変位相器ＰＳ２の制御端子とに加えて、制御を行う。
【０００８】
検出ループ（Ｌ１）制御に関しては、第４のカップラＤＣ９から結合出力として取り出した送信キャリアを第３の遅延素子Ｄ３とレベル一定回路４０とを介して同期検波器３６に加え、第２のカップラＤＣ２から結合出力として取り出した検出ループの抑圧信号を第４の遅延素子Ｄ４を介して同期検波器３６に加える。そして、これらから振幅誤差や位相誤差を出力し、出力された誤差を第１の可変減衰器ＡＴＴ１の制御端子と第１の可変位相器ＰＳ１の制御端子とに加えて、制御を行う。
【０００９】
このような構成では、キャリアレベルが下がった際には、基準とする送信キャリアのレベルを一定に保つことで検出ループ制御を安定化させる。このため、特にダイナミックレンジの広い方式で出力レベルが大きく変動する場合に対応するため、レベル一定回路４０は必須であった。
【００１０】
【発明が解決しようとする課題】
しかしながら、このようなレベル一定回路では、歪補償の精度が温度変化などの影響を受けやすく、安定な歪補償が得られにくいことがある。
【００１１】
また、バースト送信を行う場合には、レベル一定回路としてフィードバック回路を用いるために送信キャリアのレベルが一定になるまでに時間がかかり、制御の高速化に限界があった。
【００１２】
本発明は、上記従来のこのような課題を考慮し、レベル一定回路を使用せずに高速な歪補償制御を行うことができるフィードフォワード増幅器を提供することを目的とするものである。
【００１３】
【課題を解決するための手段】
第１の本発明は、入力信号を２つの出力に分ける第１のカップラと、
前記第１のカップラの一方の出力に接続され、通過する信号の振幅と位相とを調整する第１のベクトル調整器と、
前記第１のベクトル調整器の出力に接続された主増幅器と、
前記第１のカップラの他方の出力に接続された第１の遅延素子と、
前記主増幅器の出力と前記第１の遅延素子の出力とに接続され、前記主増幅器の出力を第１の出力としてそのまま出力し、前記主増幅器の出力と前記第１の遅延素子の出力とを逆相で合成した成分を第２の出力として出力する第２のカップラと、
前記第２のカップラの第１の出力に接続された第２の遅延素子と、
前記第２のカップラの第２の出力に接続され、通過する信号の振幅と位相とを調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力に接続された誤差増幅器と、
前記第２の遅延素子の出力と前記誤差増幅器の出力とに接続され、前記第２の遅延素子と前記誤差増幅器の出力とを逆相で合成した成分を出力する第３のカップラと、
前記第１のベクトル調整器の出力と前記主増幅器の出力との間の少なくとも一箇所に挿入された第４のカップラと、
前記主増幅器の出力と前記第２のカップラとの間に挿入された第５のカップラと、
前記第２のカップラの第２の出力と前記第２のベクトル調整器の入力との間に挿入された第６のカップラと、
前記第３のカップラの出力に接続された第７のカップラと、
少なくとも１つの所定の局部発振器の出力を二つの出力に分岐して、一方の出力を前記第４のカップラの結合入力に接続し、他方の出力と前記第７のカップラの結合出力とを入力し、前記少なくとも１つの局部発振器の出力信号と前記第７のカップラの結合出力信号とを比較して、振幅の誤差と位相の誤差とを求めて前記第２のベクトル調整器の２つの制御端子に制御電圧を与える除去ループ制御回路と、
前記第５のカップラの結合出力に接続された同相電力分配回路と、
前記第６のカップラの結合出力に接続された９０度電力分配回路と、
前記同相電力分配回路の一方の出力に接続された第１のログアンプと、
前記９０度電力分配回路の一方の出力に接続された第２のログアンプと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された第１のミキサと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された引算回路と、
前記引算回路の出力に接続された反転回路と、
前記引算回路の出力と前記反転回路の出力とを入力され、そのどちらかを出力する切り替え回路と、
前記同相電力分配回路の他方の出力と前記９０度電力分配回路の他方の出力とに接続された第２のミキサと、
前記第２のミキサの出力に接続された比較器とを備え、
前記除去ループ制御回路の２つの出力は、前記第２のベクトル調整器の２つの制御端子に接続され、
前記比較器の出力には、前記切り替え回路の切り替え制御端子が接続され、
前記第１のミキサの出力と前記切り替え回路の出力とは、直接あるいは少なくとも１つの所定のレベル変換手段を介して前記第１のベクトル調整器の２つの制御端子に接続され、
（１）前記第２のミキサの出力は、前記第５のカップラの結合出力信号と前記第６のカップラの結合出力信号との位相比較出力および前記比較器の出力結果に応じて、前記切り替え回路を用いて前記引算回路の出力の反転・非反転を切り替えて前記振幅の誤差とされ、（２）前記第１のミキサの出力は前記位相の誤差とされ、これら振幅の誤差および位相の誤差に基づいて、前記第１のベクトル調整器の２つの制御端子には制御電圧が与えられるフィードフォワード増幅器である。
【００１４】
第２の本発明は、前記同相電力分配回路は、前記第１のログアンプの出力に接続され、
前記９０度電力分配回路は、前記第２のログアンプの出力に接続される第１の本発明のフィードフォワード増幅器である。
【００２９】
【発明の実施の形態】
以下に、本発明にかかる実施の形態について、図面を参照しつつ説明を行う。
【００３０】
（実施の形態１）
はじめに、本発明の実施の形態１のフィードフォワード増幅器のブロック図である図１を参照しながら、本発明の実施の形態１のフィードフォワード増幅器の構成について説明する。
【００３１】
図１において、ＩＮは入力端子、ＣＰＬ１は第１のカップラ、ＶＡＰ１は第１のベクトル調整器、ＡＭＰ１は主増幅器、ＤＬＹ１は第１の遅延素子、ＣＰＬ２は第２のカップラ、ＤＬＹ２は第２の遅延素子、ＶＡＰ２は第２のベクトル調整器、ＡＭＰ２は誤差増幅器、ＣＰＬ３は第３のカップラ、ＣＰＬ４は第４のカップラ、ＣＰＬ５は第５のカップラ、ＣＰＬ６は第６のカップラ、ＣＰＬ７は第７のカップラ、ＳＰＬ１は同相電力分配器（同相電力分配回路）、ＨＹＢ１は９０度電力分配器（９０度電力分配回路）、ＬＯＧ１は第１のログアンプ、ＬＯＧ２は第２のログアンプ、ＭＩＸ１は第１のミキサ、ＭＩＸ２は第２のミキサ、ＤＩＦ１は引き算回路、ＩＮＶ１は反転回路、ＳＷ１は切り替え回路、ＣＭＰ１は比較回路、ＣＮＴ１はＳＰＬ１からＣＭＰ１までから成る検出ループ制御回路、ＯＳＣ１は局部発信器、ＣＮＴ２は除去ループ制御回路、ＯＵＴは出力端子である。
【００３２】
なお、ＣＰＬ１は本発明の入力キャリア信号分配手段に対応し、ＶＡＰ１は本発明の調整手段に対応し、ＡＭＰ１は本発明の増幅手段に対応し、ＣＰＬ２は本発明の歪み信号抽出手段に対応し、ＣＰＬ３は本発明の出力信号生成手段に対応し、ＣＮＴ１は本発明の制御手段に対応する。また、ＤＬＹ１は、本発明の遅延手段に対応する。
【００３３】
つぎに、本発明の実施の形態１のフィードフォワード増幅器の動作について説明する。なお、本実施の形態のフィードフォワード増幅器の動作について説明しながら、本発明のフィードフォワード増幅方法の一実施の形態についても説明する（以下の実施の形態についても、同様である）。
【００３４】
除去ループ制御回路ＣＮＴ２は、パイロット信号生成用局所発振器である局部発信器ＯＳＣ１から出力されるパイロット信号を入力して分配し、また分配された残りのパイロット信号を主増幅器ＡＭＰ１の入力に注入し、除去ループで抑圧されたパイロット信号を第７のカップラＣＰＬ７から取り出して入力する。
【００３５】
そして、除去ループ制御回路ＣＮＴ２は、この２つのパイロット信号の特性の差から誤差増幅器ＡＭＰ２と第２の遅延素子ＤＬＹ２との振幅誤差と位相誤差とを出力し、それらの誤差を第２のベクトル調整器ＶＡＰ２にフィードバックして、除去ループの歪み抑圧特性を維持するように制御する。
【００３６】
これに対して、検出ループ制御回路ＣＮＴ１は、第５のカップラＣＰＬ５で取り出した送信キャリア（主増幅器ＡＭＰ１によって増幅されたキャリア信号を主体としている）と、第６のカップラＣＰＬ６で取り出した検出ループで抑圧された送信キャリア（主増幅器ＡＭＰ１による増幅を行った際に発生した歪み信号を主体としている）とを使用する。
【００３７】
第５のカップラＣＰＬ５で取り出された送信キャリアは、同相電力分配器ＳＰＬ１で同一の位相で分配される。第６のカップラＣＰＬ６から取り出された抑圧された送信キャリアは、９０度電力分配器ＨＹＢ１で９０度の位相差で分配される。
【００３８】
同相電力分配器ＳＰＬ１の一方の出力を第１のログアンプＬＯＧ１で増幅し、９０度電力分配器ＨＹＢ１の一方の出力を第２のログアンプＬＯＧ２で増幅し、それぞれの出力を第１のミキサＭＩＸ１に入力して位相誤差出力を得ることができる。また、それぞれの出力を引算回路ＤＩＦ１に入力することで振幅誤差出力の絶対値を得ることができる（その符号の検出については後述する）。
【００３９】
ここで、このようなフィードフォワード歪補償動作について、本発明の実施の形態１のフィードフォワード歪補償動作を説明する説明図である図２を参照しながら、さらに詳細に説明する。
【００４０】
図２において、ＶＡ１は検出ループの増幅器ＡＭＰ１（図１参照）側を通ってきてＣＰＬ５（図１参照）から取り出される増幅ベクトルであり、ＶＲ１は検出ループの遅延素子ＤＬＹ１（図１参照）側を通ってきてＣＰＬ２（図１参照）でＶＡ１と合成される基準信号ベクトルであり、ＶＥ１は増幅ベクトルＶＡ１と基準信号ベクトルＶＲ１とのベクトル和としてＣＰＬ６（図１参照）から取り出される誤差ベクトルである。
【００４１】
ここに、増幅ベクトルＶＡ１が、基準信号ベクトルＶＲ１と同じ大きさで１８０度の位相差をもつベクトルＶＡ０（図２参照）と完全に一致しているのが、最も理想的である。なぜならば、このようなときには、誤差ベクトルＶＥ１が完全にゼロとなるように抑圧されるからである。
【００４２】
しかしながら、実際には、増幅ベクトルＶＡ１の大きさが前述のベクトルＶＡ０の大きさの１／ｋとなって振幅誤差ＥＲＡ（スカラー、以下における１−ｋがこの量に相当する）が生じたり、増幅ベクトルＶＡ１の位相がベクトルＶＡ０の位相からΔθ遅れて位相誤差ＥＲＰ（スカラー、以下におけるΔθがこの量に相当する）が生じたりして、完全な抑圧が行われず、抑圧ループの応答として誤差ベクトルＶＥ１（≠０）が生成されてしまうことがある（後出の（数６）参照）。
【００４３】
より具体的に述べると、誤差ベクトルＶＥ１は、基準信号ベクトルＶＲ１と増幅ベクトルＶＡ１とを用いて、
【００４４】
【数１】
ＶＥ１＝ＶＡ１＋ＶＲ１
と表されるが、基準信号ベクトルＶＲ１は、増幅ベクトルＶＡ１の法線ベクトルＶＡ１′を用いると
【００４５】
【数２】
ＶＲ１＝（−ｋ・ｃｏｓΔθ）ＶＡ１＋（ｋ・ｓｉｎΔθ）ＶＡ１′
と表されるから、（数１）は、
【００４６】
【数３】
ＶＥ１＝（１−ｋ・ｃｏｓΔθ）ＶＡ１＋（ｋ・ｓｉｎΔθ）ＶＡ１′
のように変形できる。
【００４７】
実際のループ制御時には、
【００４８】
【数４】
１−ｋ≒０、Δθ≒０
であって、
【００４９】
【数５】
ｃｏｓΔθ≒１、ｓｉｎΔθ≒Δθ
となるゆえ、これらの近似式を用いると、（数３）は、
【００５０】
【数６】
ＶＥ１＝（１−ｋ）ＶＡ１＋（Δθ）ＶＡ１′
のように変形できるとしてよい。
【００５１】
本実施の形態のフィードフォワード増幅器では、第１のログアンプＬＯＧ１（図１参照）の出力である増幅ベクトルＶＡ１と第２のログアンプＬＯＧ２（図１参照）の出力である誤差ベクトルＶＥ１とが、ミキサＭＩＸ１（図１参照）に入力されて、増幅ベクトルＶＡ１の法線ベクトルＶＡ１′と誤差ベクトルＶＥ１とが同期ミキシングされる。そして、ミキサＭＩＸ１の出力は、（数６）の第２項の係数として現れるΔθ（要するに位相誤差ＥＲＰのことである）に比例した位相誤差電圧出力となる。
【００５２】
また、引算回路ＤＩＦ１（図１参照）の出力は、
【００５３】
【数７】
ｌｏｇ｛（１−ｋ）2＋（Δθ）2｝
に比例した振幅誤差電圧となる。
【００５４】
なお、（数６）の第１項の係数として現れる１−ｋ（要するに振幅誤差ＥＲＡのことである）の正負が（数７）からは判断できないため、同相電力分配器ＳＰＬ１（図１参照）のもう一方の出力と９０度電力分配器ＨＹＢ１（図１参照）のもう一方の出力とをミキサＭＩＸ２（図１参照）に入力することで、１−ｋに比例した（したがって１−ｋと同符号の）出力を得る。
【００５５】
かくして、適当な比較器ＣＭＰ１（図１参照）を通して切り替え回路ＳＷ１（図１参照）を切り替えることで、前述の１−ｋの正負を反転回路ＩＮＶ１（図１参照）を通して得るかどうかで、符号も正しく考慮された振幅誤差電圧出力を得ることができるようになる。
【００５６】
よって、得られた位相誤差電圧出力および振幅誤差電圧出力から振幅誤差ＥＲＡ（１−ｋ）と位相誤差ＥＲＰ（Δθ）とを検出し、誤差ベクトルＶＥ１をゼロとする（つまり、１−ｋ＝Δθ＝０とする）ような制御を行うことができるわけである。
【００５７】
このようにして、本実施の形態では、ログアンプを使用してミキサの動作範囲を広げることで、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに高速に行うことが可能となる。
【００５８】
なお、第１のベクトル調整器の入力電圧のダイナミックレンジに適合するように、位相誤差出力とベクトル調整器の位相制御電圧端子との間や、振幅誤差出力とベクトル調整器の振幅制御電圧端子との間に、レベル変換回路が入っても同じ効果を得られることは明らかである。
【００５９】
また、本実施の形態ではログアンプの前に同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とを配置しているが、同相電力分配器と９０度電力分配器とをログアンプの出力側に配置しても同じ効果が得られることは明らかである。
【００６０】
（実施の形態２）
つぎに、本発明の実施の形態２のフィードフォワード増幅器のブロック図である図３を参照しながら、本発明の実施の形態２のフィードフォワード増幅器の構成について説明する。
【００６１】
本実施の形態２のフィードフォワード増幅器は、前述した本実施の形態１のフィードフォワード増幅器と同様の構成を有しており、図３において図１と重複する部分に関しては、符号を同じにして説明を省略する。なお、ＬＯＧ３は第３のログアンプ、ＬＯＧ４は第４のログアンプである。
【００６２】
本実施の形態２のフィードフォワード増幅器は、前述した本実施の形態１のフィードフォワード増幅器よりも第３と第４のログアンプＬＯＧ３、ＬＯＧ４の二つのログアンプを余分に必要とするが、ＳＷ１（図１参照）などのスイッチは不要であり、その制御はやや容易となる。
【００６３】
つぎに、本発明の実施の形態２のフィードフォワード増幅器の動作について説明する。
【００６４】
実施の形態１と同様に、検出ループ制御ＣＮＴ１は、第５のカップラＣＰＬ５で取り出した送信キャリアと、第６のカップラＣＰＬ６で取り出した検出ループで抑圧された送信キャリアとを使用する。
【００６５】
第５のカップラＣＰＬ５で取り出された送信キャリアは、同相電力分配器ＳＰＬ１で同一の位相で分配される。第６のカップラＣＰＬ６から取り出され抑圧された送信キャリアは、９０度電力分配器ＨＹＢ１で９０度の位相差で分配される。
【００６６】
同相電力分配器ＳＰＬ１の一方の出力を第１のログアンプＬＯＧ１で増幅し、９０度電力分配器ＨＹＢ１の一方の出力を第２のログアンプＬＯＧ２で増幅し、それぞれの出力を第１のミキサＭＩＸ１に入力して位相誤差出力を得ることができるのは、実施の形態１と同じである。
【００６７】
また、同相電力分配器ＳＰＬ１のもう一方の出力を第３のログアンプＬＯＧ３で増幅し、９０度電力分配器ＨＹＢ１のもう一方の出力を第４のログアンプＬＯＧ４で増幅し、それぞれの出力を第２のミキサに入力することで、（数６）の第１項の１−ｋに比例した出力を得ることができ、振幅誤差出力を得ることができる。
【００６８】
このようにして、本実施の形態では、ログアンプを使用してミキサの動作範囲を広げることで、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに、高速に行うことが可能となる。
【００６９】
なお、本実施の形態では、ログアンプの入力に同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とを配置している。しかし、これに限らず、同相電力分配器ＳＰＬ１と９０度電力分配器ＨＹＢ１とをログアンプの出力に配置して、第１と第３のログアンプを共用し、第２と第４のログアンプを共用すれば、同じ効果が得られるのみならず、ログアンプを都合二つ削減できるため装置小型化も可能となる。
【００７０】
また、本実施の形態ではログアンプを使用しているが、位相情報を失わない範囲であれば、リミッタアンプを使用しても同じ効果が得られることは明白である。
【００７１】
また、実施の形態１および実施の形態２においては、第５のカップラＣＰＬ５は、主増幅器ＡＭＰ１の出力と第２のカップラＣＰＬ２の入力との間に配置されていた。しかし、第５のカップラは、取り出されるべき信号が基準となる送信キャリアを含んでいれば、どこに配置されていてもよい。例えば、第５のカップラＣＰＬ５が、（１）第１の遅延素子ＤＬＹ１の出力と第２のカップラＣＰＬ２の入力との間、（２）第１の遅延素子ＤＬＹ１の入力、（３）主増幅器ＡＭＰ１が多段の場合には、それらの段間やその入力、（４）第２のカップラＣＰＬ２の出力と第２の遅延素子ＤＬＹ２の入力との間、（５）第２の遅延素子ＤＬＹ２が複数個の場合には、それらの間、（６）第２の遅延素子ＤＬＹ２の出力と第３のカップラＣＰＬ３の入力との間、（７）第３のカップラＣＰＬ３の出力の後、（８）第７のカップラの結合出力などから送信キャリアを取り出すように配置されていても、明白に同様の効果を得ることができる。
【００７２】
また、実施の形態１および実施の形態２においては、第６のカップラＣＰＬ６は、第２のカップラＣＰＬ２の出力と第２のベクトル調整器の入力との間に、その他の素子を介さず配置されていた。しかし、これに限らず、（１）第６のカップラＣＰＬ６の結合出力レベルを増やすために、第２のカップラＣＰＬ２の出力と第６のカップラＣＰＬ６の入力との間に増幅器を挿入したり、（２）第６のカップラから第２のカップラＣＰＬ２への反射電力を抑制し定在波が立たないようにするために、第２のカップラＣＰＬ２の出力と第６のカップラＣＰＬ６の入力との間に、減衰器を挿入したり、減衰器と増幅器とを両方挿入したりしてもよい。
【００７３】
また、実施の形態１および実施の形態２で示した検出ループ制御回路ＣＮＴ１に対して、検出ループ制御回路ＣＮＴ１を構成している回路素子の少なくとも２つを同一の半導体基板内に集積してＩＣ化を行えば、同じ効果が得られるのみならず、装置小型化も可能となる。
【００７４】
（実施の形態３）
つぎに、本発明の実施の形態３のフィードフォワード増幅器のブロック図である図４を参照しながら、本発明の実施の形態３のフィードフォワード増幅器の構成について説明する。
【００７５】
本実施の形態３のフィードフォワード増幅器は、前述した本実施の形態１〜２のフィードフォワード増幅器と同様の構成を有しており、図４において図１あるいは図３と重複する部分に関しては、符号を同じにして説明を省略する。なお、ＣＰＬ８は第８のカップラ、ＤＥＴ１は電力検波回路、ＣＭＰ２は第２の比較回路、ＲＥＦ１は第１の基準電圧発生回路、ＲＥＦ２は第２の基準電圧発生回路、ＳＷ２は第２の切り替え回路、ＳＷ３は第３の切り替え回路である。また、検出ループ制御回路ＣＮＴ１は実施の形態１および実施の形態２で説明した回路である。
【００７６】
つぎに、本発明の実施の形態３のフィードフォワード増幅器の動作について説明する。
【００７７】
出力電力が低下した場合に、主増幅器ＡＭＰ１で発生した歪みは非常に小さなものになる。
【００７８】
そこで、第８のカップラＣＰＬ８で結合して取り出した送信キャリアの電力を電力検波回路ＤＥＴ１で検出するとともに、固定の位相制御電圧を第１の基準電圧発生回路ＲＥＦ１で発生させ、固定の振幅制御電圧を第２の基準電圧発生回路ＲＥＦ２で発生させる。そして、アダプティブなフィードフォワードの歪補償をかけなくても十分な低歪特性が得られる場合には、電力検波回路ＤＥＴ１で検出された検出電圧の大きさに応じ、第２の比較器ＣＭＰ２を介して、第２、第３の切り替え回路ＳＷ２、ＳＷ３で、検出ループ制御回路ＣＮＴ１で発生させたアダプティブな制御電圧を、固定の位相制御電圧や振幅制御電圧に切り替える。
【００７９】
これにより、検出ループ制御を、論理回路を介さず、温度特性などの不安定性を含んだレベル一定回路を用いずに、高速に行うことが可能となるのみならず、低出力時には、検出ループ制御回路ＣＮＴ１を固定電圧に切り替えて電源をオフにすることで、消費電力を低減することも可能となる。
【００８０】
また、フィードフォワード増幅器の出力電力モニターとして電力検波回路ＤＥＴ１の出力電圧を再利用することも可能で、この場合でも同様の効果が損なわれることはない。
【００８１】
以上においては、本実施の形態１〜３について詳細に説明した。
【００８２】
要するに、本発明は、入力キャリア信号を二つの出力信号に分配するための入力キャリア信号分配手段（ＣＰＬ１）と、分配された二つの出力信号の内の一方の出力信号を調整するための調整手段（ＶＡＰ１）と、調整された一方の出力信号を増幅して増幅信号を生成するための増幅手段（ＡＭＰ１）と、分配された二つの出力信号の内の他方の出力信号と生成された増幅信号とを利用して、歪み信号を抽出するための歪み信号抽出手段（ＣＰＬ２）と、生成された増幅信号と抽出された歪み信号とを利用して、出力キャリア信号を生成するための出力信号生成手段（ＣＰＬ３）と、他方の出力信号と生成された増幅信号とに基づいて調整手段を制御するためのログアンプを少なくとも一つ有する制御手段（ＣＮＴ１）とを備えたフィードフォワード増幅器である。
【００８３】
もちろん、他方の出力信号を遅延するための遅延手段（ＤＬＹ１）が備えられ、調整手段の制御は、ログアンプを利用して、（１）遅延された他方の出力信号の位相と生成された増幅信号の位相との差の、逆位相からのずれとして位相誤差を検出し、（２）遅延された他方の出力信号の振幅と生成された増幅信号の振幅とのずれとして振幅誤差を検出することにより、検出された位相誤差および検出された振幅誤差がゼロになるように行われてもよい。
【００８４】
したがって、本発明によれば、ログアンプで増幅したキャリア信号をミキシングし位相誤差電圧を求め、引き算器で振幅誤差電圧の絶対値を求めて、９０度位相をずらせた信号をミキシングし振幅誤差の符号を判断して振幅誤差電圧の符号を適応して切り替えることにより、温度特性などで不安定なレベル一定回路を使用せずにかつ高速な歪補償制御を行うことができる。
【００８５】
また、低出力電力時にはアダプティブな検出ループ制御を固定に切り替えて検出ループ制御回路の動作をとめることで消費電流を削減することも可能になる。
【００８６】
【発明の効果】
以上述べたところから明らかなように、本発明は、レベル一定回路を使用せずに高速な歪補償制御を行うことができるという長所を有する。
【図面の簡単な説明】
【図１】本発明の実施の形態１のフィードフォワード増幅器のブロック図
【図２】本発明の実施の形態１のフィードフォワード歪補償動作を説明する説明図
【図３】本発明の実施の形態２のフィードフォワード増幅器のブロック図
【図４】本発明の実施の形態３のフィードフォワード増幅器のブロック図
【図５】従来のフィードフォワード増幅器のブロック図
【符号の説明】
ＩＮ 入力端子
ＣＰＬ１ 第１のカップラ
ＶＡＰ１ 第１のベクトル調整器
ＡＭＰ１ 主増幅器
ＤＬＹ１ 第１の遅延素子
ＣＰＬ２ 第２のカップラ
ＤＬＹ２ 第２の遅延素子
ＶＡＰ２ 第２のベクトル調整器
ＡＭＰ２ 誤差増幅器
ＣＰＬ３ 第３のカップラ
ＣＰＬ４ 第４のカップラ
ＣＰＬ５ 第５のカップラ
ＣＰＬ６ 第６のカップラ
ＣＰＬ７ 第７のカップラ
ＳＰＬ１ 同相電力分配器
ＨＹＢ１ ９０度電力分配器
ＬＯＧ１ 第１のログアンプ
ＬＯＧ２ 第２のログアンプ
ＭＩＸ１ 第１のミキサ
ＭＩＸ２ 第２のミキサ
ＤＩＦ１ 引き算回路
ＩＮＶ１ 反転回路
ＳＷ１ 切り替え回路
ＣＭＰ１ 比較回路
ＣＮＴ１ ＳＰＬ１からＣＭＰ１までから成る検出ループ制御回路
ＯＳＣ１ 局部発信器
ＣＮＴ２ 除去ループ制御回路
ＯＵＴ 出力端子
Claims (2)
- 入力信号を２つの出力に分ける第１のカップラと、
前記第１のカップラの一方の出力に接続され、通過する信号の振幅と位相とを調整する第１のベクトル調整器と、
前記第１のベクトル調整器の出力に接続された主増幅器と、
前記第１のカップラの他方の出力に接続された第１の遅延素子と、
前記主増幅器の出力と前記第１の遅延素子の出力とに接続され、前記主増幅器の出力を第１の出力としてそのまま出力し、前記主増幅器の出力と前記第１の遅延素子の出力とを逆相で合成した成分を第２の出力として出力する第２のカップラと、
前記第２のカップラの第１の出力に接続された第２の遅延素子と、
前記第２のカップラの第２の出力に接続され、通過する信号の振幅と位相とを調整する第２のベクトル調整器と、
前記第２のベクトル調整器の出力に接続された誤差増幅器と、
前記第２の遅延素子の出力と前記誤差増幅器の出力とに接続され、前記第２の遅延素子と前記誤差増幅器の出力とを逆相で合成した成分を出力する第３のカップラと、
前記第１のベクトル調整器の出力と前記主増幅器の出力との間の少なくとも一箇所に挿入された第４のカップラと、
前記主増幅器の出力と前記第２のカップラとの間に挿入された第５のカップラと、
前記第２のカップラの第２の出力と前記第２のベクトル調整器の入力との間に挿入された第６のカップラと、
前記第３のカップラの出力に接続された第７のカップラと、
少なくとも１つの所定の局部発振器の出力を二つの出力に分岐して、一方の出力を前記第４のカップラの結合入力に接続し、他方の出力と前記第７のカップラの結合出力とを入力し、前記少なくとも１つの局部発振器の出力信号と前記第７のカップラの結合出力信号とを比較して、振幅の誤差と位相の誤差とを求めて前記第２のベクトル調整器の２つの制御端子に制御電圧を与える除去ループ制御回路と、
前記第５のカップラの結合出力に接続された同相電力分配回路と、
前記第６のカップラの結合出力に接続された９０度電力分配回路と、
前記同相電力分配回路の一方の出力に接続された第１のログアンプと、
前記９０度電力分配回路の一方の出力に接続された第２のログアンプと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された第１のミキサと、
前記第１のログアンプの出力と前記第２のログアンプの出力とに接続された引算回路と、
前記引算回路の出力に接続された反転回路と、
前記引算回路の出力と前記反転回路の出力とを入力され、そのどちらかを出力する切り替え回路と、
前記同相電力分配回路の他方の出力と前記９０度電力分配回路の他方の出力とに接続された第２のミキサと、
前記第２のミキサの出力に接続された比較器とを備え、
前記除去ループ制御回路の２つの出力は、前記第２のベクトル調整器の２つの制御端子に接続され、
前記比較器の出力には、前記切り替え回路の切り替え制御端子が接続され、
前記第１のミキサの出力と前記切り替え回路の出力とは、直接あるいは少なくとも１つの所定のレベル変換手段を介して前記第１のベクトル調整器の２つの制御端子に接続され、
（１）前記第２のミキサの出力は、前記第５のカップラの結合出力信号と前記第６のカップラの結合出力信号との位相比較出力および前記比較器の出力結果に応じて、前記切り替え回路を用いて前記引算回路の出力の反転・非反転を切り替えて前記振幅の誤差とされ、（２）前記第１のミキサの出力は前記位相の誤差とされ、これら振幅の誤差および位相の誤差に基づいて、前記第１のベクトル調整器の２つの制御端子には制御電圧が与えられるフィードフォワード増幅器。 - 前記同相電力分配回路は、前記第１のログアンプの出力に接続され、
前記９０度電力分配回路は、前記第２のログアンプの出力に接続される請求項１記載のフィードフォワード増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002204011A JP3911452B2 (ja) | 2001-07-18 | 2002-07-12 | フィードフォワード増幅器 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218419 | 2001-07-18 | ||
| JP2001-218419 | 2001-07-18 | ||
| JP2002204011A JP3911452B2 (ja) | 2001-07-18 | 2002-07-12 | フィードフォワード増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003101355A JP2003101355A (ja) | 2003-04-04 |
| JP3911452B2 true JP3911452B2 (ja) | 2007-05-09 |
Family
ID=26618949
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002204011A Expired - Fee Related JP3911452B2 (ja) | 2001-07-18 | 2002-07-12 | フィードフォワード増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3911452B2 (ja) |
-
2002
- 2002-07-12 JP JP2002204011A patent/JP3911452B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003101355A (ja) | 2003-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100438445B1 (ko) | 비선형 왜곡 보상 방법 및 비선형 왜곡 보상 회로 | |
| JP4015782B2 (ja) | フィードフォワード非線形歪補償増幅器 | |
| CA2720162C (en) | Feedforward linearization of rf power amplifiers | |
| JPH03198511A (ja) | 低歪高周波増幅装置 | |
| JP2758683B2 (ja) | 定振幅波合成形増幅器 | |
| KR20000035437A (ko) | 네스트된 피드포워드 왜곡 감소 시스템 | |
| EP1066680B1 (en) | Predistorter | |
| JP2006339888A (ja) | 高周波増幅回路 | |
| JP3911452B2 (ja) | フィードフォワード増幅器 | |
| US6720829B2 (en) | Distortion-compensated amplifying circuit | |
| EP1280271B1 (en) | Feedforward amplification apparatus and method | |
| KR20070063110A (ko) | 고주파 증폭기의 비선형성을 보정하기 위한 장치 | |
| KR100371531B1 (ko) | 에러 피드백을 이용한 피드포워드 선형 전력 증폭기 | |
| KR100349411B1 (ko) | 피드포워드 선형화 장치의 적응제어 장치 | |
| US6657490B2 (en) | Feedforward signal generation for combined amplifiers | |
| JP2002374129A (ja) | プリディストーション歪み補償回路、プリディストーション歪み補償方法、プログラム、および媒体 | |
| JPH0797755B2 (ja) | 送信増幅器 | |
| KR100538267B1 (ko) | 아날로그 제어기를 이용한 적응형 피드포워드선형전력증폭기 및 그 선형화 방법 | |
| JP2007536832A (ja) | 直交結合増幅器による信号の増幅 | |
| JPH0399507A (ja) | 定包絡線信号合成式増幅装置 | |
| JPH0396004A (ja) | 電力増幅器 | |
| KR20000033110A (ko) | 피드백을 이용한 선형 고출력 증폭기 | |
| JP2003264433A (ja) | フィードフォワード増幅器 | |
| JP2703796B2 (ja) | 高周波増幅器の非線形補償回路 | |
| JP2003258562A (ja) | 歪み補償付き増幅回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050512 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061031 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061225 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3911452 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100202 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110202 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120202 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130202 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140202 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |