JP3902252B2 - 高速高解像度ｌｅｄ形成方法 - Google Patents
高速高解像度ｌｅｄ形成方法 Download PDFInfo
- Publication number
- JP3902252B2 JP3902252B2 JP14056395A JP14056395A JP3902252B2 JP 3902252 B2 JP3902252 B2 JP 3902252B2 JP 14056395 A JP14056395 A JP 14056395A JP 14056395 A JP14056395 A JP 14056395A JP 3902252 B2 JP3902252 B2 JP 3902252B2
- Authority
- JP
- Japan
- Prior art keywords
- led
- silicon
- chip
- porous silicon
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title claims description 3
- 229910021426 porous silicon Inorganic materials 0.000 claims description 39
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 30
- 229910052710 silicon Inorganic materials 0.000 claims description 29
- 239000010703 silicon Substances 0.000 claims description 29
- 238000004519 manufacturing process Methods 0.000 claims description 24
- 238000005530 etching Methods 0.000 claims description 15
- 229910021419 crystalline silicon Inorganic materials 0.000 claims description 13
- 108091008695 photoreceptors Proteins 0.000 description 14
- 235000012431 wafers Nutrition 0.000 description 13
- 239000004065 semiconductor Substances 0.000 description 8
- 239000007943 implant Substances 0.000 description 6
- 238000003491 array Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000005360 phosphosilicate glass Substances 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000000407 epitaxy Methods 0.000 description 2
- 238000004377 microelectronic Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000000835 fiber Substances 0.000 description 1
- 229910003437 indium oxide Inorganic materials 0.000 description 1
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 239000012071 phase Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/96—Porous semiconductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Led Devices (AREA)
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【産業上の利用分野】
本発明は、発光ダイオードアレイに関し、更に詳細には、他の同様のＬＥＤアレイと連結してフルページ幅の画像書き込みバーを形成する多孔シリコン発光ダイオードアレイ（Porous Silicon Light Emitting Diode Array)の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
ゼログラフィック（電子写真）タイプの画像形成システムの受光体（例えば、感光体）のような、記録部材上に画像を書き込むための発光ダイオードのアレイ（ＬＥＤ）の使用は、電子画像プリンタにおける今日の関心において新たなる関心を有する。理解されるように、ＬＥＤアレイは、典型的には、単一のチップ又は基体上で互いに近接して並列する１本以上のＬＥＤの線形列を備える。電子プリンタの実施においては、アレイの個々のＬＥＤは、画像信号入力に従ってアクチュエート（作動）される。ＬＥＤによって形成され、受光体上に焦点が合わされた結果としての画像光線は、受光体が同調して移動されるときに受光体上に静電潛像を形成又は書き込む。これに引き続いて静電潛像は現像され、コピーシートのような適切なコピー基体に転写され、その後定着又は固着されて永久コピーを提供する。
【０００３】
しかしながら、単一チップ又はウエハ上にパックされうるＬＥＤの数は限られており、この数が単一ＬＥＤアレイで達成されうる画像解像度も制限する。幾つかのより小さなＬＥＤアレイを結合してより長いアレイを形成すること、特に、プリンタ光学系の単純化と共に解像度が増加したフルページ幅のアレイを形成することが望ましい。
【０００４】
フルページ幅のＬＥＤアレイの解像度及び濃度の第１の制限は、各ＬＥＤの各々をオフチップ（チップ外）ドライバ回路にワイヤ（配線）することの必要性である。ドライバ回路がＬＥＤと同じチップ上にあるならば、より高い解像度及び低コストが達成される。これが、一般的に要求されるハイブリッド配線の多くを除去する。更に、もしこれらの自己駆動チップが正確にカットされ当接されて連続する単一ラインＬＥＤアレイを形成するなら、高価な光学的又は電子的ステッチ（つぎ目接合）方法は除去される。基体として使用されるときＧａＰ及びＧａＡｓのようなＩＩＩ−ＶクラスのＬＥＤ材料はソーカットによって容易に破損される。従って、ＬＥＤチップ又はアレイは一般には効果的に当接され得ないが、その代わり列状にスタガー（互い違いに配列）され、屈折率分布型ファイバレンズのようなより複雑で比較的高価な光学系手段と選択的にインターレース（組合わせ）されなければならない。更に、ＩＩＩ−Ｖ材料がベースになる現在の技術水準マイクロエレクトロニクスは、オンチップ回路の使用及び制御を制限する。ＬＥＤアレイがシリコン技術と十分に適合して作られるなら、制御回路がオンチップに集積され、低コストで小さく信頼性のあるシステムが得られる。
【０００５】
近年、シリコンの海綿相である多孔シリコン（ポーラスシリコン）は効率的に発光することが示されてきた。微小結晶半導体：材料科学及び装置、リサーチ社会シンポジウム会報２８３巻、１９９３年（Microcrystalline Semiconductors: Material Science & Devices, Research Society Symposium Proceedings, Vol 283, 1993）及び米国特許第５、２７２、３３５号を参照すると、多孔シリコンと単純な電極のサンドイッチ構造を使用した粗製のエレクトロルミネッセンス（電界発光）装置が作られることが述べられており、該特許は、電気化学的にシリコンウエハをエッチングして多孔シリコン領域を形成し、多孔シリコン領域上に透明半導体層を付着し、ウエハ上にバックコンタクト（裏面接点）を形成することを含む多孔シリコンエレクトロルミネッセンス装置を形成するための方法を開示している。これらの従来の多孔シリコン装置は低解像度ディスプレイでの使用の見込みを示すのが、ＬＥＤアレイの高速、高解像度ＬＥＤを形成するためには不適切である。
【０００６】
本発明は、上記に述べられた及び他の様々な問題を克服し、上記の及び他の様々な特徴と利点を提供する。
【０００７】
【課題を解決するための手段】
本発明に従うと、スイッチダイオード、多孔シリコンＬＥＤ及びシリコンウエハを含む半導体発光ダイオード（ＬＥＤ）装置が提供される。スイッチ及び多孔シリコンＬＥＤはシリコンウエハの表面に形成される。
【０００８】
本発明の別の態様に従うと、カラー及びグレースケール可能、高速、高解像度シリコンベースＬＥＤアレイの製造方法が提供されており、シリコンチップ上に駆動回路を製造するステップと、シリコンチップ上に領域を定めるステップと、領域に結晶シリコンを付着するステップと、結晶シリコンを電気化学エッチングするステップと、を含み、電気化学エッチングステップはエッチング中に駆動回路を介して結晶シリコンに電流を流し、領域の結晶シリコンから多孔シリコンＬＥＤ素子を形成することを含む。
【０００９】
本発明の請求項１の態様では、半導体発光ダイオード（ＬＥＤ）デバイスであって、スイッチダイオードを有し、多孔シリコンＬＥＤを有し、シリコンウエハを有し、前記スイッチダイオード及び前記シリコンＬＥＤは前記シリコンウエハの表面に形成される、ことを含む。
【００１０】
本発明の請求項２の態様では、高速、高解像度ＬＥＤ形成方法であって、シリコンチップ上に駆動回路を製造するステップと、前記シリコンチップ上に領域を定めるステップと、前記領域に結晶シリコンを付着するステップと、前記結晶シリコンを電気化学的エッチングするステップを有し、前記電気化学的エッチングステップは、駆動回路を介して結晶シリコンに電流を流し、前記領域における前記結晶シリコンから多孔シリコンＬＥＤ素子を形成する、ことを含む。
【００１１】
本発明の他の態様は、以下の記述を読み進め、図面を参照することによって明らかになる。
【００１２】
【実施例】
本発明は好適実施例と関連して述べられているが、本発明はこの実施例に限られないことが理解される。それどころか、本発明の精神及び請求の範囲内に含まれる全ての実施例、変更、等価物を含むことが意図される。本発明の特徴の全体的な理解のために、参照番号が図面に付与される。図面においては、同一番号は同一要素を示すために使用されている。
【００１３】
図１６及び１７を参照すると、本発明の半導体全幅書き込みバー１０が示されている。書き込みバーは、発光ダイオード（ＬＥＤ）１４の少なくとも一本の線形アレイ１２を有する。ここに述べられる例示的な装置においては、書き込みバー１０は、画像信号又は画素入力に従ってアレイ１２の各ＬＥＤ１４の選択的な作動によるゼログラフィックシステムの予め帯電された受光体（図示せず）のような、移動記録部材上に直接又は適切なレンズ手段を介して画像を書き込むために使用される。この目的のために、書き込みバー１０は、受光体の有効幅と同じかやや大きい全長を有する。当業者には公知であるように、普通は、書き込みバー１０は受光体の移動方向と直角に配置され、受光体表面と予め決められた距離だけ離間されている。結果的に、受光体が書き込みバー１０を通過するように移動する時、書き込みバー１０は受光体に１回１行書き込む、即ち露光して書き込みバー１０への画像信号入力によって表される静電潛像を形成する。書き込みバー１０による受光体上の画像の書き込みに引き続いて、ＬＥＤ書き込みバー１０によって受光体上に形成された静電潛像は現像されてコピーシートのような適切なコピー基体材料に転写される。転写画像を保持するコピーシートは、その後永久コピーとされるために定着又は固着される一方、受光体は再帯電に備えてクリーニングされる。
【００１４】
書き込みバー１０は、一般的には、ソーイング又は他の適切な手段によって一つ以上の円形シリコンウエハ（図示せず）から分割された複数のほぼ矩形基体又はチップ１６から形成される。チップ１６は図１６に示されるようにスタガ関係に（互い違いに）組み立てられるか図１７に示されるように端同士を当接されて所望の長さの書き込みバー１０を形成する。チップ１６がスタガ方法で配置される場合、例えば、チップは画像ラインを書き込むときにチップ結合部の画像のロス又は歪みがなく一つのチップから次のチップへクロスオーバーするのに有効な、適切な電気回路によって機能的に連結又はスティッチされる。或いは、チップ１６は光学的に連結又はスティッチされ、効果においてスタガを除去し、各チップによって記録部材に形成された画像をチップ同士間の結合部での画像のロス又は歪みがなく位置合わせする。複数のチップ１６が端同士当接した関係で配置される場合、チップは互いに位置合わせされた後、適切な手段によって共に連結され、所望の長さの書き込みバー１０を提供する。
【００１５】
図１を参照すると、駆動回路がスイッチダイオード４０のアレイのようなチップ１６上に製造されている。スイッチダイオード４０はＬＥＤ製造中多孔シリコンＬＥＤ素子を形成し、ＬＥＤが製造された後ＬＥＤを駆動させるために使用される。図１８に示されるように、スイッチダイオードは、ダイオードと直列の高電圧ドライバ金属酸化物半導体トランジスタ（ＭＯＳＦＥＴ）から構成されることが好ましい。図２に示されるように、ｎ側が多孔シリコンＬＥＤ素子であるｐ−ｎダイオードは、ラテラルパワーｐ−ＭＯＳＦＥＴに直列で使用され電流を供給する。同様に、図３に示されるように、ｐ側が多孔シリコンＬＥＤであるｐ−ｎダイオードは、ラテラルパワーｎ−ＭＯＳＦＥＴに直列で使用され電流を供給する。図４及び５に示されるように、垂直パワーＭＯＳＦＥＴ、絶縁ゲートトランジスタ又はバイポーラトランジスタがベースとなる他のスイッチダイオードも本発明において使用されうることは明白である。
【００１６】
ｎＭＯＳ，ＣＭＯＳ又はＢＩＣＭＯＳのような、従来のシリコン集積回路（ＩＣ）技術を使用して、多孔シリコンＬＥＤ素子の製造の前に、適切なアドレス回路及び信号処理回路のような支援回路３５がチップ１６上に製造される。信号処理回路３５はチップに並列か既存のシーケンスでバー１０の全てのチップに直列か、或いは直列／並列の適切な組み合わせで書き込みバー１０のチップ１６に画像信号を入力する。
【００１７】
支援回路３５、スイッチダイオード４０及びＬＥＤ１４の素子はチップ上に同時に製造されることが好ましい。この処理は複雑なマスク処理をより少なくするため、図１に概略的に示されるように、上に集積された支援回路、スイッチダイオード及びＬＥＤを有する低コストモノリシック集積回路チップをもたらす。チップ１６は、信号処理回路３５、スイッチダイオード４０、及びＬＥＤ１４の３つのタイプの電気素子に分割される。図１における概略的な例示においては、スイッチダイオード及びＬＥＤアレイは、２５６個の素子から構成されており、その中の４つずつが同時にアドレスされる。他のアドレス方式及び素子数も可能であることは明らかである。
【００１８】
本発明に関しては、チップ１６の製造方法はｐ−ｎダイオードに直列なラテラルパワーｐ−ＭＯＳＦＥＴの一つの例を使用して以下に詳細に述べられる。軽くドープされたｐタイプの＜１００＞配向のシリコンウェハが使用される。光学的位置合わせマークはチップ１６にピットをエッチングすることによって定められる。次に２ミクロンの厚みの酸化膜が付着され、深いｎ−ウェルインプラントに対してマスクするためにパターン形成される。ｎ−ウェルをドライブインするために高温焼きなまし（アニーリング）が使用される。マスク酸化膜をストリップした後、薄いパッド酸化物（ＳｉＯ2 ）が成長され、窒化層が付着されパターン形成される。ｎ型チャネルストップインプラントが行われた後、厚い電界酸化膜が成長され、信号処理回路３５、スイッチダイオード４０及びＬＥＤ素子４２が形成されるアクティブ領域を定める。
【００１９】
窒化シリコン層及び下層のＳｉＯ2 層を除去した後、犠牲酸化膜が成長する。トランジスタしきい値調節インプラントを受けるために必要な領域を定めるためにフォトレジストマスクが使用される。マスク層をストリップした後、犠牲酸化膜層はエッチングされ高品質ゲート酸化物が成長し、その後ポリシリコン付着及びドーピングが行われる（図７）。フォトレジストマスク層を使用してポリシリコンがエッチングされ、パワートランジスタ及びロジック制御電子ゲートを定める。ポリシリコンは全ＬＥＤ領域にわたって除去される。次に、ブランケット低ドーズｐタイプインプラント（ホウ素）が形成され、このインプラントはドライバトランジスタにおけるドリフト領域を定め、ダイオードの高ドープｐ側とフィールド酸化膜エッジの間に保護環（ガードリング）を提供する。フォトレジストマスクは、高ドープソース／ドレイン領域及びＬＥＤダイオードのｐ＋側を定めるために使用される。更に、ドライバソース接点のうちの幾つか、好ましくは四個に一個がマスクされｐ＋インプラントから接点をシールドする。処理におけるこの段階で、図８はｐ−ＭＯＳＦＥＴドライバトランジスタを例示しており、図１１はＬＥＤを例示している。
【００２０】
次にフォトレジストマスクがパターン形成され、高ドープされたｎ＋インプラントは、ｎ−ウェルと接触し、ｐ−ＭＯＳＦＥＴドライバのソースの下にシールドを提供し、信頼性があるスナップバックの頑強なドライバトランジスタを得るために使用される。ｎ−ウェル接点はチップ１６の頂部表面にわたった優れた接地を提供するため、寄生バイポーラ影響を最小化させる。次に７００ナノミリの厚みのホスホシリケートガラス（ＰＳＧ１）が付着され、パターン形成され、高密度化され、ソース／ドレイン、及びドライバにおけるゲート接点孔（図９に示される）及びＬＥＤへの接点孔及びアクティブＬＥＤ領域（図１２に示される）を定める。
【００２１】
次に、インターコネクト（相互接続）金属化アルミニウムが付着され、パターン形成され、合金化される。ｐ−ＭＯＳＦＥＴドライバのドレインはＬＥＤ素子４２のｐ＋側と接触する。２ミクロンの厚みのホスホシリケートガラス（ＰＳＧ２）が付着され、パターン形成され、高密度化されてＬＥＤ素子４２のアクティブ領域を定める。ＰＳＧ２層の厚みは多孔シリコン層の所望の厚みによって決定される。図１０に示されるように、処理のこの段階でｐ−ＭＯＳＦＥＴドライバは完成される。ドライバは十分に機能的で、適切なゲート、ソース、及びドレインバイアスを印加することによって作動されうる。次に、プロセスシリコンＬＥＤ素子が製造される。
【００２２】
図１３を参照すると、結晶シリコンＬＥＤ素子は、ＬＥＤダイオードのｎ+ 多孔シリコン側を形成するＬＥＤ素子領域４２において成長する。結晶シリコン（ｎタイプ高ドープエピシリコンであることが好ましい）は、選択的エピタキシー（気相成長）を使用してＬＥＤ素子領域において成長する。選択的なエピタキシーを使用した結果、エピシリコンのみがＬＥＤ素子領域４２に成長する。
【００２３】
ＬＥＤ素子領域４２におけるエピシリコンは、ＨＦ：Ｈ2 Ｏ（１：３）の電気化学的エッチング（１０ｍＡ／ｃｍ2 ）を用いることによって更に処理されて多孔シリコンを形成する。処理のこの点で、多孔シリコンに変換される必要のあるシリコンのみが露出するため、フォトレジスト層は必要無い。これは十分にセルフアラインメント（自己整合）した方法である。個々のチップ１６を含むウエハは、電気化学セル（ＨＦ／エタノール）に浸され、光線、好ましくは可視から紫外線の範囲の光線によって照射される。ｐ−ＭＯＳＦＥＴドライバはインターコネクト１００を介してエピシリコンに電流を流す。各チップ１６上の接地パス及びＶDDパスは犠牲金属接続の使用によってショートされる。この層は異なるチップのボンディングパスをショートさせ、ウエハダイシング（ウエハ切断）中にチップが分割されるときカットされる。ウエハとの外部接続は二つだけ作られる必要があり、それらはグラウンド（接地）及び供給電圧である。
【００２４】
次に、多孔シリコン製造中、適切なバイアス状態がｐ−ＭＯＳＦＥＴドライバに与えられる。図１５は多孔シリコン製造前（１）、及びその後（２）に基づくスイッチダイオード（即ち、図１８のｐ−ｎダイオードに接続されるｐ−ＭＯＳＦＥＴ）の電流−電圧特性のグラフによる例示である。多孔シリコン製造前、ダイオードのエピタキシャルｎ+ シリコン側は低直列抵抗を有する。電気化学エッチング中、エピタキシャルシリコンにおける多孔（即ち、コラム（列）状）構造体が形成される。三つの電気動作領域が図１５において区別されている。スイッチダイオードはＭＯＳＦＥＴと直列なダイオードから構成されており、従ってダイオードを横切る電圧は、デバイスが通電流をスタートさせる前は少なくとも０．７ボルトでなければならない（即ち、Ｖ＜０．７ボルトでは、装置はｐ−ｎダイオードに制限される）。低ｐ−ＭＯＳＦＥＴドライバゲートバイアスでは、ｐ−ＭＯＳＦＥＴの抵抗はスイッチダイオードの挙動を決定する（低ＶG では装置はＭＯＳに制限される）。ｐ−ＭＯＳＦＥＴドライバが十分にオン（即ち、構造体の全抵抗によって要求されるよりも高いゲート電圧）の場合は、スイッチダイオードは多孔シリコンの直列抵抗によって制限される（即ち、多孔シリコンＬＥＤ抵抗に制限される）。図１５のライン（２）によって示されるように、抵抗は多孔シリコン形成中増大し、電流−電圧特性はより高い電圧に移動する。エッチング中、初期電圧はロー（Ｖ１）であり、所与の電流に対する（Ｖ１）はエッチング時間に従って増大する。製造中全てのＬＥＤは同時にエッチングされ、従って全てのｐ−ＭＯＳＦＥＴドライバが同時にオンされることが好ましい。従って電流は、チップインターコネクト（相互接続）が支援できるほどに十分に低くなければならない。ＬＥＤ作動中（即ち、デバイスが仕上げられた後）、４個又は８個のＬＥＤが一度にアドレスされ、インターコネクト層がそのタイプの電流密度に最適化される。製造中、全てのＬＥＤは一度にアドレスされるため、個々のＬＥＤにおける電流は図１５における（ＩF , ＶF ）条件によって示されるように制限されなければならない。
【００２５】
コラム状Ｓｉ構造体が、可視から赤外光を効率的にエミット（発光）することができ、直径がおよそ５０から１００ナノメートルであるとき、電気化学エッチングは終了する。しかしながら、本発明の利点的な特徴は発光波長が電気化学的条件によって制御されることである。電気化学エッチングによってＬＥＤの発光波長は＞７５０ナノミリメートル（１０ｍＡ／ｃｍ2 で１０分エッチング）から５６０ナノミリメートル（１０ｍＡ／ｃｍ2 で１２０分エッチング）まで変化されうる。更に、発光の青方偏移（＜５００ナノミリメートル）は、酸素中で焼きなまし（８００℃）し、その後電気化学エッチングをすることによって達成されうる。又、チップが電気化学的にエッチングされている間、論理回路はチップ上の各ドライバを別々に制御できるので、同じチップ上の各ＬＥＤは各ＬＥＤチップに対する各ドライバを選択的にオン及びオフすることによって異なる光波長発光を有することができることを意図している。
【００２６】
図１４に示されるように、多孔シリコンＬＥＤアレイ製造は、インジウム酸化物（ＩＴＯ）のような、多孔シリコンＬＥＤ素子を接地バスに接続させる透明電極を付着し、パターン形成することによって完了する。
【００２７】
素子の上記の記述及びチップにおける互いに関する構造と共に各々のＬＥＤダイオードの作動は以下に述べられる。ここに記述されるＬＥＤダイオードの実施例は、ｎ領域である多孔シリコンを有するｐ−ｎ接合である。順バイアスの下で正孔が下側のｐ＋領域から多孔シリコン価電子帯へ注入されると同時に最頂の透明電極は多孔シリコン導電バンドに電子を注入する。これらの二つのキャリヤ（正孔及び電子）は多孔シリコン内で放射線的に再結合し、それによって発光（エレクトロルミネッセンス）を生成する。発光の波長は多孔シリコンにおける導電バンド（即ち、バンドギャップ）及び原子価の相対位置（エネルギー）によって制御される。バンドギャップはコラム状構造体（コラムが狭くなるとバンドギャップは広がる）の相対的な直径によって制御される。
【００２８】
【発明の効果】
本発明の一つの利点的な特徴は、１インチ当たりより多くの素子を配置することによって、高解像度ＬＥＤアレイが製造されうることである。これは、標準的なマイクロエレクトロニクス製造技術によって達成されうる。本発明の別の利点的な特徴はグレイスケールが可能なことである。チップ上の各ＬＥＤ又は全ＬＥＤの発光強度は、ＬＥＤのドライバ（単数又は複数）に対する電流又は供給電圧を変えることによって変化する。例えば、駆動電流は供給電圧を変化させることによって変化されうる。
【００２９】
要約すると、同一のシリコンチップ又はウエハ上に集積された支援回路を有する発光ダイオード（ＬＥＤ）の製造方法が提供されている。スイッチダイオードはチップ上に製造され、多孔シリコンＬＥＤ素子を製造するために使用される。同一のスイッチダイオードは、製造された後ＬＥＤ素子を駆動する。個々のＬＥＤ素子は、ＬＥＤ素子を配置するためにチップ上の領域を定めることによって形成される。領域の寸法はＬＥＤ解像度に依存する。高ドープされたエピタキシャル（ｅｐｉ）シリコンが定められた領域に成長し、スイッチダイオードが作動モードである間、ｅｐｉシリコンは電気化学的エッチングされて多孔シリコンを生成する。この手順がナノメートル寸法の定められた領域にコラム状シリコン構造体を形成し、該構造体は室温で青（＜５００ナノミリメートル）から赤外光（＞７５０ナノミリメートル）を効率的に発光する。このように、ＬＥＤと駆動回路の両方を支持するチップはシリコンで形成され、公知の技術によってカットされ正確にバット（当接）されてカラー及びグレースケール可能で低コスト、高解像度全幅ＬＥＤアレイを形成する。
【図面の簡単な説明】
【図１】本発明のＬＥＤチップの例示的な概略図である。
【図２】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図３】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図４】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図５】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図６】本発明のＬＥＤチップの一部の平面図である。
【図７】スイッチダイオード及びＬＥＤが形成されるアクティブ領域の側面図である。
【図８】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図９】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図１０】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図１１】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１２】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１３】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１４】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１５】多孔シリコンＬＥＤ製造前（１）、及び後（２）のスイッチダイオードの電流−電圧特性を例示した図表である。
【図１６】全幅書き込みバーを形成するためにスタガ方法で組み立てられた複数のＬＥＤチップを例示した図である。
【図１７】全幅書き込みバーを形成するために端から端までバットされた複数のＬＥＤチップを例示した図である。
【図１８】スイッチダイオードと接続する多孔シリコンＬＥＤの例示的な概略図である。
【符号の説明】
１０ 半導体全幅書き込みバー
１２ 線形アレイ
１４ ＬＥＤ
１６ チップ
４０ スイッチダイオード
【産業上の利用分野】
本発明は、発光ダイオードアレイに関し、更に詳細には、他の同様のＬＥＤアレイと連結してフルページ幅の画像書き込みバーを形成する多孔シリコン発光ダイオードアレイ（Porous Silicon Light Emitting Diode Array)の製造方法に関する。
【０００２】
【従来の技術及び発明が解決しようとする課題】
ゼログラフィック（電子写真）タイプの画像形成システムの受光体（例えば、感光体）のような、記録部材上に画像を書き込むための発光ダイオードのアレイ（ＬＥＤ）の使用は、電子画像プリンタにおける今日の関心において新たなる関心を有する。理解されるように、ＬＥＤアレイは、典型的には、単一のチップ又は基体上で互いに近接して並列する１本以上のＬＥＤの線形列を備える。電子プリンタの実施においては、アレイの個々のＬＥＤは、画像信号入力に従ってアクチュエート（作動）される。ＬＥＤによって形成され、受光体上に焦点が合わされた結果としての画像光線は、受光体が同調して移動されるときに受光体上に静電潛像を形成又は書き込む。これに引き続いて静電潛像は現像され、コピーシートのような適切なコピー基体に転写され、その後定着又は固着されて永久コピーを提供する。
【０００３】
しかしながら、単一チップ又はウエハ上にパックされうるＬＥＤの数は限られており、この数が単一ＬＥＤアレイで達成されうる画像解像度も制限する。幾つかのより小さなＬＥＤアレイを結合してより長いアレイを形成すること、特に、プリンタ光学系の単純化と共に解像度が増加したフルページ幅のアレイを形成することが望ましい。
【０００４】
フルページ幅のＬＥＤアレイの解像度及び濃度の第１の制限は、各ＬＥＤの各々をオフチップ（チップ外）ドライバ回路にワイヤ（配線）することの必要性である。ドライバ回路がＬＥＤと同じチップ上にあるならば、より高い解像度及び低コストが達成される。これが、一般的に要求されるハイブリッド配線の多くを除去する。更に、もしこれらの自己駆動チップが正確にカットされ当接されて連続する単一ラインＬＥＤアレイを形成するなら、高価な光学的又は電子的ステッチ（つぎ目接合）方法は除去される。基体として使用されるときＧａＰ及びＧａＡｓのようなＩＩＩ−ＶクラスのＬＥＤ材料はソーカットによって容易に破損される。従って、ＬＥＤチップ又はアレイは一般には効果的に当接され得ないが、その代わり列状にスタガー（互い違いに配列）され、屈折率分布型ファイバレンズのようなより複雑で比較的高価な光学系手段と選択的にインターレース（組合わせ）されなければならない。更に、ＩＩＩ−Ｖ材料がベースになる現在の技術水準マイクロエレクトロニクスは、オンチップ回路の使用及び制御を制限する。ＬＥＤアレイがシリコン技術と十分に適合して作られるなら、制御回路がオンチップに集積され、低コストで小さく信頼性のあるシステムが得られる。
【０００５】
近年、シリコンの海綿相である多孔シリコン（ポーラスシリコン）は効率的に発光することが示されてきた。微小結晶半導体：材料科学及び装置、リサーチ社会シンポジウム会報２８３巻、１９９３年（Microcrystalline Semiconductors: Material Science & Devices, Research Society Symposium Proceedings, Vol 283, 1993）及び米国特許第５、２７２、３３５号を参照すると、多孔シリコンと単純な電極のサンドイッチ構造を使用した粗製のエレクトロルミネッセンス（電界発光）装置が作られることが述べられており、該特許は、電気化学的にシリコンウエハをエッチングして多孔シリコン領域を形成し、多孔シリコン領域上に透明半導体層を付着し、ウエハ上にバックコンタクト（裏面接点）を形成することを含む多孔シリコンエレクトロルミネッセンス装置を形成するための方法を開示している。これらの従来の多孔シリコン装置は低解像度ディスプレイでの使用の見込みを示すのが、ＬＥＤアレイの高速、高解像度ＬＥＤを形成するためには不適切である。
【０００６】
本発明は、上記に述べられた及び他の様々な問題を克服し、上記の及び他の様々な特徴と利点を提供する。
【０００７】
【課題を解決するための手段】
本発明に従うと、スイッチダイオード、多孔シリコンＬＥＤ及びシリコンウエハを含む半導体発光ダイオード（ＬＥＤ）装置が提供される。スイッチ及び多孔シリコンＬＥＤはシリコンウエハの表面に形成される。
【０００８】
本発明の別の態様に従うと、カラー及びグレースケール可能、高速、高解像度シリコンベースＬＥＤアレイの製造方法が提供されており、シリコンチップ上に駆動回路を製造するステップと、シリコンチップ上に領域を定めるステップと、領域に結晶シリコンを付着するステップと、結晶シリコンを電気化学エッチングするステップと、を含み、電気化学エッチングステップはエッチング中に駆動回路を介して結晶シリコンに電流を流し、領域の結晶シリコンから多孔シリコンＬＥＤ素子を形成することを含む。
【０００９】
本発明の請求項１の態様では、半導体発光ダイオード（ＬＥＤ）デバイスであって、スイッチダイオードを有し、多孔シリコンＬＥＤを有し、シリコンウエハを有し、前記スイッチダイオード及び前記シリコンＬＥＤは前記シリコンウエハの表面に形成される、ことを含む。
【００１０】
本発明の請求項２の態様では、高速、高解像度ＬＥＤ形成方法であって、シリコンチップ上に駆動回路を製造するステップと、前記シリコンチップ上に領域を定めるステップと、前記領域に結晶シリコンを付着するステップと、前記結晶シリコンを電気化学的エッチングするステップを有し、前記電気化学的エッチングステップは、駆動回路を介して結晶シリコンに電流を流し、前記領域における前記結晶シリコンから多孔シリコンＬＥＤ素子を形成する、ことを含む。
【００１１】
本発明の他の態様は、以下の記述を読み進め、図面を参照することによって明らかになる。
【００１２】
【実施例】
本発明は好適実施例と関連して述べられているが、本発明はこの実施例に限られないことが理解される。それどころか、本発明の精神及び請求の範囲内に含まれる全ての実施例、変更、等価物を含むことが意図される。本発明の特徴の全体的な理解のために、参照番号が図面に付与される。図面においては、同一番号は同一要素を示すために使用されている。
【００１３】
図１６及び１７を参照すると、本発明の半導体全幅書き込みバー１０が示されている。書き込みバーは、発光ダイオード（ＬＥＤ）１４の少なくとも一本の線形アレイ１２を有する。ここに述べられる例示的な装置においては、書き込みバー１０は、画像信号又は画素入力に従ってアレイ１２の各ＬＥＤ１４の選択的な作動によるゼログラフィックシステムの予め帯電された受光体（図示せず）のような、移動記録部材上に直接又は適切なレンズ手段を介して画像を書き込むために使用される。この目的のために、書き込みバー１０は、受光体の有効幅と同じかやや大きい全長を有する。当業者には公知であるように、普通は、書き込みバー１０は受光体の移動方向と直角に配置され、受光体表面と予め決められた距離だけ離間されている。結果的に、受光体が書き込みバー１０を通過するように移動する時、書き込みバー１０は受光体に１回１行書き込む、即ち露光して書き込みバー１０への画像信号入力によって表される静電潛像を形成する。書き込みバー１０による受光体上の画像の書き込みに引き続いて、ＬＥＤ書き込みバー１０によって受光体上に形成された静電潛像は現像されてコピーシートのような適切なコピー基体材料に転写される。転写画像を保持するコピーシートは、その後永久コピーとされるために定着又は固着される一方、受光体は再帯電に備えてクリーニングされる。
【００１４】
書き込みバー１０は、一般的には、ソーイング又は他の適切な手段によって一つ以上の円形シリコンウエハ（図示せず）から分割された複数のほぼ矩形基体又はチップ１６から形成される。チップ１６は図１６に示されるようにスタガ関係に（互い違いに）組み立てられるか図１７に示されるように端同士を当接されて所望の長さの書き込みバー１０を形成する。チップ１６がスタガ方法で配置される場合、例えば、チップは画像ラインを書き込むときにチップ結合部の画像のロス又は歪みがなく一つのチップから次のチップへクロスオーバーするのに有効な、適切な電気回路によって機能的に連結又はスティッチされる。或いは、チップ１６は光学的に連結又はスティッチされ、効果においてスタガを除去し、各チップによって記録部材に形成された画像をチップ同士間の結合部での画像のロス又は歪みがなく位置合わせする。複数のチップ１６が端同士当接した関係で配置される場合、チップは互いに位置合わせされた後、適切な手段によって共に連結され、所望の長さの書き込みバー１０を提供する。
【００１５】
図１を参照すると、駆動回路がスイッチダイオード４０のアレイのようなチップ１６上に製造されている。スイッチダイオード４０はＬＥＤ製造中多孔シリコンＬＥＤ素子を形成し、ＬＥＤが製造された後ＬＥＤを駆動させるために使用される。図１８に示されるように、スイッチダイオードは、ダイオードと直列の高電圧ドライバ金属酸化物半導体トランジスタ（ＭＯＳＦＥＴ）から構成されることが好ましい。図２に示されるように、ｎ側が多孔シリコンＬＥＤ素子であるｐ−ｎダイオードは、ラテラルパワーｐ−ＭＯＳＦＥＴに直列で使用され電流を供給する。同様に、図３に示されるように、ｐ側が多孔シリコンＬＥＤであるｐ−ｎダイオードは、ラテラルパワーｎ−ＭＯＳＦＥＴに直列で使用され電流を供給する。図４及び５に示されるように、垂直パワーＭＯＳＦＥＴ、絶縁ゲートトランジスタ又はバイポーラトランジスタがベースとなる他のスイッチダイオードも本発明において使用されうることは明白である。
【００１６】
ｎＭＯＳ，ＣＭＯＳ又はＢＩＣＭＯＳのような、従来のシリコン集積回路（ＩＣ）技術を使用して、多孔シリコンＬＥＤ素子の製造の前に、適切なアドレス回路及び信号処理回路のような支援回路３５がチップ１６上に製造される。信号処理回路３５はチップに並列か既存のシーケンスでバー１０の全てのチップに直列か、或いは直列／並列の適切な組み合わせで書き込みバー１０のチップ１６に画像信号を入力する。
【００１７】
支援回路３５、スイッチダイオード４０及びＬＥＤ１４の素子はチップ上に同時に製造されることが好ましい。この処理は複雑なマスク処理をより少なくするため、図１に概略的に示されるように、上に集積された支援回路、スイッチダイオード及びＬＥＤを有する低コストモノリシック集積回路チップをもたらす。チップ１６は、信号処理回路３５、スイッチダイオード４０、及びＬＥＤ１４の３つのタイプの電気素子に分割される。図１における概略的な例示においては、スイッチダイオード及びＬＥＤアレイは、２５６個の素子から構成されており、その中の４つずつが同時にアドレスされる。他のアドレス方式及び素子数も可能であることは明らかである。
【００１８】
本発明に関しては、チップ１６の製造方法はｐ−ｎダイオードに直列なラテラルパワーｐ−ＭＯＳＦＥＴの一つの例を使用して以下に詳細に述べられる。軽くドープされたｐタイプの＜１００＞配向のシリコンウェハが使用される。光学的位置合わせマークはチップ１６にピットをエッチングすることによって定められる。次に２ミクロンの厚みの酸化膜が付着され、深いｎ−ウェルインプラントに対してマスクするためにパターン形成される。ｎ−ウェルをドライブインするために高温焼きなまし（アニーリング）が使用される。マスク酸化膜をストリップした後、薄いパッド酸化物（ＳｉＯ2 ）が成長され、窒化層が付着されパターン形成される。ｎ型チャネルストップインプラントが行われた後、厚い電界酸化膜が成長され、信号処理回路３５、スイッチダイオード４０及びＬＥＤ素子４２が形成されるアクティブ領域を定める。
【００１９】
窒化シリコン層及び下層のＳｉＯ2 層を除去した後、犠牲酸化膜が成長する。トランジスタしきい値調節インプラントを受けるために必要な領域を定めるためにフォトレジストマスクが使用される。マスク層をストリップした後、犠牲酸化膜層はエッチングされ高品質ゲート酸化物が成長し、その後ポリシリコン付着及びドーピングが行われる（図７）。フォトレジストマスク層を使用してポリシリコンがエッチングされ、パワートランジスタ及びロジック制御電子ゲートを定める。ポリシリコンは全ＬＥＤ領域にわたって除去される。次に、ブランケット低ドーズｐタイプインプラント（ホウ素）が形成され、このインプラントはドライバトランジスタにおけるドリフト領域を定め、ダイオードの高ドープｐ側とフィールド酸化膜エッジの間に保護環（ガードリング）を提供する。フォトレジストマスクは、高ドープソース／ドレイン領域及びＬＥＤダイオードのｐ＋側を定めるために使用される。更に、ドライバソース接点のうちの幾つか、好ましくは四個に一個がマスクされｐ＋インプラントから接点をシールドする。処理におけるこの段階で、図８はｐ−ＭＯＳＦＥＴドライバトランジスタを例示しており、図１１はＬＥＤを例示している。
【００２０】
次にフォトレジストマスクがパターン形成され、高ドープされたｎ＋インプラントは、ｎ−ウェルと接触し、ｐ−ＭＯＳＦＥＴドライバのソースの下にシールドを提供し、信頼性があるスナップバックの頑強なドライバトランジスタを得るために使用される。ｎ−ウェル接点はチップ１６の頂部表面にわたった優れた接地を提供するため、寄生バイポーラ影響を最小化させる。次に７００ナノミリの厚みのホスホシリケートガラス（ＰＳＧ１）が付着され、パターン形成され、高密度化され、ソース／ドレイン、及びドライバにおけるゲート接点孔（図９に示される）及びＬＥＤへの接点孔及びアクティブＬＥＤ領域（図１２に示される）を定める。
【００２１】
次に、インターコネクト（相互接続）金属化アルミニウムが付着され、パターン形成され、合金化される。ｐ−ＭＯＳＦＥＴドライバのドレインはＬＥＤ素子４２のｐ＋側と接触する。２ミクロンの厚みのホスホシリケートガラス（ＰＳＧ２）が付着され、パターン形成され、高密度化されてＬＥＤ素子４２のアクティブ領域を定める。ＰＳＧ２層の厚みは多孔シリコン層の所望の厚みによって決定される。図１０に示されるように、処理のこの段階でｐ−ＭＯＳＦＥＴドライバは完成される。ドライバは十分に機能的で、適切なゲート、ソース、及びドレインバイアスを印加することによって作動されうる。次に、プロセスシリコンＬＥＤ素子が製造される。
【００２２】
図１３を参照すると、結晶シリコンＬＥＤ素子は、ＬＥＤダイオードのｎ+ 多孔シリコン側を形成するＬＥＤ素子領域４２において成長する。結晶シリコン（ｎタイプ高ドープエピシリコンであることが好ましい）は、選択的エピタキシー（気相成長）を使用してＬＥＤ素子領域において成長する。選択的なエピタキシーを使用した結果、エピシリコンのみがＬＥＤ素子領域４２に成長する。
【００２３】
ＬＥＤ素子領域４２におけるエピシリコンは、ＨＦ：Ｈ2 Ｏ（１：３）の電気化学的エッチング（１０ｍＡ／ｃｍ2 ）を用いることによって更に処理されて多孔シリコンを形成する。処理のこの点で、多孔シリコンに変換される必要のあるシリコンのみが露出するため、フォトレジスト層は必要無い。これは十分にセルフアラインメント（自己整合）した方法である。個々のチップ１６を含むウエハは、電気化学セル（ＨＦ／エタノール）に浸され、光線、好ましくは可視から紫外線の範囲の光線によって照射される。ｐ−ＭＯＳＦＥＴドライバはインターコネクト１００を介してエピシリコンに電流を流す。各チップ１６上の接地パス及びＶDDパスは犠牲金属接続の使用によってショートされる。この層は異なるチップのボンディングパスをショートさせ、ウエハダイシング（ウエハ切断）中にチップが分割されるときカットされる。ウエハとの外部接続は二つだけ作られる必要があり、それらはグラウンド（接地）及び供給電圧である。
【００２４】
次に、多孔シリコン製造中、適切なバイアス状態がｐ−ＭＯＳＦＥＴドライバに与えられる。図１５は多孔シリコン製造前（１）、及びその後（２）に基づくスイッチダイオード（即ち、図１８のｐ−ｎダイオードに接続されるｐ−ＭＯＳＦＥＴ）の電流−電圧特性のグラフによる例示である。多孔シリコン製造前、ダイオードのエピタキシャルｎ+ シリコン側は低直列抵抗を有する。電気化学エッチング中、エピタキシャルシリコンにおける多孔（即ち、コラム（列）状）構造体が形成される。三つの電気動作領域が図１５において区別されている。スイッチダイオードはＭＯＳＦＥＴと直列なダイオードから構成されており、従ってダイオードを横切る電圧は、デバイスが通電流をスタートさせる前は少なくとも０．７ボルトでなければならない（即ち、Ｖ＜０．７ボルトでは、装置はｐ−ｎダイオードに制限される）。低ｐ−ＭＯＳＦＥＴドライバゲートバイアスでは、ｐ−ＭＯＳＦＥＴの抵抗はスイッチダイオードの挙動を決定する（低ＶG では装置はＭＯＳに制限される）。ｐ−ＭＯＳＦＥＴドライバが十分にオン（即ち、構造体の全抵抗によって要求されるよりも高いゲート電圧）の場合は、スイッチダイオードは多孔シリコンの直列抵抗によって制限される（即ち、多孔シリコンＬＥＤ抵抗に制限される）。図１５のライン（２）によって示されるように、抵抗は多孔シリコン形成中増大し、電流−電圧特性はより高い電圧に移動する。エッチング中、初期電圧はロー（Ｖ１）であり、所与の電流に対する（Ｖ１）はエッチング時間に従って増大する。製造中全てのＬＥＤは同時にエッチングされ、従って全てのｐ−ＭＯＳＦＥＴドライバが同時にオンされることが好ましい。従って電流は、チップインターコネクト（相互接続）が支援できるほどに十分に低くなければならない。ＬＥＤ作動中（即ち、デバイスが仕上げられた後）、４個又は８個のＬＥＤが一度にアドレスされ、インターコネクト層がそのタイプの電流密度に最適化される。製造中、全てのＬＥＤは一度にアドレスされるため、個々のＬＥＤにおける電流は図１５における（ＩF , ＶF ）条件によって示されるように制限されなければならない。
【００２５】
コラム状Ｓｉ構造体が、可視から赤外光を効率的にエミット（発光）することができ、直径がおよそ５０から１００ナノメートルであるとき、電気化学エッチングは終了する。しかしながら、本発明の利点的な特徴は発光波長が電気化学的条件によって制御されることである。電気化学エッチングによってＬＥＤの発光波長は＞７５０ナノミリメートル（１０ｍＡ／ｃｍ2 で１０分エッチング）から５６０ナノミリメートル（１０ｍＡ／ｃｍ2 で１２０分エッチング）まで変化されうる。更に、発光の青方偏移（＜５００ナノミリメートル）は、酸素中で焼きなまし（８００℃）し、その後電気化学エッチングをすることによって達成されうる。又、チップが電気化学的にエッチングされている間、論理回路はチップ上の各ドライバを別々に制御できるので、同じチップ上の各ＬＥＤは各ＬＥＤチップに対する各ドライバを選択的にオン及びオフすることによって異なる光波長発光を有することができることを意図している。
【００２６】
図１４に示されるように、多孔シリコンＬＥＤアレイ製造は、インジウム酸化物（ＩＴＯ）のような、多孔シリコンＬＥＤ素子を接地バスに接続させる透明電極を付着し、パターン形成することによって完了する。
【００２７】
素子の上記の記述及びチップにおける互いに関する構造と共に各々のＬＥＤダイオードの作動は以下に述べられる。ここに記述されるＬＥＤダイオードの実施例は、ｎ領域である多孔シリコンを有するｐ−ｎ接合である。順バイアスの下で正孔が下側のｐ＋領域から多孔シリコン価電子帯へ注入されると同時に最頂の透明電極は多孔シリコン導電バンドに電子を注入する。これらの二つのキャリヤ（正孔及び電子）は多孔シリコン内で放射線的に再結合し、それによって発光（エレクトロルミネッセンス）を生成する。発光の波長は多孔シリコンにおける導電バンド（即ち、バンドギャップ）及び原子価の相対位置（エネルギー）によって制御される。バンドギャップはコラム状構造体（コラムが狭くなるとバンドギャップは広がる）の相対的な直径によって制御される。
【００２８】
【発明の効果】
本発明の一つの利点的な特徴は、１インチ当たりより多くの素子を配置することによって、高解像度ＬＥＤアレイが製造されうることである。これは、標準的なマイクロエレクトロニクス製造技術によって達成されうる。本発明の別の利点的な特徴はグレイスケールが可能なことである。チップ上の各ＬＥＤ又は全ＬＥＤの発光強度は、ＬＥＤのドライバ（単数又は複数）に対する電流又は供給電圧を変えることによって変化する。例えば、駆動電流は供給電圧を変化させることによって変化されうる。
【００２９】
要約すると、同一のシリコンチップ又はウエハ上に集積された支援回路を有する発光ダイオード（ＬＥＤ）の製造方法が提供されている。スイッチダイオードはチップ上に製造され、多孔シリコンＬＥＤ素子を製造するために使用される。同一のスイッチダイオードは、製造された後ＬＥＤ素子を駆動する。個々のＬＥＤ素子は、ＬＥＤ素子を配置するためにチップ上の領域を定めることによって形成される。領域の寸法はＬＥＤ解像度に依存する。高ドープされたエピタキシャル（ｅｐｉ）シリコンが定められた領域に成長し、スイッチダイオードが作動モードである間、ｅｐｉシリコンは電気化学的エッチングされて多孔シリコンを生成する。この手順がナノメートル寸法の定められた領域にコラム状シリコン構造体を形成し、該構造体は室温で青（＜５００ナノミリメートル）から赤外光（＞７５０ナノミリメートル）を効率的に発光する。このように、ＬＥＤと駆動回路の両方を支持するチップはシリコンで形成され、公知の技術によってカットされ正確にバット（当接）されてカラー及びグレースケール可能で低コスト、高解像度全幅ＬＥＤアレイを形成する。
【図面の簡単な説明】
【図１】本発明のＬＥＤチップの例示的な概略図である。
【図２】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図３】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図４】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図５】本発明において使用されるスイッチダイオードの例示的な実施例である。
【図６】本発明のＬＥＤチップの一部の平面図である。
【図７】スイッチダイオード及びＬＥＤが形成されるアクティブ領域の側面図である。
【図８】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図９】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図１０】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のａ−ａ’面）である。
【図１１】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１２】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１３】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１４】本発明の教示に従った製造の例示的なモードにおける、本発明において使用されるスイッチダイオードの側面図（図６のｂ−ｂ’面）である。
【図１５】多孔シリコンＬＥＤ製造前（１）、及び後（２）のスイッチダイオードの電流−電圧特性を例示した図表である。
【図１６】全幅書き込みバーを形成するためにスタガ方法で組み立てられた複数のＬＥＤチップを例示した図である。
【図１７】全幅書き込みバーを形成するために端から端までバットされた複数のＬＥＤチップを例示した図である。
【図１８】スイッチダイオードと接続する多孔シリコンＬＥＤの例示的な概略図である。
【符号の説明】
１０ 半導体全幅書き込みバー
１２ 線形アレイ
１４ ＬＥＤ
１６ チップ
４０ スイッチダイオード
Claims (1)
- 高速、高解像度ＬＥＤ形成方法であって、
シリコンチップ上に駆動回路を製造するステップと、
前記シリコンチップ上に領域を定めるステップと、
前記領域に結晶シリコンを付着するステップと、
前記結晶シリコンを電気化学的エッチングするステップを有し、前記電気化学的エッチングステップは、駆動回路を介して結晶シリコンに電流を流し、前記領域における前記結晶シリコンから多孔シリコンＬＥＤ素子を形成する、
高速高解像度ＬＥＤ形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US257247 | 1994-06-08 | ||
| US08/257,247 US5510633A (en) | 1994-06-08 | 1994-06-08 | Porous silicon light emitting diode arrays and method of fabrication |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH088459A JPH088459A (ja) | 1996-01-12 |
| JP3902252B2 true JP3902252B2 (ja) | 2007-04-04 |
Family
ID=22975490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14056395A Expired - Fee Related JP3902252B2 (ja) | 1994-06-08 | 1995-06-07 | 高速高解像度ｌｅｄ形成方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US5510633A (ja) |
| EP (1) | EP0687010B1 (ja) |
| JP (1) | JP3902252B2 (ja) |
| DE (1) | DE69511779T2 (ja) |
Families Citing this family (33)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6058945A (en) * | 1996-05-28 | 2000-05-09 | Canon Kabushiki Kaisha | Cleaning methods of porous surface and semiconductor surface |
| JP3194423B2 (ja) * | 1996-05-30 | 2001-07-30 | キヤノン株式会社 | 画像形成装置 |
| US5920078A (en) * | 1996-06-20 | 1999-07-06 | Frey; Jeffrey | Optoelectronic device using indirect-bandgap semiconductor material |
| US6011575A (en) * | 1996-09-10 | 2000-01-04 | Konica Corporation | Image forming apparatus with line-shaped image exposure means |
| US8153957B2 (en) * | 1996-09-27 | 2012-04-10 | Digitaloptics Corporation East | Integrated optical imaging systems including an interior space between opposing substrates and associated methods |
| US20080136955A1 (en) * | 1996-09-27 | 2008-06-12 | Tessera North America. | Integrated camera and associated methods |
| US6096155A (en) * | 1996-09-27 | 2000-08-01 | Digital Optics Corporation | Method of dicing wafer level integrated multiple optical elements |
| CN1151481C (zh) * | 1997-02-17 | 2004-05-26 | 精工爱普生株式会社 | 显示装置 |
| US6757381B1 (en) * | 1998-08-13 | 2004-06-29 | Eugene Robert Worley | Design of telephone line interface circuits using a two chip opto-coupler with LEDs integrated onto silicon chips |
| US6456313B1 (en) * | 1999-09-13 | 2002-09-24 | Ricoh Company Ltd. | Method and apparatus for optical writing capable of effectively performing an accurate scanning |
| US6580094B1 (en) | 1999-10-29 | 2003-06-17 | Semiconductor Energy Laboratory Co., Ltd. | Electro luminescence display device |
| US6790785B1 (en) | 2000-09-15 | 2004-09-14 | The Board Of Trustees Of The University Of Illinois | Metal-assisted chemical etch porous silicon formation method |
| US6762134B2 (en) | 2000-11-27 | 2004-07-13 | The Board Of Trustees Of The University Of Illinois | Metal-assisted chemical etch to produce porous group III-V materials |
| JP3608615B2 (ja) * | 2001-04-19 | 2005-01-12 | ソニー株式会社 | 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法 |
| US20030129438A1 (en) * | 2001-12-14 | 2003-07-10 | Becker Kevin Harris | Dual cure B-stageable adhesive for die attach |
| US6833629B2 (en) | 2001-12-14 | 2004-12-21 | National Starch And Chemical Investment Holding Corporation | Dual cure B-stageable underfill for wafer level |
| US6955745B1 (en) * | 2002-08-01 | 2005-10-18 | University Of Florida Research Foundation, Inc. | Method of spark-processing silicon and resulting materials |
| KR100537278B1 (ko) * | 2003-09-05 | 2005-12-19 | 주식회사 하이닉스반도체 | 플래쉬 메모리소자의 제조방법 |
| US20070178658A1 (en) * | 2004-06-21 | 2007-08-02 | Kelley Tommie W | Patterning and aligning semiconducting nanoparticles |
| JP2007305929A (ja) * | 2006-05-15 | 2007-11-22 | Sharp Corp | Ｌｅｄ表示装置及びｌｅｄ照明装置 |
| DE102006047244B4 (de) * | 2006-10-04 | 2018-01-18 | Infineon Technologies Austria Ag | Halbleiterbauelement mit einem monokristallinen Halbleiterkörper und Verfahren zur Herstellung desselben |
| WO2008045301A1 (en) * | 2006-10-05 | 2008-04-17 | Hitachi Chemical Co., Ltd. | Well-aligned, high aspect-ratio, high-density silicon nanowires and methods of making the same |
| US8450127B2 (en) * | 2007-09-10 | 2013-05-28 | The Governors Of The University Of Alberta | Light emitting semiconductor diode |
| SE534600C2 (sv) | 2010-03-23 | 2011-10-18 | Vaederstad Verken Ab | Radenhet för en precisionssåmaskin, precisionssåmaskin samt förfarande för precisionssådd |
| WO2012054777A2 (en) | 2010-10-22 | 2012-04-26 | California Institute Of Technology | Nanomesh phononic structures for low thermal conductivity and thermoelectric energy conversion materials |
| US20130019918A1 (en) | 2011-07-18 | 2013-01-24 | The Regents Of The University Of Michigan | Thermoelectric devices, systems and methods |
| WO2013109729A1 (en) | 2012-01-17 | 2013-07-25 | Silicium Energy, Inc. | Systems and methods for forming thermoelectric devices |
| WO2013149205A1 (en) | 2012-03-29 | 2013-10-03 | California Institute Of Technology | Phononic structures and related devices and methods |
| EP2885823B1 (en) | 2012-08-17 | 2018-05-02 | Matrix Industries, Inc. | Methods for forming thermoelectric devices |
| WO2014070795A1 (en) | 2012-10-31 | 2014-05-08 | Silicium Energy, Inc. | Methods for forming thermoelectric elements |
| EP3123532B1 (en) | 2014-03-25 | 2018-11-21 | Matrix Industries, Inc. | Thermoelectric devices and systems |
| JP2019523391A (ja) | 2016-05-03 | 2019-08-22 | マトリックス インダストリーズ，インコーポレイテッド | 熱電デバイス及びシステム |
| USD819627S1 (en) | 2016-11-11 | 2018-06-05 | Matrix Industries, Inc. | Thermoelectric smartwatch |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4587717A (en) * | 1985-05-02 | 1986-05-13 | Xerox Corporation | LED printing array fabrication method |
| JPH0736449B2 (ja) * | 1984-11-02 | 1995-04-19 | ゼロツクス コーポレーシヨン | 発光ダイオード印刷アレイの製造法 |
| US5177405A (en) * | 1989-07-25 | 1993-01-05 | Nippon Sheet Glass Co., Ltd. | Self-scanning, light-emitting device |
| GB8927709D0 (en) * | 1989-12-07 | 1990-02-07 | Secretary Of The State For Def | Silicon quantum wires |
| US5206749A (en) * | 1990-12-31 | 1993-04-27 | Kopin Corporation | Liquid crystal display having essentially single crystal transistors pixels and driving circuits |
| DE4126955C2 (de) * | 1991-08-14 | 1994-05-05 | Fraunhofer Ges Forschung | Verfahren zum Herstellen von elektrolumineszenten Siliziumstrukturen |
| US5206523A (en) * | 1991-08-29 | 1993-04-27 | Goesele Ulrich M | Microporous crystalline silicon of increased band-gap for semiconductor applications |
| US5285078A (en) * | 1992-01-24 | 1994-02-08 | Nippon Steel Corporation | Light emitting element with employment of porous silicon and optical device utilizing light emitting element |
| EP1179842A3 (en) * | 1992-01-31 | 2002-09-04 | Canon Kabushiki Kaisha | Semiconductor substrate and method for preparing same |
| JPH05283723A (ja) * | 1992-04-02 | 1993-10-29 | Kanegafuchi Chem Ind Co Ltd | 光電素子 |
| US5331180A (en) * | 1992-04-30 | 1994-07-19 | Fujitsu Limited | Porous semiconductor light emitting device |
| US5272355A (en) * | 1992-05-20 | 1993-12-21 | Spire Corporation | Optoelectronic switching and display device with porous silicon |
| DE4231310C1 (de) * | 1992-09-18 | 1994-03-24 | Siemens Ag | Verfahren zur Herstellung eines Bauelementes mit porösem Silizium |
| US5454915A (en) * | 1992-10-06 | 1995-10-03 | Kulite Semiconductor Products, Inc. | Method of fabricating porous silicon carbide (SiC) |
| US5324965A (en) * | 1993-03-26 | 1994-06-28 | The United States Of America As Represented By The Secretary Of The Army | Light emitting diode with electro-chemically etched porous silicon |
| US5397429A (en) * | 1993-09-14 | 1995-03-14 | University Of Florida | Method of manufacturing photoluminescing porous silicon using spark erosion |
| US5438210A (en) * | 1993-10-22 | 1995-08-01 | Worley; Eugene R. | Optical isolation connections using integrated circuit techniques |
-
1994
- 1994-06-08 US US08/257,247 patent/US5510633A/en not_active Expired - Lifetime
-
1995
- 1995-06-05 US US08/463,162 patent/US5552328A/en not_active Expired - Fee Related
- 1995-06-06 EP EP95303878A patent/EP0687010B1/en not_active Expired - Lifetime
- 1995-06-06 DE DE69511779T patent/DE69511779T2/de not_active Expired - Fee Related
- 1995-06-07 JP JP14056395A patent/JP3902252B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE69511779T2 (de) | 1999-12-23 |
| EP0687010A1 (en) | 1995-12-13 |
| DE69511779D1 (de) | 1999-10-07 |
| US5510633A (en) | 1996-04-23 |
| JPH088459A (ja) | 1996-01-12 |
| EP0687010B1 (en) | 1999-09-01 |
| US5552328A (en) | 1996-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3902252B2 (ja) | 高速高解像度ｌｅｄ形成方法 | |
| US6157047A (en) | Light emitting semiconductor device using nanocrystals | |
| JP3227156B2 (ja) | 表示パネル用の単結晶シリコン配列素子 | |
| US5952680A (en) | Monolithic array of light emitting diodes for the generation of light at multiple wavelengths and its use for multicolor display applications | |
| US7919392B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5851860A (en) | Semiconductor device and method for producing the same | |
| US20120012972A1 (en) | Single-crystal silicon substrate, soi substrate, semiconductor device, display device, and manufacturing method of semiconductor device | |
| JP3736770B2 (ja) | 映写表示のための単結晶シリコンアレイデバイス | |
| KR100686946B1 (ko) | 반도체 박막기판, 반도체장치, 반도체장치의 제조방법 및전자장치 | |
| US20070228469A1 (en) | Thin-film transistor formed on insulating substrate | |
| US7253040B2 (en) | Fabrication method of semiconductor device | |
| JP2524702B2 (ja) | 受光素子上に情報をライン状に記録するための記録ヘッド | |
| US8415746B2 (en) | Thin-film semiconductor device, lateral bipolar thin-film transistor, hybrid thin-film transistor, MOS thin-film transistor, and method of fabricating thin-film transistor | |
| JP2850072B2 (ja) | 半導体装置 | |
| KR100634543B1 (ko) | 단결정 실리콘 ｔｆｔ 유기발광 디스플레이 및 그 제조방법 | |
| JP3934173B2 (ja) | 表示装置 | |
| JPH0582552A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07239482A (ja) | 液晶表示装置およびその製造方法、並びに、半導体装置およびその製造方法 | |
| JP2005311323A (ja) | 薄膜半導体装置 | |
| JP2006032646A (ja) | 結晶性薄膜形成方法、結晶性薄膜、結晶性薄膜半導体装置およびディスプレイ装置 | |
| JPH0439229B2 (ja) | ||
| JPH0245165A (ja) | サーマル・ヘッド | |
| KR20050104514A (ko) | 액정 표시 장치용 어레이 기판 및 그 제조 방법 | |
| JPH07193276A (ja) | 半導体発光装置 | |
| JPH1074981A (ja) | 半導体発光装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050421 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050510 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050809 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060228 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060526 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |