JP3900318B2

JP3900318B2 - 高速度撮像装置

Info

Publication number: JP3900318B2
Application number: JP23144497A
Authority: JP
Inventors: 政孝辻; 健司三井
Original assignee: 株式会社フォトロン
Priority date: 1997-08-27
Filing date: 1997-08-27
Publication date: 2007-04-04
Anticipated expiration: 2017-08-27
Also published as: JPH1175117A

Description

【０００１】
【発明の属する技術分野】
本発明は、撮像素子として、インターライン型、フレーム・インターライン・トランスファ型などのＣＣＤ（ＣｈａｒｇｅＣｏｕｐｌｅｄＤｅｖｉｃｅ：固体撮像素子）を用いた撮像装置に関し、とくに、受光部の蓄積電荷の並列読出しの改善に関する。
【０００２】
【従来の技術】
高速度撮像はスローモーション再生など、種々の分野で有用である。スローモーション再生を行うには、規格速度（ＮＴＳＣ方式のときは３０画面／秒、ＰＡＬ方式のときは２５画面／秒）より大きい速度で撮像し、その画像データを規格速度で再生するとスローモーション映像を見ることができる。例えば、規格速度のｎ倍の速度で撮像した画像データを規格速度で再生すると、被写体の動きを１／ｎに遅くして観察することができる。このスローモーション画像は、周知の如く、スポーツ選手の運動動作の解析やスポーツ勝敗の判定に有用であるばかりでなく、様々な学術研究や工業生産分野での動態解析に著しく有用性を発揮している。
【０００３】
一般に、このような高速度撮像の１つの手法として、ＣＣＤ型撮像素子やＭＯＳ型撮像素子などの撮像素子のクロック周波数を上げることで反応速度を速くすることが知られている。しかし、この撮像素子の反応速度自体に一定の物理的制限があるので、クロック周波数を上げることに拠る撮像速度の高速化にも限界がある。
【０００４】
この限界以上の高速化を実現するには、その１つの手法として、撮像素子からの出力数を複数にして並列に電荷を読み出す、いわゆる「並列読出し」の方法がある。これにより、並列読出し数分の高速化が図られる。例えば、１出力の構成で３０画面／秒（６４０×４８０画素）の規格の撮像素子に対して、並列読出し数を４個に変更すれば、撮像速度を原理的には４倍の１２０画面／秒に上がることができる。
【０００５】
【発明が解決しようとする課題】
並列読出しタイプのＣＣＤ型撮像素子を用いた高速度撮像装置の場合、撮像速度の異なる装置を得るには、並列読出し数の異なるＣＣＤ型撮像素子を複数種類用意し、それらの撮像素子を個別に搭載した複数種類の撮像装置を提供する必要があった。
【０００６】
読み出した電荷を画像信号に処理する回路は読出し数の分だけ必要になるから、並列読出し数が大きくなるほど、処理回路の回路規模が大きくなる。また、従来の場合、並列読出しを行うには、専用の撮像素子（センサ）として製造する必要があった。このため、並列読出し数の異なる撮像素子を複数種、開発することは、設計や開発のためのコストが重複し、製造コストの増大を招いていた。したがって、並列読出し数（すなわち撮像速度）が違う複数種類の撮像装置の市場での価格は、トータルとして高騰を余儀無くされ、ユーザの希望する性能と価格を両立させることは困難であった。
【０００７】
高速度撮像装置に必要な撮像速度（フレームレート）は、撮影対象の動作速度によりある程度決定されるのが常である。例えば、自動車のエンジンやその関連の動作解析に必要なフレームレートと、人の動作の解析に必要なフレームレートとは異なるのが通常である。もっとも、一番速いフレームレートの装置で撮影すれば、全ての撮影対象について解析可能になるが、そのような装置はハード的規模も大きくなり、高価格のものが多い。また遅めのフレームレートで済むのに、オーバー仕様の装置を使用することは、例えば画像解析量が多くなるなど、演算装置の負荷も大きく、また運用コスト面でも不利である。
【０００８】
したがって、ＣＣＤ型撮像素子を用いた高速度撮像装置に対する市場の要望は、ユーザが選択可能な動作速度の異なる複数種類の撮像装置を適切な価格で提供して欲しいということである。
【０００９】
ところで、ＭＯＳ型撮像素子を搭載した撮像装置の場合にも並列読出しの手法は使用されている。ＭＯＳ型の場合、受光部から水平、垂直両方向に配置されたスイッチを開閉することで、特定の画素位置を選択し、選択された受光部の蓄積電荷をアルミ線などの読出し線を用いて、外部に読出し構成となっている。例えば２５６画素×２５６ラインの素子の場合、１６ライン同時に読み出す１６チャンネルの形式がその一例である。この場合、垂直方向２５６本のラインを１６個のブロックに分け、ブロック内のライン数を１６本に設定して、各ブロックの同一位置のラインを同時に読み出し、これを１６回繰り返している。
【００１０】
しかし、この場合、単純に並列読出し数（チャンネル）を減らすと、読み出せないラインができ、画像を劣化させる。また、並列読出しのための画素選択機構を水平走査回路、垂直走査回路に予め組み込み、また出力ラインの選択についてもその選択機構を出力選択回路に組み込む必要がある。このため、選択ライン数の変更は行うことができない。このような選択回路を素子の外部に配置して制御することも考えられるが、そのように外部においた場合、画質が劣化し、実用にならないという問題がある。
【００１１】
本発明は、このような従来技術が有する問題に鑑みてなされたもので、撮像素子外部から容易に駆動制御可能なＣＣＤ型撮像素子を対象とし、ＣＣＤ型撮像素子の並列読出し法を改善することで、撮像速度の異なる複数種類の専用撮像素子をわざわざ製造しなくても、種々の撮像速度の高速度撮像装置を極力安価に提供でき、ユーザが自分の要求に見合った機能の機種を自在に選択可能にすることを、その目的とする。
【００１２】
【課題を解決するための手段】
上記目的を達成させるため、本発明の高速度撮像装置は、受光領域にライン方向および列方向の２次元に配列した複数の受光部が光信号を変換して蓄積した電荷を前記列方向に複数列で垂直転送し、この電荷を複数の出力部を介して並列に同時に読み出すように形成したＣＣＤ型撮像素子を備え、前記複数の出力部を、複数列で垂直転送される前記電荷を前記ライン方向に読み出し可能な複数の水平転送路で形成するとともに、前記複数の水平転送路の内の、製造時に指定された並列読出し数に対応した複数の水平転送路を介して前記電荷を並列に読み出す制御を前記撮像素子に行う読出し制御手段を備える。
【００１３】
例えば、前記複数の水平転送路は前記受光領域の前記列方向の片側一方に形成される。
【００１４】
また例えば、前記撮像素子は、前記受光領域の前記列方向に分けた２領域に属する前記受光部の蓄積電荷を前記列方向の両側に分けて垂直転送する垂直転送路を備えるとともに、前記複数の水平転送路は前記受光領域の前記列方向の両側に分けて形成してある。前記垂直転送路は、外部からの信号に応じて前記蓄積電荷の転送方向を前記列方向にて双方向に変更可能に形成できる。
【００１５】
さらにまた、一例として、前記撮像素子は、インターライン・トランスファ型（ＩＴ型）のＣＣＤ型撮像素子である。
【００１６】
さらにまた、好適には、前記読出し制御手段は、前記複数の水平転送路の内の前記指定された並列読出し数に応じた複数の水平転送路それぞれに前記蓄積電荷が転送されるまで前記複数の受光部の蓄積電荷を垂直転送させる手段と、前記並列読出し数に応じた複数の水平転送路それぞれへの前記蓄積電荷の転送が完了したときに、この複数の水平転送路上の蓄積電荷を並列に画素単位で読み出す手段とを備える。
【００１７】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して説明する。
【００１８】
第１の実施の形態
第１の実施の形態を図１〜図６を参照して説明する。
【００１９】
図１に示す高速度撮像装置は、エリアイメージセンサ１１と、このセンサ１１に接続された駆動回路１２および処理回路１３と、処理回路１３に接続されたモニタ１４と、駆動回路１２に接続されたスイッチ１５とを備える。
【００２０】
エリアイメージセンサ１１は、対物レンジなどの光学系１１ａと、この光学系１１ａを介して受光面に入射する光を電荷信号に変換するＣＣＤ型撮像素子１１ｂとを備える。このＣＣＤ型撮像素子１１ｂは、例えば２相駆動方式で駆動されるようになっている。
【００２１】
ＣＣＤ型撮像素子１１ｂは、半導体の薄膜積層技術によって、例えばｎ⁻基板上に形成した１チップのインターライン・トランスファ型（ＩＴ型）のＣＣＤ型撮像素子から成る。図２に模式的に示すように、このＣＣＤ型撮像素子１１ｂでは、かかる薄膜積層技術によって、複数の受光部（受光領域を形成）２１…２１としてのフォトダイオードがｘｙ面に２次元的に配置・形成される。ここでは、ｘ軸方向を水平（横）方向、ｙ軸方向を垂直（縦）方向と便宜上呼びことにし、水平方向の同一行の受光部の並びをとくにラインと呼ぶ。
【００２２】
本実施形態の場合、一例として、水平方向に２５６個の受光部が並び、垂直方向に２５６個の受光部が並んでいる。各受光部２１は、１フレームの画像を形成する画素信号の素になる電荷を生成する。つまり、各受光部２１には入射光量に対応した電荷が蓄積される。これにより、２５６×２５６個の画素分の撮像ができる。勿論、この画素数を形成する受光部の配列数は任意である。また、ＣＣＤ型撮像素子１１ｂはフレーム・トランスファ型（ＦＴ型）であってもよい。
【００２３】
垂直方向の各列を成す受光部２１…２１に隣接して垂直転送路２２としてのレジスタが垂直方向にそれぞれ形成され、全体として、受光部２１…２１の各列と垂直転送路２２が水平方向において交互に並んだ状態で垂直方向に配置されている。このため、後述する第１転送信号ＰＶを受光部２１…２１に与えることにより、受光部２１…２１の蓄積電荷を隣接する２５６本の垂直転送路２２…２２に一度に転送できる。さらに、後述する第２転送信号Ｖ１，Ｖ２を垂直転送路２２…２２に与えることで、各垂直転送路２２上の蓄積電荷を画素単位で垂直方向に垂直転送できる。
【００２４】
２５６本の垂直転送路２２…２２の垂直方向における転送出力側には、複数本（ここでは１６本）の水平転送路２３1 …２３16が薄膜積層技術により積層・形成されている。この水平転送路の数は、必ずしも１６本に限定されることなく、任意数でよい。この水平転送路２３1 …２３16のそれぞれは本実施例では２５６個の記憶部から成るレジスタで構成されている。
【００２５】
１番目の水平転送路２３1 には２５６本の垂直転送路２２…２２が繋がれ、垂直転送路２２…２２から受光部の蓄積電荷が渡されるようになっている。また、１番目の水平転送路２３1 の各記憶部は、２番目のそれに個別に接続され、２番目の水平転送路２３2 の各記憶部は３番目のそれに個別に接続され、３番目の水平転送路の２３3 の各記憶部はさらに４番目のそれに個別に接続され、以下、同様に１６番目の水平転送路２３16まで並列に接続されている。このため、後述する第２駆動信号Ｖ１，Ｖ２を垂直転送路群のみならず、この水平転送路群にも供給することにより、１６本の水平転送路間で蓄積電荷を順送りに１６番目の水平転送路２３16まで転送できるようになっている。
【００２６】
また、水平転送路２３1 …２３16のそれぞれは、後述する第３駆動信号Ｈ１，Ｈ２が供給されることにより、各転送路上にその駆動信号供給時点で記憶している２５６個分の蓄積電荷を画素単位で水平方向に順次転送できるようにもなっている。各水平転送路２３1 （…２３16）の水平方向の出力端には出力アンプ２４1 （…２４16）が接続されているため、読み出された蓄積電荷はこの出力アンプ２４1 （…２４16）を通して出力される。
【００２７】
このように形成されるＣＣＤ型撮像素子１１ｂは、その水平転送路が１６本の場合、並列読出し数が１６以下の読出し数の撮像装置には共通に使用できるものである。つまり、並列読出し数が２〜１６の範囲の撮像装置に汎用性がある。並列読出し数の指定は後述するように駆動回路１２から指示される。この指示は恒久的であるから、指示された並列読出し数で決まる固有の撮像速度を有する高速度撮像装置となる。
【００２８】
駆動回路１２は、上述した如く２相駆動方式でセンサ１１を駆動するのに必要な第１〜第３転送信号を出力する。これを実行するため、駆動回路１２は、基準となるタイミング信号（クロック）を発生するタイミング信号発生器１２ａと、このタイミング信号から各種の転送信号および駆動信号を生成し出力する駆動信号発生器１２ｂと、この駆動信号発生器１２ｂに並列読出し数の制御信号を与える並列読出しコントローラ１２ｃとを備える。このコントローラ１２ｃには、スイッチ１５の信号ＳＷが与えられる。
【００２９】
スイッチ１５は、製造時に作業者が手動操作して並列読出し数を選択できるようになっている。並列読出しは、１画面を形成する蓄積電荷を複数チャンネルから同時に（並列に）読み出して高速化を図る手法である。本実施形態でも高速読出しは行うが、これに汎用性を加味して、１タイプの共通の撮像素子１１で撮像速度が異なる複数種類の高速度撮像装置に対処できるようにする。つまり、読出し速度を製造時に調節できるように、そのための並列読出し数の選択機能をスイッチ１５に持たせている。
【００３０】
スイッチ１５は本実施形態では複数のスイッチ状態を取ることができる。このスイッチ状態には、並列読出し数＝１６個を指定するスイッチ信号ＳＷ＝Ｓ１の状態、並列読出し数＝８個を指定するスイッチ信号ＳＷ＝Ｓ２の状態、および、そのほかの並列読出し数を指定するスイッチ信号の状態が含まれる。
【００３１】
並列読出しコントローラ１２ｃは、スイッチ１５から与えられるスイッチ信号ＳＷを入力するＣＰＵを備える。なお、ＣＰＵの代わりに、デジタル回路でコントローラ１２ｃを構成してもよい。コントローラ１２ｃはスイッチ信号ＳＷを入力してその内容を判断する。つまり、スイッチ信号ＳＷ＝Ｓ１のときは、並列読出し数＝１６に対応した制御信号ＣＳ16を、スイッチ信号ＳＷ＝Ｓ２のときは、並列読出し数＝８に対応した制御信号ＣＳ8 を駆動信号発生器１２ｂおよび処理回路１３に出力する。そのほかの内容のスイッチ信号も同様である。このスイッチ信号は製造時に一度設定されると、その内容がコントローラ１２ｃのメモリに格納され、電源オフ後のその内容が維持される。
【００３２】
なお、スイッチ１５を使用せずに、コントローラ１２ｃ自体が、与えられた並列読出し数に対応した制御信号を出力するように形成してもよい。
【００３３】
駆動信号発生器１２ｂは、例えばタイミング信号の所定数を計測するカウンタおよびそのカウント値に応答してパルス信号（駆動信号）を発生するパルス発生器を複数組備え、コントローラ１２ｃからの制御信号の内容に応じた複数種類のパルスシーケンスを発生させる。この発生器１２ｂにより発生する各種の駆動信号には、全ての受光部２１…２１から２５６本の垂直転送路２２…２２に一度に電荷転送するための第１転送信号ＰＶ、電荷を垂直転送するための２相の第２転送信号Ｖ１，Ｖ２、および電荷を水平転送するための２相の第３転送信号Ｈ１，Ｈ２が含まれる。この駆動信号発生器１２ｂでは、カウンタおよびパルス発生器の駆動を制御することで、並列読出し数の制御信号ＣＳ＝ＣＳ16のときには、第２転送信号Ｖ１，Ｖ２の各パルス数を１６個に設定し、また並列読出し数の制御信号ＣＳ＝ＣＳ8 のときには、第２転送信号Ｖ１，Ｖ２の各パルス数を８個に設定するようになっている。そのほかの並列読出し数のときも同様に、読出し数に対応したパルス数に設定される。なお、この駆動信号には、図示しないが、センサ１１の電子シャッタ用の信号や、出力アンプのリセット用の信号なども含まれる。
【００３４】
処理回路１３は、波形整形（ノイズ除去）、補正回路などの信号処理回路を備えるとともに、画像表示のためのＡ／Ｄ変換器、フレームメモリ、Ｄ／Ａ変換器を備える。これにより、センサ１１から順次読み出される電荷信号が画像信号に処理され、モニタ１４に１フレームの画像として表示される。
【００３５】
また、この処理回路１３は、上述した読出し制御信号ＣＳを受け、この制御信号ＣＳで指定している並列読出し数に対応したチャンネル分の出力アンプの出力のみを信号処理し、残りのチャンネルの出力アンプは無視するように構成されている。具体的には、例えば、制御信号ＣＳ＝ＣＳ8 のときには、１番目から８番目の水平転送路２３1 〜２３8 の出力アンプ２４1 〜２４8 の信号を処理し、残りの水平転送路２３9 〜２３16の出力アンプ２４9 〜２４16の信号は不要であるので無視する。なお、制御信号ＣＳ＝ＣＳ16のときには、１番目から１６番目までの全部の出力アンプ２４1 〜２４16の信号が処理される。
【００３６】
続いて、本実施形態に係る高速度撮像装置の動作図３〜６を、センサ１１における転送動作を中心にして説明する。なお、図４および図６において、受光部および垂直転送路の図示を省略し、模式的に表している。
【００３７】
いま、この高速度撮像装置が並列読出し数＝１６の撮像装置であるとする。この場合、製造時にスイッチ１５を介してその並列読出し数＝１６が固有的に指定されている。
【００３８】
このため、駆動信号発生器１２ｂは並列読出し数＝１６に対応して図３に示すタイミングのパルスシーケンスを発生させる。
【００３９】
まず、時刻ｔ１にて第１転送信号ＰＶを論理Ｌから論理Ｈに所定時間、矩形パルス状に立ち上げる。この立上がりに付勢され、ＣＣＤ撮像素子１１ｂの全受光部２１…２１の蓄積電荷が隣接する垂直転送路２２…２２に一度に転送される。これにより、図４（ａ）の斜線部に示す如く、１画面（フレーム）分の蓄積電荷の垂直転送の準備が整う。
【００４０】
この後、時刻ｔ２から、位相が１８０度異なる２相方式の第２転送信号Ｖ１，Ｖ２が論理Ｈおよび論理Ｌの間で矩形パルス状に一定周期で変化する。いまの場合、並列読出し数＝１６であるから、この信号Ｖ１，Ｖ２によるパルス数も１６個となる。この１６個のパルスＶ１，Ｖ２に付勢されて１画面分の蓄積電荷の全てが一斉に垂直転送される。ただし、パルスＶ１，Ｖ２の１組で全体の電荷が１画素分ずつ転送される。このため、１組目のパルスＶ１，Ｖ２により、垂直転送路２２…２２上の最終段の水平方向１ライン分の蓄積電荷が垂直転送されて、１番目の水平転送路２３1 に入る。２組目のパルスＶ１，Ｖ２でさらに水平方向１ライン分の蓄積電荷が垂直転送されるから、１番目の水平転送路２３1 の蓄積電荷は２番目の水平転送路２３2 に移動し、その１番目の水平転送路２３1 に垂直転送路２２…２２上の最終段の新しい水平方向１ライン分の蓄積電荷が垂直転送される。以下、この１ラインずつの垂直転送が繰り返される。１６組目のパルスＶ１，Ｖ２が印加されると、したがって、１６本の水平転送路２３1 …２３16全部に蓄積電荷が転送された状態になり、垂直転送路２２…２２上では、図４（ｂ）に示す如く、垂直方向の上側１６ライン分の蓄積電荷が下側に移動した状態となる。
【００４１】
この後、時刻ｔ３から微小一定時間毎に第３転送信号Ｈ１，Ｈ２が、１ラインの画素数分（ここでは２５６個分）だけ繰り返して論理Ｈに立ち上がる。この第３転送信号Ｈ１，Ｈ２の内の微小パルスの１組により、１６本の水平転送路２３1 …２３16の全てにおいて、１画素分の電荷が出力アンプ側に転送され、１６個の出力アンプ２４1 …２４16から時系列にかつ並列に読み出される。
【００４２】
この１回目の１６ライン分の並列読出しが完了すると、さらに時刻ｔ４で、第２回目の１６ライン分の垂直転送を行うべく第２転送信号Ｖ１，Ｖ２が再び前述と同様に矩形パルス状に変化する。これに呼応して、垂直転送路２２…２２上のさらに１６ライン分の蓄積電荷が１６本の水平転送路２３1 …２３16に垂直転送される。そして、時刻ｔ５から動作する第３転送信号Ｈ１，Ｈ２によって水平転送され、出力アンプ２４1 …２４16から時系列にかつ並列に読み出される。
【００４３】
以上の垂直・水平転送が繰り返され、図４（ｃ）および（ｄ）に示す如く、最後の１６ライン分の蓄積電荷の垂直転送および水平転送が終了すると、１画面分の全ての蓄積電荷が読み出されたことになる。そして、時刻ｔ６で第１転送信号ＰＶが立ち上がって、次の画面分の蓄積電荷が上述と同様に読み出される。
【００４４】
このようにして読み出された各フレーム（画面）の電荷は処理回路１３を経て、例えばスローモーション再生によりモニタ１４に表示される。
【００４５】
一方、この高速度撮像装置が並列読出し数＝８の撮像装置であるとする。この場合、製造時にスイッチ１５を介してその並列読出し数＝８が固有的に指定されている。
【００４６】
このため、駆動信号発生器１２ｂは並列読出し数＝８に対応して図５に示すタイミングのパルスシーケンスを発生させる。
【００４７】
このパルスシーケンスの場合、第２転送信号Ｖ１，Ｖ２が形成するパルス数は、並列読出し数＝８になるように８個に設定されている。そのほかは前述した図３のものと同一である。
【００４８】
このため、垂直転送路２２…２２上の蓄積電荷の内の水平方向８ライン分が１番目〜８番目の水平転送路２３1 〜２３8 に転送されると、直ぐに第３転送信号Ｈ１，Ｈ２が供給され、水平転送が開始される。つまり、第２転送信号Ｖ１，Ｖ２が形成するパルス数＝８であるため、８ラインずつ、合計３２回の垂直・水平転送によって２５６×２５６画素分の蓄積電荷全てが並列に読み出される。
【００４９】
この場合、処理回路１３では、残りの水平転送路２３9 〜２３16からの出力信号は無視され、１番目〜８番目の水平転送路２３1 〜２３8 からの読出し信号に基づいて画像信号が作られる。このため、残りの水平転送路が動作していても、画像生成には支障がない。
【００５０】
この高速度撮像装置がそのほかの並列読出し数であるときも、その読出し数は製造時にスイッチ１５を介して固有的に設定されている。このため、上述と同様に、読出し数に対応したパルス数のパルスシーケンスによって電荷読出しが実行される。。
【００５１】
本実施形態によれば、以上のように、標準テレビ用として家庭用、業務用に用いられている汎用ＣＣＤ型撮像素子の蓄積電荷を並列に読み出しているので、その分、高速に撮像できる。さらに、１タイプの撮像素子、駆動回路、および処理回路を共通に使用して、製造時に並列読出し数を任意に選択、設定できるようにしているので、撮像装置に固有的に与える撮像速度機能に合わせて撮像速度を製造時に調節できる。
【００５２】
このように、並列読出し数を製造時に２〜１６の間で任意に選択でき、共通タイプの撮像素子でありながら、並列読出し数＝２〜１６に対応した、複数種類の高速度撮像装置を市場に提供できる。
【００５３】
なお、併設する水平転送路の数を３２個にする場合、並列読出し数を３２個にしてもよい。並列読出し数の値によっては、２５６ラインに対して、並列読出し回数に端数がでることがあるが、そのような値は予め解っているので、処理回路１３の方で例えばソフトウエア的に処理すればよい。このように、２以上の並列読出しを選択的に実行できるので、高速撮像を機能を維持しながら、その撮像速度を製造時に適宜に可変でき、撮像速度が広範囲に渡って異なる高速度撮像装置を提供できる。
【００５４】
上述の例では、センサ１１の撮像サイズが２５６×２５６画素で構成される場合を説明したが、これは例えば５１２×５１２画素のＣＣＤ型撮像素子を用いてもよい。したがって、そのような場合は当然に、並列読出し数も適宜に増やしてもよく、例えば６４個や３２個の並列読出し数を選択の幅に加えてもよい。
【００５５】
また、上述の例では、あくまで２個以上の並列読出しについて説明したが、上述した１６本の水平転送路を設けたまま、第２転送信号Ｖ１，Ｖ２のパルス数を１組（１個）とすることで、並列読出しを行わない１本の水平転送路による通常の使用法も可能である。つまり、上述した実施形態の場合、電荷読出し数を１〜１６の間で製造時に任意に選択可能で、各種の撮像対象に好適に対応できる。
【００５６】
このように、設定した最大並列読出し数のＣＣＤ型撮像素子を専用回路として一度、設計・製造しておけば、その並列読出し数を素子の外部から制御するだけで、様々な撮像速度の高速撮像速度をユーザに提供できる。したがって、種々の撮像速度仕様に個別に合わせた専用の撮像素子を設計・製造する必要がなくなるから、トータルとしては、開発コストや製造コストを大幅に抑制できる。このため製品の価格も従来よりは確実に抑制可能で、撮像速度と価格の両立という市場のニーズにも合致することになる。ユーザは価格および撮像対象に合わせた撮像速度の高速度撮像装置を選択できる。このため、要求されている撮像速度以上の無駄な高速度撮像を行わなくても済むようになり、画像解析のデータ量を適宜な値に抑えることができるなど、運用面でも有利である。
【００５７】
第２の実施の形態
本発明の第２の実施の形態を図７に基づき説明する。この実施形態の高速度撮像装置は、そのＣＣＤ型撮像素子の蓄積電荷の垂直転送方向を多様化したものである。
【００５８】
この実施形態で用いるＣＣＤ型撮像素子を図７に模式的に示す。同図は、受光部および垂直転送路の図示を省略し、模式的に表している。
【００５９】
図７に示すＣＣＤ型撮像素子１１ｂは、第１の実施形態と同様に、一例として、２５６×２５６画素分の受光部２１…２１および垂直転送走路２２…２２の領域の垂直方向両側に、水平転送路を８本ずつ分けて形成されたチップ構造を有する。つまり、同図の上側に８本の水平転送路２３1 〜２３8 が、同図の下側に別の８本の水平転送路２３9 〜２３16がそれぞれ第１の実施形態のときと同様に形成されている。
【００６０】
また、この撮像素子１１ｂにおいて、垂直転送路２２…２２に転送された１画面分の蓄積電荷の内、上側半分または上側略半分の領域に位置する受光部２１…２１からの蓄積電荷は上側の水平転送路２３1 〜２３8 に垂直転送でき、下側半分または下側略半分の領域に位置する受光部２１…２１からの蓄積電荷は下側の水平転送路２３9 〜２３16に垂直転送できるように分割構造になっている。ただし、第２転送信号Ｖ１，Ｖ２の与え方などに応じて、垂直転送方向を例えば上方向から下方向に変更可能に構成されている。
【００６１】
そのほかの要素は、第１の実施形態の高速度撮像装置と同一または同様に構成されている。
【００６２】
このため、受光部２１…２１から垂直…走路２２…２２に読み出された１画面分の蓄積電荷は、垂直方向両側に分かれて垂直転送される。そして、両側の８本ずつの垂直転送路２３1 〜２３8 および２３9 〜２３16から、８個ずつダブルの並列読出しによって出力される。このため、第１の実施形態のときの１方向のみの垂直転送に比べて、２倍の速度で垂直転送でき、その分、全体の読出し速度も向上する。
【００６３】
しかも、前述の実施形態と同様に、両側の水平転送路での並列読出し数を第２転送信号Ｖ１，Ｖ２のパルス数によって制御できる。これにより、この例の場合、並列読出し数は「２、４、６、８」と２の倍数の範囲で設定できる。加えて、この例では、外部から与える第２転送信号Ｖ１，Ｖ２の制御などに応じて、垂直転送方向を必要に応じて変更できる。例えば、最終回の垂直転送時に、それまで上方向に転送していた蓄積電荷を下方向に転送させることができる。このため、上記並列読出し数にさらに、「１、３、５、７」を加えることができ、全体として、「１〜８」の間で設定できる。したがって、ユーザは並列読出し数の幅「１〜８」に対応して撮像速度を設定できる。
【００６４】
この両側に転送する方式に場合、前述した片側のみに転送する方式に比べて、トータルの水平転送路数が同じ場合、並列読出し数の選択の幅、すなわち撮像速度の範囲は若干狭くなるものの、全体に高速な撮像速度にシフトした状態で、実用上有効な速度選択ができる。これによって、撮像速度の選択範囲を設計するときの自由度を上げることもできる。
【００６５】
なお、本発明に係るＣＣＤ撮像素子は上述した２つの実施形態で説明した素子構成に限定されるものではなく、例えば図８に示す構成であってもよい。同図に示すＣＣＤ型撮像素子は、垂直方向両側にそれぞれ複数本（または１本）の水平転送路２３1 〜２３8 （２３9 〜２３16）を設けるものであるが、さらに、各水平転送路の水平転送方向をその中心より左右に各別に水平転送できるようにしたものである。このように垂直方向および水平方向それぞれに分割して転送することで撮像速度をさらに高速化することができ、その高速状態で前述のように並列読出し数を製造時に適宜に選択して撮像速度を設定することができる。
【００６６】
また、本発明に用いるＣＣＤ型撮像素子はフレームインターライン型（ＦＴ型）ＣＣＤであってもよい。
【００６７】
本発明は、前述した実施形態およびその変形例に記載のものに限定されることなく、請求項記載の発明の要旨を逸脱しない範囲で適宜に変形可能である。
【００６８】
【発明の効果】
以上説明したように、本発明にかかる高速度撮像装置は、ＣＣＤ型撮像素子の受光部の蓄積電荷を垂直転送および水平転送して並列に読み出すときに、その並列読出し数を外部から選択できるようにしたため、専用素子として設計、製造する種類は、所望の最大並列読出し数の高速撮影専用の撮像素子１種類だけで済むので、素子の設計や開発のコストをトータルとして抑えることができ、これにより、並列読出しによる高速撮像の機能を維持しながら、同時に、異なる撮像速度の複数種類の装置を従来よりも低い価格で市場に提供できる。したがって、ユーザは自分が必要とする撮像速度と価格に応じて高速度撮像装置を選択できる。また、過大な仕様とならない最適な撮像速度を得ることができ、強いては画像解析などの処理効率も向上させるという優れた効果がある。これらの利点は、１種類の撮像素子が異なる撮像速度の複数種類の高速度撮像装置に共通に使えるので、開発、設計を含めた製造コストの面で非常に有利であることに起因している。
【図面の簡単な説明】
【図１】本発明の実施形態に係る高速度撮像装置の構成例を示す概略ブロック図。
【図２】第１の実施形態における素子構成を模式的に示す図。
【図３】ある並列読出し数に設定したときの並列読出し制御の概略を示すタイミングチャート。
【図４】並列読出しの過程を説明する図。
【図５】別の並列読出し数に設定したときの並列読出し制御の概略を示すタイミングチャート。
【図６】並列読出しの過程を説明する図。
【図７】第２の実施形態における素子構成を模式的に示す図。
【図８】第２の実施形態の変形例に係る素子構成を模式的に示す図。
【符号の説明】
１１エリアイメージセンサ
１１ｂＣＣＤ撮像素子
１２駆動回路
１２ｂ駆動信号発生器
１３処理回路
１４モニタ
１５スイッチ
２１受光部
２２垂直転送路
２３水平転送路
２４出力アンプ

Claims

受光領域にライン方向および列方向の２次元に配列した複数の受光部が光信号を変換して蓄積した電荷を前記列方向に複数列で垂直転送し、この電荷を複数の出力部を介して並列に同時に読み出すように形成したＣＣＤ型撮像素子を備えた高速度撮像装置において、
前記複数の出力部を、複数列で垂直転送される前記電荷を前記ライン方向に読み出し可能な複数の水平転送路で形成するとともに、
前記複数の水平転送路の内の、製造時に指定された並列読出し数に対応した複数の水平転送路を介して前記電荷を並列に読み出す制御を前記撮像素子に行う読出し制御手段を備えた高速度撮像装置。
請求項１記載の発明において、
前記複数の水平転送路は前記受光領域の前記列方向の片側一方に形成してある高速度撮像装置。
請求項１記載の発明において、
前記撮像素子は、前記受光領域の前記列方向に分けた２領域に属する前記受光部の蓄積電荷を前記列方向の両側に分けて垂直転送する垂直転送路を備えるとともに、
前記複数の水平転送路は前記受光領域の前記列方向の両側に分けて形成してある高速度撮像装置。
請求項３記載の発明において、
前記垂直転送路は、外部からの信号に応じて前記蓄積電荷の転送方向を前記列方向にて双方向に変更可能に形成してある高速度撮像装置。
請求項１記載の発明において、
前記撮像素子は、インターライン・トランスファ型（ＩＴ型）のＣＣＤ型撮像素子である高速度撮像装置。
請求項１記載の発明において、
前記読出し制御手段は、前記複数の水平転送路の内の前記指定された並列読出し数に応じた複数の水平転送路それぞれに前記蓄積電荷が転送されるまで前記複数の受光部の蓄積電荷を垂直転送させる手段と、前記並列読出し数に応じた複数の水平転送路それぞれへの前記蓄積電荷の転送が完了したときに、この複数の水平転送路上の蓄積電荷を並列に画素単位で読み出す手段とを備える高速度撮像装置。