JP3891552B2 - フィルタ装置 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えばアナログシンセサイザ等に用いられるアナログフィルタをデジタルフィルタでモデリングしたフィルタ装置に関する。
【０００２】
【従来の技術】
アナログシンセサイザの主要な構成要素となるアナログフィルタをデジタルフィルタでモデリングする場合には、以下のような理由によってその実現が困難であった。第１に従来のデジタルフィルタにあっては周波数０からナイキスト周波数までの周波数帯域内でレゾナンス（Ｑ値に相当しローパスフィルタでは通過肩特性の先鋭さを指す）を大きくした場合には係数感度が大きく変化するのでその動作が不安定になるからである。更に第２にアナログフィルタは構成素子の非線形性故に波形歪が生じるので独特な効果付加等を簡単に実現できるがデジタルフィルタでこれを実現しようとしても簡単にはいかなかった。
【０００３】
【発明が解決しようとする課題】
そこで、上述した第１の動作不安定の問題を解消する手法としてカットオフ特性とレゾナンス特性とを決定するパタメータ間に内部的な制限を設けた構成としたり、フィルタ係数を適宜補正する処理等を付加したものが提案されていたがこれらは動作不安定化の根本的対策とはなっておらず、その構成も複雑になる。しかも第２の問題に着目してこれを効果的に解決する手法は殆ど提案されていない。
【０００４】
本発明は、このような従来の課題を解決するためになされたものであり、周波数０からナイキスト周波数までの周波数帯域において安定した動作を行うアナログモデリング型のフィルタを提供することを目的とする。また、本発明の他の目的はかかるフィルタにおいても波形歪を容易に再現することを可能とする点にある。
【０００５】
【課題を解決するための手段】
上記目的を達成するために、本発明は、入力信号に対してフィルタリングを行って出力信号とするフィルタ装置であって、
当該装置に対する前記入力信号を受け付け、設定されたカットオフ特性で周波数帯域を制限した信号を出力する帯域阻止部と、この帯域阻止部からの出力信号に対して前記カットオフ特性を定めるカットオフ周波数近傍のみのゲインを調整して当該装置の前記出力信号とするピーキング部とを分けてそれらをデジタルフィルタを用いて構成したことを特徴とするようにした。
【０００６】
また、前記帯域阻止部は、複数の１次ＩＩＲ型ローパスフィルタを縦続して構成し、前記ピーキング部は、１次ＩＩＲ型ローパスフィルタと１次ＩＩＲ型ハイパスフィルタとを用いて成るバンドパスフィルタに出力信号を帰還したものを入力するように構成し、前記帯域阻止部の複数の１次ＩＩＲローパスフィルタのカットオフ周波数が、前記ピーキング部のバンドパスフィルタの中心周波数に一致させるようにしてフィルタ装置を実現することができる。
【０００７】
さらに、前記ピーキング部が入出力特性が非線形である非線形入出力部を更に備えた構成を提供される。この非線形入出力部は、前記帯域阻止部からの出力信号と前記ピーキング部のバンドパスフィルタからの出力信号との加算信号を入力可能に構成することができる。
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照しつつ説明する。
【０００８】
（第１の実施形態）
（構成）
図１は本発明の第１の実施形態のアナログモデリングデジタルフィルタ１０００のブロック構成図である。このアナログモデリングフィルタ１０００は、１次のＩＩＲ（Infinite Impulse Response）型ローパスフィルタ１００と、１次のＩＩＲ型ローパスフィルタ１１０
と、ピーキング部２００とを備えている。
【０００９】
入力端子３００を介して入力された信号は２つの１次のＩＩＲ型ローパスフィルタ１００、１１０によってカットオフ周波数ｆｃ以下の周波数成分が通過されこれを超える周波数成分は阻止されるように構成されている。かくして、２つの１次のＩＩＲ型ローパスフィルタ１００、１１０は設定されたカットオフ特性で通過信号の周波数帯域を制限する帯域阻止部１５０となっている。
【００１０】
また、出力端子３１０から出力される出力信号は帰還係数β２３０で定まる帰還量でバンドバスフィルタ２２０に帰還入力される。このバンドパスフイルタ２２０は、例えば１次のＩＩＲ型ローパスフィルタと１次のＩＩＲ型ハイパスフィルタとで実現されその通過帯域の中心周波数は、フィルタ１００、１１０のカットオフ周波数と同じ周波数に設定されている。そしてこのバンドパスフィルタ２２０を通過した信号は帯域阻止部１５０側からの信号と加算器２１０で加算出力されるように構成されている。
【００１１】
図２は図１の構成をデジタルフィルタで構成したより具体的な構成例である。１次のＩＩＲ型フィルタ１００、１１０において１０１、１１１は加算器、１０２、１１２は係数ｋの乗算器、１０３、１１３は遅延素子、１０４、１１４は減算器となっている。なお、これらの１次のＩＩＲ型のフィルタ１００、１１０のそれぞれの伝達関数は図８の「ローパス特性」で示される式となる。
【００１２】
また、バンドパスフィルタ２２０において、２２１は遅延素子、２２２は係数ａの乗算器、２２３は減算器、２２４は加算器、２２５は遅延素子、２２６は係数ａの乗算器、２２７、２２８は加算器である。さらに、２２９は減算器、２３１は遅延素子である。図２を参照すれば分かるようにこのバンドパスフィルタ２２０は１次のＩＩＲ型ローパスフィルタと１次のＩＩＲ型ハイパスフィルタとを含んで構成されている。
【００１３】
また図２の係数テーブル４００には入力信号の周波数の応じて用意してある係数ｋ、ａの値を格納してある。図３は格納された係数ｋ、ａの説明図であり、横軸にはサンプリング周波数で規格化された正規化周波数（０．５の点がナイキスト周波数に相当する）、縦軸には、図面上側の線３ａで示される正規化周波数に応じて変化する係数ｋの値、図面下側の線３ｂで示される正規化周波数に応じて変化する係数ａの値となっている。係数テーブル４００はこのように周波数によって変化する係数ｋ、ａを格納している。
【００１４】
係数制御部５００は入力信号の周波数に応じて係数テーブル４００から対応する係数ｋ、ａを索出し、これらを各フィルタ１００、１１０、２２０に供給する。これに応答して各フィルタ１００、１１０、２２０の係数は更新されて適宜特性が変更されてフィルタリング動作を行う。
【００１５】
図４（ａ）はβが「１．９５」、カットオフ周波数ｆｃをサンプリング周波数で正規化したＦｃの値が「０．００１５」の場合の特性、図４（ｂ）はカットオフ周波数を１０倍とした場合、即ちＦｃの値を「０．０１５」とした場合の特性を示している。なお、図４において縦軸はパワー、横軸はサンプリング周波数で正規化した周波数を示している。
【００１６】
そして、図４（ａ）、（ｂ）における符号ａ、ｄで示す点線が帯域阻止部１５０のパワー−周波数特性を示し、図４（ａ）、（ｂ）における符号ｂ、ｅで示す点線がピーキング部２００のパワー−周波数特性を示しており、図４（ａ）、（ｂ）における符号ｃ、ｆで示す線が全体でのパワー−周波数特性を示している。
【００１７】
図４を参照すれば分かるように、設定されたカットオフ特性で通過信号の周波数帯域を制限する帯域阻止部１５０と、カットオフ周波数ｆｃ近傍のみのゲインを調整するピーキング部２００とを分けてそれらをデジタルフィルタを用いて構成することによって、全体的な特性はどのような周波数ににおいても維持されて、周波数０からナイキスト周波数までの帯域内でレゾナンス（ピーキング部でのピーク値の先鋭さ）を上げた場合の安定性を確保することができるようになる。
【００１８】
（第２の実施形態）
（構成）
図５は第２の実施形態のアナログモデリングデジタルフィルタ１００１のブロック構成図である。図１と比較して分かるようにこのアナログモデリングデジタルフィルタ１００１においては図１のアナログモデリングデジタルフィルタ１０００のピーキング部２００において、加算器２１０と出力端子の間に非線形入出力部２４０を設けた点のみに特徴がありその他の点は変わる所がないため、変更点に係わる部分のみを説明する。
【００１９】
図６はこのアナログモデリングデジタルフィルタ１００１の詳細な構成図であり、図２と比較して分かるように非線形入出力部２４０が新たに加算器２１０と出力端子３１０との間に設けられている。非線形入出力部２４０は、テーブル２４１と信号処理部２４２とを備えている。テーブル２４１には入力に対して非線形的に出力信号を生成するためのデータが格納されており、例えば図７にその非線形特性が示されている。入力ｘが大きくなる程、出力γは平坦になって全体的に非線形性を有している。そして信号処理部２４２は入力信号ｘに対応する出力信号をテーブル２４２を参照して求め、求めた出力信号を出力するように構成されている。
【００２０】
この非線形入出力部２４０を含めたピーキング部２００の特性を示す伝達関数は図８のピーキング特性で示す式となり、さらにアナログモデリングフィルタ１００１の全体的な特性は図８の全体特性で示す式のようになる。
【００２１】
図９、図１０、図１１は振幅１２．５（％）（全体で２の１６乗＝６５５３６のｐｅａｋ ｔｏ ｐｅａｋ値においてその１２．５（％）をｐｅａｋ ｔｏ ｐｅａｋとした）のサイン波（周波数ｆ＝２４０Ｈｚ）を入力した場合の非線形入出力部２４０の出力信号を示している。なお、この場合、サンプリング周波数ｆｓ＝４８ｋ（Ｈｚ）、カットオフ周波数ｆｃ＝２４０Ｈｚとして、βを「０％（ケース１）」、「５０％（ケース２）」、「１００％（ケース３）」と変化させている。
【００２２】
これに対して図１２、図１３、図１４はそれぞれケース１、２、３における「パワー−周波数特性」の説明図である。ケース１（図１２参照）では基本波ｆ１に対して１個の高調波ｈ１が出現し、また、ケース２（図１３参照）では基本波ｆ１に対して２個の高調波ｈ２が出現する。そして帰還係数を最大とするケース３（図１４参照）においては基本波ｆ１に対して多数の高調波ｈ１、ｈ２、ｈ３、…が出現する。
【００２３】
したがって、第２の実施形態によれば、ピーキング部２００に非線形出力部２４０を設けることによってレゾナンスの増減と共に、アナログフィルタが有する歪波形特性を容易に再現することができる。
【００２４】
以上本発明の実施の形態について説明したが、本発明の要旨を逸脱しない範囲内で上記実施形態に種々の変形や変更を施すことが可能となる。また、アナログモデリングデジタルフィルタ１０００、１００１の構成を可能な限り専用のＬＳＩ等のハードウエアで実現することもできるし、その機能を可能な限りＣＰＵ（又はＤＳＰ）が動作プログラムを実行することによって実現することも可能である。さらに各テーブルを使用せずにアルゴリズムプログラムで一連の動作を行うようにしても良い。また、以上の実施形態においては帯域阻止部を複数の１次ＩＩＲ型ローパスフィルタを縦続して構成したが、帯域阻止部を複数の１次ＩＩＲ型ハイパスフィルタを縦続して構成しても良く、この場合のハイパス特性を示す伝達関数は図８の最下段に示すものを採用すれば良い。
【発明の効果】
以上説明してきたように、本発明によれば、周波数０からナイキスト周波数までの周波数帯域において安定した動作を行うアナログモデリング型のフィルタを実現することができるという効果が得られる。また、本発明の他の目的はかかるフィルタにおいても波形歪を容易に再現することも可能になるという効果も得られる。
【図面の簡単な説明】
【図１】第１の実施形態のアナログモデリングデジタルフィルタ１０００のブロック構成図である。
【図２】第１の実施形態のアナログモデリングデジタルフィルタ１０００の具体的な構成図である。
【図３】係数の説明図である。
【図４】アナログモデリングデジタルフィルタ１０００の特性の説明図である。
【図５】第２の実施形態のアナログモデリングデジタルフィルタ１００１のブロック構成図である。
【図６】第１の実施形態のアナログモデリングデジタルフィルタ１００１の具体的な構成図である。
【図７】フィルタ特性の説明図である。
【図８】第２の実施形態の発振器２００のブロック構成図である。
【図９】入力信号の説明図である。
【図１０】入力信号の説明図である。
【図１１】入力信号の説明図である。
【図１２】出力パワースペクトルの説明図である。
【図１３】出力パワースペクトルの説明図である。
【図１４】出力パワースペクトルの説明図である。
【符号の説明】
１００ ＩＩＲ型ローパスフィルタ
１１０ ＩＩＲ型ローパスフィルタ
２００ ピーキング部
２１０ 加算器
２２０ バンドパスフィルタ
２３０ 帰還係数
２４０ 非線形入出力部
２４１ テーブル
２４２ 信号処理部
１１２ テーブル
３００ 入力端子
３１０ 出力端子
４００ 係数テーブル
５００ 係数制御部
１０００ アナログモデリングデジタルフィルタ
１００１ アナログモデリングデジタルフィルタ

Claims (3)

1. 入力信号に対してフィルタリングを行って出力信号とするフィルタ装置であって、
   当該装置に対する前記入力信号を受け付け、設定されたカットオフ特性で周波数帯域を制限した信号を出力する帯域阻止部と、この帯域阻止部からの出力信号に対して前記カットオフ特性を定めるカットオフ周波数近傍のみのゲインを調整して当該装置の前記出力信号とするピーキング部とを分けてそれらをデジタルフィルタを用いて構成したことを特徴とするフィルタ装置。
2. 請求項１に記載のフィルタ装置において、
   前記ピーキング部は、
   入出力特性が非線形である非線形入出力部を更に備えたことを特徴とするフィルタ装置。
3. 請求項２に記載のフィルタ装置において、
   前記非線形入出力部は、
   前記帯域阻止部からの出力信号と前記ピーキング部のバンドパスフィルタからの出力信号との加算信号を入力可能に構成されたことを特徴とするフィルタ装置。

Images