JP3861628B2 - 高周波モジュール - Google Patents
高周波モジュール Download PDFInfo
- Publication number
- JP3861628B2 JP3861628B2 JP2001218981A JP2001218981A JP3861628B2 JP 3861628 B2 JP3861628 B2 JP 3861628B2 JP 2001218981 A JP2001218981 A JP 2001218981A JP 2001218981 A JP2001218981 A JP 2001218981A JP 3861628 B2 JP3861628 B2 JP 3861628B2
- Authority
- JP
- Japan
- Prior art keywords
- multilayer substrate
- capacitor
- active element
- hole
- strip line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/18—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance
- H03B5/1841—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator
- H03B5/1847—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising distributed inductance and capacitance the frequency-determining element being a strip line resonator the active element in the amplifier being a semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/66—High-frequency adaptations
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6644—Packaging aspects of high-frequency amplifiers
- H01L2223/665—Bias feed arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は高周波モジュールに関し、特にたとえば、多層基板上にベアチップ状の能動素子または能動素子を含むベアチップ状のＩＣを搭載することによって形成された電圧制御発振器などの高周波モジュールに関する。
【０００２】
【従来の技術】
図４は、従来の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。電圧制御発振器１は、多層基板２を含む。多層基板２上には、ベアチップ状のＩＣ３、コンデンサ４、その他の電子部品５などが搭載される。ＩＣ３には、能動素子として発振段のトランジスタが形成されている。なお、このＩＣ３に代えて、発振段のベアチップ状のトランジスタそのものが搭載されていてもよい。さらに、多層基板２上には、電極パターン６が形成され、多層基板２上に搭載された電子部品が接続されて、電圧制御発振器１が形成される。
【０００３】
この電圧制御発振器１は、たとえば図５に示すような回路となるように構成される。電圧制御発振器１は、電源電圧Ｖｃとグランドとの間に接続されるコンデンサＣ１を含む。さらに、電源電圧ＶｃにはストリップラインＳＬ１の一端が接続され、その他端は可変容量ダイオードＤ１のカソードおよびコンデンサＣ２の一端に接続される。可変容量ダイオードＤ１のアノードはグランドに接続される。また、コンデンサＣ２の他端は、ストリップラインＳＬ２、コンデンサＣ３および別のコンデンサＣ４のそれぞれの一端に接続される。ストリップラインＳＬ２およびコンデンサＣ３の他端はグランドに接続される。また、コンデンサＣ４は、抵抗Ｒ１，Ｒ２，Ｒ３で構成される分圧回路に接続される。
【０００４】
この分圧回路は、電源電圧Ｖｂとグランドとの間に接続される。さらに、電源電圧Ｖｂは、ストリップラインＳＬ３を介してＮＰＮトランジスタＴｒ１のコレクタに接続される。このトランジスタＴｒ１のエミッタは、別のＮＰＮトランジスタＴｒ２のコレクタに接続され、トランジスタＴｒ２のエミッタは、抵抗Ｒ４の一端に接続される。この抵抗Ｒ４の他端は、ストリップラインＳＬ４とコンデンサＣ５との並列回路を介してグランドに接続される。
【０００５】
トランジスタＴｒ１のベースには、抵抗Ｒ１，Ｒ２の中間部が接続される。また、トランジスタＴｒ２のベースには、抵抗Ｒ２，Ｒ３の中間部およびコンデンサＣ４が接続される。さらに、トランジスタＴｒ１のベースには、コンデンサＣ６の一端が接続され、コンデンサＣ６の他端およびトランジスタＴｒ２のベースは、コンデンサＣ７を介して、トランジスタＴｒ２のエミッタに接続される。さらに、トランジスタＴｒ２のエミッタは、コンデンサＣ８を介してグランドに接続される。
【０００６】
また、電源電圧ＶｂとストリップラインＳＬ３との中間部は、コンデンサＣ９を介してグランドに接続される。さらに、ストリップラインＳＬ３とトランジスタＴｒ１との中間部は、コンデンサＣ１０を介して出力端子に接続されるとともに、コンデンサＣ１１を介してグランドに接続される。また、トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの中間部は、コンデンサＣ１２を介してグランドに接続される。
【０００７】
図４に示す電圧制御発振器１では、発振段のコンデンサＴｒ２のコレクタに接続されるコンデンサＣ１２が、多層基板２上のコンデンサ４であり、その一端がＩＣ３に形成されたトランジスタＴｒ２のコレクタに接続され、他端がグランドに接続される。この電圧制御発振器１では、電子部品がたとえばフリップチップ実装され、ＩＣ３はバンプ７を介して電極パターン６に接続される。もちろん、これらの電子部品は、ワイヤボンディングなどによって電極パターン６に接続されてもよい。そして、ＩＣ３と多層基板２との間には、十分な実装強度を確保するために、封止樹脂８が充填される。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような電圧制御発振器において、ＩＣと多層基板との間に充填される封止樹脂が、他の電子部品、特に発振段のトランジスタのコレクタに接続されたコンデンサに接触すると、電子部品の高周波インピーダンスが変化するため、発振出力レベルや高調波レベルの変動やＣ／Ｎ劣化などが生じ、安定した特性を得ることができない。また、封止樹脂と多層基板の熱膨張率が異なるため、熱衝撃試験での信頼性や、実装された電子部品の信頼性が低下するという問題がある。
【０００９】
それゆえに、この発明の主たる目的は、多層基板上への能動素子の実装強度を確保するために用いられる封止樹脂の影響が少なく、安定した特性を得ることができ、信頼性の高い高周波モジュールを提供することである。
【００１０】
【課題を解決するための手段】
この発明は、多層基板と、多層基板上にフリップチップ搭載されるベアチップ状の能動素子と、多層基板上において能動素子を封止するための樹脂と、能動素子の所定のバンプに接続される接地容量とを含み、接地容量は、多層基板の上面と内層との間に設けられるとともに一端が所定のバンプと接続された第１のスルーホールと、多層基板内に形成されるとともに一端が第１のスルーホールの他端に接続されたストリップラインと、多層基板の上面と内層との間に設けられるとともに一端がストリップラインの他端と接続された第２のスルーホールと、多層基板上に形成されるとともに一端が第２のスルーホールの他端に接続され、他端が接地されるコンデンサとによって構成され、コンデンサは能動素子を封止する樹脂と離れて配置される、高周波モジュールである。
また、この発明は、多層基板と、多層基板上にフリップチップ搭載されるベアチップ状の能動素子と、多層基板上において能動素子を封止するための樹脂と、能動素子の所定のバンプに接続される接地容量とを含み、接地容量は、多層基板の上面と内層との間に設けられるとともに一端が所定のバンプと接続された第１のスルーホールと、多層基板内に形成されるとともに一端が第１のスルーホールの他端に接続されたストリップラインと、多層基板の上面と内層との間に設けられるとともに一端がストリップラインの他端と接続された第２のスルーホールと、多層基板上に形成されるとともに第２のスルーホールの他端に接続されたマイクロストリップラインのオープンスタブとによって構成され、マイクロストリップラインは能動素子を封止する樹脂と離れて配置される、高周波モジュールである。
これらの高周波モジュールにおいて、能動素子は、発振段のトランジスタまたは発振段のＦＥＴであり、能動素子を用いた電圧制御発振器が形成された高周波モジュールとすることができ、トランジスタのコレクタまたはＦＥＴのドレインが接地容量に接続されて電圧制御発振器が構成されたものとすることができる。
【００１１】
能動素子に接続される接地容量を多層基板内に形成したストリップラインと多層基板上に搭載されるコンデンサとで構成することにより、能動素子の実装強度を高めるための封止樹脂が接地容量などの他の電子部品に接触する可能性を小さくすることができる。ここで、多層基板上に形成された電極で能動素子と他の電子部品とを接続した場合、封止樹脂が接続用の電極に付着することにより、能動素子と電極との間に形成される浮遊容量の影響が大きくなるが、多層基板内にストリップラインを形成することにより、能動素子とストリップラインとの間に浮遊容量が発生しにくくなり、高周波モジュールの特性ばらつきを小さくすることができる。
また、能動素子に接続される接地容量を多層基板内に形成されるストリップラインと多層基板上に形成されるマイクロストリップラインとで構成することによっても、能動素子と接地容量とをストリップラインで接続することができ、封止樹脂による浮遊容量の発生を抑えることができる。また、コンデンサやマイクロストリップラインと封止樹脂とを離れて配置することにより、能動素子に接続される接地容量が封止樹脂の影響を受けることを防止することができる。
さらに、高周波モジュールとして電圧制御発振器を形成した場合、発振段のトランジスタのコレクタに接続される接地容量や、発振段のＦＥＴのドレインに接続される接地容量に封止用樹脂が接触しないようにすることができ、特性ばらつきの少ない電圧制御発振器を得ることができる。
【００１２】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１３】
【発明の実施の形態】
図１は、この発明の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。電圧制御発振器１０は、誘電体材料で形成された多層基板１２を含む。多層基板１２の一方面上には、ベアチップＩＣ１４、ベアチップＩＣ１４に接続されるコンデンサ１６、他の電子部品１８などが搭載される。ベアチップＩＣ１４には、電圧制御発振器１０の発振段のトランジスタまたは発振段のＦＥＴが形成される。そして、発振段のトランジスタのコレクタまたは発振段のＦＥＴのドレインが、コンデンサ１６に接続される。なお、ＩＣ１４に代えて、発振段のトランジスタやＦＥＴそのものが搭載されていてもよい。さらに、多層基板１２の一方面上には、電極パターン２０が形成され、これらの電極パターン２０によって多層基板１２上の電子部品が接続される。ベアチップＩＣ１４は、たとえばフリップチップ実装により、バンプ２２によって多層基板１２上に取り付けられる。
【００１４】
多層基板１２の他方面上には、第１のグランド電極２４が形成される。さらに、多層基板１２の内部には、第１のグランド電極２４と平行に、第２のグランド電極２６が形成される。これらのグランド電極２４，２６の間には、ストリップライン電極２８が形成される。このストリップライン電極２８の一端が、多層基板１２に形成されたスルーホール３０を介して、ＩＣ１４に形成された発振段のトランジスタのコレクタに接続される。また、ストリップライン電極２８の他端は、スルーホール３２を介して、コンデンサ１６の一端に接続される。なお、図示していないが、このコンデンサ１６の他端は接地されている。
【００１５】
この電圧制御発振器１０は、図５に示す回路を有し、コンデンサ１６は発振段のトランジスタＴｒ２のコレクタに接続される接地容量Ｃ１２に相当するものである。このような電圧制御発振器１０では、ＩＣ１４の実装強度を確保するために、ＩＣ１４と多層基板１２との間に封止樹脂３４が充填される。このとき、封止樹脂３４がコンデンサ１６に付着しないように、ＩＣ１４とコンデンサ１６との間隔が設定される。このように、多層基板１２の一方面上には、ＩＣ１４とコンデンサ１６とを接続するための電極パターンがなく、コンデンサ１６にも封止樹脂３４が接触しない。そのため、コンデンサ１６が封止樹脂の影響を受けず、発振出力レベルや高調波レベルの変動や、Ｃ／Ｎ劣化、熱衝撃試験による信頼性低下などが発生せず、安定した特性を得ることができる。
【００１６】
ここで、多層基板１２の一方面上に形成された電極パターンでＩＣ１４とコンデンサ１６とを接続すると、ＩＣ１４と電極パターンとの間に生じる浮遊容量が大きくなるため、発振器の特性にばらつきが生じる。しかしながら、多層基板１２中に形成されたストリップラインを用いることにより、このような浮遊容量を抑えることができ、安定した特性を得ることができる。なお、ＩＣ１４とコンデンサ１６との間隔が大きくなることにより、ストリップライン電極２８の長さが長くなってインピーダンスが生じるが、他の回路素子でインピーダンスによる影響を調整することができる。
【００１７】
また、図２に示すように、トランジスタＴｒ２のコレクタに接続される接地容量Ｃ１２をストリップラインで形成してもよい。この場合、ストリップライン電極２８の他端には何も接続されず、オープンスタブとして形成される。このように、ストリップラインによってオープンスタブを形成した場合、封止樹脂３４が塗布された部分に関係なく、接地容量Ｃ１２を形成することができる。さらに、図３に示すように、ストリップラインとマイクロストリップラインとで接地容量Ｃ１２を形成してもよい。この場合、多層基板１２の一方面上にマイクロストリップライン電極３６が形成され、その一端がスルーホール３８を介してストリップライン電極２８に接続される。このとき、マイクロストリップライン電極３６の他端には何も接続されず、オープンスタブとして形成される。
【００１８】
このように、ストリップラインとマイクロストリップラインとで接地容量Ｃ１２を形成した場合においても、封止樹脂３４が接地容量Ｃ１２に接触しないことにより、封止樹脂３４による影響を防ぐことができる。さらに、図２や図３に示す電圧制御発振器１０では、多層基板１２上に実装する部品の数を減らすことができ、低コスト化を図ることができる。
【００１９】
【発明の効果】
この発明によれば、発振段のトランジスタのコレクタ、または発振段のＦＥＴのドレインに接続される接地容量に封止樹脂が接触せず、封止樹脂による接地容量の高周波インピーダンスの変動を抑えることができる。そのため、発振出力レベルや高調波レベルの変動が少なく、安定した特性の電圧制御発振器を得ることができる。また、熱衝撃試験において、封止樹脂と多層基板との熱膨張率の違いによる電子部品への影響を抑えることができ、信頼性の高い電圧制御発振器を得ることができる。
【図面の簡単な説明】
【図１】この発明の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。
【図２】この発明を適用した電圧制御発振器の他の例の要部を示す図解図である。
【図３】この発明を適用した電圧制御発振器のさらに他の例の要部を示す図解図である。
【図４】従来の電圧制御発振器の一例の要部を示す図解図である。
【図５】電圧制御発振器の一例を示す回路図である。
【符号の説明】
１０ 電圧制御発振器
１２ 多層基板
１４ ベアチップＩＣ
１６ コンデンサ
１８ 電子部品
２０ 電極パターン
２２ バンプ
２４ 第１のグランド電極
２６ 第２のグランド電極
２８ ストリップライン電極
３０ スルーホール
３２ スルーホール
３４ 封止樹脂
３６ マイクロストリップライン電極
３８ スルーホール
【発明の属する技術分野】
この発明は高周波モジュールに関し、特にたとえば、多層基板上にベアチップ状の能動素子または能動素子を含むベアチップ状のＩＣを搭載することによって形成された電圧制御発振器などの高周波モジュールに関する。
【０００２】
【従来の技術】
図４は、従来の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。電圧制御発振器１は、多層基板２を含む。多層基板２上には、ベアチップ状のＩＣ３、コンデンサ４、その他の電子部品５などが搭載される。ＩＣ３には、能動素子として発振段のトランジスタが形成されている。なお、このＩＣ３に代えて、発振段のベアチップ状のトランジスタそのものが搭載されていてもよい。さらに、多層基板２上には、電極パターン６が形成され、多層基板２上に搭載された電子部品が接続されて、電圧制御発振器１が形成される。
【０００３】
この電圧制御発振器１は、たとえば図５に示すような回路となるように構成される。電圧制御発振器１は、電源電圧Ｖｃとグランドとの間に接続されるコンデンサＣ１を含む。さらに、電源電圧ＶｃにはストリップラインＳＬ１の一端が接続され、その他端は可変容量ダイオードＤ１のカソードおよびコンデンサＣ２の一端に接続される。可変容量ダイオードＤ１のアノードはグランドに接続される。また、コンデンサＣ２の他端は、ストリップラインＳＬ２、コンデンサＣ３および別のコンデンサＣ４のそれぞれの一端に接続される。ストリップラインＳＬ２およびコンデンサＣ３の他端はグランドに接続される。また、コンデンサＣ４は、抵抗Ｒ１，Ｒ２，Ｒ３で構成される分圧回路に接続される。
【０００４】
この分圧回路は、電源電圧Ｖｂとグランドとの間に接続される。さらに、電源電圧Ｖｂは、ストリップラインＳＬ３を介してＮＰＮトランジスタＴｒ１のコレクタに接続される。このトランジスタＴｒ１のエミッタは、別のＮＰＮトランジスタＴｒ２のコレクタに接続され、トランジスタＴｒ２のエミッタは、抵抗Ｒ４の一端に接続される。この抵抗Ｒ４の他端は、ストリップラインＳＬ４とコンデンサＣ５との並列回路を介してグランドに接続される。
【０００５】
トランジスタＴｒ１のベースには、抵抗Ｒ１，Ｒ２の中間部が接続される。また、トランジスタＴｒ２のベースには、抵抗Ｒ２，Ｒ３の中間部およびコンデンサＣ４が接続される。さらに、トランジスタＴｒ１のベースには、コンデンサＣ６の一端が接続され、コンデンサＣ６の他端およびトランジスタＴｒ２のベースは、コンデンサＣ７を介して、トランジスタＴｒ２のエミッタに接続される。さらに、トランジスタＴｒ２のエミッタは、コンデンサＣ８を介してグランドに接続される。
【０００６】
また、電源電圧ＶｂとストリップラインＳＬ３との中間部は、コンデンサＣ９を介してグランドに接続される。さらに、ストリップラインＳＬ３とトランジスタＴｒ１との中間部は、コンデンサＣ１０を介して出力端子に接続されるとともに、コンデンサＣ１１を介してグランドに接続される。また、トランジスタＴｒ１のエミッタとトランジスタＴｒ２のコレクタとの中間部は、コンデンサＣ１２を介してグランドに接続される。
【０００７】
図４に示す電圧制御発振器１では、発振段のコンデンサＴｒ２のコレクタに接続されるコンデンサＣ１２が、多層基板２上のコンデンサ４であり、その一端がＩＣ３に形成されたトランジスタＴｒ２のコレクタに接続され、他端がグランドに接続される。この電圧制御発振器１では、電子部品がたとえばフリップチップ実装され、ＩＣ３はバンプ７を介して電極パターン６に接続される。もちろん、これらの電子部品は、ワイヤボンディングなどによって電極パターン６に接続されてもよい。そして、ＩＣ３と多層基板２との間には、十分な実装強度を確保するために、封止樹脂８が充填される。
【０００８】
【発明が解決しようとする課題】
しかしながら、このような電圧制御発振器において、ＩＣと多層基板との間に充填される封止樹脂が、他の電子部品、特に発振段のトランジスタのコレクタに接続されたコンデンサに接触すると、電子部品の高周波インピーダンスが変化するため、発振出力レベルや高調波レベルの変動やＣ／Ｎ劣化などが生じ、安定した特性を得ることができない。また、封止樹脂と多層基板の熱膨張率が異なるため、熱衝撃試験での信頼性や、実装された電子部品の信頼性が低下するという問題がある。
【０００９】
それゆえに、この発明の主たる目的は、多層基板上への能動素子の実装強度を確保するために用いられる封止樹脂の影響が少なく、安定した特性を得ることができ、信頼性の高い高周波モジュールを提供することである。
【００１０】
【課題を解決するための手段】
この発明は、多層基板と、多層基板上にフリップチップ搭載されるベアチップ状の能動素子と、多層基板上において能動素子を封止するための樹脂と、能動素子の所定のバンプに接続される接地容量とを含み、接地容量は、多層基板の上面と内層との間に設けられるとともに一端が所定のバンプと接続された第１のスルーホールと、多層基板内に形成されるとともに一端が第１のスルーホールの他端に接続されたストリップラインと、多層基板の上面と内層との間に設けられるとともに一端がストリップラインの他端と接続された第２のスルーホールと、多層基板上に形成されるとともに一端が第２のスルーホールの他端に接続され、他端が接地されるコンデンサとによって構成され、コンデンサは能動素子を封止する樹脂と離れて配置される、高周波モジュールである。
また、この発明は、多層基板と、多層基板上にフリップチップ搭載されるベアチップ状の能動素子と、多層基板上において能動素子を封止するための樹脂と、能動素子の所定のバンプに接続される接地容量とを含み、接地容量は、多層基板の上面と内層との間に設けられるとともに一端が所定のバンプと接続された第１のスルーホールと、多層基板内に形成されるとともに一端が第１のスルーホールの他端に接続されたストリップラインと、多層基板の上面と内層との間に設けられるとともに一端がストリップラインの他端と接続された第２のスルーホールと、多層基板上に形成されるとともに第２のスルーホールの他端に接続されたマイクロストリップラインのオープンスタブとによって構成され、マイクロストリップラインは能動素子を封止する樹脂と離れて配置される、高周波モジュールである。
これらの高周波モジュールにおいて、能動素子は、発振段のトランジスタまたは発振段のＦＥＴであり、能動素子を用いた電圧制御発振器が形成された高周波モジュールとすることができ、トランジスタのコレクタまたはＦＥＴのドレインが接地容量に接続されて電圧制御発振器が構成されたものとすることができる。
【００１１】
能動素子に接続される接地容量を多層基板内に形成したストリップラインと多層基板上に搭載されるコンデンサとで構成することにより、能動素子の実装強度を高めるための封止樹脂が接地容量などの他の電子部品に接触する可能性を小さくすることができる。ここで、多層基板上に形成された電極で能動素子と他の電子部品とを接続した場合、封止樹脂が接続用の電極に付着することにより、能動素子と電極との間に形成される浮遊容量の影響が大きくなるが、多層基板内にストリップラインを形成することにより、能動素子とストリップラインとの間に浮遊容量が発生しにくくなり、高周波モジュールの特性ばらつきを小さくすることができる。
また、能動素子に接続される接地容量を多層基板内に形成されるストリップラインと多層基板上に形成されるマイクロストリップラインとで構成することによっても、能動素子と接地容量とをストリップラインで接続することができ、封止樹脂による浮遊容量の発生を抑えることができる。また、コンデンサやマイクロストリップラインと封止樹脂とを離れて配置することにより、能動素子に接続される接地容量が封止樹脂の影響を受けることを防止することができる。
さらに、高周波モジュールとして電圧制御発振器を形成した場合、発振段のトランジスタのコレクタに接続される接地容量や、発振段のＦＥＴのドレインに接続される接地容量に封止用樹脂が接触しないようにすることができ、特性ばらつきの少ない電圧制御発振器を得ることができる。
【００１２】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の発明の実施の形態の詳細な説明から一層明らかとなろう。
【００１３】
【発明の実施の形態】
図１は、この発明の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。電圧制御発振器１０は、誘電体材料で形成された多層基板１２を含む。多層基板１２の一方面上には、ベアチップＩＣ１４、ベアチップＩＣ１４に接続されるコンデンサ１６、他の電子部品１８などが搭載される。ベアチップＩＣ１４には、電圧制御発振器１０の発振段のトランジスタまたは発振段のＦＥＴが形成される。そして、発振段のトランジスタのコレクタまたは発振段のＦＥＴのドレインが、コンデンサ１６に接続される。なお、ＩＣ１４に代えて、発振段のトランジスタやＦＥＴそのものが搭載されていてもよい。さらに、多層基板１２の一方面上には、電極パターン２０が形成され、これらの電極パターン２０によって多層基板１２上の電子部品が接続される。ベアチップＩＣ１４は、たとえばフリップチップ実装により、バンプ２２によって多層基板１２上に取り付けられる。
【００１４】
多層基板１２の他方面上には、第１のグランド電極２４が形成される。さらに、多層基板１２の内部には、第１のグランド電極２４と平行に、第２のグランド電極２６が形成される。これらのグランド電極２４，２６の間には、ストリップライン電極２８が形成される。このストリップライン電極２８の一端が、多層基板１２に形成されたスルーホール３０を介して、ＩＣ１４に形成された発振段のトランジスタのコレクタに接続される。また、ストリップライン電極２８の他端は、スルーホール３２を介して、コンデンサ１６の一端に接続される。なお、図示していないが、このコンデンサ１６の他端は接地されている。
【００１５】
この電圧制御発振器１０は、図５に示す回路を有し、コンデンサ１６は発振段のトランジスタＴｒ２のコレクタに接続される接地容量Ｃ１２に相当するものである。このような電圧制御発振器１０では、ＩＣ１４の実装強度を確保するために、ＩＣ１４と多層基板１２との間に封止樹脂３４が充填される。このとき、封止樹脂３４がコンデンサ１６に付着しないように、ＩＣ１４とコンデンサ１６との間隔が設定される。このように、多層基板１２の一方面上には、ＩＣ１４とコンデンサ１６とを接続するための電極パターンがなく、コンデンサ１６にも封止樹脂３４が接触しない。そのため、コンデンサ１６が封止樹脂の影響を受けず、発振出力レベルや高調波レベルの変動や、Ｃ／Ｎ劣化、熱衝撃試験による信頼性低下などが発生せず、安定した特性を得ることができる。
【００１６】
ここで、多層基板１２の一方面上に形成された電極パターンでＩＣ１４とコンデンサ１６とを接続すると、ＩＣ１４と電極パターンとの間に生じる浮遊容量が大きくなるため、発振器の特性にばらつきが生じる。しかしながら、多層基板１２中に形成されたストリップラインを用いることにより、このような浮遊容量を抑えることができ、安定した特性を得ることができる。なお、ＩＣ１４とコンデンサ１６との間隔が大きくなることにより、ストリップライン電極２８の長さが長くなってインピーダンスが生じるが、他の回路素子でインピーダンスによる影響を調整することができる。
【００１７】
また、図２に示すように、トランジスタＴｒ２のコレクタに接続される接地容量Ｃ１２をストリップラインで形成してもよい。この場合、ストリップライン電極２８の他端には何も接続されず、オープンスタブとして形成される。このように、ストリップラインによってオープンスタブを形成した場合、封止樹脂３４が塗布された部分に関係なく、接地容量Ｃ１２を形成することができる。さらに、図３に示すように、ストリップラインとマイクロストリップラインとで接地容量Ｃ１２を形成してもよい。この場合、多層基板１２の一方面上にマイクロストリップライン電極３６が形成され、その一端がスルーホール３８を介してストリップライン電極２８に接続される。このとき、マイクロストリップライン電極３６の他端には何も接続されず、オープンスタブとして形成される。
【００１８】
このように、ストリップラインとマイクロストリップラインとで接地容量Ｃ１２を形成した場合においても、封止樹脂３４が接地容量Ｃ１２に接触しないことにより、封止樹脂３４による影響を防ぐことができる。さらに、図２や図３に示す電圧制御発振器１０では、多層基板１２上に実装する部品の数を減らすことができ、低コスト化を図ることができる。
【００１９】
【発明の効果】
この発明によれば、発振段のトランジスタのコレクタ、または発振段のＦＥＴのドレインに接続される接地容量に封止樹脂が接触せず、封止樹脂による接地容量の高周波インピーダンスの変動を抑えることができる。そのため、発振出力レベルや高調波レベルの変動が少なく、安定した特性の電圧制御発振器を得ることができる。また、熱衝撃試験において、封止樹脂と多層基板との熱膨張率の違いによる電子部品への影響を抑えることができ、信頼性の高い電圧制御発振器を得ることができる。
【図面の簡単な説明】
【図１】この発明の高周波モジュールの一例としての電圧制御発振器の要部を示す図解図である。
【図２】この発明を適用した電圧制御発振器の他の例の要部を示す図解図である。
【図３】この発明を適用した電圧制御発振器のさらに他の例の要部を示す図解図である。
【図４】従来の電圧制御発振器の一例の要部を示す図解図である。
【図５】電圧制御発振器の一例を示す回路図である。
【符号の説明】
１０ 電圧制御発振器
１２ 多層基板
１４ ベアチップＩＣ
１６ コンデンサ
１８ 電子部品
２０ 電極パターン
２２ バンプ
２４ 第１のグランド電極
２６ 第２のグランド電極
２８ ストリップライン電極
３０ スルーホール
３２ スルーホール
３４ 封止樹脂
３６ マイクロストリップライン電極
３８ スルーホール
Claims (3)
- 多層基板、
前記多層基板上にフリップチップ搭載されるベアチップ状の能動素子、
前記多層基板上において前記能動素子を封止するための樹脂、および
前記能動素子の所定のバンプに接続される接地容量を含み、
前記接地容量は、前記多層基板の上面と内層との間に設けられるとともに一端が前記所定のバンプと接続された第１のスルーホールと、前記多層基板内に形成されるとともに一端が前記第１のスルーホールの他端に接続されたストリップラインと、前記多層基板の上面と内層との間に設けられるとともに一端が前記ストリップラインの他端と接続された第２のスルーホールと、前記多層基板上に形成されるとともに一端が前記第２のスルーホールの他端に接続され、他端が接地されるコンデンサとによって構成され、
前記コンデンサは前記能動素子を封止する樹脂と離れて配置される、高周波モジュール。 - 多層基板、
前記多層基板上にフリップチップ搭載されるベアチップ状の能動素子、
前記多層基板上において前記能動素子を封止するための樹脂、および
前記能動素子の所定のバンプに接続される接地容量を含み、
前記接地容量は、前記多層基板の上面と内層との間に設けられるとともに一端が前記所定のバンプと接続された第１のスルーホールと、前記多層基板内に形成されるとともに一端が前記第１のスルーホールの他端に接続されたストリップラインと、前記多層基板の上面と内層との間に設けられるとともに一端が前記ストリップラインの他端と接続された第２のスルーホールと、前記多層基板上に形成されるとともに前記第２のスルーホールの他端に接続されたマイクロストリップラインのオープンスタブとによって構成され、
前記マイクロストリップラインは前記能動素子を封止する樹脂と離れて配置される、高周波モジュール。 - 前記能動素子は、発振段のトランジスタまたは発振段のＦＥＴであり、前記能動素子を用いた電圧制御発振器が形成された高周波モジュールであって、
前記トランジスタのコレクタまたは前記ＦＥＴのドレインが前記接地容量に接続されて電圧制御発振器が構成された、請求項１または請求項２に記載の高周波モジュール。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001218981A JP3861628B2 (ja) | 2000-10-04 | 2001-07-19 | 高周波モジュール |
| US09/972,213 US6531928B2 (en) | 2000-10-04 | 2001-10-09 | High-frequency module |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000304886 | 2000-10-04 | ||
| JP2000-304886 | 2000-10-04 | ||
| JP2001218981A JP3861628B2 (ja) | 2000-10-04 | 2001-07-19 | 高周波モジュール |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002185250A JP2002185250A (ja) | 2002-06-28 |
| JP3861628B2 true JP3861628B2 (ja) | 2006-12-20 |
Family
ID=26601526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001218981A Expired - Lifetime JP3861628B2 (ja) | 2000-10-04 | 2001-07-19 | 高周波モジュール |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6531928B2 (ja) |
| JP (1) | JP3861628B2 (ja) |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4758922A (en) * | 1986-11-14 | 1988-07-19 | Matsushita Electric Industrial Co., Ltd. | High frequency circuit having a microstrip resonance element |
| JP3088021B2 (ja) * | 1990-12-20 | 2000-09-18 | 株式会社村田製作所 | 電圧制御発振器 |
-
2001
- 2001-07-19 JP JP2001218981A patent/JP3861628B2/ja not_active Expired - Lifetime
- 2001-10-09 US US09/972,213 patent/US6531928B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6531928B2 (en) | 2003-03-11 |
| US20020075084A1 (en) | 2002-06-20 |
| JP2002185250A (ja) | 2002-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20040195691A1 (en) | Circuit module and method for manufacturing the same | |
| JP2001338838A (ja) | 複合機能電子部品、その製造方法、及びこの複合機能電子部品を備えた電圧制御発振器 | |
| GB2356737A (en) | Ground Plane for a Semiconductor Chip | |
| AU635472B2 (en) | Voltage-controlled oscillator mounted on laminated printed circuit board | |
| JP3861628B2 (ja) | 高周波モジュール | |
| US20060103470A1 (en) | Power amplifier module | |
| US6380662B2 (en) | Piezoelectric oscillator | |
| KR100819134B1 (ko) | 다중 루프 구성으로부터 형성된 인덕턴스 루프를 갖는집적회로 패키지 | |
| US6727766B2 (en) | Oscillator with dielectric resonator and electronic apparatus using the same | |
| JP2000138339A (ja) | 電子部品 | |
| JP2000004071A (ja) | 電子回路ユニット | |
| US7071535B2 (en) | Integrated circuit package having inductance loop formed from a bridge interconnect | |
| JP2597382Y2 (ja) | 水晶発振器 | |
| JP4678127B2 (ja) | 高周波発振器 | |
| EP1160869A2 (en) | SMD with passive components formed by thin film technology | |
| KR100317364B1 (ko) | 기가헤르츠주파수범위에서동작가능한발진기와동작방법 | |
| RU2782313C1 (ru) | Гибридная интегральная схема свч-диапазона | |
| RU195681U1 (ru) | Конструкция тактового пьезоэлектрического генератора | |
| JP4051321B2 (ja) | 電子部品装置の製造方法 | |
| JP4815741B2 (ja) | 高周波モジュール | |
| JPH05211279A (ja) | 混成集積回路 | |
| JP3405341B2 (ja) | 圧電発振器 | |
| JP2003110049A (ja) | 高周波ｉｃパッケージ、高周波ｉｃパッケージを使用する高周波ユニット及び、その製造方法 | |
| JP2002184898A (ja) | 高周波モジュール | |
| JP3879267B2 (ja) | 電子部品およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050427 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060627 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060810 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060905 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060918 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101006 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111006 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121006 Year of fee payment: 6 |