JP3852406B2 - 循環冗長符号シグネチャ比較を行うターボ復号器 - Google Patents

循環冗長符号シグネチャ比較を行うターボ復号器 Download PDF

Info

Publication number
JP3852406B2
JP3852406B2 JP2002543850A JP2002543850A JP3852406B2 JP 3852406 B2 JP3852406 B2 JP 3852406B2 JP 2002543850 A JP2002543850 A JP 2002543850A JP 2002543850 A JP2002543850 A JP 2002543850A JP 3852406 B2 JP3852406 B2 JP 3852406B2
Authority
JP
Japan
Prior art keywords
decoder
signature
data
code
iteration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002543850A
Other languages
English (en)
Other versions
JP2004527142A (ja
Inventor
バス,デイヴィッド
Original Assignee
インターデイジタル テクノロジー コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インターデイジタル テクノロジー コーポレーション filed Critical インターデイジタル テクノロジー コーポレーション
Publication of JP2004527142A publication Critical patent/JP2004527142A/ja
Application granted granted Critical
Publication of JP3852406B2 publication Critical patent/JP3852406B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045Arrangements at the receiver end
    • H04L1/0047Decoding adapted to other signal detection operation
    • H04L1/005Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051Stopping criteria
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957Turbo codes and decoding
    • H03M13/2975Judging correct decoding, e.g. iteration stopping criteria
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65Purpose and implementation aspects
    • H03M13/6577Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6588Compression or short representation of variables
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00Arrangements for detecting or preventing errors in the information received
    • H04L1/004Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056Systems characterized by the type of code used
    • H04L1/0064Concatenated codes
    • H04L1/0066Parallel concatenated codes
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03MCODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Description

この発明は受信した情報信号に誤り訂正を施す通信システムに関し、さらに詳細にいうと、対話型ターボ復号化システムを利用したこの種の通信システムに関する。
ターボ符号は、符号分割多元接続を用いた時分割多元複信(TDD/CDMA)システムなどの無線通信システムにおいて付加白色ガウス雑音(AWGN)チャネルの性能のシャノン限界値近傍の性能をもたらす誤り訂正符号の一種である。これらの符号のための復号器は、送信されてきたデータのより改善された推算値を各対話ごとに生ずる対話型アルゴリズムを利用する。
これら復号器についての重要なパラメータは適用する反復回数である。復号器はハードウェアでもソフトウェアでも実働化できるが、いずれの場合も、所望のデータ速度の達成に要するデータ処理スループット、復号化動作に伴う消費電力、ハードウェア構成に要するハードウェア量などのデータ処理用リソースの所要量を上記反復回数が左右する。
復号器の実現における反復回数の決定には、周知の方法が概括的に二つある。まず、設計の一環として固定の反復回数を設定できる。この手法は実働化を単純にするが、多大のデータ処理用リソースを要する。すなわち、その固定の反復回数よりも少ない反復回数で済む多数の復号動作のほとんど全ての場合について、所望の範囲の信号対雑音比対応の所望の性能、すなわちビット誤り率の達成に十分な大きさにその固定回数を設定する必要があるからである。
もう一つの手法は、性能を著しく損なうことなく復号化動作を止めるべき時点を動的に定める停止ルールを用いる手法である。もっとも単純な停止ルールは硬判定利用(HDA)による基準である。この停止ルールを用いる場合は、反復が2回続けて同じ結果を生じたとき復号化動作を止める。反復相互間では硬判定に変更はない。Nビットの符号化ブロックについてこの停止ルールを用いるには、先行比較の結果のためのN個のメモリ位置、および先行のNビットの出力と新たなNビットの出力との比較を要する。
慣用の停止規準はIEEE
Transactions on Communications誌第47巻第8号(1999年8月)所載のRose Y. Shaoほか著「ターボ復号化のための二つの単純な停止規準」に開示してある。この論文はターボ復号動作における反復処理を停止させる二つの単純な規準を記載している。EP1017176およびEP1009098はターボ符号誤り検出の概略的な現状説明を含んでいる。EP1009098は各フレームにチェックビットを付加することとによる巡回冗長チェックを開示している。
通常のターボ復号器は、反復の各回について、5000ビット以上の情報を有するターボ復号器推算データを生じ得る。したがって、慣用の停止ルールでは、同一結果の発生の判定のために、次回符号反復との比較に備えた初めの反復回の蓄積に5000ビット以上のメモリ位置を割り当てなければならない。
IEEE Transactions onCommunications, August 1999, vol.47, No.8, 1117頁乃至1120頁 EP1017176 EP1009098
発明者は、追加の蓄積装置の所要量を少なくしてより効率的に停止ルールを実働化できる改良型のターボ復号器の提供が求められていることを認識した。
通信信号データの誤り訂正のための対話型のターボ復号器および方法を提供する。この復号器は、選択した反復回数にわたって信号データを再帰的に推算する。
反復回の各々において、復号器回路は、付帯値とも呼ばれる送信データブロックの新たな推算値を生ずる。復号器のデータ蓄積装置は、復号反復1回で生じた上記付帯値を蓄積する。
シグネチャ発生回路で、復号反復各回について送信データブロックの新たな推算値の各々に対応する符号シグネチャを発生する。これらの符号シグネチャは、各々が代表するデータの少なくとも20分の1以下とするのが好ましく、実際には通常100分の1以下とする。比較的小さい符号シグネチャ蓄積装置で、復号反復1回について生じたターボ復号器推算データ対応の符号シグネチャを蓄積する。
このシグネチャ符号回路および復号器回路と動作可能な状態で比較器を接続する。この比較器は、現在発生中で現在の復号反復回の期間にわたり蓄積される新たな送信データ推算値について発生した符号シグネチャと、シグネチャ蓄積装置の蓄積内容とを比較する。この比較で両者が互いに等しいことが判った場合は、復号器回路は反復処理を止める。この比較で両者が互いに異なることが判った場合は、発生した符号シグネチャをシグネチャ蓄積装置に蓄積し、次の復号反復回の符号シグネチャにおける比較に利用できるようにする。
この比較器は、発生した符号をシグネチャレジスタに蓄積するのに用いることができる。代わりに、この比較器が、シグネチャ符号発生器による新たなシグネチャ符号発生の前にシグネチャレジスタにアクセスできるようにすることもできる。この構成によって、シグネチャ符号発生器は、新たなシグネチャ符号を比較器だけでなく点線表示のとおりシグネチャレジスタにも出力でき、比較器はシグネチャ符号レジスタへの蓄積動作が不要になる。
この比較器は、所定最小回数の反復のあとだけ復号化回路反復の制御を行うように復号化回路と結合するのが好ましい。また、復号化回路は、所定の反復回路上限値到達時に反復処理を止めるのが好ましい。反復回数上限値は、上記所定の最小回数よりも少なくとも3だけ大きい整数にするのが好ましい。好ましい実施例では、上記所定の最小値は4とし、上限値は8とする。
この発明は、従来技術よりも小さい蓄積装置で停止ルールを選択的に実働化する反復ターボ復号器を提供することを目的とする。
この発明の上記以外の目的および利点は、好ましい実施例に関する次の説明からさらに明らかになろう。
対話型ターボ復号器を用いたTDD/CDMAシステムなどの通信システム用の受信機において追加の蓄積装置の所要量を抑えたターボ復号器により受信機を単純化し、製造コストを抑える。
図1を参照すると、通信信号入力12および出力14を有するターボ復号器10が示してある。ターボ復号器10は、ターボ復号化反復処理回路20と、それに付随するターボデータレジスタ22とを含む。復号器処理回路20は入力12から通信信号のデータブロックを受けて、送信データブロックの新たな推算値を生じ、それをレジスタ22に蓄積する処理回路20は、ターボ復号処理の2回目以降の相続く反復の各々についてターボデータレジスタ22の蓄積内容を利用するように、ターボデータレジスタと再帰的に結合してある。
ターボ復号処理回路20は、ターボ復号器出力が最終の復号化反復のあとターボ復号器レジスタの内容に基づいて定まるように、任意の通信信号データブロックについて起こる処理反復の回数の所定の限界値を設けて構成するのが好ましい。処理回路20が行う処理反復の回数の最大値は8にするのが好ましい。
処理回路20は停止ルールの実働化も行うが、このルールの下では反復回数の最大値以下で十分である。復号器が互いに相続く反復について発生中の推算値データが変動していないと判定すると、反復処理は止まる。推算データの前回の反復の蓄積のために比較的大量の追加の蓄積装置を設ける代わりに、比較的単純なシグネチャ符号発生器24と比較的小さい符号シグネチャレジスタ26とを、停止ルール実働化のための反復処理回路20に接続した比較器28への入力に設ける。
比較器28は、所定の最小回数の反復が終わってから復号器回路反復処理の制御を始めるように復号回路20と接続するのが好ましい。また、復号器回路20は反復の回数が下限値を超えたとき反復処理を止めるのが好ましい。反復回数の上限値は下限値の少なくとも3倍以上にするのが好ましい。好ましい実施例では、下限値は4とし、上限値は8とする。
反復1回につき5114程度の2進推算データを生ずるターボ復号器については、シグネチャ符号発生器は、5114の2進データ列を選ばれた16ビット2進数で除算してその除算からの剰余を比較器28に出力する単純な16ビット2進除算器で構成するのが好ましい。上記剰余は、除数が長さ16ビットであるので16ビットを超えることはない。
16ビットの除数としては、2進数1000000000000011を用いるのが望ましい。この除数は1+x14+x15で表される2進数多項式に対応する。符号発生器24による2進数除算は、5114ビットの反復推算データの2進多項式を、2進演算(すなわちモジュロ2)を用いて多項式1+x14+x15で除算することに対応する。この2進除算の剰余は剰余多項式に対応する。この剰余が推算データの二つの連続5114ビットのデータ列について同一である確率は約216あたり1であり、発明者はこの確率を受容可能な危険率と判断した。
信号符号の発生への多項式の対応づけおよびその利用は当業者に周知であり、PIRE誌1961年1月号所載のW. W. PersonおよびD. T. Brown共著の論文「誤り検出用の信号符号」に論じられている。本件発明者はこの形式の符号化はターボ復号器に応用できることを認識した。
動作の際には、ターボ復号器20は、一定の回数の反復について、推算データNビットをターボデータレジスタおよび信号符号発生器24に出力する。信号符号発生器24は、比較器28への入力Nの100分の1以下であるのがこのましいMビットを有する対応の符号シグネチャを発生する。比較器28は、符号発生器24からのMビットシグネチャ符号入力をシグネチャレジスタ26の蓄積内容と比較して両者が等しいか否かを判定する。
両者が等しいと比較器が判定した場合は、処理回路20に信号を送って反復動作を停止させ、ターボ復号化の結果を出力する。両者が等しくないと比較器が判定した場合は、シグネチャ符号発生器24から受けたMビットシグネチャ符号をシグネチャレジスタ26に蓄積する。
比較器28は、発生した符号をシグネチャレジスタ26に蓄積するのに用いることもできる。また、シグネチャ符号発生器24が新たなシグネチャ符号を出力する前に比較器28がシグネチャレジスタ26に単にアクセスするだけにすることもできる。それによって、シグネチャ符号発生器24は新たなシグネチャ符号を比較器28とシグネチャレジスタ26との両方に点線で示すとおり出力でき、シグネチャ符号レジスタ26への比較器28の蓄積動作が不要になる。
復号器反復動作のために2進データ5114ビットのブロックを発生する場合は、シグネチャ符号発生器24は1000000000000011で除算して16ビット以下の剰余を発生し、シグネチャレジスタ26の記憶容量を16ビットにするようにするのが好ましい。
この発明は、シグネチャ符号発生のためのコストが低く、所要の付加メモリのコストが高いハードウェアによる実働化に適している。しかし、ソフトウェアによる実働化にもこの発明は利用できる。
時分割複信CDMA(TDD/CDMA)通信システムなど大容量の通信システムの誤り訂正機能付き受信機に適用できる。
この発明によるターボ復号器の概略図
符号の説明
10 ターボ復号器
12 信号入力
14 信号出力
20 ターボ復号器反復処理回路
22 ターボデータレジスタ
24 シグネチャ符号発生器
26 シグネチャレジスタ
28 比較器

Claims (17)

  1. 復号化反復1回についての復号器推算データを蓄積する復号器データメモリ(22)と、選ばれたビットサイズNを有する復号器推算データの相続く反復を生ずるとともに前記復号器推算値データを前記復号器データメモリ(22)に蓄積する復号器反復処理装置(20)とを含む誤り訂正通信信号データ用反復ターボ復号器であって、
    復号化反復1回について発生した復号器推算値データに対応する選ばれたビットサイズM(ここでMはNの20分の1以下)の符号シグネチャを蓄積するシグネチャメモリ(26)と、
    復号器推算値データのMビット符号シグネチャを所定のM−1次2進多項式対応のMビットデータ列で前記復号器推算データを処理することによって発生するシグネチャ符号発生手段(24)と、
    前記シグネチャ符号発生手段(24)および前記復号器反復処理手段(20)に接続され、復号器推算データの反復1回について発生した符号シグネチャと前記シグネチャメモリ(26)の蓄積内容とを比較し、その比較の結果により両者が等しいことが示された場合は停止信号を前記復号化反復処理手段(20)に供給する比較器(28)と
    を含む反復ターボ復号器。
  2. 前記比較器(28)が選ばれた回数の前記反復のあとだけ停止信号を送るように構成され、
    復号器反復処理手段(20)が前記選ばれた数よりも少なくとも3だけ大きい整数に等しい前記反復回数の上限値に達したとき前記反復処理を止めるように構成されている
    請求項1記載の反復ターボ復号器。
  3. 前記選ばれた数が4であり、上記上限値が8である請求項2記載の反復ターボ復号器。
  4. 前記シグネチャ符号発生手段(24)が前記選ばれたビットサイズNの100分の1以下のビットサイズMの符号シグネチャを発生するように構成されている請求項1記載の反復ターボ復号器。
  5. 前記復号器推算データがNビット2進データ列であって、前記シグネチャ符号発生手段(24)が、復号器データの対応のNビット2進データ列を選ばれた2進の除数に対応する前記Mビットデータ列で除算しその除算の剰余を前記符号シグネチャとして前記比較器(28)に出力する請求項1記載の反復ターボ復号器。
  6. 前記復号器推算データ列が長さ少なくとも5000ビットであり、前記2進除数が16ビット2進数であり、前記符号シグネチャが16ビット以下である請求項5記載の反復ターボ復号器。
  7. 前記除数が1000000000000011である請求項6記載の反復ターボ復号器。
  8. 前記比較器(28)を前記シグネチャメモリ(26)に、次の復号反復の回のための符号シグネチャについての比較に供するために符号シグネチャを蓄積するように接続した請求項1記載の反復ターボ復号器。
  9. 前記シグネチャ符号発生手段(24)を前記シグネチャメモリ(26)に、次の復号反復の回のための符号シグネチャについての比較に供するために符号シグネチャを蓄積するように接続した請求項1記載の反復ターボ復号器。
  10. 被選択ビットサイズNを有する復号器推算データの相続く反復を生ずることと、復号器推算データを前記復号器データメモリ(22)に蓄積することとにより被選択反復回数にわたり信号データを再帰的に推算して通信信号データを誤り訂正する反復ターボ復号器のための方法であって、
    復号化反復1回について生じた復号器推算値対応の被選択ビットサイズM(ここでMはNの20分の1以下)の符号シグネチャをシグネチャメモリ(26)に蓄積する過程と、
    復号器推算データのMビット符号シグネチャを、前記復号器推算データを所定のM−1次2進多項式対応のMビットデータ列で処理することによって発生する過程と、
    復号器推算データの反復1回について発生した符号シグネチャをシグネチャメモリ(26)の蓄積内容と比較する過程と、
    前記比較の結果により両者が等しいことが示された場合は復号器推算値データ反復発生を止める過程と
    を含むことを特徴とする方法。
  11. 前記復号器推算データ発生を止める前に最小限の回数の前記復号反復を行い、
    前記最低限の数よりも少なくとも3だけ大きい整数に等しい前記反復回数の上限値に達したとき前記復号器推算値データ反復発生を止め、
    前記最小限の反復回数のあとであって前記上限値の反復回数の前で前記比較の結果が両者が互いに等しいことを示したとき復号器推算データ反復を止める
    請求項10記載の方法。
  12. 前記最低限の数が4であり、上記上限値が11である請求項10記載の方法。
  13. 処理反復の各回についての前記復号器推算データが2進データ列であって、前記シグネチャ符号を、復号器データの対応の2進データ列を選ばれた2進の除数で除算しその除算の剰余を前記符号シグネチャとして前記比較のために出力することによって発生する請求項10記載の方法。
  14. 前記復号器推算データ列が長さ少なくとも5000ビットであり、前記2進除数が16ビット2進数であり、前記符号シグネチャが16ビット以下である請求項13記載の方法。
  15. 前記除数が1000000000000011である請求項14記載の方法。
  16. 前記発生した符号シグネチャを前記シグネチャ符号発生手段(24)により前記シグネチャメモリ(26)に蓄積し、次の復号反復の回のための符号シグネチャについての比較に供する請求項10記載の方法。
  17. 前記発生した符号シグネチャを前記シグネチャを前記シグネチャ比較器(28)により前記シグネチャメモリ(26)に蓄積し、次の復号反復の回のための符号シグネチャについての比較に供する請求項10記載の方法。
JP2002543850A 2000-11-14 2001-11-01 循環冗長符号シグネチャ比較を行うターボ復号器 Expired - Fee Related JP3852406B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24844000P 2000-11-14 2000-11-14
US60/248,440 2000-11-14
PCT/US2001/045742 WO2002041563A2 (en) 2000-11-14 2001-11-01 Turbo decoding apparatus and method implementing stopping rule with circular redundancy code signature comparison

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006219978A Division JP2006325259A (ja) 2000-11-14 2006-08-11 循環冗長符号シグネチャ比較を行うターボ復号器

Publications (2)

Publication Number Publication Date
JP2004527142A JP2004527142A (ja) 2004-09-02
JP3852406B2 true JP3852406B2 (ja) 2006-11-29

Family

ID=22939139

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2002543850A Expired - Fee Related JP3852406B2 (ja) 2000-11-14 2001-11-01 循環冗長符号シグネチャ比較を行うターボ復号器
JP2006219978A Pending JP2006325259A (ja) 2000-11-14 2006-08-11 循環冗長符号シグネチャ比較を行うターボ復号器
JP2009198061A Pending JP2009278686A (ja) 2000-11-14 2009-08-28 循環冗長符号シグネチャ比較を行うターボ復号器

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2006219978A Pending JP2006325259A (ja) 2000-11-14 2006-08-11 循環冗長符号シグネチャ比較を行うターボ復号器
JP2009198061A Pending JP2009278686A (ja) 2000-11-14 2009-08-28 循環冗長符号シグネチャ比較を行うターボ復号器

Country Status (20)

Country Link
US (1) US6956912B2 (ja)
EP (2) EP1378086B9 (ja)
JP (3) JP3852406B2 (ja)
KR (8) KR20090060350A (ja)
CN (2) CN1264298C (ja)
AR (3) AR031331A1 (ja)
AT (1) ATE271289T1 (ja)
AU (1) AU2002220117A1 (ja)
BR (1) BR0115954A (ja)
CA (2) CA2428776C (ja)
DE (1) DE60104338T2 (ja)
DK (1) DK1378086T3 (ja)
ES (1) ES2225647T3 (ja)
HK (1) HK1063548A1 (ja)
IL (3) IL155880A0 (ja)
MX (1) MXPA03004267A (ja)
MY (1) MY126922A (ja)
NO (1) NO20032162L (ja)
TW (1) TW522659B (ja)
WO (1) WO2002041563A2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4515801A (en) 1999-12-03 2001-06-18 Broadcom Corporation Viterbi slicer for turbo codes
WO2001043310A2 (en) 1999-12-03 2001-06-14 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
US7421044B2 (en) 2000-09-05 2008-09-02 Broadcom Corporation Quasi error free (QEF) communication using turbo codes
US7242726B2 (en) 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6518892B2 (en) 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
US7533320B2 (en) 2000-11-14 2009-05-12 Interdigital Technology Corporation Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
JP3512176B2 (ja) * 2001-05-15 2004-03-29 松下電器産業株式会社 ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法
EP1499025A1 (en) * 2003-07-17 2005-01-19 Evolium S.A.S. Stop criterion for an iterative data processing method
JP2008544721A (ja) * 2005-06-27 2008-12-04 トムソン ライセンシング 反復デコーダの電力削減のための方法及び装置
EP1783916B1 (en) * 2005-11-07 2019-11-06 Samsung Electronics Co., Ltd. Apparatus and method for stopping iterative decoding in a mobile communication system
JP2010011119A (ja) * 2008-06-27 2010-01-14 Nec Electronics Corp 復号方法および復号装置
US8984377B2 (en) 2011-04-19 2015-03-17 National Kaohsiung First University Of Science And Technology Stopping methods for iterative signal processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000027037A2 (en) * 1998-11-05 2000-05-11 Qualcomm Incorporated Efficient iterative decoding
US6298084B1 (en) * 1998-11-24 2001-10-02 Motorola, Inc. Bad frame detector and turbo decoder
EP1009098A1 (en) 1998-12-10 2000-06-14 Sony International (Europe) GmbH Error correction using a turbo code and a CRC
EP1017176B1 (en) 1998-12-30 2011-02-16 Canon Kabushiki Kaisha Coding device and method, decoding device and method and systems using them
US6665357B1 (en) * 1999-01-22 2003-12-16 Sharp Laboratories Of America, Inc. Soft-output turbo code decoder and optimized decoding method
DE19934646C2 (de) 1999-07-16 2001-09-13 Univ Dresden Tech Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes
US6879648B2 (en) * 2000-01-31 2005-04-12 Texas Instruments Incorporated Turbo decoder stopping based on mean and variance of extrinsics
US6898254B2 (en) * 2000-01-31 2005-05-24 Texas Instruments Incorporated Turbo decoder stopping criterion improvement
US6526531B1 (en) * 2000-03-22 2003-02-25 Agere Systems Inc. Threshold detection for early termination of iterative decoding
US6591390B1 (en) * 2000-04-11 2003-07-08 Texas Instruments Incorporated CRC-based adaptive halting turbo decoder and method of use
US6675342B1 (en) * 2000-04-11 2004-01-06 Texas Instruments Incorporated Direct comparison adaptive halting decoder and method of use
US20010052104A1 (en) * 2000-04-20 2001-12-13 Motorola, Inc. Iteration terminating using quality index criteria of turbo codes
US6865708B2 (en) * 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
JP2002100995A (ja) * 2000-09-22 2002-04-05 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
US6518892B2 (en) * 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding

Also Published As

Publication number Publication date
ES2225647T3 (es) 2005-03-16
US20020061079A1 (en) 2002-05-23
TW522659B (en) 2003-03-01
CN1874211A (zh) 2006-12-06
DE60104338D1 (de) 2004-08-19
CA2428776C (en) 2008-01-15
KR20070065445A (ko) 2007-06-22
US6956912B2 (en) 2005-10-18
KR20090016728A (ko) 2009-02-17
KR100886858B1 (ko) 2009-03-05
EP1418697A1 (en) 2004-05-12
KR100525987B1 (ko) 2005-11-08
WO2002041563A3 (en) 2003-10-30
NO20032162D0 (no) 2003-05-13
KR100926812B1 (ko) 2009-11-12
KR100941664B1 (ko) 2010-02-11
HK1063548A1 (en) 2004-12-31
KR100871403B1 (ko) 2008-12-02
MY126922A (en) 2006-10-31
JP2004527142A (ja) 2004-09-02
CN1478340A (zh) 2004-02-25
KR100744201B1 (ko) 2007-08-01
KR20090102847A (ko) 2009-09-30
CA2428776A1 (en) 2002-05-23
NO20032162L (no) 2003-06-24
WO2002041563A2 (en) 2002-05-23
IL155880A0 (en) 2003-12-23
DE60104338T2 (de) 2004-12-02
EP1378086B9 (en) 2005-01-05
AR031331A1 (es) 2003-09-17
KR20090060350A (ko) 2009-06-11
AR065022A2 (es) 2009-05-13
MXPA03004267A (es) 2003-09-10
AU2002220117A1 (en) 2002-05-27
IL197056A0 (en) 2009-11-18
KR20040100836A (ko) 2004-12-02
EP1378086B1 (en) 2004-07-14
KR20080014927A (ko) 2008-02-14
KR101022730B1 (ko) 2011-03-22
ATE271289T1 (de) 2004-07-15
KR20040055719A (ko) 2004-06-26
BR0115954A (pt) 2004-01-06
EP1378086A2 (en) 2004-01-07
JP2009278686A (ja) 2009-11-26
CA2604072A1 (en) 2002-05-23
DK1378086T3 (da) 2004-11-15
CN1264298C (zh) 2006-07-12
IL155880A (en) 2008-07-08
AR054111A2 (es) 2007-06-06
JP2006325259A (ja) 2006-11-30
KR20080075532A (ko) 2008-08-18

Similar Documents

Publication Publication Date Title
JP2006325259A (ja) 循環冗長符号シグネチャ比較を行うターボ復号器
JP3996205B2 (ja) 連接符号データの送受信方法および送受信装置
JP4955150B2 (ja) 高並列map復号器
JP2008544721A (ja) 反復デコーダの電力削減のための方法及び装置
WO2008003094A2 (en) Efficient representation of symbol-based transformations with application to encoding and decoding of forward error correction codes
WO2000041312A1 (en) An iterative decoder and an iterative decoding method for a communication system
JP2005522140A (ja) 硬入力の反復した順方向誤り修正の方法
JP4064928B2 (ja) 繰り返し硬判定順方向誤り訂正復号化用の装置
JPH1032498A (ja) 可変レートビタビ復号器
US8230304B2 (en) Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method
US6925592B2 (en) Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder
KR100818441B1 (ko) 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
Roder et al. Fast list Viterbi decoding and application for source-channel coding of images

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060731

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D02

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090915

Year of fee payment: 3

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100915

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110915

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120915

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130915

Year of fee payment: 7

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees