KR20040100836A - 순환 리던던시 코드 서명 비교를 구비한 터보 디코더 - Google Patents

순환 리던던시 코드 서명 비교를 구비한 터보 디코더 Download PDF

Info

Publication number
KR20040100836A
KR20040100836A KR10-2003-7013882A KR20037013882A KR20040100836A KR 20040100836 A KR20040100836 A KR 20040100836A KR 20037013882 A KR20037013882 A KR 20037013882A KR 20040100836 A KR20040100836 A KR 20040100836A
Authority
KR
South Korea
Prior art keywords
decoder
signature
code
data
binary
Prior art date
Application number
KR10-2003-7013882A
Other languages
English (en)
Other versions
KR100744201B1 (ko
Inventor
바스데이빗
Original Assignee
인터디지탈 테크날러지 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터디지탈 테크날러지 코포레이션 filed Critical 인터디지탈 테크날러지 코포레이션
Publication of KR20040100836A publication Critical patent/KR20040100836A/ko
Application granted granted Critical
Publication of KR100744201B1 publication Critical patent/KR100744201B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0047—Decoding adapted to other signal detection operation
    • H04L1/005—Iterative decoding, including iteration between signal detection and decoding operation
    • H04L1/0051—Stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding
    • H03M13/2975—Judging correct decoding, e.g. iteration stopping criteria
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6588—Compression or short representation of variables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

오류 정정 통신 신호 데이터용 반복적 디코더 및 방법이 제공된다. 상기 디코더는 디코더 데이터에 대한 연속적 반복이 동일한지 여부를 판정하기 위해 서명 코드의 사용을 통해 중지 규칙을 구현한다.

Description

순환 리던던시 코드 서명 비교를 구비한 터보 디코더{TURBO DECODER WITH CIRCULAR REDUNDANCY CODE SIGNATURE COMPARISON}
본 발명은 수신된 통신 신호에 대하여 오류 정정을 사용하는 통신 시스템에 관한 것이며, 특히 반복적 터보 디코더 시스템을 사용하는 상기의 시스템에 관한 것이다.
터보 코드는 코드 분할 다중 접속을 이용하는 시분할 이중화(TDD/CDMA)와 같이 무선 통신 시스템에 있어서 부가적 백색 가우스 잡음(AWGN: Additive White Gaussian Noise) 채널에서의 섀넌(Shannon) 성능 한계에 근접한 성능을 산출하는 오류 정정 코드의 한 형태이다. 상기의 코드용 디코더는 각각의 반복(iteration)에서 전송 데이터에 대한 개선된 예측을 제공하는 반복적 알고리즘을 사용한다.
디코더에 대한 중요한 설계 파라메타는 사용될 반복의 횟수이다. 디코더는 하드웨어 또는 소프트웨어로 구현될 수 있으나, 어느 경우에 있어서도 사용된 반복의 횟수가 프로세싱 자원에 대한 요구 조건을 견인하게 되며, 상기 프로세싱 자원에 대한 요구 조건에는 원하는 데이터 속도를 얻기 위해 요구되는 프로세싱 스루풋(throughput), 디코딩에서 소비되는 전력, 그리고 하드웨어 구현에 필요한 하드웨어의 양이 포함된다.
디코더 구현에 있어서 반복의 횟수를 결정하기 위한 두가지 일반적 기법이 당해 기술분야에서 공지되어 있다. 먼저, 고정된 횟수의 반복이 설계의 일부로서 결정될 수 있다. 상기의 기법은 구현을 단순화시키기는 하지만 과도한 프로세싱 자원을 요구하는데, 이는 다수의 디코딩이 상기의 고정된 횟수의 반복보다 적은 횟수를 필요로 할 수 있는 거의 모든 경우에 있어서도 상기의 고정된 횟수가 원하는 성능, 즉 신호 대 잡음 레벨의 예상 범위에 대한 비트 오류율을 제공하기에 충분할 만큼 높게 설정되어야 하기 때문이다.
또 다른 기법은 성능에 심각한 영향을 미치지 않으면서 언제 디코딩이 중단될 수 있는지를 동적으로 판정하는 중지 규칙(stopping rule)을 사용하는 것이다. 가장 단순한 중지 규칙은 하드-판정-보조(HDA: hard-decision-aided) 기준이다. 상기의 중지 규칙을 이용할 경우에는 두 개의 연속적 반복이 동일한 결과를 산출할 때 디코딩이 중단된다. 반복 사이의 상기 하드 판정에 있어서 어떠한 변경도 존재하지 않는다. 코딩된 N 비트의 블록에 대하여 상기 규칙을 구현함에 있어서 이전 구현의 결과를 저장하기 위한 N 개의 메모리 장소가 요구되며, 그리고 이전의 N 비트 결과값을 현재의 N 비트 결과값과 비교하는 것이 요구된다.
종래의 중지 규칙은 Shao, Rose Y., 및 Fossorier, Marc P.C.의 "터보 디코딩용 2가지 단순 중지 기준(Two Simple Stopping Criteria for TurboDecoding"(IEEE Transactions on Communicatins, Vol. 47, No. 8, 1999년 8월)에 개시되어 있다. 상기 논문은 터보 디코딩에 있어 반복 프로세스를 중지시키기 위한 2가지 단순 기준을 제시한다. EP 1 017 176 및 EP 1 009 098은 터보 코드 오류 검출에 대한 일반적 기술 수준(state-of-the-art)을 설명하고 있다. EP 1 009 098은 각 프레임에 체크섬(checksum)을 부가하여 구현한 주기적 리더던시 체크섬(cyclic redundancy checksum)의 사용을 개시하고 있다.
전형적인 터보 디코더는 각 반복에 대하여 5,000 비트 이상의 정보를 갖는 터보 디코더 추정 데이터를 생성할 수 있다. 따라서 종래의 중지 규칙의 구현은 동일한 결과값이 생성되었는지 여부를 판단하기 위해 다음 코드 반복과의 비교를 위한 제1 코드 반복을 저장하는 데에 5,000 비트 이상의 추가적 메모리 할당을 필요로 한다.
본 발명자는 추가적 메모리를 더 적게 요구하면서 중지 규칙을 좀더 효율적으로 구현할 수 있는 개선된 터보 디코더를 제공하는 것이 바람직하다고 인식하고 있다.
도 1은 본 발명이 개시하는 바와 일치하게 제작된 터보 디코더의 개략도.
통신 신호 데이터의 오류를 정정하기 위한 반복 터보 디코더 및 방법이 제공된다. 상기 디코더는 선택된 횟수의 반복 동안에 순환적으로(recursively) 신호 데이터를 평가한다.
각 반복 동안에 디코더 회로는 전송 데이터 블록에 대한 새로운 추정을 생성하며, 상기의 전송 데이터 블록에 대한 새로운 추정은 또한 익스트린직스(extrinsics)라고도 호칭된다. 디코더 데이터 메모리는 하나의 디코딩 반복 동안에 발생된 익스트린직스를 저장한다.
서명 코드 발생 회로는 각 디코더 반복 동안에 전송 데이터 블록에 대한 각각의 새로운 추정에 대응하는 코드 서명을 발생시킨다. 코드 서명(code signature)은 자신이 표현하는 데이터보다 적어도 20배는 작은 것이 바람직하며, 실질적으로는 통상 적어도 100배는 더 작을 것이다. 상대적으로 작은 코드 서명 메모리는 하나의 디코딩 반복 동안에 발생된 터보 디코더 추정 데이터에 대응하는 코드 서명을 저장한다.
비교기는 서명 코드 회로 및 디코더 회로와 관련되어 동작한다. 상기 비교기는 현재의 디코더 반복 동안에 생성 및 저장된 전송 데이터 블록에 대한 새로운 추정을 위해 발생된 코드 서명을 서명 메모리의 내용과 비교한다. 만약 상기의 비교가 일치함을 나타내면 상기 디코더 회로는 반복 프로세싱을 중단한다. 만약 상기 비교가 불일치를 나타내면, 상기 발생된 코드 서명은 서명 메모리에 저장되며, 다음 디코더 반복 동안에 코드 서명에 대한 비교를 위해 사용될 수 있다.
상기 비교기를 사용하여 발생된 코드를 서명 레지스터에 저장할 수 있다. 대안으로서 상기 비교기는 서명 코드 발생기가 새로운 서명 코드를 출력하기에 앞서 서명 레지스터를 단순히 액세스할 수 있다. 상기의 대안은 서명 코드 발생기로 하여금 새로운 서명 코드를 비교기와 서명 레지스터(가상선으로 표시된 바와 같음) 모두에 출력할 수 있도록 하며, 비교기가 서명 코드 레지스터에 대한 저장 작업을수행할 필요를 제거한다.
비교기는 선택된 최소 횟수의 반복이 발생된 이후에만 디코더 회로의 반복 프로세싱을 제어하도록 디코더 회로와 관련되어 동작하는 것이 바람직하다. 또한 디코더 회로는 미리 지정된 반복의 한계가 발생하면 반복 처리를 중단하는 것이 바람직하다. 반복의 한계는 상기의 선택된 최소 횟수보다 적어도 3이 더 큰 정수인 것이 바람직하다. 선호되는 실시예에서 선택된 최소 횟수는 4이며, 한계는 8이다.
본 발명의 목적은 종래의 기술보다 더 적은 메모리를 요구하면서 중지 규칙을 선택적으로 구현하는 반복 터보 디코더를 제공하는 것이다.
본 발명에 대한 기타의 목적 및 장점은 현재 선호되는 실시예에 대한 이후의 설명으로부터 명백해질 것이다.
도 1과 관련하여, 통신 신호 입력단(12)과 출력단(14)을 구비한 터보 디코더(10)가 도시되어 있다. 상기 터보 디코더(10)는 터보 디코딩 반복 프로세싱 회로(20)와 관련 터보 데이터 레지스터(22)를 포함한다. 상기 디코더 프로세싱 회로(20)는 입력단(12)을 통해 통신 신호의 데이터 블록을 수신하며, 레지스터(22)에 저장되는 전송 데이터 블록에 대한 새로운 추정을 발생시킨다. 상기 프로세싱 회로(20)는 순환적으로 터보 데이터 레지스터(22)와 관련되어 상기 프로세서(20)가 터보 디코딩 프로세싱의 제2 및 각 연속적 반복에 대하여 터보 데이터 레지스터(22)의 내용을 이용한다.
터보 디코딩 프로세싱 회로(20)는 주어진 통신 데이터 블록에 대하여 발생할 프로세싱 반복의 횟수에 관하여 미리 지정된 한계를 갖도록 구성되어 터보 디코더출력이 마지막 디코딩 반복 후에 터보 디코더 레지스터의 내용에 기초할 수 있도록 하는 것이 바람직하다. 상기 프로세서(20)에 의하여 수행되는 프로세싱 반복의 최대 횟수는 8인 것이 바람직하다.
또한 상기 프로세서(20)는 더 작은 최대 반복 횟수가 요구되는 중지 규칙을 구현한다. 상기 디코더가 연속적인 반복 동안에 발생된 추정 데이터의 변경이 없는 것으로 판정할 때 반복 프로세싱은 중지된다. 이전 반복의 추정 데이터를 저장하기 위해 상대적으로 커다란 양의 추가적 메모리를 제공하는 대신에 상대적으로 매우 단순화된 서명 코드 발생기(24)와 상대적으로 작은 코드 서명 레지스터(26)가 비교기(28)의 입력으로 제공되며, 상기 비교기는 중지 규칙을 구현하기 위해 반복 프로세서(20)와 관련되어 동작한다.
상기 비교기(28)는 선택된 최소 횟수의 반복이 발생된 이후에만 디코더 회로의 반복 프로세싱을 제어하도록 디코더 회로(20)와 관련되어 동작하는 것이 바람직하다. 또한 디코더 회로(20)는 미리 지정된 반복의 한계가 발생하면 반복 프로세싱을 중단하는 것이 바람직하다. 반복의 한계는 상기의 선택된 최소 횟수보다 최소한 3이 더 큰 정수인 것이 바람직하다. 선호되는 실시예에서 상기 선택된 최소 횟수는 4이고 한계는 8이다.
하나의 반복 동안 5,114 비트 크기의 이진 추정 데이터를 발생시키는 터보 디코더에 있어서, 서명 코드 발생기는 단순한 16 비트 이진 나눗셈기(divider)를 포함하는 것이 바람직하며, 상기 16 비트 이진 나눗셈기는 5,114 이진 스트링의 데이터를 선택된 16 비트 이진수로 나누며, 상기 나눗셈 기능으로부터 생겨나는 나머지를 비교기(28)로 출력한다. 상기 나머지는 제수(除數, divisor)의 길이가 16 비트이기 때문에 16 비트를 결코 초과하지 않을 것이다.
16 비트 제수에 대해서 이진수 1000000000000011이 사용되는 것이 바람직한다. 상기와 같은 제수는 1 + x14+ x15으로 표현되는 이진 다항식에 대응한다. 코드 발생기(24)에 의하여 수행되는 이진 나눗셈은 수학적으로 이진(즉, 모듈로 2) 계산을 이용하여 5,114 비트 반복 추정 데이터의 이진 다항식 표현을 다항식 1 + x14+ x15으로 나누는 것에 대응한다. 이진 나눗셈의 나머지는 나머지 다항식에 대응한다. 상기 나머지가 2개의 연속적인 5,114 비트 스트링의 추정 데이터에 대하여 동일할 확률은 대략 216중에서 1이며, 상기 확률은 수용 가능한 리스크 요인으로 발명자가 결정한 것이다.
신호 코드를 발생시킴에 있어서 수학적 대응과 다항식 표현의 이용은 당해 기술 분야에서 공지되어 있으며, Pearson, W.W., Brown, D.T.의 "오류 검출용 신호 코드(Signal Codes For Error Detection)", IRE 프로시딩즈(proceedings)(1961년 1월)에 논의되어 있다. 상기 방식의 인코딩이 터보 디코더에 적용될 수 있음을 발명자는 인식하고 있다.
터보 디코더 프로세서(20)는 주어진 반복 동안에 N 비트의 추정 데이터를 터보 데이터 레지스터(22)와 신호 코드 발생기(24)에 출력하도록 동작한다. 상기 신호 코드 발생기(24)는 M 비트를 갖는 대응 코드 서명을 발생시키고, 상기 코드 서명은 비교기(28)에 입력되며 N보다 적어도 100배 더 작은 것이 바람직하다. 상기 비교기(28)는 코드 발생기(24)로부터의 M 비트 서명 코드 입력을 서명 레지스터(26)의 내용과 비교하여 이들이 일치하는지 여부를 판정한다.
만약 비교기가 일치함을 판정하면, 신호는 프로세서(20)에 전달되어 반복 프로세싱을 중지시키며 터보 코딩 결과를 출력한다. 만약 비교기가 불일치를 판정하면, 서명 코드 발생기(24)로부터 수신된 상기 M 비트 서명 코드가 서명 레지스터(26)에 저장된다.
상기 비교기(28)를 사용하여 발생된 코드를 서명 레지스터(26)에 저장할 수 있다. 대안으로서 비교기(26)는 서명 코드 발생기(24)가 새로운 서명 코드를 출력하기에 앞서 서명 레지스터(26)를 단순히 액세스할 수 있다. 상기 대안은 서명 코드 발생기(24)가 새로운 서명 코드를 비교기(28)와 서명 레지스터(26)(가상선으로 도시된 바와 같음) 모두에 출력할 수 있도록 하며, 비교기(28)가 서명 코드 레지스터(26)에 저장 작업을 수행할 필요를 제거한다.
하나의 디코더 반복 동안에 5,114 비트 블록의 이진 데이터가 생성되는 서명 코드 발생기(24)는 16비트보다 크지 않은 나머지를 생성하도록 1000000000000011으로 나누어서 서명 레지스터(26)가 단지 16 비트의 저장 용량을 구비하기만 하면 되도독 하는 것이 바람직하다.
본 발명은 서명 코드의 생성 비용이 적고, 요구되는 추가 메모리의 비용이 높은 하드웨어 구현에 특히 적당하다. 그러나 본 발명은 소프트웨어 구현에도 사용될 수 있다.
본 발명에 의하면, 추가적 메모리를 더 적게 요구하면서 중지 규칙을 좀더 효율적으로 구현할 수 있는 개선된 터보 디코더가 제공되는 장점이 있다.

Claims (17)

  1. 하나의 디코딩 반복 동안에 발생되는 디코더 추정 데이터를 저장하기 위한 디코더 데이터 메모리(22)와, 선택된 비트 크기 N을 갖는 디코더 추정 데이터의 연속적 반복을 생성하고 상기 디코더 추정 데이터를 상기 디코더 데이터 메모리(22)에 저장하기 위한 디코더 반복 프로세서 수단(20)을 포함하는 통신 신호 데이터의 오류 정정용 반복 터보 디코더에 있어서, 상기 반복 터보 디코더는
    하나의 디코딩 반복 동안에 발생되는 디코더 추정 데이터에 대응하여 선택된 비트 크기 M을 갖는 코드 서명을 저장하기 위한 서명 메모리(26)로서, 상기 M은 상기 N보다 적어도 20배 더 작은 것인 서명 메모리(26)와;
    M-1 차의 미리 지정된 이진 다항식에 대응하는 M 비트 스트링으로 상기 디코더 추정 데이터를 처리하여 디코더 추정 데이터의 M 비트 코드 서명을 발생시키는 서명 코드 발생 수단(24)과;
    디코더 추정 데이터의 한 반복 동안에 발생된 코드 서명을 상기 서명 메모리(26)의 내용과 비교하고, 상기 비교가 일치함을 나타내면 중지 신호를 상기 디코더 반복 프로세서 수단(20)에 제공하도록 상기 서명 코드 발생 수단(24)과 상기 디코더 반복 프로세서 수단(20)에 연결된 비교기(28)를 포함하는 것을 특징으로 하는 반복 터보 디코더.
  2. 제1항에 있어서, 상기 비교기(28)는 선택된 횟수의 반복이 발생한 후에만 중지 신호를 송신하도록 구성되며,
    상기 디코더 반복 프로세서 수단(20)은 미리 지정된 반복의 한계가 발생하면 반복 프로세싱을 중지하도록 구성되며,
    상기 한계는 상기 선택된 횟수보다 적어도 3이 더 큰 정수인 것인 반복 터보 디코더.
  3. 제2항에 있어서, 상기 선택된 횟수는 4이고, 상기 한계는 8인 것인 반복 터보 디코더.
  4. 제1항에 있어서, 상기 서명 코드 발생 수단(24)은 코드 서명을 발생하도록 구성되어 상기 코드 서명 비트 크기 M이 상기 선택된 비트 크기 N보다 적어도 100배 더 작도록 하는 것인 반복 터보 디코더.
  5. 제1항에 있어서, 상기 디코더 추정 데이터는 N 비트 이진 스트링이며, 상기 서명 코드 발생 수단(24)은 대응하는 N 비트 이진 스트링의 디코더 데이터를 선택된 이진 제수(除數)에 대응하는 상기 M 비트 스트링으로 나누고, 상기 나눗셈의 나머지를 코드 서명으로서 상기 비교기(28)에 출력하는 이진 나눗셈기(divider)를 포함하는 것인 반복 터보 디코더.
  6. 제5항에 있어서, 상기 디코더 추정 데이터 이진 스트링은 길이가 적어도5,000 비트이며,
    상기 이진 제수(除數)는 16 비트 이진수이고, 상기 코드 서명은 16 비트보다 크지 않은 것인 반복 터보 디코더.
  7. 제6항에 있어서, 상기 제수(除數)는 1000000000000011인 것인 반복 터보 디코더.
  8. 제1항에 있어서, 상기 비교기(28)는 상기 서명 메모리(26)에 연결되어 다음 디코더 반복 동안에 코드 서명과의 비교에 이용될 수 있는 코드 서명을 저장하는 것인 반복 터보 디코더.
  9. 제1항에 있어서, 상기 서명 코드 발생 수단(24)은 상기 서명 메모리(26)에 연결되어 다음 디코더 반복 동안에 코드 서명과의 비교에 이용될 수 있는 코드 서명을 저장하는 것인 반복 터보 디코더.
  10. 선택된 비트 크기 N을 갖는 디코더 추정 데이터의 연속적 반복을 생성하고, 상기 디코더 추정 데이터를 상기 디코더 데이터 메모리(22)에 저장함으로써 선택된 횟수의 반복 동안에 신호 데이터를 순환적으로 평가하여 통신 신호 데이터의 오류를 정정하는 반복 터보 디코더용 방법에 있어서, 상기 반복 터보 디코더용 방법은
    발생된 코드 서명을 서명 메모리(26)에 저장하는 단계로서, 상기 발생된 코드 서명은 하나의 디코딩 반복 동안에 발생되는 디코더 추정 데이터에 대응하며, 선택된 비트 크기 M을 가지고, 상기 M은 상기 N보다 적어도 20배 적은 것인 저장 단계와;
    M-1 차의 미리 지정된 이진 다항식에 대응하는 M 비트 스트링으로 디코더 추정 데이터를 처리하여 디코더 추정 데이터의 M 비트 코드 서명을 발생시키는 단계와;
    디코더 추정 데이터의 한 반복 동안에 발생된 코드 서명을 상기 서명 메모리(26)의 내용과 비교하는 단계와,
    상기 비교가 일치함을 나타내면 디코더 추정 데이터 반복 생성을 중지하는 단계를 포함하는 것을 특징으로 하는 반복 터보 디코더용 방법.
  11. 제10항에 있어서, 디코더 추정 데이터 반복 생성이 중지되기에 앞서 최소 횟수의 디코딩 반복이 수행되고,
    미리 지정된 반복의 한계가 발생되면 디코더 추정 데이터 반복 생성이 중지되고, 상기 한계는 상기의 최소 횟수보다 적어도 3이 더 큰 정수이며,
    디코더 추정 데이터의 반복 생성은 최소 횟수의 반복이 발생된 후와 상기 비교가 일치함을 나타낼 때 미리 지정된 반복의 한계가 발생되기 전에 중지되는 것인 반복 터보 디코더용 방법.
  12. 제11항에 있어서, 상기 최소 횟수는 4이고 상기 한계는 8인 것인 반복 터보디코더용 방법.
  13. 제10항에 있어서, 각 프로세싱 반복에 대한 디코더 추정 데이터는 이진 스트링이며,
    상기 서명 코드는 대응하는 이진 스트링의 디코더 추정 데이터를 선택된 이진 제수(除數)로 이진 나눗셈을 하고, 상기 나눗셈의 나머지를 코드 서명으로서 비교를 위해 출력함으로써 발생되는 것인 반복 터보 디코더용 방법.
  14. 제13항에 있어서, 상기 디코더 추정 데이터 이진 스트링은 길이가 적어도 5,000 비트이며,
    상기 이진 제수(除數)는 16 비트 이진수이며, 상기 코드 서명은 16 비트보다 더 크지 않은 것인 반복 터보 디코더용 방법.
  15. 제14항에 있어서, 상기 제수(除數)는 1000000000000011인 것인 반복 터보 디코더용 방법.
  16. 제10항에 있어서, 상기 발생된 코드 서명은 서명 코드 발생 수단(24)에 의하여 상기 서명 메모리(26)에 저장되어 다음 디코더 반복 동안 코드 서명과의 비교에 이용되는 것인 반복 터보 디코더용 방법.
  17. 제10항에 있어서, 상기 발생된 코드 서명은 코드 서명 비교기(28)에 의하여 상기 서명 메모리(26)에 저장되어 다음 디코더 반복 동안 코드 서명과의 비교에 이용되는 것인 반복 터보 디코더용 방법.
KR1020037013882A 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더 KR100744201B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US24844000P 2000-11-14 2000-11-14
US60/248,440 2000-11-14
PCT/US2001/045742 WO2002041563A2 (en) 2000-11-14 2001-11-01 Turbo decoding apparatus and method implementing stopping rule with circular redundancy code signature comparison

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR10-2003-7006536A Division KR100525987B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020077005253A Division KR100818441B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Publications (2)

Publication Number Publication Date
KR20040100836A true KR20040100836A (ko) 2004-12-02
KR100744201B1 KR100744201B1 (ko) 2007-08-01

Family

ID=22939139

Family Applications (8)

Application Number Title Priority Date Filing Date
KR1020097008060A KR20090060350A (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020097016671A KR101022730B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087015235A KR100926812B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087000774A KR100886858B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020037013882A KR100744201B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR10-2003-7006536A KR100525987B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020077011719A KR100871403B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087031416A KR100941664B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Family Applications Before (4)

Application Number Title Priority Date Filing Date
KR1020097008060A KR20090060350A (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020097016671A KR101022730B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087015235A KR100926812B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087000774A KR100886858B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Family Applications After (3)

Application Number Title Priority Date Filing Date
KR10-2003-7006536A KR100525987B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020077011719A KR100871403B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더
KR1020087031416A KR100941664B1 (ko) 2000-11-14 2001-11-01 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Country Status (20)

Country Link
US (1) US6956912B2 (ko)
EP (2) EP1378086B9 (ko)
JP (3) JP3852406B2 (ko)
KR (8) KR20090060350A (ko)
CN (2) CN1264298C (ko)
AR (3) AR031331A1 (ko)
AT (1) ATE271289T1 (ko)
AU (1) AU2002220117A1 (ko)
BR (1) BR0115954A (ko)
CA (2) CA2428776C (ko)
DE (1) DE60104338T2 (ko)
DK (1) DK1378086T3 (ko)
ES (1) ES2225647T3 (ko)
HK (1) HK1063548A1 (ko)
IL (3) IL155880A0 (ko)
MX (1) MXPA03004267A (ko)
MY (1) MY126922A (ko)
NO (1) NO20032162L (ko)
TW (1) TW522659B (ko)
WO (1) WO2002041563A2 (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU4515801A (en) 1999-12-03 2001-06-18 Broadcom Corporation Viterbi slicer for turbo codes
WO2001043310A2 (en) 1999-12-03 2001-06-14 Broadcom Corporation Embedded training sequences for carrier acquisition and tracking
US7421044B2 (en) 2000-09-05 2008-09-02 Broadcom Corporation Quasi error free (QEF) communication using turbo codes
US7242726B2 (en) 2000-09-12 2007-07-10 Broadcom Corporation Parallel concatenated code with soft-in soft-out interactive turbo decoder
US6518892B2 (en) 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding
US7533320B2 (en) 2000-11-14 2009-05-12 Interdigital Technology Corporation Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method
KR100713331B1 (ko) * 2000-12-23 2007-05-04 삼성전자주식회사 부호분할다중접속 이동통신시스템의 반복복호 중지 장치 및 방법
JP3512176B2 (ja) * 2001-05-15 2004-03-29 松下電器産業株式会社 ターボ復号装置およびターボ復号における復号の繰返し回数の制御方法
EP1499025A1 (en) * 2003-07-17 2005-01-19 Evolium S.A.S. Stop criterion for an iterative data processing method
JP2008544721A (ja) * 2005-06-27 2008-12-04 トムソン ライセンシング 反復デコーダの電力削減のための方法及び装置
EP1783916B1 (en) * 2005-11-07 2019-11-06 Samsung Electronics Co., Ltd. Apparatus and method for stopping iterative decoding in a mobile communication system
JP2010011119A (ja) * 2008-06-27 2010-01-14 Nec Electronics Corp 復号方法および復号装置
US8984377B2 (en) 2011-04-19 2015-03-17 National Kaohsiung First University Of Science And Technology Stopping methods for iterative signal processing

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000027037A2 (en) * 1998-11-05 2000-05-11 Qualcomm Incorporated Efficient iterative decoding
US6298084B1 (en) * 1998-11-24 2001-10-02 Motorola, Inc. Bad frame detector and turbo decoder
EP1009098A1 (en) 1998-12-10 2000-06-14 Sony International (Europe) GmbH Error correction using a turbo code and a CRC
EP1017176B1 (en) 1998-12-30 2011-02-16 Canon Kabushiki Kaisha Coding device and method, decoding device and method and systems using them
US6665357B1 (en) * 1999-01-22 2003-12-16 Sharp Laboratories Of America, Inc. Soft-output turbo code decoder and optimized decoding method
DE19934646C2 (de) 1999-07-16 2001-09-13 Univ Dresden Tech Verfahren und Vorrichtung zur iterativen Decodierung von verketteten Codes
US6879648B2 (en) * 2000-01-31 2005-04-12 Texas Instruments Incorporated Turbo decoder stopping based on mean and variance of extrinsics
US6898254B2 (en) * 2000-01-31 2005-05-24 Texas Instruments Incorporated Turbo decoder stopping criterion improvement
US6526531B1 (en) * 2000-03-22 2003-02-25 Agere Systems Inc. Threshold detection for early termination of iterative decoding
US6591390B1 (en) * 2000-04-11 2003-07-08 Texas Instruments Incorporated CRC-based adaptive halting turbo decoder and method of use
US6675342B1 (en) * 2000-04-11 2004-01-06 Texas Instruments Incorporated Direct comparison adaptive halting decoder and method of use
US20010052104A1 (en) * 2000-04-20 2001-12-13 Motorola, Inc. Iteration terminating using quality index criteria of turbo codes
US6865708B2 (en) * 2000-08-23 2005-03-08 Wang Xiao-An Hybrid early-termination methods and output selection procedure for iterative turbo decoders
JP2002100995A (ja) * 2000-09-22 2002-04-05 Sony Corp 復号装置及び方法、並びにデータ受信装置及び方法
US6518892B2 (en) * 2000-11-06 2003-02-11 Broadcom Corporation Stopping criteria for iterative decoding

Also Published As

Publication number Publication date
ES2225647T3 (es) 2005-03-16
US20020061079A1 (en) 2002-05-23
TW522659B (en) 2003-03-01
JP3852406B2 (ja) 2006-11-29
CN1874211A (zh) 2006-12-06
DE60104338D1 (de) 2004-08-19
CA2428776C (en) 2008-01-15
KR20070065445A (ko) 2007-06-22
US6956912B2 (en) 2005-10-18
KR20090016728A (ko) 2009-02-17
KR100886858B1 (ko) 2009-03-05
EP1418697A1 (en) 2004-05-12
KR100525987B1 (ko) 2005-11-08
WO2002041563A3 (en) 2003-10-30
NO20032162D0 (no) 2003-05-13
KR100926812B1 (ko) 2009-11-12
KR100941664B1 (ko) 2010-02-11
HK1063548A1 (en) 2004-12-31
KR100871403B1 (ko) 2008-12-02
MY126922A (en) 2006-10-31
JP2004527142A (ja) 2004-09-02
CN1478340A (zh) 2004-02-25
KR100744201B1 (ko) 2007-08-01
KR20090102847A (ko) 2009-09-30
CA2428776A1 (en) 2002-05-23
NO20032162L (no) 2003-06-24
WO2002041563A2 (en) 2002-05-23
IL155880A0 (en) 2003-12-23
DE60104338T2 (de) 2004-12-02
EP1378086B9 (en) 2005-01-05
AR031331A1 (es) 2003-09-17
KR20090060350A (ko) 2009-06-11
AR065022A2 (es) 2009-05-13
MXPA03004267A (es) 2003-09-10
AU2002220117A1 (en) 2002-05-27
IL197056A0 (en) 2009-11-18
EP1378086B1 (en) 2004-07-14
KR20080014927A (ko) 2008-02-14
KR101022730B1 (ko) 2011-03-22
ATE271289T1 (de) 2004-07-15
KR20040055719A (ko) 2004-06-26
BR0115954A (pt) 2004-01-06
EP1378086A2 (en) 2004-01-07
JP2009278686A (ja) 2009-11-26
CA2604072A1 (en) 2002-05-23
DK1378086T3 (da) 2004-11-15
CN1264298C (zh) 2006-07-12
IL155880A (en) 2008-07-08
AR054111A2 (es) 2007-06-06
JP2006325259A (ja) 2006-11-30
KR20080075532A (ko) 2008-08-18

Similar Documents

Publication Publication Date Title
JP2009278686A (ja) 循環冗長符号シグネチャ比較を行うターボ復号器
JP2011072009A (ja) 高並列ｍａｐ復号器
WO2008003094A2 (en) Efficient representation of symbol-based transformations with application to encoding and decoding of forward error correction codes
CN110999095B (zh) 用于极化码的按块并行冻结位生成
US11184034B2 (en) Method and device for decoding staircase code, and storage medium
KR20110037953A (ko) 데이터 복호화 방법, 데이터 인터리브 방법, 데이터 복호화 장치, 인터리버 테이블 생성 장치 및 데이터 인터리브 장치
US7266760B1 (en) Method and apparatus for calculating cyclic redundancy checks for variable length packets
US11677419B2 (en) Cyclic redundancy check, CRC, decoding using the inverse CRC generator polynomial
US7533320B2 (en) Wireless transmit/receive unit having a turbo decoder with circular redundancy code signature comparison and method
US6925592B2 (en) Turbo decoder, turbo encoder and radio base station with turbo decoder and turbo encoder
KR102197751B1 (ko) 블록 터보 부호의 저 복잡도 오류정정을 위한 신드롬 기반의 혼합 복호 장치 및 그 방법
KR100818441B1 (ko) 순환 리던던시 코드 서명 비교를 구비한 터보 디코더

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130618

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140630

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee