JP3848292B2 - Electronic component mounting apparatus and electronic component mounting method - Google Patents
Electronic component mounting apparatus and electronic component mounting method Download PDFInfo
- Publication number
- JP3848292B2 JP3848292B2 JP2003134758A JP2003134758A JP3848292B2 JP 3848292 B2 JP3848292 B2 JP 3848292B2 JP 2003134758 A JP2003134758 A JP 2003134758A JP 2003134758 A JP2003134758 A JP 2003134758A JP 3848292 B2 JP3848292 B2 JP 3848292B2
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- area
- image
- substrate
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Wire Bonding (AREA)
- Image Analysis (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、異方性導電体を介して基板に接続した電子部品が、基板との間で電気的に良好に接続されているか否かを自動的に検査し得る電子部品実装装置及び電子部品実装方法に関する。
【0002】
【従来の技術】
液晶表示パネル等は、ガラス製の基板にICチップ等からなる駆動用の電子部品を接続搭載して製造される。位置決めされた電子部品が基板に接続搭載されるとき、接続部材として、異方性導電膜(ACF)あるいは異方性導電接着材等の異方性導電体が採用され、異方性導電体は予め基板か電子部品に貼付あるいは塗布される。
【0003】
異方性導電体を介して電子部品を基板に接続実装する電子部品実装装置では、電子部品の各電極が基板の各リードと対応するように位置決めされた後に、加圧ツールが電子部品を押圧・加熱するので、異方性導電体内の導電粒子は押し潰され、電極とその電極に対応したリード、つまり端子同士は電気的に導通接続される。
【0004】
図11は、電子部品実装装置により、異方性導電体を介して電子部品がガラス製の基板に接続された状態を示した要部拡大断面図で、図11(a)は、加圧ツールの押圧・加熱により異方性導電体1の導電粒子1Aが適正に押し潰され、電子部品2の電極2aと基板3のリード3aとが電気的に良好に導通接続された状態、図11(b)は、導電粒子1Aの押し潰しが無くあるいは不十分で、電極2aとリード3aとの間の電気的接続が不良な状態をそれぞれ示したものである。
【0005】
図11(a)及び図11(b)に示した接続状態を、透光性の導電部材でリードを形成した基板3側からCCDカメラ等の撮影機器で撮影すると、それぞれ図12(a)及び図12(b)に示すように得られ、導電粒子1Aの影像1aは、それ以外の異方性導電体の部分の影像1bと比較して輝度が高い。
【0006】
そこで、撮影機器が撮影した接続部分の撮影画像を取り込み、ある明るさレベルを閾値として、輝度の高い部分の面積の総和を求め、求めた面積の総和が設定値以上であれば電気的接続状態は良好であると判断する方法が知られている(例えば、特許文献1参照。)。
【0007】
【特許文献1】
特許第3323395号公報
【0008】
【発明が解決しようとする課題】
上記のように、加圧ツールの押圧・加熱により、異方性導電体を介して電子部品の電極と基板のリードとが、異方性導電体を介して良好に接続されたか否かは、接続部分の撮影画像から得られたある明るさレベル以上の部分の面積の総和から判断されている。
【0009】
しかしながら、電極とリードとの間に押し潰し状態の不十分な導電粒子1Aが含まれていて、電気的接続が全体として良好でなかったとしても、上述のようにして求めた面積の総和が設定値を越えてさえいれば、異方性導電体1を介しての電極2aとリード3aとの電気的接続状態は良好と判断されてしまう。
【0010】
その結果、実際には、良好な電気的接続が得られていないにもかかわらずあたかも良好に接続されているかのように誤った判断を行ってしまうという恐れがあった。
【0011】
そこで本発明は、異方性導電体による接続状態が良好であるか否かを、適切に判定し得る機能を備えた電子部品実装装置及び電子部品実装方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
まず第1ないし第3の発明は、いずれも、異方性導電体内の導電粒子を介して基板の端子と電子部品の端子とを電気的に導通接続して、電子部品を基板に実装する電子部品実装装置であって、
第1の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する面積算出手段と、この面積算出手段で算出された前記影像の面積が予め設定された基準値を超えているか否かを判定する面積判定手段と、この面積判定手段において、前記影像の面積が基準値を超えていると判定された前記重畳領域内における影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段とを具備することを特徴とする。
【0013】
第2の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する面積算出手段と、この面積算出手段で算出された前記影像の面積が、上限及び下限が予め設定された基準面積値内にあるか否かを判定する面積値判定手段と、この面積値判定手段において、前記影像の面積が基準面積値内にあるとされた前記重畳領域内の影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段とを具備することを特徴とする。
【0014】
第3の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の大きさ形状が予め設定された大きさ形状の基準パターンを含むことができるか否かを判定するパターン判定手段と、このパターン判定手段において、前記基準パターンを含むことができると判定された影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段とを具備することを特徴とする。
【0015】
このように第1ないし第3の発明は、重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出するとともに、影像の面積で基準値を超えた数または面積の総和が、ある基準数を超えたか否か、あるいは影像の面積で上限及び下限が設定された基準面積値内にある数または面積の総和が、同様にある基準数を超えたか否か、あるいはさらに、大きさ形状が予め設定された大きさ形状の基準パターンを含むことができる影像の数または面積の総和が、ある基準数を超えたか否かをそれぞれ判定するので、電気的接続状態の良否を適正に判断することができる。
【0016】
第4ないし第6の発明は、いずれも異方性導電体内の導電粒子を介して基板の端子と電子部品の端子とを電気的に導通接続して、電子部品を基板に実装する電子部品実装方法であって、
第4の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、この第1の工程で出力の前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する第2の工程と、この第2の工程で算出された前記影像の面積が予め設定された基準値を超えているか否かを判定する第3の工程と、この第3の工程において、前記影像の面積が基準値を超えていると判定された前記重畳領域内における影像の、数または面積の総和が、予め設定された基準数を超えたか否かを判定する第4の工程とを有することを特徴とする。
【0017】
また第5の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、この第1の工程で出力の前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する第2の工程と、この第2の工程で算出された前記影像の面積が、上限及び下限が予め設定された基準面積値内にあるか否かを判定する第3の工程と、この第3の工程において、前記影像の面積が基準面積値内にあるとされた前記重畳領域内の影像の数、数または面積の総和が、予め設定された基準数を超えたか否かを判定する第4の工程とを有することを特徴とする。
【0018】
さらに第6の発明は、基板の端子と、異方性導電体を介して接続された電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、この第1の工程で出力の前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の大きさ形状が予め設定された大きさ形状の基準パターンを含むことができるか否かを判定する第2の工程と、この第2の工程において、前記基準パターンを含むことができると判定された影像の数、数または面積の総和が、予め設定された基準数を超えたか否かを判定する第3の工程とを有することを特徴とする。
【0019】
このように、第4ないし第6の発明によれば、第1ないし第3の発明と同様に、重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出するとともに、基準値を超えた数または面積の総和が基準数を超えたか否か、あるいは影像の面積で上限及び下限が設定された基準面積値内にある数または面積の総和が基準数を超えたか否か、あるいはさらに、大きさ形状が予め設定された大きさ形状の基準パターンを含むことができる影像の数または面積の総和が基準数を超えたか否かをそれぞれ判定するので、電気的接続状態の良否を適正に判断することができる。
【0020】
【発明の実施の形態】
以下、本発明による部品実装装置及び部品実装方法の一実施の形態を図1ないし図10を参照して詳細に説明する。なお、図11及び図12に示した従来の構成と同一構成には同一符号を付し、詳細な説明は省略する。
【0021】
図1は本発明による部品実装装置及び部品実装方法の第1の実施の形態を示した構成図である。
【0022】
すなわち、粘着性を有する異方性導電膜(ACF)等の異方性導電体1を介して、TAB(Tape Automated Bonding)部品等の電子部品2を仮圧着した基板3が順次搬送供給され、X−Y−θ移動機構を組み込んだステージ(基台)4上に載置され位置決めされる。異方性導電体1としては、熱硬化性や紫外線硬化性を有するエポキシ樹脂の中に導電粒子1Aが分散されたものが用いられる。
【0023】
基板3上の異方性導電体1を介して仮圧着された電子部品2は、電子部品実装装置5のヒータを内蔵した加圧ヘッド51の下降により押圧・加熱されて本圧着される。符号52は、加圧ヘッド51による電子部品2に対する押圧力を基板3の下側背面で受け止め支持するためのバックアップ部材を示したものである。
【0024】
そこで、電子部品実装装置5の加圧ヘッド51は、装置本体53に据え付けられたエアシリンダ54の作動ロッド54aに連結され、エアシリンダ54のシリンダ力により矢印Zで示す鉛直方向に往復動作を行い、電子部品2を基板3に接続実装する。
【0025】
加圧ヘッド51が電子部品2を押圧・加熱して基板3に実装するとき、前述のように、もしも電子部品2に対する加圧力が小さく導電粒子1Aが十分押し潰されない状態では、良好な電気的接続が得られないこととなり、また反対に、加圧ヘッド51の加圧力が大き過ぎた場合は、電子部品2やガラス製の基板3自体を損傷しかねないだけでなく、導電粒子1A自体も、適正な押し潰れ状態を通り越して破損し、この場合も良好な電気的導通が得られないことがある。
【0026】
従って、加圧ヘッド51自体の荷重は大で、鉛直方向に往復動作を行う際に大きな慣性力を生ずるが、電子部品2に対する押圧では加圧力の微妙な調整制御が要求される。
【0027】
そこで、電子部品2に対する加圧力操作では、できるだけ加圧ヘッド51自体の荷重の影響を受けないようにするため、図1に示すように、装置本体53に設けられたコイルばね55で加圧ヘッド51を支持し、エアシリンダ54のシリンダ力で加圧力を得るように構成されている。なお、符号56は、コイルばね55に支持され、エアシリンダ54の操作により上下動する加圧ヘッド51が、適正に鉛直方向に案内するためのガイドレールを示したものである。
【0028】
電子部品2が接続実装される基板3の下方には、ガラス製または樹脂製の基板3を通して、基板3の透光性を有するリードと、これに対応した電子部品2の電極とが重なった領域、すなわち重畳領域を撮影するCCDカメラ等の撮影機器57が備えられている。このため、本実施の形態では、基板3のリードが位置する部分は透光性を有する。なお、撮影機器57は、バックアップ部材52を回避して撮影し、ステージ4に搭載されたX−Y−θ移動機構が、基板3を図示手前方向に移動させたときに、基板3を通して重畳領域の異方性導電体1を撮影するように配置されている。なお、バックアップ部材52が透光性の部材で構成されていれば、撮影機器57をバックアップ部材52の中に組み込むことができる。
【0029】
撮影機器57が撮影した画像データは、制御器58に伝送供給される。
【0030】
図2は、図1に示した電子部品実装装置5の制御器58の主要構成を示した構成図である。
【0031】
制御器58は、データの入出力回路に加えて、CPUによる演算回路やROMやRAM等のメモリ回路を内蔵し、図2に示すように、撮影機器57による、異方性導電体1を介した基板3のリード3aとそれに対応した電子部品2の電極2aとの重畳領域の影像は、演算回路の面積算出部58aに供給される。
【0032】
面積算出部58aは、まず撮影機器57から供給された画像からパターンマッチングにより、電子部品2の電極2aの部分を抽出する。次に、抽出された部分において、導電粒子1Aの影像1a個々の面積を算出する。これは先に述べたように、導電粒子1Aの影像1aはそれ以外の部分より輝度が高く、白く光って映し出されるため、導電粒子1Aに対応する影像1aは白画像に、それ以外の部分は黒画像となるような閾値で撮影機器57による画像を二値化処理し、この二値化画像についてラベリングを行い連続性を持つ白画像の塊りを抽出すると共に、抽出された塊りごとに画素数を個別に計算する。このとき、ノイズ除去のために、各白画素の塊りにおいて、予め決めた画素数、例えば3ピクセル×3ピクセルの白画素を含まないものを除去すると好ましい。
【0033】
次に、求めた画素数に1画素あたりの面積をかけ、塊りごと、つまり導電粒子1Aの影像1a個々の面積を算出する。面積算出部58aは、このようにして求めた導電粒子1Aの影像1a個々の面積を、抽出した電極2aの位置座標などの重畳領域データとともに、算出データとして演算回路の面積判定部58bに供給する。
【0034】
面積判定部58bには、メモリ回路内の基準値記憶部58cが接続され、この基準値記憶部58cには、最低限、良好な電気的導通を保証する導電粒子1Aの影像面積の大きさを表した基準値L(データ)が記憶されている。
【0035】
そこで、面積判定部58bは、基準値記憶部58cに記憶された基準値Lを読み出し、先に面積算出部58aから供給された算出データと比較し、面積算出部58aで算出された各影像1aの面積が予め設定された基準値Lを超えているか否かを判定し、基準数を超えたものを「良」として、その旨当該重畳領域データとともに演算回路の影像数判定部58dに供給する。
【0036】
影像数判定部58dには、メモリ回路内の基準数記憶部58eが接続され、この基準数記憶部58eには、当該重畳領域内において、当該電極2aとリード3aとが良好な電気的導通形成されていると見なすために必要な条件、すなわち前記「良」と判定された影像1aが少なくとも必要とされる合計数が、基準数S(データ)として記憶されている。
【0037】
そこで、影像数判定部58dは、当該重畳領域内における、面積判定部58bから供給される「良」と判定された影像1aの数を計数し、その合計数と基準数記憶部58eに記憶された基準数Sとを比較判定し、合計された影像1aの数が基準数Sを超えたときに、当該重畳領域において、電極2aとリード3aとは異方性導電体1を介して良好な接続状態が形成されていると判定し、その判定結果を当該重畳領域データとともに出力する。
【0038】
従って、面積判定部58bにて「良」とされた影像1aの合計数が基準数Sを超えないときには、影像数判定部58dは、当該重畳領域において異方性導電体1を介して良好な接続状態が形成されていないものと判定する。そこで、影像数判定部58dは、当該基板3は、当該重畳領域においての電気的接続が「不良」である旨出力し、制御器58のCPUはこの旨を例えば報知器に供給して報知することができる。
【0039】
上記制御器58内における良否判定動作を、図3を参照して図式的に説明すると、基準値記憶部58cには、実線Aで囲んだ範囲の面積のデータが基準値Lとして設定され記憶されていて、面積判定部58bは、面積算出部58aから供給される影像1aa,1abと比較するので、面積判定部58bは、基準値Lよりも面積の大きな影像1aaの導電粒子1Aは十分に押し潰され電気的導通が良好であるものとして「良」、面積の小さい影像1abの導電粒子1Aは押し潰しが不十分で電気的導通が不良であるものとして「不良」と判定する。
【0040】
図4は、図1ないし図3を参照して説明したこの第1の実施の形態の部品実装装置における制御器58での動作手順(工程)を示すフローチャートである。
【0041】
まず、制御器58の面積算出部58aは、撮影機器57により撮影された重畳領域の撮影画像データを入力する(ステップ4a)。
【0042】
次に、面積算出部58aは、その異方性導電体1を介して電極2aとリード3aとが共通して重なった当該重畳領域を撮影機器57による撮影画像内より電極2aの部分を抽出することで認識するとともに、当該重畳領域内の各導電粒子1Aの影像面積を算出する(ステップ4b)。
【0043】
次に、面積判定部58bは、同じく異方性導電体1を介して電極2aとリード3aとが共通する重畳領域内の影像1aに関し、算出された面積が基準値Lを超えたか否か判定し基準値Lを超えていると判定されたときには、その旨を撮像数判定部58dに供給する。影像数判定部58dは、基準値Lを超えた影像1aaの数を計数し(ステップ4c)、合計数が当該重畳領域において、予め設定された基準数Sを超えているか否か判定される(ステップ4d)。
【0044】
ステップ4dにおいて、基準値Lを超えた影像1aaの数が基準数Sを超えていると判定された場合、当該重畳領域における電子部品2を接続搭載した基板3は電気的接続が良好であると判定され、次の工程へと搬出される(ステップ4e)。
【0045】
なお、ステップ4dにおいて、基準数Sを超えていない(NO)と判定された基板3は、「不良品」と判定され、その旨報知され、製造工程から排除される(ステップ4f)。
【0046】
上記第1の実施の形態では、電子部品2に対する加圧ヘッド51の加圧力が小さい場合は、異方性導電体1内の導電粒子1Aの押し潰しが不十分となることに鑑みて、基準値Lよりも大であれば「良」としたが、十分に押し潰された導電粒子1Aよりも形状の大きな埃や塵が電子部品2や基板3に付着し、その埃や塵も押し潰された導電粒子1Aと同様に、明るく撮影されることがあり、あたかも押し潰された導電粒子1Aの影像を捉えたかのように、誤って処理される恐れが考えられる。
【0047】
そこで、第2の実施の形態の電子部品実装装置は、制御器58において、重畳領域内の各影像1aの面積Sを、下限とともに上限を有する基準面積値Mと比較し、その基準面積値M内に含まれる影像1aを「良」と判定することで、埃や塵による誤判断を回避する。
【0048】
図5は、第1の実施の形態の図2に対応するもので、本発明による電子部品実装装置の第2の実施の形態の特に制御部58を示した構成図である。なお、以下説明の各実施の形態でも、電子部品実装装置の全体構成は第1の実施の形態で説明した図1に示す構成と同一であるので、全体構成の説明は省略する。
【0049】
そこで、第2の実施の形態と第1の実施の形態との相違点を説明すると、図5に示すように、面積算出部58aで算出された影像1aの面積が予め範囲を設定した基準面積値M内にあるか否かを判定する面積値判定部58fを演算回路に設け、面積算出部58aからの出力データを入力する。
【0050】
また、この面積値判定部58fには、メモリ回路に設けられた基準面積値(M)記憶部58gが接続され、この基準面積値(M)記憶部58gには、図6に斜線でその面積範囲を示したように、内側の実線M1で囲んだ面積m1よりも大で、外側の実線M2で囲んだ面積m2よりも小の面積を範囲とする基準面積値M(m1<M<m2)データが記憶されている。
【0051】
基準面積値Mは、電子部品2と基板3との間に良好な電気的導通を確保するために許容される導電粒子1Aの押し潰れ状態の最小限、及び最大限のときの影像1aの面積であり、面積値判定部58fはこの基準面積値Mを読み出し、面積算出部58aから供給され各影像1aの面積と比較し、その範囲内にあるか否かで「良(影像1aa)」「不良(影像1ab)」を識別判定する。
【0052】
従って、この第2の実施の形態によれば、図7にも示したように、導電粒子1Aより大きな埃や塵の影像1cを除外し得るので、当該重畳領域における電気的導通の不適切な良否判定を回避することができる。
【0053】
図8は、上記第2の実施の形態の部品実装装置における制御器58での動作手順(工程)を示すフローチャートである。
【0054】
なお、図8に示したフローチャートでは、図4に示した第1の実施の形態における動作手順と比較し、ステップ4aはステップ8aに、ステップ4bはステップ8bに、ステップ4eはステップ8eに、ステップ4fはステップ8fにそれぞれ対応し、ステップ8c及びステップ8dが相違するのみであるので、その相違点のみを特に説明する。
【0055】
すなわち、ステップ8cにおいて、面積値判定部58fは、異方性導電体1を介して電極2aとリード3aとが共通して重なった重畳領域内の影像1aに関し、算出された面積が基準面積値M内にあるか否か判定し、基準面積値M内にあると判定されたときには、その旨を画像数判定部58dに供給する。画像数判定部58dは、基準面積値M内の影像1aの数を計数し、その後のステップ8dにおいてその合計値が当該重畳領域において、予め設定された基準数Sを超えているか否か判定する。
【0056】
ステップ8dにおいて、基準面積値M内にある影像1aaの数が基準数Sを超えている(YES)と判定された場合は、次のステップ8eで、当該重畳領域における電子部品2を接続搭載した基板3は良品と判定し、次の工程へと搬出される。
【0057】
またステップ8dにおいて、基準面積値M内にある影像1aaの数が基準数Sを超えない(NO)と判定された場合は、ステップ8fに移行する。
【0058】
従って、この第2の実施の形態によれば、微細な導電粒子1Aよりも面積の大きな埃や塵等に対する誤判断を回避して、電気的導通状態の良否を適切に判定できる。
【0059】
次に、上記第1の実施の形態では、面積判定部58bは、基準値Lの面積を超えた影像1aの導電粒子1Aに対して、良好な電気的導通を確保し得るものであるとし、また第2の実施の形態では、予め設定された範囲の基準面積値Mに含まれるもののみを、良好な電気的導通を確保し得るものとして埃や塵による誤判断を回避するように構成されている。
【0060】
ところで、導電粒子1Aに割れが発生する等、導電粒子1Aの潰れ具合によっては、導電粒子1Aの影像1aの面積による判定のみでは電気的導通特性の判定が必ずしも良好にできない場合がある。
【0061】
そこで第3の実施の形態では、潰れた状態の影像1aの面積が適正であっても、割れ等により良好な電気的特性を呈しない導電粒子1Aを良否判定から除外して、より精度良く、重畳領域における電気的接続状態の良否判定を行うものである。
【0062】
図1に加えて、図9及び図10を参照して、本発明による電子部品実装装置の第3の実施の形態を説明する。
【0063】
第3の実施の形態は、図1に示した制御器8を図9(a)に示すように構成したものである。
【0064】
すなわち、撮影機器57からの撮影画像に現れた重畳領域内における個々の導電粒子1Aの影像1aは、演算回路のパターン判定部58hに供給される。
【0065】
パターン判定部58hは、各導電粒子1Aに対応した影像1aの大きさ形状が予め設定された大きさ形状の基準パターンPを完全に含むことができるか否かを判定する。
【0066】
メモリ回路の基準パターン記憶部58iには、図9(b)に示したように、図3に示した第1の実施の形態における基準値Lに対応した円形の基準パターンPが設定記憶されている。
【0067】
パターン判定部58hは、撮影機器57からの導電粒子1Aの影像1aパターンと、メモリ回路に記憶された基準パターンPとをパターン照合により対比し、供給された影像1aパターン中に基準パターンPがはみ出すことなく完全に含まれるか否か判定し、完全に含まれるときのみ、その導電粒子1Aは十分に押し潰され良好な電気的接続特性を有するものと判定する。
【0068】
この判定は、導電粒子1Aの影像1a中に基準パターンPと100%の一致度が得られる領域が存在するか否かを判別することで行うことができる。
【0069】
図9(b)の場合、符号1aaで示した影像は基準パターンPを完全に含むことができ「良」と判定され、符号1abで示した影像は、基準パターンPを完全に含むことができず「不良」と判定される。なお、撮影機器57による撮影条件等により、映像1aa,1ab中に白黒が反転した画素が存在してしまうことが考えられる場合には、一致度を100%より低い値に設定して判定を行うようにしてもよい。
【0070】
従って、パターン判定部58hは、図9(b)の符号1abで示したように、加圧ヘッド51による押し潰しにより割れが生じ、良好な電気的導通特性が得られない可能性がある形の影像1aを呈する導電粒子1Aは、これを「不良」と判定するので、次の影像数判定部58dは電気的導通の良好な導電粒子1Aのみを計数することができ、当該重畳領域における電気的接続状態の良否判定を適切に行うことができる。
【0071】
図10は、図9に示した電子部品実装装置における動作手順(工程)を説明したフローチャートである。
【0072】
すなわち、制御器58のパターン判定部58hは、撮影機器57により撮影された一つの重畳領域の撮影画像データを入力する(ステップ10a)。
【0073】
次に、パターン判定部58hは、基準パターン記憶部58iに記憶された予め設定された大きさ形状の基準パターンPを読み出し、撮影機器57から供給された影像1aが基準パターンPを完全に含むものであるか否かを判定する(ステップ10b)。ここでは、部分的にも含まない部分があれば、良好な電気的導通を得ないものとし、基準パターンPを完全に含む影像のみを「良」として判定し、次のステップ10cに移行する。
【0074】
ステップ10cにおいて、影像数判定部58dは、基準パターンPを含むと判定された影像1aの数を計数し、その合計数が予め設定された基準数Sを超えたか否かを判定する。
【0075】
ステップ10cにおいて、基準数Sを超えている(YES)と判定された場合、当該重畳領域における電子部品2を接続搭載した基板3は電気的接続が良好であると判定され、次の工程へと搬出される(ステップ10d)。
【0076】
一方、ステップ10cにおいて、基準数を超えていない(NO)と判定された基板は、不良品と判定され、工程から排除される(ステップ10e)。
【0077】
従って、この第3の実施の形態においても、加圧ヘッド51による押圧により、異方性導電体1内の導電粒子1Aが割れてしまい、適正な電気的導通を形成し得ない可能性のある導電粒子1Aの影像を排除して、電子部品2の電極2aと基板3のリード3aとの間の電気的接続状態の良否を適切に判定することができる。
【0078】
上記説明で、基準パターンPの形状は略円形状であるとして説明したが、必ずしもこれに限らず、例えば正四角形状等の多角形状であっても良い。
【0079】
また、基準パターンPが1つの例で説明したが、大きさの異なる複数の基準パターンPを設けるようにしても良い。
【0080】
例えば2つの基準パターンを設ける場合には、良好な電気的導通が形成されたときの導電粒子1Aの標準的な影像1aの大きさを境に大小の画像を基準パターンとして設定しておき、小なる基準パターン(下限基準パターン)を完全に含み、大なる基準パターン(上限基準パターン)に完全に含まれる影像1aを、良好な電気的導通が得られる状態の導電粒子1Aの影像1aであると判定するようにすると好ましい。
【0081】
また、上記第1ないし第3の各実施の形態において、基板3がガラス製や樹脂製の透明基板であり、リード3aが透光性であるものとし、これら基板3とリード3aを通して加圧ヘッド51に押圧されて押し潰された導電粒子1Aの影像1aを撮影機器57が捉えるように説明したが、例えば、非透光性のリード3aであっても導電粒子1Aとの当接面とは反対の面に(図2においては下面)に、その導電粒子1Aの押圧による押し出し型が現れることがある。
【0082】
そのリード3aに現れた押し出し型も、これを撮影機器57が撮影したときに、他の部分と比較し、白く浮き出るようにその形状を撮影することができるので、制御器58における良否検査では、導電粒子1Aに対応してリード3aに現れた押し出し型の影像、つまり、導電粒子に対応した影像に基づいて電気的接続の良否判定を行うようにしても良い。
【0083】
また、上記各実施の形態では、撮影機器57が、基板3側から導電粒子1Aを撮影するように説明したが、反対側である電子部品2が透光性を有するものの場合には、電子部品2側から撮影を行っても良い。この場合、電極2aが透光性を有するのであれば、電極2aを通して得られる個々の導電粒子1Aの影像を撮影し、電極2aが非透光性であればその電極2aにおける導電粒子1Aとの反当接面に導電粒子1Aに対応して現れた影像を撮影するようにすれば良い。
【0084】
また、本発明の実施の形態においては、リード3a或いは電極2aを通して導電粒子1Aの影像を撮影するものに限らず、例えば、電子部品2にダミー電極、つまり基板3側に対応するリード3aが存在しない電極が設けられている場合には、このダミー電極に対応する部分を基板3側から撮影機器57で撮影し、この撮影画像データに基づいて電子部品2の電極2aと基板3のリード3aとの電気的接続状態を間接的に判定するようにしても良い。なおこの場合に、ダミー電極と基板3との間で十分に押し潰された導電粒子1Aの潰れ度合いは、電極2aとリード3aとの間で押し潰された導電粒子1Aの潰れ度合いに比べてリード3aの厚み分だけ少なくなると考えられる。
【0085】
従って、この点を考慮して、先の実施の形態で述べた基準値L、基準面積値M、あるいは基準パターンPを、第1、第2あるいは第3の実施の形態における設定値よりも所定の割合だけ小さい値に設定することが好ましい。また、基板3側にダミーリードが設けられている場合でも、電子部品2が透光性を有するものであれば、電子部品2側からダミーリードに対応する重畳領域の撮影画像に基づいて判定を行うことが可能である。
【0086】
従って、本願明細書において、異方性導電体を介して接続された基板の端子(リード)と電子部品の端子(電極)との重畳領域とは、基板の端子と電子部品の端子とが重なった領域のみに限らず、電子部品のダミー電極と基板とが重なった領域、基板のダミーリードと電子部品が重なった領域をも含む意味で用いるものとする。
【0087】
また、上記の各実施の形態では、基板3における1つのリード3aとこのリード3aに対応する電子部品2の電極2aとの電気的接続状態を判定するものとして説明したが、基板3が有する複数本のリード3aと、その各リード3aに対応する電子部品2の電極2aとの電気的接続状態を個々に判定し、電気的接続状態の判定が行なわれた全ての箇所での判定が良好であるとの結果が得られたときに、その基板3に関して電気的接続状態が良好であると判定するようにしても良い。
【0088】
このように複数箇所での総合判定を行うことで、判定の信頼性をより向上させることができる。なお、判定を行うリード3aの数は多いほど判定の信頼性は向上するが、反面、1枚の基板3の良否判定に多くの時間を必要とし、結果として生産性の低下につながる。従って、良否判定の信頼性と生産性を考慮し、1枚の基板3に対する判定を行うリード3aの箇所および数を決定することが好ましい。
【0089】
また、電子部品実装装置5にモニタ等の表示手段を設け、この表示手段を制御器58に接続し、良好な電気的導通が形成されていると判定された導電粒子1Aの影像1a、その数、あるいはそれぞれの面積を表示させるようにしても良い。さらには、特に第3の実施の形態において、「良」と判定された影像1aをパターン認識した結果から、その影像1aの重心位置や影像1aに内接する楕円の長軸の長さと短軸の長さを幾何学的に求め、この情報を表示装置に表示させるようにしても良い。このようにすることで、表示された情報からオペレータは撮影画像中における各導電粒子1Aの影像1aの状態を確認することができ、制御器58により電気的導通が良好に形成されたと判定された場合であっても、経験上、電気的導通が良好に得られていないおそれのある影像1aが含まれている場合に、その基板3を製造工程から取り出すことができ、より信頼性の高い検査を行うことができる。ここで、上述した電気的導通が良好に得られていないおそれのある影像の一例としては、影像1aに内接する楕円の長軸と短軸との長さの比が極端に大きなものが考えられる。従って、影像1aに内接する楕円の長軸と短軸との長さ比に基づく判定を、第1ないし第3の実施の形態による制御器58の判定に加えて制御器58に実行させるようにしても良い。
【0090】
さらに、上記第1ないし第3の各実施の形態において、影像数判定部58dでは、面積判定部58b、面積値判定部58f、あるいはパターン判定部58hで「良」と判定された影像1aの数を計数し、その合計値が基準数(S)を越えたか否かで電極2aとリード3aとの間の電気的接続が良好か否かを判定するようにしたが、面積判定部58b、面積値判定部58f、あるいはパターン判定部58hで「良」と判定された各影像1aの面積の総和が、設定値、つまり基準数を超えたか否かを良否判定手段で判定することで、電極2aとリード3aとの間の電気的接続状態が良好か否かを判定するようにしても良い。この場合にも、押潰しが不十分で電気的導通が不良である導電粒子1Aの影像1aを排除し、良好な電気的導通が形成された導電粒子1Aの影像1aの面積に基づいて判定を行うので、上記の実施の形態と同様、電子部品2の電極2aと基板3のリード3aとの間の電気的接続状態の良否を適切に判定することができる。
【0091】
また、上記第1ないし第3の実施の形態をそれぞれ個別に行うのでなく、例えば第2の実施の形態による判定の後に第3の実施の形態による判定を行う等、複数の実施の形態を組み合わせて実行しても良い。
【0092】
また、基板3の端子をリード3a、電子部品2の端子を電極2aとして説明したが、これに限らず、本発明において、端子とは、外部との電気的接続を得られるものであればその形態は限定されない。
【0093】
【発明の効果】
以上説明のように、本発明の電子部品実装装置及び電子部品実装方法によれば、電子部品と基板との間の電気的接続状態を良否を適正に判断できるので、基板に対する電子部品の接続実装の効率化が可能である。
【図面の簡単な説明】
【図1】本発明による電子部品実装装置の第1の実施の形態を示した構成図である。
【図2】図1に示した装置の制御部の主要構成を示した構成図である。
【図3】図1に示した制御部における面積判定動作の説明図である。
【図4】図1に示した電子部品実装装置における実装方法の工程を示したフローチャートである。
【図5】本発明による電子部品実装装置の第2の実施の形態における制御部の主要構成図である。
【図6】図5に示した制御部における面積値判定動作の説明図である。
【図7】図5に示した撮像機器で得られる撮影画像図である。
【図8】図5に示した第2の電子部品実装装置における実装方法の工程を示したフローチャートである。
【図9】図9(a)は、本発明による電子部品実装装置の第3の実施の形態における制御部の主要構成図、図9(b)は、図9(a)に示した制御部におけるパターン判定動作の説明図である。
【図10】図9に示した第3の電子部品実装装置における実装方法の工程を示したフローチャートである。
【図11】基板に異方性導電体を介して電子部品を接続実装した状態を示す要部拡大断面図である。
【図12】図11に示した異方性導電体を介した基板への電子部品の接続実装において、撮影機器による異方性導電体の撮影図である。
【符号の説明】
1 異方性導電体1
1A 導電粒子
1a,1b,1c 影像
2 電子部品
2a 電極
3 基板3
3a リード
4 ステージ(基台)
5 電子部品実装装置
51 加圧ヘッド
52 バックアップ部材
53 装置本体
54 エアシリンダ(シリンダ)
57 撮影機器(撮影手段)
58 制御器
58a 面積算出部(面積算出手段)
58b 面積判定部(面積判定手段)
58c 基準値(L)記憶部
58d 影像数判定部(良否判定手段)
58e 基準数(S)記憶部
58f 面積値判定部(面積値判定手段)
58g 基準面積値(M)記憶部
58h パターン判定部(パターン判定手段)
58i 基準パターン(P)記憶部[0001]
BACKGROUND OF THE INVENTION
The present invention relates to an electronic component mounting apparatus and an electronic component capable of automatically inspecting whether an electronic component connected to a substrate via an anisotropic conductor is electrically connected to the substrate or not. It relates to the implementation method.
[0002]
[Prior art]
A liquid crystal display panel or the like is manufactured by connecting and mounting a driving electronic component made of an IC chip or the like on a glass substrate. When the positioned electronic component is connected and mounted on the substrate, an anisotropic conductor such as an anisotropic conductive film (ACF) or an anisotropic conductive adhesive is employed as a connection member. Affixed or applied to a substrate or electronic component in advance.
[0003]
In an electronic component mounting apparatus in which an electronic component is connected and mounted on a substrate via an anisotropic conductor, the pressure tool presses the electronic component after each electrode of the electronic component is positioned so as to correspond to each lead of the substrate. -Since heating is performed, the conductive particles in the anisotropic conductor are crushed, and the electrode and the lead corresponding to the electrode, that is, the terminals are electrically connected.
[0004]
FIG. 11 is an enlarged cross-sectional view of a main part showing a state in which the electronic component is connected to the glass substrate via the anisotropic conductor by the electronic component mounting apparatus, and FIG. 11A, the
[0005]
When the connection state shown in FIG. 11A and FIG. 11B is photographed with a photographing device such as a CCD camera from the side of the
[0006]
Therefore, the captured image of the connection part captured by the photographic device is captured, and the sum of the areas of the high-brightness parts is obtained with a certain brightness level as a threshold value. Is known to be good (see, for example, Patent Document 1).
[0007]
[Patent Document 1]
Japanese Patent No. 3323395
[0008]
[Problems to be solved by the invention]
As described above, whether or not the electrode of the electronic component and the lead of the substrate are satisfactorily connected via the anisotropic conductor by pressing / heating the pressure tool, This is determined from the sum of the areas of the portions above a certain brightness level obtained from the photographed images of the connected portions.
[0009]
However, even if the
[0010]
As a result, there has been a risk of actually making an erroneous determination as if the connection is good even though a good electrical connection is not obtained.
[0011]
Therefore, an object of the present invention is to provide an electronic component mounting apparatus and an electronic component mounting method having a function capable of appropriately determining whether or not a connection state by an anisotropic conductor is good.
[0012]
[Means for Solving the Problems]
First, in any of the first to third inventions, the electronic component is mounted on the substrate by electrically connecting the terminal of the substrate and the terminal of the electronic component via the conductive particles in the anisotropic conductor. A component mounting apparatus,
According to a first aspect of the present invention, there is provided a photographing means for photographing a superimposed region of a terminal of a substrate and a terminal of an electronic component connected via an anisotropic conductor from the electronic component side or the substrate side and outputting the photographed image. And an area calculating means for calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image from the imaging means, and the area calculating means An area determination unit that determines whether or not the area of the image exceeds a preset reference value, and the overlap region in which the area of the image is determined to exceed the reference value in the area determination unit And a pass / fail judgment means for judging whether or not the total number of images or the area sum exceeds a preset reference number.
[0013]
According to a second aspect of the present invention, there is provided a photographing means for photographing a superimposed region of a terminal of a substrate and a terminal of an electronic component connected via an anisotropic conductor from the electronic component side or the substrate side and outputting the photographed image. And an area calculating means for calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image from the imaging means, and the area calculating means In addition, in the area value determining means for determining whether or not the upper and lower limits of the area of the image are within a preset reference area value, the area of the image is within the reference area value. And a pass / fail judgment means for judging whether or not the total number of images or areas in the superposed region exceeds a preset reference number.
[0014]
According to a third aspect of the present invention, there is provided a photographing means for photographing an overlapping region between a terminal of a substrate and a terminal of an electronic component connected via an anisotropic conductor from the electronic component side or the substrate side and outputting the photographed image. And a reference pattern having a preset size and shape of the image of the individual conductive particles in the superposed region appearing in the photographed image from the photographing means or the image corresponding to the individual conductive particles. A pattern determination unit that determines whether or not the pattern can be detected, and the total number of images or areas determined to include the reference pattern in the pattern determination unit exceeds a preset reference number. And a pass / fail judgment means for judging whether or not.
[0015]
As described above, the first to third inventions calculate the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the overlapping region, and the number or area of the image area exceeding the reference value. Whether the sum of the numbers exceeds a certain reference number, or whether the sum of the number or area within the reference area value where the upper and lower limits are set in the area of the image also exceeds a certain reference number, or Furthermore, since the total number of images or areas that can include a reference pattern having a preset size and shape exceeds a certain reference number, it is determined whether the electrical connection state is good or bad. Can be determined appropriately.
[0016]
In any of the fourth to sixth inventions, the electronic component mounting is performed by electrically connecting the terminal of the substrate and the terminal of the electronic component through the conductive particles in the anisotropic conductor, and mounting the electronic component on the substrate. A method,
According to a fourth aspect of the present invention, the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor is photographed from the electronic component side or the substrate side, and the photographed image is output. The second step of calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image output in the first step, and In a third step of determining whether or not the area of the image calculated in the second step exceeds a preset reference value, and in the third step, the area of the image exceeds the reference value And a fourth step of determining whether or not the sum of the number or area of the images in the superposed region determined to have exceeded a preset reference number.
[0017]
According to a fifth aspect of the present invention, an overlapping region between a terminal of a substrate and a terminal of an electronic component connected via an anisotropic conductor is photographed from the electronic component side or the substrate side, and the photographed image is output. A first step and a second step of calculating an area of an image of an individual conductive particle or an image corresponding to an individual conductive particle in the superimposed region appearing in the captured image output in the first step; In the third step of determining whether or not the upper and lower limits of the area of the image calculated in the second step are within a preset reference area value, in the third step, the image And a fourth step of determining whether or not the total number, number, or area of the images in the superposed region in which the area is within the reference area value exceeds a preset reference number. It is characterized by.
[0018]
Furthermore, the sixth aspect of the present invention is to image a superposed region of a terminal of a substrate and a terminal of an electronic component connected via an anisotropic conductor from the electronic component side or the substrate side, and output the captured image. The size of the first shape and the size and shape of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image output in the first step are set in advance. A second step of determining whether or not the reference pattern of the shape can be included, and a sum of the number, number, or area of the images determined to include the reference pattern in the second step. And a third step of determining whether or not a preset reference number has been exceeded.
[0019]
Thus, according to the fourth to sixth inventions, as in the first to third inventions, the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the overlapping region is calculated. In addition, whether or not the total number or area exceeding the reference value exceeded the reference number, or the total number or area within the reference area value where the upper and lower limits were set in the area of the image exceeded the reference number Or, further, whether the total number of images or areas that can include a reference pattern having a predetermined size and shape exceeds a reference number, respectively, the electrical connection state Can be judged appropriately.
[0020]
DETAILED DESCRIPTION OF THE INVENTION
Hereinafter, an embodiment of a component mounting apparatus and a component mounting method according to the present invention will be described in detail with reference to FIGS. In addition, the same code | symbol is attached | subjected to the same structure as the conventional structure shown in FIG.11 and FIG.12, and detailed description is abbreviate | omitted.
[0021]
FIG. 1 is a block diagram showing a first embodiment of a component mounting apparatus and component mounting method according to the present invention.
[0022]
That is, a
[0023]
The
[0024]
Therefore, the
[0025]
When the
[0026]
Accordingly, the load of the
[0027]
Therefore, in order to avoid the influence of the load of the pressurizing
[0028]
Below the
[0029]
Image data photographed by the photographing
[0030]
FIG. 2 is a configuration diagram showing the main configuration of the
[0031]
In addition to the data input / output circuit, the
[0032]
The
[0033]
Next, the area per pixel is multiplied by the obtained number of pixels, and the area of each lump, that is, the
[0034]
A reference
[0035]
Therefore, the
[0036]
A reference
[0037]
Therefore, the number-of-
[0038]
Therefore, when the total number of the
[0039]
The quality determination operation in the
[0040]
FIG. 4 is a flowchart showing an operation procedure (step) in the
[0041]
First, the
[0042]
Next, the
[0043]
Next, the
[0044]
In
[0045]
In
[0046]
In the first embodiment, in view of the fact that the crushing of the
[0047]
Therefore, in the electronic component mounting apparatus according to the second embodiment, the
[0048]
FIG. 5 corresponds to FIG. 2 of the first embodiment, and is a block diagram showing particularly the
[0049]
Therefore, the difference between the second embodiment and the first embodiment will be described. As shown in FIG. 5, the area of the
[0050]
In addition, a reference area value (M)
[0051]
The reference area value M is the area of the
[0052]
Therefore, according to the second embodiment, as shown in FIG. 7, the
[0053]
FIG. 8 is a flowchart showing an operation procedure (step) in the
[0054]
In the flowchart shown in FIG. 8, compared with the operation procedure in the first embodiment shown in FIG. 4, step 4a is
[0055]
That is, in
[0056]
If it is determined in
[0057]
In
[0058]
Therefore, according to the second embodiment, it is possible to appropriately determine the quality of the electrical continuity state by avoiding an erroneous determination with respect to dust or dust having a larger area than the fine
[0059]
Next, in the first embodiment, the
[0060]
By the way, depending on how the
[0061]
Therefore, in the third embodiment, even if the area of the
[0062]
With reference to FIG. 9 and FIG. 10 in addition to FIG. 1, a third embodiment of the electronic component mounting apparatus according to the present invention will be described.
[0063]
In the third embodiment, the controller 8 shown in FIG. 1 is configured as shown in FIG.
[0064]
That is, the
[0065]
The
[0066]
As shown in FIG. 9B, a circular reference pattern P corresponding to the reference value L in the first embodiment shown in FIG. 3 is set and stored in the reference
[0067]
The
[0068]
This determination can be made by determining whether or not there is a region in the
[0069]
In the case of FIG. 9B, the image indicated by reference numeral 1aa can completely include the reference pattern P and is determined to be “good”, and the image indicated by reference numeral 1ab can completely include the reference pattern P. First, it is determined as “bad”. Note that if it is considered that there is a pixel in which black and white are reversed in the images 1aa and 1ab due to shooting conditions by the
[0070]
Therefore, the
[0071]
FIG. 10 is a flowchart for explaining an operation procedure (step) in the electronic component mounting apparatus shown in FIG.
[0072]
That is, the
[0073]
Next, the
[0074]
In
[0075]
If it is determined in
[0076]
On the other hand, the substrate determined as not exceeding the reference number (NO) in
[0077]
Therefore, also in the third embodiment, there is a possibility that the
[0078]
In the above description, the reference pattern P has been described as having a substantially circular shape. However, the shape is not necessarily limited thereto, and may be a polygonal shape such as a regular square shape.
[0079]
Moreover, although the reference pattern P has been described as an example, a plurality of reference patterns P having different sizes may be provided.
[0080]
For example, in the case of providing two reference patterns, a large and small image is set as a reference pattern on the basis of the size of the
[0081]
In each of the first to third embodiments, the
[0082]
The extrusion type that appears on the
[0083]
Further, in each of the above-described embodiments, it has been described that the photographing
[0084]
In the embodiment of the present invention, not only the image of the
[0085]
Therefore, in consideration of this point, the reference value L, the reference area value M, or the reference pattern P described in the previous embodiment is set to be more predetermined than the set value in the first, second, or third embodiment. It is preferable to set a value smaller by a ratio of Even when the dummy lead is provided on the
[0086]
Accordingly, in the present specification, the overlapping area between the terminal (lead) of the substrate and the terminal (electrode) of the electronic component connected via the anisotropic conductor overlaps the terminal of the substrate and the terminal of the electronic component. In addition to the above-described region, the terminology includes a region where the dummy electrode of the electronic component and the substrate overlap and a region where the dummy lead of the substrate overlaps the electronic component.
[0087]
Further, in each of the above-described embodiments, the electrical connection state between one lead 3a on the
[0088]
Thus, the reliability of determination can be further improved by performing comprehensive determination at a plurality of locations. Although the determination reliability increases as the number of
[0089]
Further, the electronic component mounting apparatus 5 is provided with display means such as a monitor, and the display means is connected to the
[0090]
Furthermore, in each of the first to third embodiments, the number of
[0091]
In addition, the first to third embodiments are not individually performed, but a plurality of embodiments are combined, for example, the determination according to the third embodiment is performed after the determination according to the second embodiment. May be executed.
[0092]
Moreover, although the
[0093]
【The invention's effect】
As described above, according to the electronic component mounting apparatus and the electronic component mounting method of the present invention, since the electrical connection state between the electronic component and the substrate can be properly judged, the connection mounting of the electronic component to the substrate can be performed. Can be made more efficient.
[Brief description of the drawings]
FIG. 1 is a configuration diagram showing a first embodiment of an electronic component mounting apparatus according to the present invention;
FIG. 2 is a configuration diagram illustrating a main configuration of a control unit of the apparatus illustrated in FIG. 1;
FIG. 3 is an explanatory diagram of an area determination operation in the control unit shown in FIG. 1;
4 is a flowchart showing steps of a mounting method in the electronic component mounting apparatus shown in FIG.
FIG. 5 is a main configuration diagram of a control unit in the second embodiment of the electronic component mounting apparatus according to the present invention;
6 is an explanatory diagram of an area value determination operation in the control unit shown in FIG. 5;
7 is a photographed image diagram obtained by the imaging device shown in FIG. 5. FIG.
8 is a flowchart showing steps of a mounting method in the second electronic component mounting apparatus shown in FIG.
9A is a main configuration diagram of a control unit in the third embodiment of the electronic component mounting apparatus according to the present invention, and FIG. 9B is a control unit shown in FIG. 9A. It is explanatory drawing of the pattern determination operation | movement in.
10 is a flowchart showing steps of a mounting method in the third electronic component mounting apparatus shown in FIG.
FIG. 11 is an enlarged cross-sectional view of a main part showing a state where an electronic component is connected and mounted on a substrate via an anisotropic conductor.
12 is a photograph of an anisotropic conductor by a photographing device in connection mounting of an electronic component to a substrate via the anisotropic conductor shown in FIG.
[Explanation of symbols]
1 Anisotropic conductor 1
1A conductive particles
1a, 1b, 1c image
2 Electronic parts
2a electrode
3
3a lead
4 stages (base)
5 Electronic component mounting equipment
51 Pressure head
52 Backup material
53 Device body
54 Air cylinder (cylinder)
57 Photographic equipment (photographing means)
58 Controller
58a Area calculation unit (area calculation means)
58b Area determination unit (area determination means)
58c Reference value (L) storage unit
58d Number-of-images determination unit (quality determination unit)
58e Reference number (S) storage unit
58f Area value determination unit (area value determination means)
58g Reference area value (M) storage
58h Pattern determination unit (pattern determination means)
58i Reference pattern (P) storage unit
Claims (8)
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、
この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する面積算出手段と、
この面積算出手段で算出された前記影像の面積が予め設定された基準値を超えているか否かを判定する面積判定手段と、
この面積判定手段において、前記影像の面積が基準値を超えていると判定された前記重畳領域内における影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段と
を具備することを特徴とする電子部品実装装置。In an electronic component mounting apparatus for electrically connecting a terminal of a substrate and a terminal of an electronic component through conductive particles in an anisotropic conductor and mounting the electronic component on the substrate,
An imaging unit that images the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputs the captured image;
An area calculating means for calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image from the imaging means;
Area determining means for determining whether the area of the image calculated by the area calculating means exceeds a preset reference value;
In this area determining means, it is determined whether or not the number of images or the total sum of the areas in the overlap region determined that the area of the image exceeds the reference value exceeds a preset reference number. An electronic component mounting apparatus comprising: a quality determination unit.
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、
この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する面積算出手段と、
この面積算出手段で算出された前記影像の面積が、上限及び下限が予め設定された基準面積値内にあるか否かを判定する面積値判定手段と、
この面積値判定手段において、前記影像の面積が基準面積値内にあるとされた前記重畳領域内の影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段と
を具備することを特徴とする電子部品実装装置。In an electronic component mounting apparatus for electrically connecting a terminal of a substrate and a terminal of an electronic component through conductive particles in an anisotropic conductor and mounting the electronic component on the substrate,
An imaging unit that images the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputs the captured image;
An area calculating means for calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image from the imaging means;
An area value determining means for determining whether the area of the image calculated by the area calculating means is within a reference area value in which an upper limit and a lower limit are set in advance;
In this area value determining means, it is determined whether or not the number of images in the overlapped area, or the total sum of the areas, in which the area of the image is within the reference area value exceeds a preset reference number. An electronic component mounting apparatus comprising: a quality determination unit.
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する撮影手段と、
この撮影手段からの前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の大きさ形状が予め設定された大きさ形状の基準パターンを含むことができるか否かを判定するパターン判定手段と、
このパターン判定手段において、前記基準パターンを含むことができると判定された影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する良否判定手段と
を具備することを特徴とする電子部品実装装置。In an electronic component mounting apparatus for electrically connecting a terminal of a substrate and a terminal of an electronic component through conductive particles in an anisotropic conductor and mounting the electronic component on the substrate,
An imaging unit that images the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputs the captured image;
The size of the image of the individual conductive particles in the superimposed region appearing in the captured image from the imaging means or the size of the image corresponding to the individual conductive particles includes a reference pattern having a preset size and shape. Pattern determining means for determining whether or not it is possible;
The pattern determination means includes a pass / fail determination means for determining whether or not the total number of images or areas determined to include the reference pattern exceeds a preset reference number. An electronic component mounting apparatus.
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、
この第1の工程で出力された前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する第2の工程と、
この第2の工程で算出された前記影像の面積が予め設定された基準値を超えているか否かを判定する第3の工程と、
この第3の工程において、前記影像の面積が基準値を超えていると判定された前記重畳領域内における影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する第4の工程と
を有することを特徴とする電子部品実装方法。In the electronic component mounting method of electrically connecting the terminal of the substrate and the terminal of the electronic component through the conductive particles in the anisotropic conductor, and mounting the electronic component on the substrate,
A first step of photographing the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputting the photographed image; ,
A second step of calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image output in the first step;
A third step of determining whether or not the area of the image calculated in the second step exceeds a preset reference value;
In this third step, it is determined whether or not the number of images in the overlapped area, or the sum of the areas, in which the area of the image exceeds the reference value exceeds a preset reference number The electronic component mounting method characterized by having the 4th process to do.
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、
この第1の工程で出力された前記撮影画像に現れた前記重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の面積を算出する第2の工程と、
この第2の工程で算出された前記影像の面積が、上限及び下限が予め設定された基準面積値内にあるか否かを判定する第3の工程と、
この第3の工程において、前記影像の面積が基準面積値内にあるとされた前記重畳領域内の影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する第4の工程と
を有することを特徴とする電子部品実装方法。In the electronic component mounting method of electrically connecting the terminal of the substrate and the terminal of the electronic component through the conductive particles in the anisotropic conductor, and mounting the electronic component on the substrate,
A first step of photographing the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputting the photographed image; ,
A second step of calculating the area of the image of the individual conductive particles or the image corresponding to the individual conductive particles in the superimposed region appearing in the captured image output in the first step;
A third step of determining whether the area of the image calculated in the second step is within a reference area value in which an upper limit and a lower limit are set in advance;
In the third step, it is determined whether or not the number of images in the overlapped area, or the total sum of the areas, in which the area of the image is within the reference area value exceeds a preset reference number. An electronic component mounting method comprising: a fourth step.
前記基板の端子と、前記異方性導電体を介して接続された前記電子部品の端子との重畳領域を、電子部品側または基板側から撮影し、その撮影画像を出力する第1の工程と、
この第1の工程で出力の前記撮影画像に現れた前記各重畳領域内における個々の導電粒子の影像または個々の導電粒子に対応した影像の大きさ形状が予め設定された大きさ形状の基準パターンを含むことができるか否かを判定する第2の工程と、
この第2の工程において、前記基準パターンを含むことができると判定された影像の数、または面積の総和が、予め設定された基準数を超えたか否かを判定する第3の工程と
を有することを特徴とする電子部品実装方法。In the electronic component mounting method of electrically connecting the terminal of the substrate and the terminal of the electronic component through the conductive particles in the anisotropic conductor, and mounting the electronic component on the substrate,
A first step of photographing the overlapping region of the terminal of the substrate and the terminal of the electronic component connected via the anisotropic conductor from the electronic component side or the substrate side, and outputting the photographed image; ,
In this first step, a reference pattern having a size and shape in which the size and shape of the individual conductive particles in the respective superimposed regions appearing in the output captured image or the image corresponding to the individual conductive particles is set in advance. A second step of determining whether or not
In the second step, the method includes a third step of determining whether the number of images determined to include the reference pattern or the total sum of areas exceeds a preset reference number. An electronic component mounting method characterized by the above.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003134758A JP3848292B2 (en) | 2003-05-13 | 2003-05-13 | Electronic component mounting apparatus and electronic component mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003134758A JP3848292B2 (en) | 2003-05-13 | 2003-05-13 | Electronic component mounting apparatus and electronic component mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004342687A JP2004342687A (en) | 2004-12-02 |
JP3848292B2 true JP3848292B2 (en) | 2006-11-22 |
Family
ID=33525227
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003134758A Expired - Fee Related JP3848292B2 (en) | 2003-05-13 | 2003-05-13 | Electronic component mounting apparatus and electronic component mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3848292B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4667272B2 (en) * | 2006-03-02 | 2011-04-06 | パナソニック株式会社 | Component joining apparatus and component joining method |
KR100975832B1 (en) * | 2008-05-21 | 2010-08-13 | 윈텍 주식회사 | Denting inspecting apparatus and method thereof |
-
2003
- 2003-05-13 JP JP2003134758A patent/JP3848292B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004342687A (en) | 2004-12-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4495250B2 (en) | Inspection apparatus and inspection method | |
JPWO2009041016A1 (en) | Inspection apparatus and inspection method | |
TWI468703B (en) | Wiring testing method, wiring testing device, wiring testing computer program product, and storage medium | |
JP7012575B2 (en) | Inspection equipment and inspection method | |
JP3848292B2 (en) | Electronic component mounting apparatus and electronic component mounting method | |
KR101884196B1 (en) | Method of inspecting denting trace of anisotropic film | |
US20090279775A1 (en) | Method of inspecting mounting states of electronic components | |
JP2007151112A (en) | Image sensor module and camera module package | |
KR101923539B1 (en) | Apparatus of inspecting denting trace of anisotropic film | |
KR101391888B1 (en) | Cof heat bonding method of ito touch sensor panel | |
JP2001298036A (en) | Methods and devices for measuring height and position of bump, and manufacturing and packaging methods of semiconductor device | |
JP2006186179A (en) | Electronic component compression bonding device, electronic component compression bonding inspecting device, and electronic component compression bonding inspection method | |
JP2001021333A (en) | Method for inspecting attachment quality of anisotropic conductive sheet and its device | |
JP5132610B2 (en) | Electronic component mounting state inspection apparatus and electronic device manufacturing method | |
JP2014021087A (en) | Inspection device and module assembly device | |
JP5011991B2 (en) | Lead frame inspection method and apparatus | |
JP2004354520A (en) | Inspection method and inspecting apparatus | |
CN114373694A (en) | Manufacturing device of display device | |
JP3974374B2 (en) | Tape member sticking pass / fail judgment device and sticking pass / fail judgment method | |
JP2020136327A (en) | Inspection apparatus, mounting device and inspection method | |
JP2008151685A (en) | Device and method for determining lamination quality of tape member | |
JP4862149B2 (en) | Inspection method and apparatus for cream solder printing | |
JP3385916B2 (en) | Wire detection method in wire bonding | |
KR20170069913A (en) | Camera module package and method for manufacturing the camera module package | |
JPH0812163B2 (en) | Electronic part joint inspection method and inspection device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050524 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060815 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 3848292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |