JP3847820B2 - 撮像装置 - Google Patents
撮像装置 Download PDFInfo
- Publication number
- JP3847820B2 JP3847820B2 JP26318595A JP26318595A JP3847820B2 JP 3847820 B2 JP3847820 B2 JP 3847820B2 JP 26318595 A JP26318595 A JP 26318595A JP 26318595 A JP26318595 A JP 26318595A JP 3847820 B2 JP3847820 B2 JP 3847820B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- frame mode
- charge
- imaging
- sub
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤのような撮像素子を有する撮像装置に関する。
【０００２】
【従来の技術】
近年、集積回路技術の向上によるメモリＩＣの小型化、高容量化および低コスト化によって、撮像素子としてＣＤＤ（Charge Coupled Device ：電荷結合素子）を用いたビデオカメラや電子カメラなどのディジタル化された撮像装置が数多く開発され販売されている。また、マルチメディア機器においては、ビデオ信号に規制されないディジタル画像データが求められている。例えば、ビデオ信号に規制されないデータを扱うようにしたディジタルカメラが実現されている。このようなディジタルカメラに使用するＣＣＤなどの撮像素子は、ビデオ信号に規制されないことから比較的高い自由度で設計することが可能であるが、製品価格を抑制するためにはむしろビデオカメラ用の撮像素子をそのまま使用する方が好ましい。そこで、ディジタルカメラに使用したビデオムービーカメラ用撮像素子を、ビデオムービーカメラに使用したときとは異なる方法で駆動することによって、より高画質の画像データを得ることが提案されている。
【０００３】
図９は、ビデオカメラ用ＣＣＤとして一般的なインターライン型ＣＣＤの概略構成を示す図である。補色市松色差順次方式の色フィルタ構成で各光電変換要素（画素）２４が配列された光電変換部２０は、入射した光のうち透過した４つの特定波長域の光（Ｍｇ，Ｇ，Ｃｙ，Ｙｅ）から電荷を発生する。垂直転送部（ＶＣＣＤ）２１は、転送ゲート電極２５に４つの電荷転送パルスＶ1 〜Ｖ4 が印加されることによって画素２４のそれぞれに蓄えられた電荷を読み出し垂直方向に転送する。水平転送部２２は、垂直転送部２１から転送されてきた電荷を水平方向に転送する。フローティングディフュージョンアンプ（ＦＤＡ）２３は、水平転送部２２から転送されてきた電荷を電圧信号に変換して出力する。
【０００４】
図９に示すように、ＣＣＤからの撮像信号は、１フィールド期間毎に全ラインの画素を走査し、奇数フィールドと偶数フィールドとで１段ずらした画素ラインを垂直転送部２１で加算して読み出すフィールドモード（フィールド加算読み出し、または擬似インタレース読み出し）、および１フィールド期間毎に１ラインおきの画素をインターレース走査して読み出すフレームモードのいずれかのモードによって読み出される。
【０００５】
図１０に、フィールドモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートを示す。図１０において、電荷転送パルスＶ1 〜Ｖ4 が中間電位ＶM と低電位ＶL とを繰り返すことによって電荷が転送される一方で、電荷転送パルスＶ1 および電荷転送パルスＶ3 が同時に高電位ＶH （読み出しパルス）になると、奇数ライン（Ｍｇ，Ｇ）の画素２４および偶数ライン（Ｃｙ，Ｙｅ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。以後、１フィールド期間（１Ｖ）ごとに電荷転送パルスＶ1 および電荷転送パルスＶ3 が同時に高電位ＶH になり、全画素２４から垂直転送部２１への撮像信号の読み出しが行われる。このフィールドモードでは、上下の画素に蓄積された電荷が加算されるためにフレームモードに比べて垂直解像度が半分程度に減少する。
【０００６】
図１１に、フレームモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートを示す。図１１において、電荷転送パルスＶ1 〜Ｖ4 が中間電位ＶM と低電位ＶL とを繰り返すことによって電荷が転送される一方で、電荷転送パルスＶ1 が高電位ＶH （読み出しパルス）になると、奇数ライン（Ｍｇ，Ｇ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。次に、１フィールド期間経過後に、電荷転送パルスＶ3 が高電位ＶH （読み出しパルス）になると、偶数ライン（Ｃｙ，Ｙｅ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。以後、１フィールド期間ごとに電荷転送パルスＶ1 および電荷転送パルスＶ3 が交互に高電位ＶH になり、画素２４から垂直転送部２１への読み出しが行われる。
【０００７】
以上説明したような、汎用的なビデオカメラ用のＣＣＤは、フィールドモードでの駆動を前提としているため、フィールドモードで最適となるようにダイナミックレンジが設定されている。従って、このようなＣＣＤを用いてフレーム読み出しを行うと、垂直転送部２１の容量を有効に生かせないために、ＣＣＤのダイナミックレンジがフィールド読み出しのときよりも狭くなってしまう。つまり、画素２４の１個分の最大電荷蓄積容量が垂直転送部２１の転送ゲート電極２５の１段分の最大電荷蓄積容量よりも小さいために、フレームモードでは転送ゲート電極２５部分よりも先に画素２４部分の電荷が飽和してしまい、フィールドモードよりも飽和レベルが低くなる。
【０００８】
このように、汎用ＣＣＤでは、２画素分のダイナミックレンジに対して転送ゲート電極２５の１段分のダイナミックレンジが対応しているので、フレームモードにおいてフィールドモードと同等のダイナミックレンジを確保することができず、ダイナミックレンジがほぼ半減してしまう。そのため、特に、垂直高解像度を実現するためにフレーム読み出しを行い静止画像を記憶する電子カメラでは、ダイナミックレンジの減少によって画質が劣化してしまう。例えば、コントラストの高い被写体を撮像すると、信号が飽和して高彩度部分が変色したり、高輝度部分のコントラストが消失したりする。また、最近、全画素を加算せずに１フィールド期間毎に同時に読み出すことのできるＣＣＤが開発されてきている。このようなＣＣＤでは上下の画素からの電荷が加算されず且つ１フィールド期間毎に全画素が読み出されるので、垂直解像度の低下やダイナミックレンジの減少という問題が生じないが、かなり高価であるために安価な撮像装置に用いることができない。
【０００９】
一方、不要な蓄積電荷をシリコン基板に掃き捨てることのできる縦形オーバーフロードレイン（ＶＯＤ：Vertical Overflow Drain ）構造を採用することによって、ＣＣＤを高感度化、広ダイナミックレンジ化することが最近の主流になっている。図１２に示す画素２４の基板深さ方向のポテンシャル図により、ＶＯＤ構造でシリコン基板に不要な蓄積電荷を掃き捨てる原理を説明する。図１２において、ＣＣＤ受光面から入射した光線により画素で発生した電荷は、受光面下部のシリコン基板の電位Ｖsub によって規定されるポテンシャル障壁内に蓄積される。ここで、シリコン基板の電位Ｖsub が高いほどポテンシャル障壁のレベルは低くなり（レベル１）、シリコン基板の電位Ｖsub が低いほどポテンシャル障壁のレベルは高くなる（レベル２）。そこで、シリコン基板の電位Ｖsub をＶsub (2) からＶsub (1) にすることによって、不要な蓄積電荷をシリコン基板に掃き捨てることが可能になる。これを応用することによって、シリコン基板の電位Ｖsub の制御によって電荷蓄積のオン・オフを規定する電子シャッタを設けることができる。
【００１０】
このように、基板電位Ｖsub の高低によって画素に蓄積される電荷量が変化することに注目し、フレームモードでの基板電位Ｖsub をフィールドモードよりも低くすることで、フレームモードにおける画素の最大蓄積電荷量を増加させ、ダイナミックレンジを拡大することができる。つまり、フィールドモードでＶsub (1) であった基板電位をフレームモードでＶsub (2) （Ｖsub (1) ＞Ｖsub (2) ）とすることで、ポテンシャル障壁に蓄積される電荷量、すなわちダイナミックレンジが拡大する。これによって、フレームモードでの光電変換部２０と垂直転送部２１との電荷飽和レベルのバランスが良くなって、トータルとしてＣＣＤのダイナミックレンジを向上させることができる。
【００１１】
【発明が解決しようとする課題】
しかし、このようにフレームモードでの基板電位Ｖsub をフィールドモードよりも低くした場合、高輝度被写体を撮像した際に画素２４に蓄積された電荷が電荷蓄積期間であるにもかかわらず垂直転送部２１へ漏れこんでしまい、ブルーミングなどの弊害が生じてしまう。そこで、本出願人は、この問題を解決するために、基板電位Ｖsub だけでなく転送ゲート電極２５の電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルを各モード毎に切り換え可能とし、フレームモードでの中間電位ＶM のレベルをフィールドモードに比べて低い電位に設定することによって、各画素２４の電荷蓄積容量を拡大し且つ蓄積電荷が垂直転送部２１へ漏れこまないようする発明を提案し、既に出願した（特願平６−１３７３１８号、平成６年６月２０日出願）。これを図１３で簡単に説明する。
【００１２】
図１３は、図９に示すようなＣＣＤの光電変換部２０および垂直転送部２１の水平方向のポテンシャル図である。図１３において、フレームモードでの電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルをＶM (2) とし、フィールドモードでの電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルをＶM (1) （ＶM (1) ＞ＶM (2) ）とした。２つのモードでの中間電位ＶM のレベルをこのように設定することにより、光電変換部２０と垂直転送部２１との境界にあるポテンシャル障壁がフィールドモードよりもフレームモードで高くなる。従って、フレームモードでの電荷蓄積容量のレベル（レベル２）がフィールドモードでの電荷蓄積容量のレベル（レベル１）よりも高くなるので、上記のように基板電位Ｖsub を変更しても、フレームモードにおける蓄積電荷の垂直転送部２１への漏れこみを防止することができ、結果としてブルーミングなどの弊害が抑制される。
【００１３】
しかしながら、たとえフィールドモードよりもフレームモードで電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM および基板電位Ｖsub が低くなるようにしたとしても、中間電位ＶM が低くなることによって中間電位ＶM と低電位ＶL との電位差が小さくなるために、フレームモードにおける垂直転送部２１での電荷の転送効率が低下してしまう。この転送効率の低下によって、画質が劣化するという問題が生じていた。
【００１４】
なお、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルだけでなく、低電位ＶL のレベルについてもフレームモードでフィールドモードよりも低くすることによって、垂直転送部２１の電荷転送効率の低下を防止することも考えられる。しかし、この場合、各レベル設定用の回路の規模が大きくなってしまい、安価で小型の撮像装置を得ることができないという問題、および低電位ＶL の最低電位を設定しなければならないために撮像素子自体の設計見直しが必要になって汎用の安価な撮像素子が使用できなくなってしまうという問題が生じていた。
【００１５】
そこで、本発明の目的は、静止画像を撮像するフレームモードにおいてフィールドモードと同程度に広いダイナミックレンジを有し、ブルーミングなどの弊害が生じず、且つ電荷の転送効率の高い安価な撮像装置を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、請求項１の撮像装置は、半導体基板部の上に形成された複数の光電変換要素からなる光電変換部と、前記光電変換部からの電荷を一方向に転送する垂直転送部と、前記垂直転送部からの電荷を前記一方向と交差する方向に転送する水平転送部とからなるインターライン型ＣＣＤ撮像素子を有する撮像装置であって、前記撮像素子が、１フィールド期間ごとに水平方向の全ラインの前記光電変換要素を走査して上下２ラインを加算して読み出すフィールドモードと、１フィールド期間ごとに水平方向の１ラインおきの前記光電変換要素をインターレース走査して読み出すフレームモードとの２つのモードで駆動され、前記垂直転送部には、前記光電変換要素から前記垂直転送部へ電荷を読み出すための読み出し電位ＶH と、電荷を垂直方向に順次転送するための転送電位ＶM 、ＶL （ＶH ＞ＶM ＞ＶL ）とを有する電荷転送パルスが印加される撮像装置において、前記フレームモードでの前記半導体基板部の電位Ｖsub が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の第１の所定時刻において、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) よりも低い電位Ｖsub (2) からこれよりも高い電位に切り換えられ、前記フレームモードでの前記転送電位ＶM が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の前記第１の所定時刻よりも後の第２の所定時刻において、前記フィールドモードでの前記転送電位ＶM (1) よりも低い電位ＶM (2) からこれよりも高い電位に切り換えられるように構成されている。
【００１７】
請求項２の撮像装置は、前記フレームモードの前記第１の所定時刻以降の前記半導体基板部の電位Ｖsub が、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) に等しい値である。
【００１８】
請求項３の撮像装置は、前記フレームモードでの前記第２の所定時刻以降の前記転送電位ＶM が、前記フィールドモードでの前記転送電位ＶM (1) に等しい値である。
【００１９】
請求項４の撮像装置は、前記フレームモードにおいて、前記撮像素子を所定時間露光してから、前記電荷転送パルスを最初に前記読み出し電位ＶH とする前に前記撮像素子への光線を前記撮像素子の前段に設けた遮光手段で遮光するように構成されている。
【００２１】
請求項５の撮像装置は、前記フィールドモードでの撮像を所定期間行った後に前記フレームモードでの撮像を行うように構成されている。
【００２２】
請求項６の撮像装置は、前記フィールドモードで得られた撮像信号をファインダに供給するとともに、前記フレームモードで得られた撮像信号を記録媒体に記録するように構成されている。
【００２３】
請求項７の撮像装置は、前記撮像素子が縦形オーバーフロードレイン構造を有している。
【００２４】
請求項８の撮像装置は、前記フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体に連続して記憶させることができるように構成されている。
【００２５】
請求項１の発明によると、フレームモードで電荷転送パルスが最初に読み出し電位ＶH となってから、半導体基板部の電位Ｖsub および転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、光電変換要素で発生した蓄積電荷が半導体基板部に逃げることを防止でき、フレームモードでのダイナミックレンジの低下を抑制することができる。
また、垂直転送部内での電荷の転送が始まるまでに、転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、垂直転送部での電荷の転送効率が低下することがなく、画質の劣化も生じない。また、半導体基板部の電位Ｖsub の電位を切り換えてから転送電位ＶM を切り換えるようにしたので、読み出しの行われなかったラインの光電変換要素で発生した蓄積電荷が垂直転送部に漏れこむことなく確実に半導体基板部に流れこむ。従って、読み出しの行われたラインの光電変換要素からの電荷と読み出しの行われなかったラインの光電変換要素からの電荷とが垂直転送部において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがなくなる。
【００２６】
請求項２の発明によると、多数の電位を設定するための回路を設ける必要がなくなる。
【００２７】
請求項３の発明によると、フレームモードとフィールドモードとで等しい転送効率を得ることができるとともに、多数の電位を設定するための回路を設ける必要がなくなる。
【００２８】
請求項４の発明によると、撮像素子を所定時間露光してから電荷転送パルスを最初に読み出し電位ＶH とする前に撮像素子への光線を遮光手段で遮光するようにしたので、余計な電荷が光電変換要素で発生することがなくなる。従って、さらに画質を向上させることができる。
【００３０】
請求項５の発明によると、フィールドモードでの撮像を所定期間行った後にフレームモードでの撮像を行うので、最もよいタイミングでフレームモードでの撮像を行うことができる。
【００３１】
請求項６の発明によると、フィールドモードで得られた撮像信号をファインダに供給するとともに、フレームモードで得られた撮像信号を記録媒体に記録するので、高解像度の静止画像を最もよいタイミングで記録媒体に記録することができる。
【００３２】
請求項７の発明によると、撮像素子が縦形オーバーフロードレイン構造を有しているので、電荷を光電変換要素から半導体基板部へ効率よく抜き取ることができる。
【００３３】
請求項８の発明によると、フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体に連続して記憶させることができるので、連写撮影を容易に行うことができる。
【００３４】
【発明の実施の形態】
以下、本発明を実施形態につき図面を参照して説明する。
【００３５】
図１は、本発明の第１実施形態のディジタルカメラの概略構成を示すブロック図である。図１において、光学レンズ３１は、被写体からの光を撮像素子３３の撮像面に結像する。シャッタ３２は、機械的なものであり、撮像素子３３に入射する光線の入射時間を制御する。撮像素子３３は、図９に示すような補色市松色差順次方式の色フィルタ構成で配列されたインターライン型ＣＤＤであり、被写体からの光の光信号を電気信号に変換する。タイミング信号発生回路（ＴＧ）３４は、撮像素子３３を動作させるために必要なタイミング信号を発生する。駆動電圧設定回路３５は、撮像素子３３を駆動するための駆動電圧を発生する。撮像素子駆動回路３６は、タイミング信号発生回路３４からの信号を撮像素子３３の駆動に必要なレベルに増幅する。
【００３６】
前置処理回路３７は、内部に撮像素子３３の出力ノイズ除去のためのＣＤＳ（相関２重サンプリング）回路やＡＧＣ（自動利得制御）回路を含む回路である。Ａ／Ｄ変換器３８は、前置処理回路３７から出力されるアナログ信号をディジタル信号に変換する。撮像信号処理回路３９は、ディジタル化された信号を撮像信号処理する。記録媒体インターフェイス（Ｉ／Ｆ）４１は、記録媒体４０に記録のための信号を送る。操作部４２は、カメラの撮像開始や撮像素子３３の読み出しモードを撮影者が制御するためのものである。設定切換回路４３は、操作部４２によって設定された撮像素子３３の読み出しモードに応じて、基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM を切り換えるための制御信号と、タイミング信号発生回路３４の信号タイミングの設定のための信号を出力する。ＥＶＦ（ビューファインダ）４４は、撮像信号処理回路３９からの画像信号をディスプレイに表示する。バスコントローラ４５は、ディジタル信号を一時記憶するバッファメモリ４６とのデータの送受を行う。
【００３７】
次に、撮像素子３３の構造について、図２および図３を参照して説明する。図３は、図９のＣＣＤの部分拡大図であり、図２（ａ）は、図３のＩ−Ｉ線での断面図である。図２（ａ）には、１つの光電変換要素（画素）２４と、これに隣接する垂直転送部（ＶＣＣＤ）２１とが示されており、Ｎ型シリコン基板７１上の画素２４部分には、下方から、Ｐ- 層７２、Ｐ- 層７２とともにフォトダイオード（ＰＤ）を構成するＮ層７３、Ｐ +層７４およびシリコン酸化膜７５が順次形成されている。また、Ｎ型シリコン基板７１上の垂直転送部２１部分には、下方から、Ｐ- 層７２、Ｐ層７６、信号電荷の通路となるＮ層７８、シリコン酸化膜７５および電荷転送パルスＶ1 〜Ｖ4 が印加される遮光性の転送ゲート電極２５が順次形成されている。また、Ｐ +層７４は、垂直転送部２１に隣接する一端部分が他端部分よりも深く形成されることによって、チャネルストッパ７７を構成している。
【００３８】
図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ線に沿ったポテンシャルを示す図であり、図１２と図１３とを組み合わせた図である。図２（ｂ）の斜線部で示す画素２４のＰＮ接合部に蓄積される電荷蓄積容量は、シリコン基板７１の電位Ｖsub と、転送ゲート電極２５に印加される電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM とで決められる。つまり、シリコン基板７１の電位Ｖsub が高くなるほど電荷が蓄積されるＰＮ接合部のシリコン基板７１側のポテンシャル障壁が低くなり、画素２４の電荷蓄積容量が減少する。また、中間電位ＶM が高くなるほど電荷が蓄積されるＰＮ接合部の垂直転送部２１側のポテンシャル障壁が低くなり、画素２４の電荷蓄積容量が減少する。
【００３９】
また、図３に示すように、電荷転送パルスＶ1 、Ｖ3 が印加される転送ゲート電極２５は、その端部において画素２４と接しており、画素２４から垂直転送部２１へ信号電荷を読み出すための読み出しゲート電極としても機能する。そこで、電荷転送パルスＶ1 、Ｖ3 には、通常の電荷の垂直転送のための電位ＶM 、ＶL よりも高い電位ＶH を読み出しパルスとして印加する。
【００４０】
次に、本実施形態のディジタルスチルカメラの動作について、電荷転送パルスＶ1 〜Ｖ4 などのタイミングを示す図４、および図４の電荷転送パルスＶ1 〜Ｖ4 の部分拡大図を含む図５などを参照して説明する。
【００４１】
まず、撮影者が操作部４２の第１スイッチをオンすることにより、ＥＶＦ４４に画像を映し出すためのファインダモードが起動され、撮像信号の読み出し速度を速くすることのできるフィールドモードによる撮像動作が始まる。すると、絞り（図示せず）が制御されてシャッタ３２が開放状態となり、タイミング信号発生回路３４で制御される撮像素子３３の電子シャッタが２クロック連続で開いてから電荷転送パルスＶ1 、Ｖ3 が高電位ＶH になるまで撮像素子３３が露光される。そして、この読み出しパルスによって、撮像素子３３から１フィールド期間（１Ｖ）ごとに加算された撮像信号が読み出される。読み出された信号は、前置処理回路３７でＣＤＳ処理やゲインコントロールなどの信号処理を施される。この際、ゲインコントロール回路のゲインは、撮像素子３３の感度で決められるので、カメラの製造時に設定される。前置処理回路３７の出力信号は、Ａ／Ｄ変換器３８でディジタル信号に変換され、バスコントローラ４５を経て撮像信号処理回路３９に供給される。撮像信号処理回路３９で処理された信号は動画像としてＥＶＦ４４に出力され、撮影者は撮像範囲や被写体の状況を確認することができる。
【００４２】
このファインダモードでの動作はフィールド読み出しで行われるので、撮像素子３３の基板電位Ｖsub の値を図２のＶsub (1) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値を図２のＶM (1) にする。これによって、ファインダモード時のダイナミックレンジおよび垂直転送効率を最適化することができる。
【００４３】
図４に、撮像素子３３の電荷転送パルスＶ1 〜Ｖ4 、基板電位Ｖsub （電子シャッタの開閉タイミングを示す）、シャッタ３２の開閉制御信号、および基板電位Ｖsub と中間電位ＶM との切り換え信号のタイミングチャートを示す。ファインダモードにおいてはシャッタ３２は常に開いており、基板に高電位の電子シャッタ開パルスを印加して画素２４に蓄積された電荷を基板に逃がしてから電荷転送パルスＶ1 、Ｖ3 が高電位ＶH になるまでが撮像素子３３の露光時間になる。そして、１フィールド期間（１Ｖ）毎に電荷転送パルスＶ1 、Ｖ3 が同時に高電位ＶH となり、水平方向の全ラインの画素２４を走査し、上下２ラインを加算して全画素の読み出しが行われる。また、上述のように、撮像素子３３の基板電位Ｖsub はＶsub (1) であり、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値はＶM (1) になっている。
【００４４】
ここで、フィールドモードにおける駆動電圧設定回路３５の動作について、駆動電圧設定回路３５の部分的な等価回路図である図６を参照して説明する。フィールドモードでは、設定切換回路４３からの制御信号がＬレベル（レベル１）であるので、トランジスタＴｒ1 がオフになってトランジスタＴｒ2 のベース電位は抵抗Ｒ3 、Ｒ4 および電圧Ｖ1 で決められる電位となる。このトランジスタＴｒ2 のベース電位がトランジスタＴｒ2 のベース−エミッタ間レベルＶbe分だけ低下し、出力端子から基板電位Ｖsub (1) または中間電位ＶM (1) として出力される。
【００４５】
次に、撮影者が操作部４２の第２スイッチをオンすることにより、記録媒体４０に画像を記録するための記録媒体記憶モードが起動され、フレーム読み出しによる撮像動作が始まる。この記録媒体記憶モードでの動作はフレーム読み出しで行われるので、まず、撮像素子３３の基板電位Ｖsub の値を図２のＶsub (2) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値を図２のＶM (2) にする。そして、すぐ後に、基板に高電位の電子シャッタ開パルスを印加してから撮像素子３３への露光が始まる。その後、約１フィールド期間経過後にシャッタ３２が閉じられることによって露光が終了する。露光終了後に電荷転送パルスＶ3 を高電位ＶH にして偶数ラインの画素（Ｃｙ，Ｙｅ）２４を読み出す。また、これと前後して（後で図５にて詳述する）、撮像素子３３の基板電位Ｖsub の値をＶsub (1) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値をＶM (1) にする。さらに、電荷転送パルスＶ3 を高電位ＶH にし、それから１フィールド期間経過後に電荷転送パルスＶ1 を高電位ＶH にして奇数ラインの画素（Ｍｇ，Ｇ）を読み出す。
【００４６】
図７は、フレームモードで読み出された撮像信号のバッファメモリ４６への記憶の概念図である。図７（ａ）に示すように、偶数ラインの画素（Ｃｙ，Ｙｅ）２４から読み出された信号は、１ラインおきにメモリマップ上に記憶される。そして、偶数ラインの画素の記憶が終わると、図７（ｂ）に示すように奇数ラインの画素（Ｍｇ，Ｇ）２４が１ラインおきにメモリマップ上に記憶される。
【００４７】
ここで、フレームモードにおける駆動電圧設定回路３５の動作について、再び図６を参照して説明する。フレームモードでは、設定切換回路３５からの制御信号がＨレベル（レベル２）であるので、トランジスタＴｒ1 がオンになってトランジスタＴｒ2 のベース電位は抵抗Ｒ3 、Ｒ4 および電圧Ｖ1 のほか、トランジスタＴｒ1 および抵抗Ｒ2 で決められる電位となる。このときトランジスタＴｒ2 のベース−グランド間の抵抗値が小さくなるため、トランジスタＴｒ2 のエミッタ電位は、基板電位Ｖsub (1) または中間電位ＶM (1) よりも低いレベルの基板電位Ｖsub (2) または中間電位ＶM (2) として出力端子から出力される。
【００４８】
次に、フレームモードにおける電荷転送パルスＶ3 を高電位ＶH にするタイミングと、基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベル２からレベル１への切り換えのタイミングとの関係について、図５を参照して説明する。図５は、図４のうちフレームモードにおける基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベル２からレベル１への切り換え部分の拡大した様子、設定切換回路４３からの基板電位Ｖsub および中間電位ＶM の切換制御信号のタイミングチャートである。
【００４９】
また、図５において、ｔ1 は電荷転送パルスＶ3 が高電位ＶH になる直前において電荷転送パルスＶ3 が低電位ＶL から中間電位ＶM になって電荷転送パルスによる電荷転送が停止する時刻、ｔ2 は電荷転送パルスＶ3 の高電位ＶH の開始時刻、ｔ3 は電荷転送パルスＶ3 の高電位ＶH の終了時刻、ｔ4 は基板電位Ｖsub の切換制御信号がレベル２からレベル１へ切り換えられて基板電位Ｖsub の実際の電位の変化が始まる時刻、ｔ5 は中間電位ＶM の切換制御信号がレベル２からレベル１へ切り換えられて中間電位ＶM の実際の電位の変化が始まる時刻、ｔ6 は電荷転送パルスＶ3 が高電位ＶH になった直後において電荷転送パルスＶ3 が中間電位ＶM から低電位ＶL になって電荷転送パルスによる電荷転送が再開する時刻である。また、期間ｔ1 〜ｔ6 では電荷転送パルスＶ1 、Ｖ3 の電位が交互に変化しないため、電荷は垂直転送部２１内を転送されない。なお、期間ｔ1 〜ｔ6 の長さは、予めタイミング信号発生回路３４によって制御可能に設定されている。
【００５０】
本実施形態のディジタルスチルカメラでは、図５に示すように、電荷転送パルスＶ3 が高電位ＶH （読み出し電位）となって偶数ラインの画素２４から電荷が読み出された後の時刻ｔ4 に、基板電位Ｖsub および中間電位ＶM の切換制御信号がレベル２からレベル１へ切り換えられ、これによって、基板電位Ｖsub および中間電位ＶM の実際の電位も短時間でレベル２からレベル１へ切り換えられる。このように、本実施形態のディジタルカメラでは、フレームモードで電荷転送パルスＶ3 が最初に読み出し電位ＶH となった以降にシリコン基板７１の電位Ｖsub および中間電位ＶM をレベル２からレベル１に切り換えるようにしたので、切り換えたときには既に画素２４にはほとんど電荷が存在しないことになり、画素２４で発生した蓄積電荷がシリコン基板７１に逃げることを防止できる。従って、この切り換えによってフレームモードでのダイナミックレンジが低下することがない。なお、この切り換えは、電荷転送パルスＶ3 が高電位ＶH となる時刻ｔ2 以降に行えば、画素２４で発生した蓄積電荷がシリコン基板７１に逃げることがない。
【００５１】
また、垂直転送部２１内での電荷の転送が始まる時刻ｔ6 までに、中間電位ＶM をＶM (2) からこれよりも電位の高いＶM (1) に切り換えられるので、垂直転送部２１での電荷の転送はフィールドモードのときと同じ効率で行うことができる。つまり、垂直転送部２１での電荷の転送効率が低下することがなく、良好な画質を保つことができる。
【００５２】
また、シリコン基板７１の電位Ｖsub の電位が切り換えられてから中間電位ＶM が切り換えられるので、シリコン基板７１の電位Ｖsub および中間電位ＶM の切り換えが行われても、読み出しの行われなかった奇数ラインの画素（Ｍｇ，Ｇ）２４で発生した蓄積電荷がシリコン基板７１側に流れこみ、垂直転送部２１に漏れこむことがない。従って、読み出しの行われた偶数ラインの画素（Ｃｙ，Ｙｅ）２４からの電荷と、読み出しの行われなかった奇数ラインの画素（Ｍｇ，Ｇ）２４からの電荷とが垂直転送部２１において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがない。
【００５３】
例えば、電荷転送パルスＶ3 が高電位ＶH となった時刻ｔ2 以降に、まず中間電位ＶM をＶM (2) からＶM (1) に切り換えてからシリコン基板７１の電位Ｖsub をＶsub (2) からＶsub (1) に切り換えるようにすると、読み出しの行われた偶数ラインの画素（Ｃｙ，Ｙｅ）２４と垂直転送部２１との間のポテンシャル障壁が、この画素２４とシリコン基板７１側とのポテンシャル障壁よりも早く低くなってしまう。そのため、この画素２４から、蓄積された電荷のうち垂直転送部２１側のポテンシャル障壁を超える分の電荷が垂直転送部２１に漏れこむこととなる。このときの電荷の漏れこみは、中間電位ＶM とシリコン基板７１の電位Ｖsub とを同時に切り換えることによっても完全に防止することができず、電荷の一部は垂直転送部２１に漏れこんでしまい、その漏れ量を制御することができない。いずれにしても、このように画素２４から垂直転送部２１に電荷が漏れこむことにより、撮像信号が不正確となって画質が大幅に劣化する。
【００５４】
また、本実施形態のディジタルスチルカメラでは、時刻ｔ4 以降のシリコン基板７１の電位Ｖsub をフィールドモードと同じ電位であるＶsub (1) に設定するので、電位を設定するための別の回路を設ける必要がなくなり、時刻ｔ5 以降の中間電位ＶM をフィールドモードと同じ電位であるＶM (1) に設定するので、フィールドモードとフレームモードとで等しい転送効率を得ることができる。
【００５５】
本実施形態のディジタルカメラでは、最初に電荷転送パルスＶ3 を高電位ＶH にして、多くの撮像シーンにおいて相対的に信号レベルの高い偶数フィールドの画素（Ｃｙ，Ｙｅ）２４を読み出してから、次に電荷転送パルスＶ1 を高電位ＶH にして奇数フィールドの画素（Ｇ，Ｍｇ）２４を読み出す。つまり、４種類の色に対応する画素のうち、蓄積電荷が飽和する頻度が高い画素２４が水平方向に配列されたラインがフレームモードで最初に読み出され、次に蓄積電荷が飽和する頻度が比較的低い画素２４が水平方向に配列されたラインが読み出される。このような順序で画素２４を読み出すことによって、時刻ｔ5 で中間電位ＶM がＶM (1) に設定されて画素２４と垂直転送部２１との間のポテンシャル障壁が低くなっても、画素２４、特に未だ読み出されていない奇数フィールドの画素（Ｇ，Ｍｇ）２４から電荷が垂直転送部２１に漏れこんでしまうことがほとんどなくなる。従って、画像に悪影響の生じる可能性がきわめて低くなる。
【００５６】
なお、本実施形態のディジタルカメラでは、図３に示すように、電荷転送パルスＶ3 を高電位ＶH にして画素２４からの読み出しを行う前にシャッタ１２を閉じてそれ以降撮像素子１への光線を遮光するので、画素２４からの読み出しを行った後に余計な電荷が画素２４に発生せず、暗電流のみが流れる。従って、垂直転送部２１に電荷が漏れこむことによって画質が劣化するのをより確実に防止することができる。
【００５７】
以上のように、シリコン基板７１の電位Ｖsub および中間電位ＶM をレベル２からレベル１へ切り換えるにあたっては、図５のキャパシタＣ1 の値を変更することによって、この部分の時定数を制御し、切り換えのタイミングが上述の条件を満たすようにする。このキャパシタＣ1 は、各設定電位出力の交流インピーダンスを下げてその電位レベルを安定させるための素子である。このキャパシタＣ1 の影響で各レベル設定切り換え制御信号発生後、実際に印加電位が切り替わるまでには遅延が生じる。また、このキャパシタＣ1 以外の回路素子によっても遅延が生じる。従って、各設定電位切り換えのタイミングは以上の遅延分を考慮してなるべく早く行い、その分回路の時定数を大きくして電位の安定化を図ることが望ましい。
【００５８】
以上のようにして撮像素子３３から得られた撮像信号は、前置処理回路３７、Ａ／Ｄ変換器３８および撮像信号処理回路３９で所定の処理をされ、フレーム映像出力として記録媒体Ｉ／Ｆ４１で特定フォーマットへの変換処理がされた後、記録媒体４０に静止画像として記録される。
【００５９】
なお、時刻ｔ4 以降のシリコン基板７１の電位Ｖsub は、フィールドモードと同じ電位に設定する必要は必ずしもなく、時刻ｔ4 以前よりも高く設定して蓄積電荷をシリコン基板７１に逃がすことができればよい。また、時刻ｔ5 以降の中間電位ＶM は、フィールドモードと同じ電位に設定する必要は必ずしもなく、時刻ｔ5 以前よりも高く設定して電荷転送効率の低下による画質の劣化が防止できればよい。
【００６０】
本実施形態のディジタルカメラでは、フィールドモードでの撮像を所定期間行った後にフレームモードでの撮像を行うので、スイッチの切り替えによって最もよいタイミングでフレームモードでの撮像を行うことができる。特に、フィールドモードで得られた撮像信号をＥＶＦ４４に供給するとともに、フレームモードで得られた撮像信号を記録媒体４０に記録するので、高解像度の静止画像を最もよいタイミングで記録媒体４０に記録することができる。また、撮像素子３３が縦形オーバーフロードレイン構造を有しているので、画素２４に蓄積された電荷を画素２４からシリコン基板へ効率よく抜き取ることができる。
【００６１】
なお、本実施形態では、シリコン基板７１の電位Ｖsub および中間電位ＶM の切り換えのタイミングを制御することによって、その切り換えのタイミングが時刻ｔ2 〜ｔ6 に収まるように制御したが、逆に電荷転送パルスのタイミングを制御することによって、上述の条件を満足するようにしてもよい。
【００６２】
次に、本発明の第２実施形態について説明する。
【００６３】
図８は本実施形態のディジタルカメラの信号のタイミングチャートである。本実施形態では、フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体４０に連続して記憶させる、いわゆる連写撮影を行う。
【００６４】
連写撮影では、短い時間に多くの画像撮影を行って記録媒体４０に信号を記憶させるために、フィールドモードで構図などを決めて本撮影の開始命令を与えると、フレームモードでの撮影だけを繰り返して連続的に行うように動作する。つまり、図８に示すように、第１フィールドおよび第２フィールドを第１実施形態と同様のシーケンスで読み出して第１回撮影が完了すると、任意の時間経過後にシリコン基板７１の電位Ｖsub および中間電位ＶM をレベル１からレベル２へ切り換え且つシャッタ３２を開放することによって、第２回撮影のための露光開始準備を行う。そして、電子シャッタ開パルスが印加されて第２回撮影の露光が開始される。さらに、第１回撮影と同様の撮影動作が行われる。以下、第３回撮影以降においても、同様の動作が繰り返されることによって連写撮影が実行される。
【００６５】
【発明の効果】
以上説明したように、本発明によると、フレームモードで電荷転送パルスが最初に読み出し電位ＶH となってから、半導体基板部の電位Ｖsub および転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、光電変換要素で発生した蓄積電荷が半導体基板部に逃げることを防止でき、フレームモードでのダイナミックレンジの低下を抑制することができる。また、垂直転送部内での電荷の転送が始まるまでに、転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、垂直転送部での電荷の転送効率が低下することがなく、画質の劣化も生じない。また、半導体基板部の電位Ｖsub の電位を切り換えてから転送電位ＶM を切り換えるようにしたので、読み出しの行われなかったラインの光電変換要素で発生した蓄積電荷が垂直転送部に漏れこむことなく確実に半導体基板部に流れこむ。従って、読み出しの行われたラインの光電変換要素からの電荷と読み出しの行われなかったラインの光電変換要素からの電荷とが垂直転送部において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがなくなる。従って、フレームモードにおいてフィールドモードと同程度にダイナミックレンジが広く、ブルーミングによって画質が劣化することがなく、且つ電荷の転送効率の高い安価な撮像装置を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態の撮像装置に用いられる撮像素子について説明するための図である。
【図３】本発明の第１実施形態の撮像装置に用いられる撮像素子について説明するための図である。
【図４】本発明の第１実施形態の撮像装置の動作を説明するための信号のタイミング図である。
【図５】図４のタイミング図をより詳細に説明するための図である。
【図６】図１の駆動電圧設定回路３５の等価回路図である。
【図７】図１のバッファメモリ４６への記録状態を示す図である。
【図８】本発明の第２実施形態の撮像装置の動作を説明するための信号のタイミング図である。
【図９】インターライン型ＣＣＤの概略構成を示す図である。
【図１０】フィールドモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートである。
【図１１】フレームモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートである。
【図１２】縦形オーバーフロードレイン（ＶＯＤ）構造のＣＣＤ撮像素子の画素の基板深さ方向のポテンシャル図である。
【図１３】ＣＣＤ撮像素子の光電変換部および垂直転送部の水平方向のポテンシャル図である。
【符号の説明】
２０ 光電変換部
２１ 垂直転送部（ＶＣＣＤ）
２２ 水平転送部（ＨＣＣＤ）
２３ フローティングディフュージョンアンプ（ＦＤＡ）
２４ 光電変換要素（画素）
２５ 転送ゲート電極
３１ 光学レンズ
３２ シャッタ
３３ 撮像素子
３４ タイミング信号発生回路（ＴＧ）
３５ 駆動電圧設定回路
３６ 撮像素子駆動回路
３７ 前置処理回路
３８ Ａ／Ｄ変換器
３９ 撮像信号処理回路
４０ 記録媒体
４１ 記録媒体インターフェイス（Ｉ／Ｆ）
４２ 操作部
４３ 設定切換回路
４４ ＥＶＦ（ビューファインダ）
４５ バスコントローラ
４６ バッファメモリ
Ｖ1 〜Ｖ4 電荷転送パルス
ＶL 電荷転送パルスの低電位
ＶM 電荷転送パルスの中間電位
ＶH 電荷転送パルスの高電位（読み出し電位）
Ｖsub 基板電位
【発明の属する技術分野】
本発明は、ＣＣＤのような撮像素子を有する撮像装置に関する。
【０００２】
【従来の技術】
近年、集積回路技術の向上によるメモリＩＣの小型化、高容量化および低コスト化によって、撮像素子としてＣＤＤ（Charge Coupled Device ：電荷結合素子）を用いたビデオカメラや電子カメラなどのディジタル化された撮像装置が数多く開発され販売されている。また、マルチメディア機器においては、ビデオ信号に規制されないディジタル画像データが求められている。例えば、ビデオ信号に規制されないデータを扱うようにしたディジタルカメラが実現されている。このようなディジタルカメラに使用するＣＣＤなどの撮像素子は、ビデオ信号に規制されないことから比較的高い自由度で設計することが可能であるが、製品価格を抑制するためにはむしろビデオカメラ用の撮像素子をそのまま使用する方が好ましい。そこで、ディジタルカメラに使用したビデオムービーカメラ用撮像素子を、ビデオムービーカメラに使用したときとは異なる方法で駆動することによって、より高画質の画像データを得ることが提案されている。
【０００３】
図９は、ビデオカメラ用ＣＣＤとして一般的なインターライン型ＣＣＤの概略構成を示す図である。補色市松色差順次方式の色フィルタ構成で各光電変換要素（画素）２４が配列された光電変換部２０は、入射した光のうち透過した４つの特定波長域の光（Ｍｇ，Ｇ，Ｃｙ，Ｙｅ）から電荷を発生する。垂直転送部（ＶＣＣＤ）２１は、転送ゲート電極２５に４つの電荷転送パルスＶ1 〜Ｖ4 が印加されることによって画素２４のそれぞれに蓄えられた電荷を読み出し垂直方向に転送する。水平転送部２２は、垂直転送部２１から転送されてきた電荷を水平方向に転送する。フローティングディフュージョンアンプ（ＦＤＡ）２３は、水平転送部２２から転送されてきた電荷を電圧信号に変換して出力する。
【０００４】
図９に示すように、ＣＣＤからの撮像信号は、１フィールド期間毎に全ラインの画素を走査し、奇数フィールドと偶数フィールドとで１段ずらした画素ラインを垂直転送部２１で加算して読み出すフィールドモード（フィールド加算読み出し、または擬似インタレース読み出し）、および１フィールド期間毎に１ラインおきの画素をインターレース走査して読み出すフレームモードのいずれかのモードによって読み出される。
【０００５】
図１０に、フィールドモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートを示す。図１０において、電荷転送パルスＶ1 〜Ｖ4 が中間電位ＶM と低電位ＶL とを繰り返すことによって電荷が転送される一方で、電荷転送パルスＶ1 および電荷転送パルスＶ3 が同時に高電位ＶH （読み出しパルス）になると、奇数ライン（Ｍｇ，Ｇ）の画素２４および偶数ライン（Ｃｙ，Ｙｅ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。以後、１フィールド期間（１Ｖ）ごとに電荷転送パルスＶ1 および電荷転送パルスＶ3 が同時に高電位ＶH になり、全画素２４から垂直転送部２１への撮像信号の読み出しが行われる。このフィールドモードでは、上下の画素に蓄積された電荷が加算されるためにフレームモードに比べて垂直解像度が半分程度に減少する。
【０００６】
図１１に、フレームモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートを示す。図１１において、電荷転送パルスＶ1 〜Ｖ4 が中間電位ＶM と低電位ＶL とを繰り返すことによって電荷が転送される一方で、電荷転送パルスＶ1 が高電位ＶH （読み出しパルス）になると、奇数ライン（Ｍｇ，Ｇ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。次に、１フィールド期間経過後に、電荷転送パルスＶ3 が高電位ＶH （読み出しパルス）になると、偶数ライン（Ｃｙ，Ｙｅ）の画素２４から垂直転送部２１へ蓄積電荷が読み出される。以後、１フィールド期間ごとに電荷転送パルスＶ1 および電荷転送パルスＶ3 が交互に高電位ＶH になり、画素２４から垂直転送部２１への読み出しが行われる。
【０００７】
以上説明したような、汎用的なビデオカメラ用のＣＣＤは、フィールドモードでの駆動を前提としているため、フィールドモードで最適となるようにダイナミックレンジが設定されている。従って、このようなＣＣＤを用いてフレーム読み出しを行うと、垂直転送部２１の容量を有効に生かせないために、ＣＣＤのダイナミックレンジがフィールド読み出しのときよりも狭くなってしまう。つまり、画素２４の１個分の最大電荷蓄積容量が垂直転送部２１の転送ゲート電極２５の１段分の最大電荷蓄積容量よりも小さいために、フレームモードでは転送ゲート電極２５部分よりも先に画素２４部分の電荷が飽和してしまい、フィールドモードよりも飽和レベルが低くなる。
【０００８】
このように、汎用ＣＣＤでは、２画素分のダイナミックレンジに対して転送ゲート電極２５の１段分のダイナミックレンジが対応しているので、フレームモードにおいてフィールドモードと同等のダイナミックレンジを確保することができず、ダイナミックレンジがほぼ半減してしまう。そのため、特に、垂直高解像度を実現するためにフレーム読み出しを行い静止画像を記憶する電子カメラでは、ダイナミックレンジの減少によって画質が劣化してしまう。例えば、コントラストの高い被写体を撮像すると、信号が飽和して高彩度部分が変色したり、高輝度部分のコントラストが消失したりする。また、最近、全画素を加算せずに１フィールド期間毎に同時に読み出すことのできるＣＣＤが開発されてきている。このようなＣＣＤでは上下の画素からの電荷が加算されず且つ１フィールド期間毎に全画素が読み出されるので、垂直解像度の低下やダイナミックレンジの減少という問題が生じないが、かなり高価であるために安価な撮像装置に用いることができない。
【０００９】
一方、不要な蓄積電荷をシリコン基板に掃き捨てることのできる縦形オーバーフロードレイン（ＶＯＤ：Vertical Overflow Drain ）構造を採用することによって、ＣＣＤを高感度化、広ダイナミックレンジ化することが最近の主流になっている。図１２に示す画素２４の基板深さ方向のポテンシャル図により、ＶＯＤ構造でシリコン基板に不要な蓄積電荷を掃き捨てる原理を説明する。図１２において、ＣＣＤ受光面から入射した光線により画素で発生した電荷は、受光面下部のシリコン基板の電位Ｖsub によって規定されるポテンシャル障壁内に蓄積される。ここで、シリコン基板の電位Ｖsub が高いほどポテンシャル障壁のレベルは低くなり（レベル１）、シリコン基板の電位Ｖsub が低いほどポテンシャル障壁のレベルは高くなる（レベル２）。そこで、シリコン基板の電位Ｖsub をＶsub (2) からＶsub (1) にすることによって、不要な蓄積電荷をシリコン基板に掃き捨てることが可能になる。これを応用することによって、シリコン基板の電位Ｖsub の制御によって電荷蓄積のオン・オフを規定する電子シャッタを設けることができる。
【００１０】
このように、基板電位Ｖsub の高低によって画素に蓄積される電荷量が変化することに注目し、フレームモードでの基板電位Ｖsub をフィールドモードよりも低くすることで、フレームモードにおける画素の最大蓄積電荷量を増加させ、ダイナミックレンジを拡大することができる。つまり、フィールドモードでＶsub (1) であった基板電位をフレームモードでＶsub (2) （Ｖsub (1) ＞Ｖsub (2) ）とすることで、ポテンシャル障壁に蓄積される電荷量、すなわちダイナミックレンジが拡大する。これによって、フレームモードでの光電変換部２０と垂直転送部２１との電荷飽和レベルのバランスが良くなって、トータルとしてＣＣＤのダイナミックレンジを向上させることができる。
【００１１】
【発明が解決しようとする課題】
しかし、このようにフレームモードでの基板電位Ｖsub をフィールドモードよりも低くした場合、高輝度被写体を撮像した際に画素２４に蓄積された電荷が電荷蓄積期間であるにもかかわらず垂直転送部２１へ漏れこんでしまい、ブルーミングなどの弊害が生じてしまう。そこで、本出願人は、この問題を解決するために、基板電位Ｖsub だけでなく転送ゲート電極２５の電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルを各モード毎に切り換え可能とし、フレームモードでの中間電位ＶM のレベルをフィールドモードに比べて低い電位に設定することによって、各画素２４の電荷蓄積容量を拡大し且つ蓄積電荷が垂直転送部２１へ漏れこまないようする発明を提案し、既に出願した（特願平６−１３７３１８号、平成６年６月２０日出願）。これを図１３で簡単に説明する。
【００１２】
図１３は、図９に示すようなＣＣＤの光電変換部２０および垂直転送部２１の水平方向のポテンシャル図である。図１３において、フレームモードでの電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルをＶM (2) とし、フィールドモードでの電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルをＶM (1) （ＶM (1) ＞ＶM (2) ）とした。２つのモードでの中間電位ＶM のレベルをこのように設定することにより、光電変換部２０と垂直転送部２１との境界にあるポテンシャル障壁がフィールドモードよりもフレームモードで高くなる。従って、フレームモードでの電荷蓄積容量のレベル（レベル２）がフィールドモードでの電荷蓄積容量のレベル（レベル１）よりも高くなるので、上記のように基板電位Ｖsub を変更しても、フレームモードにおける蓄積電荷の垂直転送部２１への漏れこみを防止することができ、結果としてブルーミングなどの弊害が抑制される。
【００１３】
しかしながら、たとえフィールドモードよりもフレームモードで電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM および基板電位Ｖsub が低くなるようにしたとしても、中間電位ＶM が低くなることによって中間電位ＶM と低電位ＶL との電位差が小さくなるために、フレームモードにおける垂直転送部２１での電荷の転送効率が低下してしまう。この転送効率の低下によって、画質が劣化するという問題が生じていた。
【００１４】
なお、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベルだけでなく、低電位ＶL のレベルについてもフレームモードでフィールドモードよりも低くすることによって、垂直転送部２１の電荷転送効率の低下を防止することも考えられる。しかし、この場合、各レベル設定用の回路の規模が大きくなってしまい、安価で小型の撮像装置を得ることができないという問題、および低電位ＶL の最低電位を設定しなければならないために撮像素子自体の設計見直しが必要になって汎用の安価な撮像素子が使用できなくなってしまうという問題が生じていた。
【００１５】
そこで、本発明の目的は、静止画像を撮像するフレームモードにおいてフィールドモードと同程度に広いダイナミックレンジを有し、ブルーミングなどの弊害が生じず、且つ電荷の転送効率の高い安価な撮像装置を提供することである。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、請求項１の撮像装置は、半導体基板部の上に形成された複数の光電変換要素からなる光電変換部と、前記光電変換部からの電荷を一方向に転送する垂直転送部と、前記垂直転送部からの電荷を前記一方向と交差する方向に転送する水平転送部とからなるインターライン型ＣＣＤ撮像素子を有する撮像装置であって、前記撮像素子が、１フィールド期間ごとに水平方向の全ラインの前記光電変換要素を走査して上下２ラインを加算して読み出すフィールドモードと、１フィールド期間ごとに水平方向の１ラインおきの前記光電変換要素をインターレース走査して読み出すフレームモードとの２つのモードで駆動され、前記垂直転送部には、前記光電変換要素から前記垂直転送部へ電荷を読み出すための読み出し電位ＶH と、電荷を垂直方向に順次転送するための転送電位ＶM 、ＶL （ＶH ＞ＶM ＞ＶL ）とを有する電荷転送パルスが印加される撮像装置において、前記フレームモードでの前記半導体基板部の電位Ｖsub が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の第１の所定時刻において、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) よりも低い電位Ｖsub (2) からこれよりも高い電位に切り換えられ、前記フレームモードでの前記転送電位ＶM が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の前記第１の所定時刻よりも後の第２の所定時刻において、前記フィールドモードでの前記転送電位ＶM (1) よりも低い電位ＶM (2) からこれよりも高い電位に切り換えられるように構成されている。
【００１７】
請求項２の撮像装置は、前記フレームモードの前記第１の所定時刻以降の前記半導体基板部の電位Ｖsub が、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) に等しい値である。
【００１８】
請求項３の撮像装置は、前記フレームモードでの前記第２の所定時刻以降の前記転送電位ＶM が、前記フィールドモードでの前記転送電位ＶM (1) に等しい値である。
【００１９】
請求項４の撮像装置は、前記フレームモードにおいて、前記撮像素子を所定時間露光してから、前記電荷転送パルスを最初に前記読み出し電位ＶH とする前に前記撮像素子への光線を前記撮像素子の前段に設けた遮光手段で遮光するように構成されている。
【００２１】
請求項５の撮像装置は、前記フィールドモードでの撮像を所定期間行った後に前記フレームモードでの撮像を行うように構成されている。
【００２２】
請求項６の撮像装置は、前記フィールドモードで得られた撮像信号をファインダに供給するとともに、前記フレームモードで得られた撮像信号を記録媒体に記録するように構成されている。
【００２３】
請求項７の撮像装置は、前記撮像素子が縦形オーバーフロードレイン構造を有している。
【００２４】
請求項８の撮像装置は、前記フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体に連続して記憶させることができるように構成されている。
【００２５】
請求項１の発明によると、フレームモードで電荷転送パルスが最初に読み出し電位ＶH となってから、半導体基板部の電位Ｖsub および転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、光電変換要素で発生した蓄積電荷が半導体基板部に逃げることを防止でき、フレームモードでのダイナミックレンジの低下を抑制することができる。
また、垂直転送部内での電荷の転送が始まるまでに、転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、垂直転送部での電荷の転送効率が低下することがなく、画質の劣化も生じない。また、半導体基板部の電位Ｖsub の電位を切り換えてから転送電位ＶM を切り換えるようにしたので、読み出しの行われなかったラインの光電変換要素で発生した蓄積電荷が垂直転送部に漏れこむことなく確実に半導体基板部に流れこむ。従って、読み出しの行われたラインの光電変換要素からの電荷と読み出しの行われなかったラインの光電変換要素からの電荷とが垂直転送部において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがなくなる。
【００２６】
請求項２の発明によると、多数の電位を設定するための回路を設ける必要がなくなる。
【００２７】
請求項３の発明によると、フレームモードとフィールドモードとで等しい転送効率を得ることができるとともに、多数の電位を設定するための回路を設ける必要がなくなる。
【００２８】
請求項４の発明によると、撮像素子を所定時間露光してから電荷転送パルスを最初に読み出し電位ＶH とする前に撮像素子への光線を遮光手段で遮光するようにしたので、余計な電荷が光電変換要素で発生することがなくなる。従って、さらに画質を向上させることができる。
【００３０】
請求項５の発明によると、フィールドモードでの撮像を所定期間行った後にフレームモードでの撮像を行うので、最もよいタイミングでフレームモードでの撮像を行うことができる。
【００３１】
請求項６の発明によると、フィールドモードで得られた撮像信号をファインダに供給するとともに、フレームモードで得られた撮像信号を記録媒体に記録するので、高解像度の静止画像を最もよいタイミングで記録媒体に記録することができる。
【００３２】
請求項７の発明によると、撮像素子が縦形オーバーフロードレイン構造を有しているので、電荷を光電変換要素から半導体基板部へ効率よく抜き取ることができる。
【００３３】
請求項８の発明によると、フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体に連続して記憶させることができるので、連写撮影を容易に行うことができる。
【００３４】
【発明の実施の形態】
以下、本発明を実施形態につき図面を参照して説明する。
【００３５】
図１は、本発明の第１実施形態のディジタルカメラの概略構成を示すブロック図である。図１において、光学レンズ３１は、被写体からの光を撮像素子３３の撮像面に結像する。シャッタ３２は、機械的なものであり、撮像素子３３に入射する光線の入射時間を制御する。撮像素子３３は、図９に示すような補色市松色差順次方式の色フィルタ構成で配列されたインターライン型ＣＤＤであり、被写体からの光の光信号を電気信号に変換する。タイミング信号発生回路（ＴＧ）３４は、撮像素子３３を動作させるために必要なタイミング信号を発生する。駆動電圧設定回路３５は、撮像素子３３を駆動するための駆動電圧を発生する。撮像素子駆動回路３６は、タイミング信号発生回路３４からの信号を撮像素子３３の駆動に必要なレベルに増幅する。
【００３６】
前置処理回路３７は、内部に撮像素子３３の出力ノイズ除去のためのＣＤＳ（相関２重サンプリング）回路やＡＧＣ（自動利得制御）回路を含む回路である。Ａ／Ｄ変換器３８は、前置処理回路３７から出力されるアナログ信号をディジタル信号に変換する。撮像信号処理回路３９は、ディジタル化された信号を撮像信号処理する。記録媒体インターフェイス（Ｉ／Ｆ）４１は、記録媒体４０に記録のための信号を送る。操作部４２は、カメラの撮像開始や撮像素子３３の読み出しモードを撮影者が制御するためのものである。設定切換回路４３は、操作部４２によって設定された撮像素子３３の読み出しモードに応じて、基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM を切り換えるための制御信号と、タイミング信号発生回路３４の信号タイミングの設定のための信号を出力する。ＥＶＦ（ビューファインダ）４４は、撮像信号処理回路３９からの画像信号をディスプレイに表示する。バスコントローラ４５は、ディジタル信号を一時記憶するバッファメモリ４６とのデータの送受を行う。
【００３７】
次に、撮像素子３３の構造について、図２および図３を参照して説明する。図３は、図９のＣＣＤの部分拡大図であり、図２（ａ）は、図３のＩ−Ｉ線での断面図である。図２（ａ）には、１つの光電変換要素（画素）２４と、これに隣接する垂直転送部（ＶＣＣＤ）２１とが示されており、Ｎ型シリコン基板７１上の画素２４部分には、下方から、Ｐ- 層７２、Ｐ- 層７２とともにフォトダイオード（ＰＤ）を構成するＮ層７３、Ｐ +層７４およびシリコン酸化膜７５が順次形成されている。また、Ｎ型シリコン基板７１上の垂直転送部２１部分には、下方から、Ｐ- 層７２、Ｐ層７６、信号電荷の通路となるＮ層７８、シリコン酸化膜７５および電荷転送パルスＶ1 〜Ｖ4 が印加される遮光性の転送ゲート電極２５が順次形成されている。また、Ｐ +層７４は、垂直転送部２１に隣接する一端部分が他端部分よりも深く形成されることによって、チャネルストッパ７７を構成している。
【００３８】
図２（ｂ）は、図２（ａ）のＩＩ−ＩＩ線に沿ったポテンシャルを示す図であり、図１２と図１３とを組み合わせた図である。図２（ｂ）の斜線部で示す画素２４のＰＮ接合部に蓄積される電荷蓄積容量は、シリコン基板７１の電位Ｖsub と、転送ゲート電極２５に印加される電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM とで決められる。つまり、シリコン基板７１の電位Ｖsub が高くなるほど電荷が蓄積されるＰＮ接合部のシリコン基板７１側のポテンシャル障壁が低くなり、画素２４の電荷蓄積容量が減少する。また、中間電位ＶM が高くなるほど電荷が蓄積されるＰＮ接合部の垂直転送部２１側のポテンシャル障壁が低くなり、画素２４の電荷蓄積容量が減少する。
【００３９】
また、図３に示すように、電荷転送パルスＶ1 、Ｖ3 が印加される転送ゲート電極２５は、その端部において画素２４と接しており、画素２４から垂直転送部２１へ信号電荷を読み出すための読み出しゲート電極としても機能する。そこで、電荷転送パルスＶ1 、Ｖ3 には、通常の電荷の垂直転送のための電位ＶM 、ＶL よりも高い電位ＶH を読み出しパルスとして印加する。
【００４０】
次に、本実施形態のディジタルスチルカメラの動作について、電荷転送パルスＶ1 〜Ｖ4 などのタイミングを示す図４、および図４の電荷転送パルスＶ1 〜Ｖ4 の部分拡大図を含む図５などを参照して説明する。
【００４１】
まず、撮影者が操作部４２の第１スイッチをオンすることにより、ＥＶＦ４４に画像を映し出すためのファインダモードが起動され、撮像信号の読み出し速度を速くすることのできるフィールドモードによる撮像動作が始まる。すると、絞り（図示せず）が制御されてシャッタ３２が開放状態となり、タイミング信号発生回路３４で制御される撮像素子３３の電子シャッタが２クロック連続で開いてから電荷転送パルスＶ1 、Ｖ3 が高電位ＶH になるまで撮像素子３３が露光される。そして、この読み出しパルスによって、撮像素子３３から１フィールド期間（１Ｖ）ごとに加算された撮像信号が読み出される。読み出された信号は、前置処理回路３７でＣＤＳ処理やゲインコントロールなどの信号処理を施される。この際、ゲインコントロール回路のゲインは、撮像素子３３の感度で決められるので、カメラの製造時に設定される。前置処理回路３７の出力信号は、Ａ／Ｄ変換器３８でディジタル信号に変換され、バスコントローラ４５を経て撮像信号処理回路３９に供給される。撮像信号処理回路３９で処理された信号は動画像としてＥＶＦ４４に出力され、撮影者は撮像範囲や被写体の状況を確認することができる。
【００４２】
このファインダモードでの動作はフィールド読み出しで行われるので、撮像素子３３の基板電位Ｖsub の値を図２のＶsub (1) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値を図２のＶM (1) にする。これによって、ファインダモード時のダイナミックレンジおよび垂直転送効率を最適化することができる。
【００４３】
図４に、撮像素子３３の電荷転送パルスＶ1 〜Ｖ4 、基板電位Ｖsub （電子シャッタの開閉タイミングを示す）、シャッタ３２の開閉制御信号、および基板電位Ｖsub と中間電位ＶM との切り換え信号のタイミングチャートを示す。ファインダモードにおいてはシャッタ３２は常に開いており、基板に高電位の電子シャッタ開パルスを印加して画素２４に蓄積された電荷を基板に逃がしてから電荷転送パルスＶ1 、Ｖ3 が高電位ＶH になるまでが撮像素子３３の露光時間になる。そして、１フィールド期間（１Ｖ）毎に電荷転送パルスＶ1 、Ｖ3 が同時に高電位ＶH となり、水平方向の全ラインの画素２４を走査し、上下２ラインを加算して全画素の読み出しが行われる。また、上述のように、撮像素子３３の基板電位Ｖsub はＶsub (1) であり、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値はＶM (1) になっている。
【００４４】
ここで、フィールドモードにおける駆動電圧設定回路３５の動作について、駆動電圧設定回路３５の部分的な等価回路図である図６を参照して説明する。フィールドモードでは、設定切換回路４３からの制御信号がＬレベル（レベル１）であるので、トランジスタＴｒ1 がオフになってトランジスタＴｒ2 のベース電位は抵抗Ｒ3 、Ｒ4 および電圧Ｖ1 で決められる電位となる。このトランジスタＴｒ2 のベース電位がトランジスタＴｒ2 のベース−エミッタ間レベルＶbe分だけ低下し、出力端子から基板電位Ｖsub (1) または中間電位ＶM (1) として出力される。
【００４５】
次に、撮影者が操作部４２の第２スイッチをオンすることにより、記録媒体４０に画像を記録するための記録媒体記憶モードが起動され、フレーム読み出しによる撮像動作が始まる。この記録媒体記憶モードでの動作はフレーム読み出しで行われるので、まず、撮像素子３３の基板電位Ｖsub の値を図２のＶsub (2) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値を図２のＶM (2) にする。そして、すぐ後に、基板に高電位の電子シャッタ開パルスを印加してから撮像素子３３への露光が始まる。その後、約１フィールド期間経過後にシャッタ３２が閉じられることによって露光が終了する。露光終了後に電荷転送パルスＶ3 を高電位ＶH にして偶数ラインの画素（Ｃｙ，Ｙｅ）２４を読み出す。また、これと前後して（後で図５にて詳述する）、撮像素子３３の基板電位Ｖsub の値をＶsub (1) にするとともに、電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM の値をＶM (1) にする。さらに、電荷転送パルスＶ3 を高電位ＶH にし、それから１フィールド期間経過後に電荷転送パルスＶ1 を高電位ＶH にして奇数ラインの画素（Ｍｇ，Ｇ）を読み出す。
【００４６】
図７は、フレームモードで読み出された撮像信号のバッファメモリ４６への記憶の概念図である。図７（ａ）に示すように、偶数ラインの画素（Ｃｙ，Ｙｅ）２４から読み出された信号は、１ラインおきにメモリマップ上に記憶される。そして、偶数ラインの画素の記憶が終わると、図７（ｂ）に示すように奇数ラインの画素（Ｍｇ，Ｇ）２４が１ラインおきにメモリマップ上に記憶される。
【００４７】
ここで、フレームモードにおける駆動電圧設定回路３５の動作について、再び図６を参照して説明する。フレームモードでは、設定切換回路３５からの制御信号がＨレベル（レベル２）であるので、トランジスタＴｒ1 がオンになってトランジスタＴｒ2 のベース電位は抵抗Ｒ3 、Ｒ4 および電圧Ｖ1 のほか、トランジスタＴｒ1 および抵抗Ｒ2 で決められる電位となる。このときトランジスタＴｒ2 のベース−グランド間の抵抗値が小さくなるため、トランジスタＴｒ2 のエミッタ電位は、基板電位Ｖsub (1) または中間電位ＶM (1) よりも低いレベルの基板電位Ｖsub (2) または中間電位ＶM (2) として出力端子から出力される。
【００４８】
次に、フレームモードにおける電荷転送パルスＶ3 を高電位ＶH にするタイミングと、基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベル２からレベル１への切り換えのタイミングとの関係について、図５を参照して説明する。図５は、図４のうちフレームモードにおける基板電位Ｖsub および電荷転送パルスＶ1 〜Ｖ4 の中間電位ＶM のレベル２からレベル１への切り換え部分の拡大した様子、設定切換回路４３からの基板電位Ｖsub および中間電位ＶM の切換制御信号のタイミングチャートである。
【００４９】
また、図５において、ｔ1 は電荷転送パルスＶ3 が高電位ＶH になる直前において電荷転送パルスＶ3 が低電位ＶL から中間電位ＶM になって電荷転送パルスによる電荷転送が停止する時刻、ｔ2 は電荷転送パルスＶ3 の高電位ＶH の開始時刻、ｔ3 は電荷転送パルスＶ3 の高電位ＶH の終了時刻、ｔ4 は基板電位Ｖsub の切換制御信号がレベル２からレベル１へ切り換えられて基板電位Ｖsub の実際の電位の変化が始まる時刻、ｔ5 は中間電位ＶM の切換制御信号がレベル２からレベル１へ切り換えられて中間電位ＶM の実際の電位の変化が始まる時刻、ｔ6 は電荷転送パルスＶ3 が高電位ＶH になった直後において電荷転送パルスＶ3 が中間電位ＶM から低電位ＶL になって電荷転送パルスによる電荷転送が再開する時刻である。また、期間ｔ1 〜ｔ6 では電荷転送パルスＶ1 、Ｖ3 の電位が交互に変化しないため、電荷は垂直転送部２１内を転送されない。なお、期間ｔ1 〜ｔ6 の長さは、予めタイミング信号発生回路３４によって制御可能に設定されている。
【００５０】
本実施形態のディジタルスチルカメラでは、図５に示すように、電荷転送パルスＶ3 が高電位ＶH （読み出し電位）となって偶数ラインの画素２４から電荷が読み出された後の時刻ｔ4 に、基板電位Ｖsub および中間電位ＶM の切換制御信号がレベル２からレベル１へ切り換えられ、これによって、基板電位Ｖsub および中間電位ＶM の実際の電位も短時間でレベル２からレベル１へ切り換えられる。このように、本実施形態のディジタルカメラでは、フレームモードで電荷転送パルスＶ3 が最初に読み出し電位ＶH となった以降にシリコン基板７１の電位Ｖsub および中間電位ＶM をレベル２からレベル１に切り換えるようにしたので、切り換えたときには既に画素２４にはほとんど電荷が存在しないことになり、画素２４で発生した蓄積電荷がシリコン基板７１に逃げることを防止できる。従って、この切り換えによってフレームモードでのダイナミックレンジが低下することがない。なお、この切り換えは、電荷転送パルスＶ3 が高電位ＶH となる時刻ｔ2 以降に行えば、画素２４で発生した蓄積電荷がシリコン基板７１に逃げることがない。
【００５１】
また、垂直転送部２１内での電荷の転送が始まる時刻ｔ6 までに、中間電位ＶM をＶM (2) からこれよりも電位の高いＶM (1) に切り換えられるので、垂直転送部２１での電荷の転送はフィールドモードのときと同じ効率で行うことができる。つまり、垂直転送部２１での電荷の転送効率が低下することがなく、良好な画質を保つことができる。
【００５２】
また、シリコン基板７１の電位Ｖsub の電位が切り換えられてから中間電位ＶM が切り換えられるので、シリコン基板７１の電位Ｖsub および中間電位ＶM の切り換えが行われても、読み出しの行われなかった奇数ラインの画素（Ｍｇ，Ｇ）２４で発生した蓄積電荷がシリコン基板７１側に流れこみ、垂直転送部２１に漏れこむことがない。従って、読み出しの行われた偶数ラインの画素（Ｃｙ，Ｙｅ）２４からの電荷と、読み出しの行われなかった奇数ラインの画素（Ｍｇ，Ｇ）２４からの電荷とが垂直転送部２１において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがない。
【００５３】
例えば、電荷転送パルスＶ3 が高電位ＶH となった時刻ｔ2 以降に、まず中間電位ＶM をＶM (2) からＶM (1) に切り換えてからシリコン基板７１の電位Ｖsub をＶsub (2) からＶsub (1) に切り換えるようにすると、読み出しの行われた偶数ラインの画素（Ｃｙ，Ｙｅ）２４と垂直転送部２１との間のポテンシャル障壁が、この画素２４とシリコン基板７１側とのポテンシャル障壁よりも早く低くなってしまう。そのため、この画素２４から、蓄積された電荷のうち垂直転送部２１側のポテンシャル障壁を超える分の電荷が垂直転送部２１に漏れこむこととなる。このときの電荷の漏れこみは、中間電位ＶM とシリコン基板７１の電位Ｖsub とを同時に切り換えることによっても完全に防止することができず、電荷の一部は垂直転送部２１に漏れこんでしまい、その漏れ量を制御することができない。いずれにしても、このように画素２４から垂直転送部２１に電荷が漏れこむことにより、撮像信号が不正確となって画質が大幅に劣化する。
【００５４】
また、本実施形態のディジタルスチルカメラでは、時刻ｔ4 以降のシリコン基板７１の電位Ｖsub をフィールドモードと同じ電位であるＶsub (1) に設定するので、電位を設定するための別の回路を設ける必要がなくなり、時刻ｔ5 以降の中間電位ＶM をフィールドモードと同じ電位であるＶM (1) に設定するので、フィールドモードとフレームモードとで等しい転送効率を得ることができる。
【００５５】
本実施形態のディジタルカメラでは、最初に電荷転送パルスＶ3 を高電位ＶH にして、多くの撮像シーンにおいて相対的に信号レベルの高い偶数フィールドの画素（Ｃｙ，Ｙｅ）２４を読み出してから、次に電荷転送パルスＶ1 を高電位ＶH にして奇数フィールドの画素（Ｇ，Ｍｇ）２４を読み出す。つまり、４種類の色に対応する画素のうち、蓄積電荷が飽和する頻度が高い画素２４が水平方向に配列されたラインがフレームモードで最初に読み出され、次に蓄積電荷が飽和する頻度が比較的低い画素２４が水平方向に配列されたラインが読み出される。このような順序で画素２４を読み出すことによって、時刻ｔ5 で中間電位ＶM がＶM (1) に設定されて画素２４と垂直転送部２１との間のポテンシャル障壁が低くなっても、画素２４、特に未だ読み出されていない奇数フィールドの画素（Ｇ，Ｍｇ）２４から電荷が垂直転送部２１に漏れこんでしまうことがほとんどなくなる。従って、画像に悪影響の生じる可能性がきわめて低くなる。
【００５６】
なお、本実施形態のディジタルカメラでは、図３に示すように、電荷転送パルスＶ3 を高電位ＶH にして画素２４からの読み出しを行う前にシャッタ１２を閉じてそれ以降撮像素子１への光線を遮光するので、画素２４からの読み出しを行った後に余計な電荷が画素２４に発生せず、暗電流のみが流れる。従って、垂直転送部２１に電荷が漏れこむことによって画質が劣化するのをより確実に防止することができる。
【００５７】
以上のように、シリコン基板７１の電位Ｖsub および中間電位ＶM をレベル２からレベル１へ切り換えるにあたっては、図５のキャパシタＣ1 の値を変更することによって、この部分の時定数を制御し、切り換えのタイミングが上述の条件を満たすようにする。このキャパシタＣ1 は、各設定電位出力の交流インピーダンスを下げてその電位レベルを安定させるための素子である。このキャパシタＣ1 の影響で各レベル設定切り換え制御信号発生後、実際に印加電位が切り替わるまでには遅延が生じる。また、このキャパシタＣ1 以外の回路素子によっても遅延が生じる。従って、各設定電位切り換えのタイミングは以上の遅延分を考慮してなるべく早く行い、その分回路の時定数を大きくして電位の安定化を図ることが望ましい。
【００５８】
以上のようにして撮像素子３３から得られた撮像信号は、前置処理回路３７、Ａ／Ｄ変換器３８および撮像信号処理回路３９で所定の処理をされ、フレーム映像出力として記録媒体Ｉ／Ｆ４１で特定フォーマットへの変換処理がされた後、記録媒体４０に静止画像として記録される。
【００５９】
なお、時刻ｔ4 以降のシリコン基板７１の電位Ｖsub は、フィールドモードと同じ電位に設定する必要は必ずしもなく、時刻ｔ4 以前よりも高く設定して蓄積電荷をシリコン基板７１に逃がすことができればよい。また、時刻ｔ5 以降の中間電位ＶM は、フィールドモードと同じ電位に設定する必要は必ずしもなく、時刻ｔ5 以前よりも高く設定して電荷転送効率の低下による画質の劣化が防止できればよい。
【００６０】
本実施形態のディジタルカメラでは、フィールドモードでの撮像を所定期間行った後にフレームモードでの撮像を行うので、スイッチの切り替えによって最もよいタイミングでフレームモードでの撮像を行うことができる。特に、フィールドモードで得られた撮像信号をＥＶＦ４４に供給するとともに、フレームモードで得られた撮像信号を記録媒体４０に記録するので、高解像度の静止画像を最もよいタイミングで記録媒体４０に記録することができる。また、撮像素子３３が縦形オーバーフロードレイン構造を有しているので、画素２４に蓄積された電荷を画素２４からシリコン基板へ効率よく抜き取ることができる。
【００６１】
なお、本実施形態では、シリコン基板７１の電位Ｖsub および中間電位ＶM の切り換えのタイミングを制御することによって、その切り換えのタイミングが時刻ｔ2 〜ｔ6 に収まるように制御したが、逆に電荷転送パルスのタイミングを制御することによって、上述の条件を満足するようにしてもよい。
【００６２】
次に、本発明の第２実施形態について説明する。
【００６３】
図８は本実施形態のディジタルカメラの信号のタイミングチャートである。本実施形態では、フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体４０に連続して記憶させる、いわゆる連写撮影を行う。
【００６４】
連写撮影では、短い時間に多くの画像撮影を行って記録媒体４０に信号を記憶させるために、フィールドモードで構図などを決めて本撮影の開始命令を与えると、フレームモードでの撮影だけを繰り返して連続的に行うように動作する。つまり、図８に示すように、第１フィールドおよび第２フィールドを第１実施形態と同様のシーケンスで読み出して第１回撮影が完了すると、任意の時間経過後にシリコン基板７１の電位Ｖsub および中間電位ＶM をレベル１からレベル２へ切り換え且つシャッタ３２を開放することによって、第２回撮影のための露光開始準備を行う。そして、電子シャッタ開パルスが印加されて第２回撮影の露光が開始される。さらに、第１回撮影と同様の撮影動作が行われる。以下、第３回撮影以降においても、同様の動作が繰り返されることによって連写撮影が実行される。
【００６５】
【発明の効果】
以上説明したように、本発明によると、フレームモードで電荷転送パルスが最初に読み出し電位ＶH となってから、半導体基板部の電位Ｖsub および転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、光電変換要素で発生した蓄積電荷が半導体基板部に逃げることを防止でき、フレームモードでのダイナミックレンジの低下を抑制することができる。また、垂直転送部内での電荷の転送が始まるまでに、転送電位ＶM をフィールドモードよりも低い電位からこれよりも高い電位に切り換えるようにしたので、垂直転送部での電荷の転送効率が低下することがなく、画質の劣化も生じない。また、半導体基板部の電位Ｖsub の電位を切り換えてから転送電位ＶM を切り換えるようにしたので、読み出しの行われなかったラインの光電変換要素で発生した蓄積電荷が垂直転送部に漏れこむことなく確実に半導体基板部に流れこむ。従って、読み出しの行われたラインの光電変換要素からの電荷と読み出しの行われなかったラインの光電変換要素からの電荷とが垂直転送部において混合されることがなくなるので、特に高輝度被写体およびその周辺に偽輪郭が生じたり、ブルーミングによる疑似信号が生じて画質が低下することがなくなる。従って、フレームモードにおいてフィールドモードと同程度にダイナミックレンジが広く、ブルーミングによって画質が劣化することがなく、且つ電荷の転送効率の高い安価な撮像装置を得ることが可能になる。
【図面の簡単な説明】
【図１】本発明の第１実施形態の撮像装置の概略構成を示すブロック図である。
【図２】本発明の第１実施形態の撮像装置に用いられる撮像素子について説明するための図である。
【図３】本発明の第１実施形態の撮像装置に用いられる撮像素子について説明するための図である。
【図４】本発明の第１実施形態の撮像装置の動作を説明するための信号のタイミング図である。
【図５】図４のタイミング図をより詳細に説明するための図である。
【図６】図１の駆動電圧設定回路３５の等価回路図である。
【図７】図１のバッファメモリ４６への記録状態を示す図である。
【図８】本発明の第２実施形態の撮像装置の動作を説明するための信号のタイミング図である。
【図９】インターライン型ＣＣＤの概略構成を示す図である。
【図１０】フィールドモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートである。
【図１１】フレームモードにおいて図９の転送ゲート電極２５に印加される４つの電荷転送パルスＶ1 〜Ｖ4 のタイムチャートである。
【図１２】縦形オーバーフロードレイン（ＶＯＤ）構造のＣＣＤ撮像素子の画素の基板深さ方向のポテンシャル図である。
【図１３】ＣＣＤ撮像素子の光電変換部および垂直転送部の水平方向のポテンシャル図である。
【符号の説明】
２０ 光電変換部
２１ 垂直転送部（ＶＣＣＤ）
２２ 水平転送部（ＨＣＣＤ）
２３ フローティングディフュージョンアンプ（ＦＤＡ）
２４ 光電変換要素（画素）
２５ 転送ゲート電極
３１ 光学レンズ
３２ シャッタ
３３ 撮像素子
３４ タイミング信号発生回路（ＴＧ）
３５ 駆動電圧設定回路
３６ 撮像素子駆動回路
３７ 前置処理回路
３８ Ａ／Ｄ変換器
３９ 撮像信号処理回路
４０ 記録媒体
４１ 記録媒体インターフェイス（Ｉ／Ｆ）
４２ 操作部
４３ 設定切換回路
４４ ＥＶＦ（ビューファインダ）
４５ バスコントローラ
４６ バッファメモリ
Ｖ1 〜Ｖ4 電荷転送パルス
ＶL 電荷転送パルスの低電位
ＶM 電荷転送パルスの中間電位
ＶH 電荷転送パルスの高電位（読み出し電位）
Ｖsub 基板電位
Claims (8)
- 半導体基板部の上に形成された複数の光電変換要素からなる光電変換部と、前記光電変換部からの電荷を一方向に転送する垂直転送部と、前記垂直転送部からの電荷を前記一方向と交差する方向に転送する水平転送部とからなるインターライン型ＣＣＤ撮像素子を有する撮像装置であって、前記撮像素子が、１フィールド期間ごとに水平方向の全ラインの前記光電変換要素を走査して上下２ラインを加算して読み出すフィールドモードと、１フィールド期間ごとに水平方向の１ラインおきの前記光電変換要素をインターレース走査して読み出すフレームモードとの２つのモードで駆動され、前記垂直転送部には、前記光電変換要素から前記垂直転送部へ電荷を読み出すための読み出し電位ＶH と、電荷を垂直方向に順次転送するための転送電位ＶM 、ＶL （ＶH ＞ＶM ＞ＶL ）とを有する電荷転送パルスが印加される撮像装置において、
前記フレームモードでの前記半導体基板部の電位Ｖsub が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の第１の所定時刻において、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) よりも低い電位Ｖsub (2) からこれよりも高い電位に切り換えられ、
前記フレームモードでの前記転送電位ＶM が、前記フレームモードで前記電荷転送パルスが最初に前記読み出し電位ＶH となってからその後に前記垂直転送部内での電荷の転送が始まるまでの期間内の前記第１の所定時刻よりも後の第２の所定時刻において、前記フィールドモードでの前記転送電位ＶM (1) よりも低い電位ＶM (2) からこれよりも高い電位に切り換えられるように構成されていることを特徴とする撮像装置。 - 前記フレームモードの前記第１の所定時刻以降の前記半導体基板部の電位Ｖsub が、前記フィールドモードでの前記半導体基板部の電位Ｖsub (1) に等しい値であることを特徴とする請求項１に記載の撮像装置。
- 前記フレームモードでの前記第２の所定時刻以降の前記転送電位ＶM が、前記フィールドモードでの前記転送電位ＶM (1) に等しい値であることを特徴とする請求項１または２に記載の撮像装置。
- 前記フレームモードにおいて、前記撮像素子を所定時間露光してから、前記電荷転送パルスを最初に前記読み出し電位ＶH とする前に前記撮像素子への光線を前記撮像素子の前段に設けた遮光手段で遮光するように構成されていることを特徴とする請求項１〜３のいずれか１項に記載の撮像装置。
- 前記フィールドモードでの撮像を所定期間行った後に前記フレームモードでの撮像を行うように構成されていることを特徴とする請求項１〜４のいずれか１項に記載の撮像装置。
- 前記フィールドモードで得られた撮像信号をファインダに供給するとともに、前記フレームモードで得られた撮像信号を記録媒体に記録するように構成されていることを特徴とする請求項１〜５のいずれか１項に記載の撮像装置。
- 前記撮像素子が縦形オーバーフロードレイン構造を有していることを特徴とする請求項１〜６のいずれか１項に記載の撮像装置。
- 前記フレームモードでの駆動を連続して行うことによって得られた一連の撮像信号を記録媒体に連続して記憶させることができるように構成されていることを特徴とする請求項１〜７のいずれか１項に記載の撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26318595A JP3847820B2 (ja) | 1995-10-11 | 1995-10-11 | 撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26318595A JP3847820B2 (ja) | 1995-10-11 | 1995-10-11 | 撮像装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09107506A JPH09107506A (ja) | 1997-04-22 |
| JP3847820B2 true JP3847820B2 (ja) | 2006-11-22 |
Family
ID=17385957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26318595A Expired - Fee Related JP3847820B2 (ja) | 1995-10-11 | 1995-10-11 | 撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3847820B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4590659B2 (ja) * | 1999-08-17 | 2010-12-01 | 株式会社ニコン | 撮像装置およびこの撮像装置を備えた電子カメラ |
| JP3878575B2 (ja) | 2003-04-28 | 2007-02-07 | 松下電器産業株式会社 | 固体撮像装置及びその駆動方法 |
-
1995
- 1995-10-11 JP JP26318595A patent/JP3847820B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09107506A (ja) | 1997-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3847811B2 (ja) | 撮像装置 | |
| US20100194922A1 (en) | Image pickup apparatus and image pickup method | |
| JP4877359B2 (ja) | 固体撮像装置及び撮像装置 | |
| JPH10150183A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| KR20080013715A (ko) | 촬상 장치 및 그것을 이용한 내시경 장치 | |
| JPH10243296A (ja) | 撮像装置、および撮像装置の駆動方法 | |
| JP3222586B2 (ja) | 撮像素子駆動装置 | |
| JP2868915B2 (ja) | 固体撮像装置 | |
| US6778215B1 (en) | Driving method of solid-state image pickup device and image pickup system | |
| JP2010263305A (ja) | 撮像装置及びその駆動方法 | |
| JP2000138868A (ja) | 撮像装置及びその制御方法 | |
| JP2007134806A (ja) | 固体撮像素子 | |
| JP3847820B2 (ja) | 撮像装置 | |
| KR100787190B1 (ko) | 이미지 센서의 유효 다이나믹 레인지를 효과적으로증대하는 더블 셔터링 방법 | |
| JP2006222762A (ja) | 撮像装置 | |
| JP2005286470A (ja) | 撮像装置 | |
| JPH09107505A (ja) | 撮像装置 | |
| JP2623154B2 (ja) | 固体撮像デバイスの駆動方法 | |
| JP2005260407A (ja) | 撮像素子の読出制御装置および撮影装置 | |
| JP2809938B2 (ja) | Ｃｃｄ撮像装置 | |
| JP2807342B2 (ja) | 固体撮像素子の駆動方法 | |
| JP4296025B2 (ja) | 固体撮像装置及びその駆動方法 | |
| KR100508610B1 (ko) | 고체촬상장치및그구동방법과카메라 | |
| JP2809937B2 (ja) | Ｃｃｄ撮像装置 | |
| JP2804641B2 (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051221 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060407 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060824 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090901 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100901 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110901 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120901 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130901 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |