JP3843489B2 - 映像再生装置およびベースバンドメモリ装置 - Google Patents
映像再生装置およびベースバンドメモリ装置 Download PDFInfo
- Publication number
- JP3843489B2 JP3843489B2 JP16875396A JP16875396A JP3843489B2 JP 3843489 B2 JP3843489 B2 JP 3843489B2 JP 16875396 A JP16875396 A JP 16875396A JP 16875396 A JP16875396 A JP 16875396A JP 3843489 B2 JP3843489 B2 JP 3843489B2
- Authority
- JP
- Japan
- Prior art keywords
- frame
- video data
- input
- switching means
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Television Signal Processing For Recording (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、任意の変速再生が適切に行える映像再生装置、および、そのような変速再生を適切に行う際のフィールドの入れ換えが容易に行えるベースバンドメモリ装置に関する。
【０００２】
【従来の技術】
画像処理技術やデジタル処理技術の進展により、大きな画質の劣化無く映像データを圧縮することが可能になり、そのような映像データをランダムアクセス可能な記録媒体に記録して要求に応じて容易に再生するＡＶサーバ装置なども、実用化されつつある。そのようなＡＶサーバ装置を用いれば、任意の映像部分を直ちに再生したり、種々の高度な画像処理を施したりすることが容易に行えるようになる。
【０００３】
ところで、そのようなＡＶサーバ装置のようなデジタル映像処理装置を用いれば、映像データの画像単位での処理が容易になるため、映像データの変速再生や逆方向再生なども容易に行えると考えられる。たとえば１／２倍で再生しようとする場合には、同じフレームを２度再生あるいは出力すればよいし、逆方向に再生しようとする場合には、映像データが記録されているのがランダムアクエス可能な記録媒体であるから、ただ単に読み出すフレームの順序を換えればよい。
【０００４】
しかし、そのような単純な変速再生や逆方向再生においては画質が劣化する場合がある。ＮＴＳＣ方式の映像データであれば、１フレームは２つのフィールドから構成されており、まず最初に偶数フィールドが再生され、次に奇数フィールドが再生されて１つのフレームが再生される。そのような時に、１／２倍で再生しようとして単純に１つのフレームを２回再生すると、（偶数フィールド）−（奇数フィールド）−（偶数フィールド）−（奇数フィールド）という順番にで映像が再生されてしまい、同一フレームの（奇数フィールド）−（偶数フィールド）という順番で映像が再生される場合が生じる。そしてこの状態は、時間的に逆方向に再生していることになり、視覚上で問題となる。すなわち、再生画像の画質が劣化したことになる。
【０００５】
また、逆方向に再生した場合においても、フレーム単位では時間的に逆上って再生しても、各フレーム内ではあくまでも（偶数フィールド）−（奇数フィールド）の順に再生されてしまうため、純粋に逆回しをしたような画像は得られず、適切な逆方向の再生はできない。
そこで、結局そのような変速再生や逆方向の再生を適切に行おとすると、フィールドの入れ換えを行う必要がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、そのようなフィールドの入れ換えの処理は、再生速度や再生方向などの再生条件に応じて適切に行われる必要があるために、適応しようとする再生速度、再生方向に応じたフィールド入れ換え手段が必要となり、装置の構成が複雑になるという問題があった。また、新たな再生条件に適応させようとすると、そのためのフィールド入れ換え手段を追加しなければならないという問題があった
【０００７】
したがって、本発明の目的は、要求される任意の再生速度、任意の再生方向に対応して、フィールドの入れ換えの処理を適切に行い、適切な映像データの再生を行う映像再生装置を提供することにある。
また、本発明の他の目的は、種々の条件に対応して、映像データのフィールドの入れ換えが容易に行えるようなメモリ装置であるベースバンドメモリ装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、映像データを複数のフレームメモリに一端記憶し、そのフレームメモリの任意のフィールドを選択的に出力できるようにした。さらに、その選択の方法としては、対応すべき再生条件に対応した選択手順を予めテーブル形式で記録しておき、プロセッサなどの制御手段によりそのテーブルに基づいて出力データの切換を行うようにした。
【０００９】
本発明の映像再生装置は、圧縮符号化された映像データが記録される記録手段と、前記記録されている映像データを再生し復号化してフレームごとの映像データを得、所望の再生速度に対応した当該フレームごとの映像データの列を生成する再生手段と、各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、前記再生手段において生成されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段とを有する。前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶する。前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す。
【００１０】
本発明のベースバンドメモリ装置は、各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、入力されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段とを有する。前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶する。前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す。
【００１１】
好適には、前記入力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、前記複数のフレームメモリのいずれかを選択し、当該選択したフレームメモリに前記再生手段より入力される映像データを記憶し、前記出力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、映像データを読み出すフレームメモリとその領域を選択し、前記制御手段は、フレームの切り換わりを示すフレームパルスが入力されると、当該切り換わり後のフレームの次のフレームにおける前記選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力する。
【００１２】
また、好適には、前記切換規則記憶手段は、前記切換規則を適宜更新可能な形式で記憶する。
【００１３】
【発明の実施の形態】
本発明の一実施の形態を実施の形態を図１〜図１０を参照して説明する。
図１は、本発明のベースバンドメモリ装置を用いた、本発明の映像再生装置の一実施の形態のＡＶデータ記録再生装置である。
ＡＶデータ記録再生装置１は、Ｄ１デコーダ１１、圧縮回路１２、入力切換スイッチ１３、メモリ部１４、ハードディスク部１５、出力切換スイッチ１６、伸長回路１７、ベースバンドメモリ部１８およびＤ１エンコーダ１９を有する。
【００１４】
ＡＶデータ記録再生装置１においては、Ｄ１形式で入力された映像信号がＤ１デコーダ１１においてデコードされてベースバンド映像信号が生成され、圧縮回路１２において所定の圧縮符号化方式により圧縮されて記録される。
【００１５】
実際に映像データを記録するその記録部は、入出力される映像データを一時的に記憶するメモリ部１４とハードディスク部１５を有している。そのメモリ部１４およびハードディスク部１５は、各々４個のメモリ１４-1〜１４-4、ハードディスク１５-1〜１５-4から構成されており、それらは対応づけられて１つの記録系を構成している。そして、入力切換スイッチ１３は、圧縮回路１２で圧縮された映像データを、４つの記録系に順次入力する。入力された映像データは、各記録系のメモリ１４-i（ｉ＝１〜４）に一時記憶された後、各々対応するハードディスク１５-iに格納される。
ＡＶデータ記録再生装置１においては、このようにメモリ１４-1〜１４-4をバッファとして用いて実質的にデータの直並列変換を行うことにより、圧縮回路１２から入力される映像データの入力速度に対するハードディスク１５-iのアクセス速度が遅さをカバーしている。
【００１６】
ハードディスク部１５に記憶された映像データを再生する場合も同様に、４つのハードディスク１５-1〜１５-4より並列的に映像データを読出して各々メモリ１４-1〜１４-4に一時的に記憶する。そして、出力切換スイッチ１６が、４個のメモリ１４-1〜１４-4の記憶データを順次選択して、１つの再生映像データとして出力する。
この時に、メモリ部１４、ハードディスク部１５および出力切換スイッチ１６は図示せぬ制御部からの制御信号に基づいて制御され、要求される再生速度、再生方向で映像データが再生できるように、記録されている映像データを読出し、出力する。すなわち、通常の実時間再生であれば、通常の速度で出力できるようにデータの転送および出力切換スイッチ１６におけるデータの選択を行う。また、たとえば１／２倍速での再生が要求されている場合には、ハードディスク部１５からの転送レートを実質的に遅くして出力する。また、逆方向再生が要求される場合には、そのような順序で映像データの再生を行う。
【００１７】
出力切換スイッチ１６で選択され出力された圧縮映像データは、伸長回路１７において伸長され、ベースバンドの映像データが生成される。
生成された映像データは、ベースバンドメモリ部１８に入力され、再生映像データとして適切なように、フィールドの入れ換え処理が行われる。このベースバンドメモリ部１８の構成および動作については後述する。
そして、得られた再生映像データは、たとえばＤ１エンコーダ１９により再びＤ１形式に変換されて出力される。
【００１８】
次に、ベースバンドメモリ部１８について詳細に説明する。
図２は、そのベースバンドメモリ部１８の構成を示すブロック図である。
ベースバンドメモリ部１８は、第１のフレームメモリ２１、第２のフレームメモリ２２、第１〜第７の切換スイッチＳｗ１〜Ｓｗ７、入力信号切換回路３０、出力信号切換回路３１、ＲＯＭ３２、ＲＡＭ３３、ＰＩＯ３４およびＣＰＵ３５を有する。
【００１９】
まず、各部の構成について説明する。
第１のフレームメモリ２１および第２のフレームメモリ２２は、各々１フレーム分のベースバンド画像データを記憶するためのメモリであり、各々フレーム内の第１のフィールド（偶数フィールド）を記憶するための第１の領域と、第２のフィールド（奇数フィールド）を記憶するための第２の領域とに分割されている。以下、第１のフレームメモリ２１をバンクＡ、第２のフレームメモリ２２をバンクＢと称し、各々第１の領域を偶数フィールドエリア、第２の領域を奇数フィールドエリアと言う。
【００２０】
第１〜第４の切換スイッチＳｗ１〜Ｓｗ４は、入力された映像データＰinを第１のフレームメモリ２１および第２のフレームメモリ２２のどのエリアに入力し記憶するかを選択するためのスイッチである。第１の切換スイッチＳｗ１は入力信号切換回路３０より出力される切換信号ＳＣ-1により、第２の切換スイッチＳｗ２は切換信号ＳＣ-2により、第３および第４の切換スイッチＳｗ３，Ｓｗ４は切換信号ＳＣ-3により切り換えられる。
また、第５〜第７の切換スイッチＳｗ５〜Ｓｗ７は、出力する映像データＰout として、第１のフレームメモリ２１および第２のフレームメモリ２２のどのエリアに記憶されているフィールドごとの映像データを出力するかを選択するためのスイッチである。第５および第６の切換スイッチＳｗ５，Ｓｗ６は出力信号切換回路３１より出力される切換信号ＳＣ-5により、第７の切換スイッチＳｗ７は切換信号ＳＣ-7により各々切り換えられる。
【００２１】
入力信号切換回路３０は、後述するＣＰＵ３５よりＰＩＯ３４を介して入力される制御信号ＳＣinに基づいて、次に入力される１フレーム分（２フィールド分）の映像データＰinを第１のフレームメモリ２１または第２のフレームメモリ２２に入力する際の、第１〜第４の切換スイッチＳｗ１〜Ｓｗ４に印加する切換信号ＳＣ-1〜ＳＣ-3を生成する。
またその時に、入力信号切換回路３０においては、外部より入力されるクロック信号ＣＬＫ、ＶＤ信号ＶＤおよびフレームパルス信号ＦＰによりその切換タイミングを決定する。この切換タイミングについては後述する。
【００２２】
入力信号切換回路３０における、入力された制御信号ＳＣinと、生成される切換信号ＳＣ-1〜ＳＣ-3の関係を図３に示す。
図３に示すように、制御信号ＳＣinは４本の制御線よりなっている。番号１の制御線は、第１の切換スイッチＳｗ１を制御しており、これがＬの時は第１の切換スイッチＳｗ１が開いており、入力された映像データはどこにも書き込まれない。番号２の制御線は第２の切換スイッチＳｗ２を制御しており、これがＬの時にはバンクＡに、Ｈの時はバンクＢに入力された映像データが書き込まれる。また、番号３，４の制御線は、図３に示すようにその組み合わせにより次フレームの２つのフィールドの映像データを記録するエリアを制御している。
このように、たとえば制御信号ＳＣinとして、”ＨＬＬＨ”という信号が入力信号切換回路３０に入力された場合には、入力信号切換回路３０は、切換スイッチＳｗ１をオンにし、切換スイッチＳｗ２をバンクＡの方にデータが入力されるように切り換え、切換スイッチＳｗ３および切換スイッチＳｗ４を、最初のフィールドは偶数エリアに入力し、第２フィールドは奇数エリアに入力されるように切り換える。
【００２３】
出力信号切換回路３１も同様に、ＣＰＵ３５よりＰＩＯ３４を介して入力される制御信号ＳＣout に基づいて、第５〜第７の切換スイッチＳｗ５〜Ｓｗ７に印加する切換信号ＳＣ-5，ＳＣ-7を生成し、第１のフレームメモリ２１または第２のフレームメモリ２２の所定のエリアの映像データを選択し、次の１フレーム分（２フィールド分）の出力映像データＰout を出力する。
その時に、出力信号切換回路３１においても、外部より入力されるクロック信号ＣＬＫ、ＶＤ信号ＶＤおよびフレームパルス信号ＦＰによりその切換タイミングを決定する。この切換タイミングについては後述する。
【００２４】
出力信号切換回路３１における、入力された制御信号ＳＣout と、生成される切換信号ＳＣ-5，ＳＣ-7の関係を図４に示す。
図４に示すように、制御信号ＳＣout は３本の制御線よりなっている。番号１の制御線は、第７の切換スイッチＳｗ７を制御しており、これがＬの時にはバンクＡ、Ｈの時はバンクＢに記憶された映像データが読み出される。また、番号２，３の制御線は、図４に示すようにその組み合わせにより次フレームの２つのフィールドの映像データの出力を制御している。
このように、たとえば制御信号ＳＣout として、”ＬＨＬ”という信号が出力信号切換回路３１に入力された場合には、出力信号切換回路３１は、切換スイッチＳｗ７をバンクＡの方にデータが出力されるように切り換え、切換スイッチＳｗ５および切換スイッチＳｗ６を、最初のフィールドは奇数エリアのデータを出力し、第２フィールドは愚数エリアのデータが出力されるように切り換える。
【００２５】
ＲＯＭ３２は、ＣＰＵ３５の動作プログラウが記録されている読出し専用メモリである。
【００２６】
ＲＡＭ３３は、映像データのフィールド入れ換え処理に際して、ＣＰＵ３５が参照するフィールド操作手順を記憶するメモリである。
本実施の形態においては、ＲＡＭ３３には図５に示すような、フィールド操作手順を示すテーブルが記録されており、ＣＰＵ３５はこのテーブルに従って動作する。
【００２７】
ここで、図５に示したテーブルの内容について説明する。
このテーブルには、ベースバンドメモリ部１８が対応可能な再生速度ごとにフィールド操作手順が記憶されている。図５の例においては、×１の通常再生、×１／２の１／２倍速再生、×−１／２の１／２倍逆方向再生に関するフィールド操作手順が記憶されている。
たとえば×１の通常再生の場合、最初のフレームでは、フレーム番号が１の所に書かれている手順に従う。すなわち入力される映像データの書き込みは、第１フィールドはバンクＢの偶数フィールドエリアに、第２フィールドがバンクＢの奇数フィールドエリアに対して行う。
【００２８】
また出力映像データは、第１フィールドとしてバンクＡの偶数フィールドエリアに記憶されているデータを、第２フィールドとしてバンクＢの奇数フィールドエリアに記憶されているデータを読み出すことにより行う。そして、次のフレームでは、フレーム番号が２の所に書かれている手順を同様に行う。
この通常再生の場合には、フレーム周期ＦＴが２なので、この２つのフレームの動作を繰り返せばよい。
×１／２の１／２倍速再生、×−１／２の１／２倍逆方向再生についても、通常再生と同様に図５に示す手順にしたがって動作すればよい。
【００２９】
ＰＩＯ（パラレルＩ／Ｏ）３４は、ＣＰＵバスに接続された汎用のパラレルＩ／Ｏインターフェイスであり、本実施の形態においては特に、ＣＰＵ３５から入力信号切換回路３０および出力信号切換回路３１にスイッチ切換のための制御信号ＳＣin，ＳＣout の出力のために用いられる。
【００３０】
ＣＰＵ３５は、要求に応じた適切な再生映像データが出力されるように、ベースバンドメモリ部１８の各部を制御するプロセッサであり、汎用のマイコンやＤＳＰなどにより構成される。
ＣＰＵ３５は、ＲＯＭ３２に記憶されているプログラムに従って動作する。また、ＡＶデータ記録再生装置１の図示せぬ制御部より、ベースバンドメモリ部１８内の図示せぬシリアルインターフェイスを介して、映像信号の再生速度についての制御信号が入力されており、これに従ってフィールド操作の処理を選択する。
また、フィールド操作を行う際のタイミングを知る信号として、フレームパルス信号ＦＰが割り込み信号としてＣＰＵ３５に入力されている。
【００３１】
ＣＰＵ３５の、フィールド操作に関する動作について、図６のフローチャートを参照して説明する。
映像データの入力が行われた場合には、シリアルＩ／Ｆを介して入力される再生速度の制御信号を読み込む（ステップＳ１）。
次に、その読み込んだ再生速度に対応するフィールド操作手順を、ＲＡＭ３３より読み出す（ステップＳ２）。
そして、その操作手順のフレーム番号をカウントするための変数ＦＮを１にセットして（ステップＳ３）、フレームパルスＦＰが入力されるのを待つ（ステップＳ４）。
フレームパルスＦＰが入力されたら、ステップＳ２で読み込んだ操作手順に従って、次のフレームに対する操作を決定し、その制御信号をＰＩＯ３４を介して入力信号切換回路３０および出力信号切換回路３１に出力する（ステップＳ５）。
【００３２】
そして、現在のフレーム番号ＦＮをその再生速度の処理手順のフレーム周期ＦＴと比較する（ステップＳ６）。
フレーム番号ＦＮとフレーム周期ＦＴが等しい場合には、その再生速度に関するフィールド操作手順の１周期分が終了したことになるので、再びフレーム番号ＦＮを１に戻して（ステップＳ３）、そのフィールド操作手順を繰り返す。
ステップＳ６で、フレーム番号ＦＮとフレーム周期ＦＴが等しくない場合には、まだそのフィールド操作手順の途中なので、フレーム番号ＦＮを１増加させて（ステップＳ７）、そのフィールド操作手順の次のフレームに対する処理を行う。すなわち、ステップＳ４以下の処理を繰り返す。
【００３３】
なお、ＣＰＵ３５がフレームパルス信号ＦＰの検出後、現在ではなく次のフレームのフィールド操作制御信号をセットする理由は、ＣＰＵ３５はフレームの境界を検出してから、ＲＡＭ３３からフィールド入れ換え手順を読出し、ＰＩＯ３４にデータをセットするプログラムが動作するため、最終的に入力信号切換回路３０および出力信号切換回路３１に制御信号ＳＣin、ＳＣout が到達するのは、フレームの境界からこれらのプログラムが動作するだけの時間がかかるため、現在のフレームの途中である可能性が高いからである。従って、各切換スイッチＳｗ１〜Ｓｗ７に切換信号が印加されるタイミングは、ＣＰＵ３５が制御信号を出力するタイミングとは異なる。
【００３４】
次に、このフィールド操作に係わる各信号のタイミングについて、図７を参照して説明する。
外部より入力される図７（Ｂ）に示すようなフレームパルス信号ＦＰが検出されたら、入力信号切換回路３０および出力信号切換回路３１においては、図７（Ｅ）に示すようにすでにＰＩＯ３４を介して入力されているフィールド操作の制御信号ＳＣin、ＳＣout をラッチする。そして、そのラッチされたＳＣin、ＳＣout に基づく切換スイッチＳｗ１〜Ｓｗ７の切換信号ＳＣ-1〜ＳＣ-7が、図７（Ｆ）に示すように出力される。その結果、第１、第２および第７の切換スイッチＳｗ１，Ｓｗ２，ＳＷ７は、図７（Ｄ）に示すように切り替わり、第３〜第６の切換スイッチＳｗ３〜Ｓｗ６は図７（Ｃ）に示すように切り替わる。
【００３５】
そして、１０ライン目からお２５６ラインの映像データを第１のフィールド（偶数フィールド）の映像データとして、選択されたメモリに記録、または選択されたメモリから出力される。第１のフィールドが終了したら、図７（Ｃ）に示すように、第１のフレームメモリ２１および第２のフレームメモリ２２のエリアの切換に係わる第３〜第６の切換スイッチＳｗ３〜Ｓｗ６は切り換えられる。そして、再び、２７３ライン目からの２５６ラインの映像データを第２のフィールド（奇数フィールド）の映像データとして、選択されたメモリに記録、または選択されたメモリから出力される。
これらの１０ライン目、および２７３ライン目のタイミングは、図７（Ａ）に示すＶＤ信号ＶＤの立ち上がりを見ることによって検出することができる。ＶＤ信号ＶＤの立ち上がりから８クロック後が１０ライン目、２７３ライン目の先頭である。
【００３６】
このような、あるフレームに対する処理が行われている間に、ＣＰＵ３５においては先程のフレームパルス信号ＦＰの検出に基づいて、ＲＡＭ３３からフィールド入れ換え手順を読出し、次のフレームに対するフィールド操作を決定し、その制御信号をＰＩＯ３４を介して入力信号切換回路３０および出力信号切換回路３１に印加する。この制御信号が、次のフレームパルス信号ＦＰによりラッチされ有効となり、順次次のフレームに対する処理が行われる。
【００３７】
次に、ベースバンドメモリ部１８の具体的な動作について、図８〜図１０を参照して説明する。
図８は、×１／２の変速再生を行う際のベースバンドメモリ部１８の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【００３８】
図８（Ａ）に示すように、×１／２の変速再生の場合、同じフレームが２つずつ入力される。ベースバンドメモリ部１８においては、図８（Ｂ）、（Ｄ）に示すように、その重複する最初のフレームの映像データをバンクＡとバンクＢに交互に記録している。その際、最初のフィールドは偶数フィールドエリアに、第２のフィールドは奇数フィールドエリアに記録する。
そして、読み出す際には、図８（Ｃ）および（Ｅ）に示すように、偶数フィールドエリアを連続して２回読み、次に奇数フィールドエリアを連続して２回読む。
これにより、図８（Ｅ）に示すおうに同じフレームが２つずつ連続し、かつフィールドが（偶数フィールド）−（偶数フィールド）−（奇数フィールド）−（奇数フィールド）と並んだ出力映像データが得られる。
【００３９】
図９は、×−１／２の変速再生を行う際のベースバンドメモリ部１８の入出力データを示す図である。
この場合も、図８に示した×１／２の変速再生と同じ方法により処理が行われるが、この場合は逆方向再生なので、フィールドが正方向に再生されないようにフィールドの入れ換え操作を行う。
すなわち、この場合には、（奇数フィールド）−（奇数フィールド）−（偶数フィールド）−（偶数フィールド）の順に読み出されるように、出力映像データを制御する。
【００４０】
図１０は、×１の再生、すなわち通常再生を行う場合のベースバンドメモリ部１８の入出力データを示す図である。通常再生を行う場合は、ベースバンドメモリ部１８は必要ないが、通常再生も変速再生の１つとして扱うことにより、通常再生専用の回路を付加する必要がなくなる。また、フレームが入力されてから出力されるまでの遅延を一定（本実施の形態の場合には１フレーム）にすることができる。
通常再生の場合には、図１０に示すように、バンクＡとバンクＢを交互に読み書きすればよく、フィールドの入れ換えは必要ない。
【００４１】
このように、本実施の形態においては、バンクの切り換え方、フィールドの読出し順序を制御することにより、特にそれぞれの再生速度に対応した回路を必要とせずに、ベースバンドメモリ部１８を構築することができる。
そして、新たな変速再生に対応する場合にも、フィールド処理手順のテーブルを追加するのみ、すなわち、ソフト的な処理を行うのみで、容易に対応することができる。
【００４２】
【発明の効果】
以上説明したように、本発明の映像再生装置によれば、要求される任意の再生速度、任意の再生方向に対応し、フィールドの入れ換えの処理が適切に行われた適切な映像データを再生することができる。
また、本発明のベースバンドメモリ装置によれば、入力されたフレームごとの映像データより、フィールドを単位として適切な順序に配置された映像データを生成することができる。したがって、映像再生装置に適用した場合には、前述したような種々の再生条件の要求に対応した再生映像データを出力する装置を提供することができる。ひいては、所望の条件での映像データの入力を必要とする、あるいは、所望の条件で映像データの出力を要求される任意の映像処理装置に適用し、その装置の構成を簡単にし、汎用性を高め、処理性能を挙げることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＡＶデータ記録再生装置の構成を示すブロック図である。
【図２】図１に示したＡＶデータ記録再生装置のベースバンドメモリ部の構成を示すブロック図である。
【図３】図２に示したベースバンドメモリ部の入力信号切換回路における、制御信号ＳＣinと、切換信号ＳＣ-1〜ＳＣ-3の関係を示す図である。
【図４】図２に示したベースバンドメモリ部の出力信号切換回路における、制御信号ＳＣout と、切換信号ＳＣ-5，ＳＣ-7の関係を示す図である。
【図５】図２に示したベースバンドメモリ部のＲＡＭに記憶されている、フィールド操作手順を示すテーブルを示す図である。
【図６】図２に示したベースバンドメモリ部のＣＰＵの処理手順を示すフローチャートである。
【図７】図２に示したベースバンドメモリ部におけるフィールド操作に係わる各信号のタイミングを示す図であり、（Ａ）はＶＤ信号ＶＤの波形図、（Ｂ）はフレームパルス信号ＦＰの波形図、（Ｃ）は第３〜第６の切換スイッチＳｗ３〜Ｓｗ６における信号の切り替わりを示す図、（Ｄ）は第１、第２および第７の切換スイッチＳｗ１，Ｓｗ２，Ｓｗ７における信号の切り替わりを示す図、（Ｅ）は入力信号切換回路および出力信号切換回路に入力される制御信号ＳＣin、ＳＣout の切り替わりを示す図、（Ｆ）は第１〜第７の切換スイッチＳｗ１〜Ｓｗ７の切換信号の切り替わりを示す図である。
【図８】×１／２の変速再生を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【図９】×−１／２の変速再生を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【図１０】×１の変速再生（通常再生）を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【符号の説明】
１…ＡＶデータ記録再生装置、１１…Ｄ１デコーダ、１２…圧縮回路、１３…入力切換スイッチ、１４…メモリ部、１５…ハードディスク部、１６…出力切換スイッチ、１７…伸長回路、１８…ベースバンドメモリ部、１９…Ｄ１エンコーダ、２１…第１のフレームメモリ、２２…第２のフレームメモリ、３０…入力信号切換回路、３１…出力信号切換回路、３２…ＲＯＭ、３３…ＲＡＭ、３４…ＰＩＯ、３５…ＣＰＵ、Ｓｗ１〜Ｓｗ７…第１〜第７の切換スイッチ
【発明の属する技術分野】
本発明は、任意の変速再生が適切に行える映像再生装置、および、そのような変速再生を適切に行う際のフィールドの入れ換えが容易に行えるベースバンドメモリ装置に関する。
【０００２】
【従来の技術】
画像処理技術やデジタル処理技術の進展により、大きな画質の劣化無く映像データを圧縮することが可能になり、そのような映像データをランダムアクセス可能な記録媒体に記録して要求に応じて容易に再生するＡＶサーバ装置なども、実用化されつつある。そのようなＡＶサーバ装置を用いれば、任意の映像部分を直ちに再生したり、種々の高度な画像処理を施したりすることが容易に行えるようになる。
【０００３】
ところで、そのようなＡＶサーバ装置のようなデジタル映像処理装置を用いれば、映像データの画像単位での処理が容易になるため、映像データの変速再生や逆方向再生なども容易に行えると考えられる。たとえば１／２倍で再生しようとする場合には、同じフレームを２度再生あるいは出力すればよいし、逆方向に再生しようとする場合には、映像データが記録されているのがランダムアクエス可能な記録媒体であるから、ただ単に読み出すフレームの順序を換えればよい。
【０００４】
しかし、そのような単純な変速再生や逆方向再生においては画質が劣化する場合がある。ＮＴＳＣ方式の映像データであれば、１フレームは２つのフィールドから構成されており、まず最初に偶数フィールドが再生され、次に奇数フィールドが再生されて１つのフレームが再生される。そのような時に、１／２倍で再生しようとして単純に１つのフレームを２回再生すると、（偶数フィールド）−（奇数フィールド）−（偶数フィールド）−（奇数フィールド）という順番にで映像が再生されてしまい、同一フレームの（奇数フィールド）−（偶数フィールド）という順番で映像が再生される場合が生じる。そしてこの状態は、時間的に逆方向に再生していることになり、視覚上で問題となる。すなわち、再生画像の画質が劣化したことになる。
【０００５】
また、逆方向に再生した場合においても、フレーム単位では時間的に逆上って再生しても、各フレーム内ではあくまでも（偶数フィールド）−（奇数フィールド）の順に再生されてしまうため、純粋に逆回しをしたような画像は得られず、適切な逆方向の再生はできない。
そこで、結局そのような変速再生や逆方向の再生を適切に行おとすると、フィールドの入れ換えを行う必要がある。
【０００６】
【発明が解決しようとする課題】
しかしながら、そのようなフィールドの入れ換えの処理は、再生速度や再生方向などの再生条件に応じて適切に行われる必要があるために、適応しようとする再生速度、再生方向に応じたフィールド入れ換え手段が必要となり、装置の構成が複雑になるという問題があった。また、新たな再生条件に適応させようとすると、そのためのフィールド入れ換え手段を追加しなければならないという問題があった
【０００７】
したがって、本発明の目的は、要求される任意の再生速度、任意の再生方向に対応して、フィールドの入れ換えの処理を適切に行い、適切な映像データの再生を行う映像再生装置を提供することにある。
また、本発明の他の目的は、種々の条件に対応して、映像データのフィールドの入れ換えが容易に行えるようなメモリ装置であるベースバンドメモリ装置を提供することにある。
【０００８】
【課題を解決するための手段】
前記課題を解決するために、映像データを複数のフレームメモリに一端記憶し、そのフレームメモリの任意のフィールドを選択的に出力できるようにした。さらに、その選択の方法としては、対応すべき再生条件に対応した選択手順を予めテーブル形式で記録しておき、プロセッサなどの制御手段によりそのテーブルに基づいて出力データの切換を行うようにした。
【０００９】
本発明の映像再生装置は、圧縮符号化された映像データが記録される記録手段と、前記記録されている映像データを再生し復号化してフレームごとの映像データを得、所望の再生速度に対応した当該フレームごとの映像データの列を生成する再生手段と、各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、前記再生手段において生成されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段とを有する。前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶する。前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す。
【００１０】
本発明のベースバンドメモリ装置は、各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、入力されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段とを有する。前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶する。前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す。
【００１１】
好適には、前記入力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、前記複数のフレームメモリのいずれかを選択し、当該選択したフレームメモリに前記再生手段より入力される映像データを記憶し、前記出力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、映像データを読み出すフレームメモリとその領域を選択し、前記制御手段は、フレームの切り換わりを示すフレームパルスが入力されると、当該切り換わり後のフレームの次のフレームにおける前記選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力する。
【００１２】
また、好適には、前記切換規則記憶手段は、前記切換規則を適宜更新可能な形式で記憶する。
【００１３】
【発明の実施の形態】
本発明の一実施の形態を実施の形態を図１〜図１０を参照して説明する。
図１は、本発明のベースバンドメモリ装置を用いた、本発明の映像再生装置の一実施の形態のＡＶデータ記録再生装置である。
ＡＶデータ記録再生装置１は、Ｄ１デコーダ１１、圧縮回路１２、入力切換スイッチ１３、メモリ部１４、ハードディスク部１５、出力切換スイッチ１６、伸長回路１７、ベースバンドメモリ部１８およびＤ１エンコーダ１９を有する。
【００１４】
ＡＶデータ記録再生装置１においては、Ｄ１形式で入力された映像信号がＤ１デコーダ１１においてデコードされてベースバンド映像信号が生成され、圧縮回路１２において所定の圧縮符号化方式により圧縮されて記録される。
【００１５】
実際に映像データを記録するその記録部は、入出力される映像データを一時的に記憶するメモリ部１４とハードディスク部１５を有している。そのメモリ部１４およびハードディスク部１５は、各々４個のメモリ１４-1〜１４-4、ハードディスク１５-1〜１５-4から構成されており、それらは対応づけられて１つの記録系を構成している。そして、入力切換スイッチ１３は、圧縮回路１２で圧縮された映像データを、４つの記録系に順次入力する。入力された映像データは、各記録系のメモリ１４-i（ｉ＝１〜４）に一時記憶された後、各々対応するハードディスク１５-iに格納される。
ＡＶデータ記録再生装置１においては、このようにメモリ１４-1〜１４-4をバッファとして用いて実質的にデータの直並列変換を行うことにより、圧縮回路１２から入力される映像データの入力速度に対するハードディスク１５-iのアクセス速度が遅さをカバーしている。
【００１６】
ハードディスク部１５に記憶された映像データを再生する場合も同様に、４つのハードディスク１５-1〜１５-4より並列的に映像データを読出して各々メモリ１４-1〜１４-4に一時的に記憶する。そして、出力切換スイッチ１６が、４個のメモリ１４-1〜１４-4の記憶データを順次選択して、１つの再生映像データとして出力する。
この時に、メモリ部１４、ハードディスク部１５および出力切換スイッチ１６は図示せぬ制御部からの制御信号に基づいて制御され、要求される再生速度、再生方向で映像データが再生できるように、記録されている映像データを読出し、出力する。すなわち、通常の実時間再生であれば、通常の速度で出力できるようにデータの転送および出力切換スイッチ１６におけるデータの選択を行う。また、たとえば１／２倍速での再生が要求されている場合には、ハードディスク部１５からの転送レートを実質的に遅くして出力する。また、逆方向再生が要求される場合には、そのような順序で映像データの再生を行う。
【００１７】
出力切換スイッチ１６で選択され出力された圧縮映像データは、伸長回路１７において伸長され、ベースバンドの映像データが生成される。
生成された映像データは、ベースバンドメモリ部１８に入力され、再生映像データとして適切なように、フィールドの入れ換え処理が行われる。このベースバンドメモリ部１８の構成および動作については後述する。
そして、得られた再生映像データは、たとえばＤ１エンコーダ１９により再びＤ１形式に変換されて出力される。
【００１８】
次に、ベースバンドメモリ部１８について詳細に説明する。
図２は、そのベースバンドメモリ部１８の構成を示すブロック図である。
ベースバンドメモリ部１８は、第１のフレームメモリ２１、第２のフレームメモリ２２、第１〜第７の切換スイッチＳｗ１〜Ｓｗ７、入力信号切換回路３０、出力信号切換回路３１、ＲＯＭ３２、ＲＡＭ３３、ＰＩＯ３４およびＣＰＵ３５を有する。
【００１９】
まず、各部の構成について説明する。
第１のフレームメモリ２１および第２のフレームメモリ２２は、各々１フレーム分のベースバンド画像データを記憶するためのメモリであり、各々フレーム内の第１のフィールド（偶数フィールド）を記憶するための第１の領域と、第２のフィールド（奇数フィールド）を記憶するための第２の領域とに分割されている。以下、第１のフレームメモリ２１をバンクＡ、第２のフレームメモリ２２をバンクＢと称し、各々第１の領域を偶数フィールドエリア、第２の領域を奇数フィールドエリアと言う。
【００２０】
第１〜第４の切換スイッチＳｗ１〜Ｓｗ４は、入力された映像データＰinを第１のフレームメモリ２１および第２のフレームメモリ２２のどのエリアに入力し記憶するかを選択するためのスイッチである。第１の切換スイッチＳｗ１は入力信号切換回路３０より出力される切換信号ＳＣ-1により、第２の切換スイッチＳｗ２は切換信号ＳＣ-2により、第３および第４の切換スイッチＳｗ３，Ｓｗ４は切換信号ＳＣ-3により切り換えられる。
また、第５〜第７の切換スイッチＳｗ５〜Ｓｗ７は、出力する映像データＰout として、第１のフレームメモリ２１および第２のフレームメモリ２２のどのエリアに記憶されているフィールドごとの映像データを出力するかを選択するためのスイッチである。第５および第６の切換スイッチＳｗ５，Ｓｗ６は出力信号切換回路３１より出力される切換信号ＳＣ-5により、第７の切換スイッチＳｗ７は切換信号ＳＣ-7により各々切り換えられる。
【００２１】
入力信号切換回路３０は、後述するＣＰＵ３５よりＰＩＯ３４を介して入力される制御信号ＳＣinに基づいて、次に入力される１フレーム分（２フィールド分）の映像データＰinを第１のフレームメモリ２１または第２のフレームメモリ２２に入力する際の、第１〜第４の切換スイッチＳｗ１〜Ｓｗ４に印加する切換信号ＳＣ-1〜ＳＣ-3を生成する。
またその時に、入力信号切換回路３０においては、外部より入力されるクロック信号ＣＬＫ、ＶＤ信号ＶＤおよびフレームパルス信号ＦＰによりその切換タイミングを決定する。この切換タイミングについては後述する。
【００２２】
入力信号切換回路３０における、入力された制御信号ＳＣinと、生成される切換信号ＳＣ-1〜ＳＣ-3の関係を図３に示す。
図３に示すように、制御信号ＳＣinは４本の制御線よりなっている。番号１の制御線は、第１の切換スイッチＳｗ１を制御しており、これがＬの時は第１の切換スイッチＳｗ１が開いており、入力された映像データはどこにも書き込まれない。番号２の制御線は第２の切換スイッチＳｗ２を制御しており、これがＬの時にはバンクＡに、Ｈの時はバンクＢに入力された映像データが書き込まれる。また、番号３，４の制御線は、図３に示すようにその組み合わせにより次フレームの２つのフィールドの映像データを記録するエリアを制御している。
このように、たとえば制御信号ＳＣinとして、”ＨＬＬＨ”という信号が入力信号切換回路３０に入力された場合には、入力信号切換回路３０は、切換スイッチＳｗ１をオンにし、切換スイッチＳｗ２をバンクＡの方にデータが入力されるように切り換え、切換スイッチＳｗ３および切換スイッチＳｗ４を、最初のフィールドは偶数エリアに入力し、第２フィールドは奇数エリアに入力されるように切り換える。
【００２３】
出力信号切換回路３１も同様に、ＣＰＵ３５よりＰＩＯ３４を介して入力される制御信号ＳＣout に基づいて、第５〜第７の切換スイッチＳｗ５〜Ｓｗ７に印加する切換信号ＳＣ-5，ＳＣ-7を生成し、第１のフレームメモリ２１または第２のフレームメモリ２２の所定のエリアの映像データを選択し、次の１フレーム分（２フィールド分）の出力映像データＰout を出力する。
その時に、出力信号切換回路３１においても、外部より入力されるクロック信号ＣＬＫ、ＶＤ信号ＶＤおよびフレームパルス信号ＦＰによりその切換タイミングを決定する。この切換タイミングについては後述する。
【００２４】
出力信号切換回路３１における、入力された制御信号ＳＣout と、生成される切換信号ＳＣ-5，ＳＣ-7の関係を図４に示す。
図４に示すように、制御信号ＳＣout は３本の制御線よりなっている。番号１の制御線は、第７の切換スイッチＳｗ７を制御しており、これがＬの時にはバンクＡ、Ｈの時はバンクＢに記憶された映像データが読み出される。また、番号２，３の制御線は、図４に示すようにその組み合わせにより次フレームの２つのフィールドの映像データの出力を制御している。
このように、たとえば制御信号ＳＣout として、”ＬＨＬ”という信号が出力信号切換回路３１に入力された場合には、出力信号切換回路３１は、切換スイッチＳｗ７をバンクＡの方にデータが出力されるように切り換え、切換スイッチＳｗ５および切換スイッチＳｗ６を、最初のフィールドは奇数エリアのデータを出力し、第２フィールドは愚数エリアのデータが出力されるように切り換える。
【００２５】
ＲＯＭ３２は、ＣＰＵ３５の動作プログラウが記録されている読出し専用メモリである。
【００２６】
ＲＡＭ３３は、映像データのフィールド入れ換え処理に際して、ＣＰＵ３５が参照するフィールド操作手順を記憶するメモリである。
本実施の形態においては、ＲＡＭ３３には図５に示すような、フィールド操作手順を示すテーブルが記録されており、ＣＰＵ３５はこのテーブルに従って動作する。
【００２７】
ここで、図５に示したテーブルの内容について説明する。
このテーブルには、ベースバンドメモリ部１８が対応可能な再生速度ごとにフィールド操作手順が記憶されている。図５の例においては、×１の通常再生、×１／２の１／２倍速再生、×−１／２の１／２倍逆方向再生に関するフィールド操作手順が記憶されている。
たとえば×１の通常再生の場合、最初のフレームでは、フレーム番号が１の所に書かれている手順に従う。すなわち入力される映像データの書き込みは、第１フィールドはバンクＢの偶数フィールドエリアに、第２フィールドがバンクＢの奇数フィールドエリアに対して行う。
【００２８】
また出力映像データは、第１フィールドとしてバンクＡの偶数フィールドエリアに記憶されているデータを、第２フィールドとしてバンクＢの奇数フィールドエリアに記憶されているデータを読み出すことにより行う。そして、次のフレームでは、フレーム番号が２の所に書かれている手順を同様に行う。
この通常再生の場合には、フレーム周期ＦＴが２なので、この２つのフレームの動作を繰り返せばよい。
×１／２の１／２倍速再生、×−１／２の１／２倍逆方向再生についても、通常再生と同様に図５に示す手順にしたがって動作すればよい。
【００２９】
ＰＩＯ（パラレルＩ／Ｏ）３４は、ＣＰＵバスに接続された汎用のパラレルＩ／Ｏインターフェイスであり、本実施の形態においては特に、ＣＰＵ３５から入力信号切換回路３０および出力信号切換回路３１にスイッチ切換のための制御信号ＳＣin，ＳＣout の出力のために用いられる。
【００３０】
ＣＰＵ３５は、要求に応じた適切な再生映像データが出力されるように、ベースバンドメモリ部１８の各部を制御するプロセッサであり、汎用のマイコンやＤＳＰなどにより構成される。
ＣＰＵ３５は、ＲＯＭ３２に記憶されているプログラムに従って動作する。また、ＡＶデータ記録再生装置１の図示せぬ制御部より、ベースバンドメモリ部１８内の図示せぬシリアルインターフェイスを介して、映像信号の再生速度についての制御信号が入力されており、これに従ってフィールド操作の処理を選択する。
また、フィールド操作を行う際のタイミングを知る信号として、フレームパルス信号ＦＰが割り込み信号としてＣＰＵ３５に入力されている。
【００３１】
ＣＰＵ３５の、フィールド操作に関する動作について、図６のフローチャートを参照して説明する。
映像データの入力が行われた場合には、シリアルＩ／Ｆを介して入力される再生速度の制御信号を読み込む（ステップＳ１）。
次に、その読み込んだ再生速度に対応するフィールド操作手順を、ＲＡＭ３３より読み出す（ステップＳ２）。
そして、その操作手順のフレーム番号をカウントするための変数ＦＮを１にセットして（ステップＳ３）、フレームパルスＦＰが入力されるのを待つ（ステップＳ４）。
フレームパルスＦＰが入力されたら、ステップＳ２で読み込んだ操作手順に従って、次のフレームに対する操作を決定し、その制御信号をＰＩＯ３４を介して入力信号切換回路３０および出力信号切換回路３１に出力する（ステップＳ５）。
【００３２】
そして、現在のフレーム番号ＦＮをその再生速度の処理手順のフレーム周期ＦＴと比較する（ステップＳ６）。
フレーム番号ＦＮとフレーム周期ＦＴが等しい場合には、その再生速度に関するフィールド操作手順の１周期分が終了したことになるので、再びフレーム番号ＦＮを１に戻して（ステップＳ３）、そのフィールド操作手順を繰り返す。
ステップＳ６で、フレーム番号ＦＮとフレーム周期ＦＴが等しくない場合には、まだそのフィールド操作手順の途中なので、フレーム番号ＦＮを１増加させて（ステップＳ７）、そのフィールド操作手順の次のフレームに対する処理を行う。すなわち、ステップＳ４以下の処理を繰り返す。
【００３３】
なお、ＣＰＵ３５がフレームパルス信号ＦＰの検出後、現在ではなく次のフレームのフィールド操作制御信号をセットする理由は、ＣＰＵ３５はフレームの境界を検出してから、ＲＡＭ３３からフィールド入れ換え手順を読出し、ＰＩＯ３４にデータをセットするプログラムが動作するため、最終的に入力信号切換回路３０および出力信号切換回路３１に制御信号ＳＣin、ＳＣout が到達するのは、フレームの境界からこれらのプログラムが動作するだけの時間がかかるため、現在のフレームの途中である可能性が高いからである。従って、各切換スイッチＳｗ１〜Ｓｗ７に切換信号が印加されるタイミングは、ＣＰＵ３５が制御信号を出力するタイミングとは異なる。
【００３４】
次に、このフィールド操作に係わる各信号のタイミングについて、図７を参照して説明する。
外部より入力される図７（Ｂ）に示すようなフレームパルス信号ＦＰが検出されたら、入力信号切換回路３０および出力信号切換回路３１においては、図７（Ｅ）に示すようにすでにＰＩＯ３４を介して入力されているフィールド操作の制御信号ＳＣin、ＳＣout をラッチする。そして、そのラッチされたＳＣin、ＳＣout に基づく切換スイッチＳｗ１〜Ｓｗ７の切換信号ＳＣ-1〜ＳＣ-7が、図７（Ｆ）に示すように出力される。その結果、第１、第２および第７の切換スイッチＳｗ１，Ｓｗ２，ＳＷ７は、図７（Ｄ）に示すように切り替わり、第３〜第６の切換スイッチＳｗ３〜Ｓｗ６は図７（Ｃ）に示すように切り替わる。
【００３５】
そして、１０ライン目からお２５６ラインの映像データを第１のフィールド（偶数フィールド）の映像データとして、選択されたメモリに記録、または選択されたメモリから出力される。第１のフィールドが終了したら、図７（Ｃ）に示すように、第１のフレームメモリ２１および第２のフレームメモリ２２のエリアの切換に係わる第３〜第６の切換スイッチＳｗ３〜Ｓｗ６は切り換えられる。そして、再び、２７３ライン目からの２５６ラインの映像データを第２のフィールド（奇数フィールド）の映像データとして、選択されたメモリに記録、または選択されたメモリから出力される。
これらの１０ライン目、および２７３ライン目のタイミングは、図７（Ａ）に示すＶＤ信号ＶＤの立ち上がりを見ることによって検出することができる。ＶＤ信号ＶＤの立ち上がりから８クロック後が１０ライン目、２７３ライン目の先頭である。
【００３６】
このような、あるフレームに対する処理が行われている間に、ＣＰＵ３５においては先程のフレームパルス信号ＦＰの検出に基づいて、ＲＡＭ３３からフィールド入れ換え手順を読出し、次のフレームに対するフィールド操作を決定し、その制御信号をＰＩＯ３４を介して入力信号切換回路３０および出力信号切換回路３１に印加する。この制御信号が、次のフレームパルス信号ＦＰによりラッチされ有効となり、順次次のフレームに対する処理が行われる。
【００３７】
次に、ベースバンドメモリ部１８の具体的な動作について、図８〜図１０を参照して説明する。
図８は、×１／２の変速再生を行う際のベースバンドメモリ部１８の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【００３８】
図８（Ａ）に示すように、×１／２の変速再生の場合、同じフレームが２つずつ入力される。ベースバンドメモリ部１８においては、図８（Ｂ）、（Ｄ）に示すように、その重複する最初のフレームの映像データをバンクＡとバンクＢに交互に記録している。その際、最初のフィールドは偶数フィールドエリアに、第２のフィールドは奇数フィールドエリアに記録する。
そして、読み出す際には、図８（Ｃ）および（Ｅ）に示すように、偶数フィールドエリアを連続して２回読み、次に奇数フィールドエリアを連続して２回読む。
これにより、図８（Ｅ）に示すおうに同じフレームが２つずつ連続し、かつフィールドが（偶数フィールド）−（偶数フィールド）−（奇数フィールド）−（奇数フィールド）と並んだ出力映像データが得られる。
【００３９】
図９は、×−１／２の変速再生を行う際のベースバンドメモリ部１８の入出力データを示す図である。
この場合も、図８に示した×１／２の変速再生と同じ方法により処理が行われるが、この場合は逆方向再生なので、フィールドが正方向に再生されないようにフィールドの入れ換え操作を行う。
すなわち、この場合には、（奇数フィールド）−（奇数フィールド）−（偶数フィールド）−（偶数フィールド）の順に読み出されるように、出力映像データを制御する。
【００４０】
図１０は、×１の再生、すなわち通常再生を行う場合のベースバンドメモリ部１８の入出力データを示す図である。通常再生を行う場合は、ベースバンドメモリ部１８は必要ないが、通常再生も変速再生の１つとして扱うことにより、通常再生専用の回路を付加する必要がなくなる。また、フレームが入力されてから出力されるまでの遅延を一定（本実施の形態の場合には１フレーム）にすることができる。
通常再生の場合には、図１０に示すように、バンクＡとバンクＢを交互に読み書きすればよく、フィールドの入れ換えは必要ない。
【００４１】
このように、本実施の形態においては、バンクの切り換え方、フィールドの読出し順序を制御することにより、特にそれぞれの再生速度に対応した回路を必要とせずに、ベースバンドメモリ部１８を構築することができる。
そして、新たな変速再生に対応する場合にも、フィールド処理手順のテーブルを追加するのみ、すなわち、ソフト的な処理を行うのみで、容易に対応することができる。
【００４２】
【発明の効果】
以上説明したように、本発明の映像再生装置によれば、要求される任意の再生速度、任意の再生方向に対応し、フィールドの入れ換えの処理が適切に行われた適切な映像データを再生することができる。
また、本発明のベースバンドメモリ装置によれば、入力されたフレームごとの映像データより、フィールドを単位として適切な順序に配置された映像データを生成することができる。したがって、映像再生装置に適用した場合には、前述したような種々の再生条件の要求に対応した再生映像データを出力する装置を提供することができる。ひいては、所望の条件での映像データの入力を必要とする、あるいは、所望の条件で映像データの出力を要求される任意の映像処理装置に適用し、その装置の構成を簡単にし、汎用性を高め、処理性能を挙げることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態のＡＶデータ記録再生装置の構成を示すブロック図である。
【図２】図１に示したＡＶデータ記録再生装置のベースバンドメモリ部の構成を示すブロック図である。
【図３】図２に示したベースバンドメモリ部の入力信号切換回路における、制御信号ＳＣinと、切換信号ＳＣ-1〜ＳＣ-3の関係を示す図である。
【図４】図２に示したベースバンドメモリ部の出力信号切換回路における、制御信号ＳＣout と、切換信号ＳＣ-5，ＳＣ-7の関係を示す図である。
【図５】図２に示したベースバンドメモリ部のＲＡＭに記憶されている、フィールド操作手順を示すテーブルを示す図である。
【図６】図２に示したベースバンドメモリ部のＣＰＵの処理手順を示すフローチャートである。
【図７】図２に示したベースバンドメモリ部におけるフィールド操作に係わる各信号のタイミングを示す図であり、（Ａ）はＶＤ信号ＶＤの波形図、（Ｂ）はフレームパルス信号ＦＰの波形図、（Ｃ）は第３〜第６の切換スイッチＳｗ３〜Ｓｗ６における信号の切り替わりを示す図、（Ｄ）は第１、第２および第７の切換スイッチＳｗ１，Ｓｗ２，Ｓｗ７における信号の切り替わりを示す図、（Ｅ）は入力信号切換回路および出力信号切換回路に入力される制御信号ＳＣin、ＳＣout の切り替わりを示す図、（Ｆ）は第１〜第７の切換スイッチＳｗ１〜Ｓｗ７の切換信号の切り替わりを示す図である。
【図８】×１／２の変速再生を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【図９】×−１／２の変速再生を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【図１０】×１の変速再生（通常再生）を行う際のベースバンドメモリ部の入出力データを示す図であり、（Ａ）は入力されるフレームごとの映像データを示す図、（Ｂ）はバンクＡに読み書きされるフレームを示す図、（Ｃ）はバンクＡに読み書きされるエリアを示す図、（Ｄ）はバンクＢに読み書きされるフレームを示す図、（Ｅ）はバンクＢの読み書きされるエリアを示す図、（Ｅ）は出力されるフレームごとの映像データを示す図である。
【符号の説明】
１…ＡＶデータ記録再生装置、１１…Ｄ１デコーダ、１２…圧縮回路、１３…入力切換スイッチ、１４…メモリ部、１５…ハードディスク部、１６…出力切換スイッチ、１７…伸長回路、１８…ベースバンドメモリ部、１９…Ｄ１エンコーダ、２１…第１のフレームメモリ、２２…第２のフレームメモリ、３０…入力信号切換回路、３１…出力信号切換回路、３２…ＲＯＭ、３３…ＲＡＭ、３４…ＰＩＯ、３５…ＣＰＵ、Ｓｗ１〜Ｓｗ７…第１〜第７の切換スイッチ
Claims (4)
- 圧縮符号化された映像データが記録される記録手段と、
前記記録されている映像データを再生し復号化してフレームごとの映像データを得、所望の再生速度に対応した当該フレームごとの映像データの列を生成する再生手段と、
各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、
前記再生手段において生成されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、
前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、
所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、
前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段と
を有し、
前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶しており、
前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す、
映像再生装置。 - 前記入力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、前記複数のフレームメモリのいずれかを選択し、当該選択したフレームメモリに前記再生手段より入力される映像データを記憶し、
前記出力切換手段は、前記フレームパルスが入力されると前記制御手段から入力される制御信号をラッチし、当該ラッチした制御信号に基づいて、映像データを読み出すフレームメモリとその領域を選択し、
前記制御手段は、フレームの切り換わりを示すフレームパルスが入力されると、当該切り換わり後のフレームの次のフレームにおける前記選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力する、
請求項１に記載の映像再生装置。 - 前記切換規則記憶手段は、前記切換規則を適宜更新可能な形式で記憶する
請求項１又は２に記載の映像再生装置。 - 各々が、フィールドごとの映像データを記憶する複数の領域に分割され、フレームごとの映像データを記憶する複数のフレームメモリと、
入力されるフレームごとの映像データの列を、前記複数のフレームメモリのいずれかを選択して入力し記憶する入力切換手段と、
前記複数のフレームメモリの前記各分割された領域のいずれか１つを選択し、該領域に記憶されているフィールドごとの映像データを読出し出力する出力切換手段と、
所望の再生方向および再生速度に対応して適切な映像データが出力されるように、該再生方向および再生速度に基づく、前記入力切換手段における入力される映像データを記憶するフレームメモリの選択規則、および、前記出力切換手段における選択し出力する映像データの選択規則を、テーブル形式で記憶する選択規則記憶手段と、
前記記憶されている選択規則に基づいて、前記入力切換手段および前記出力切換手段を制御する制御手段と
を有し、
前記選択規則記憶手段は、所定の再生方向および再生速度ごとに、同一の選択動作が繰り返される所定フレーム周期の選択規則を記憶しており、
前記制御手段は、フレームの切り換わりを示すフレームパルスが入力される度に、前記所定のフレーム周期の選択規則を１フレーム分ずつ順に読み出して、当該１フレーム分の選択規則に応じた制御信号を前記入力切換手段および前記出力切換手段にそれぞれ入力し、前記所定のフレーム周期における最後のフレームの選択規則を読み出した場合には、以降にフレームパルスが入力されたとき前記所定のフレーム周期における最初のフレームから再び順に選択規則を読み出す、
ベースバンドメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16875396A JP3843489B2 (ja) | 1996-06-28 | 1996-06-28 | 映像再生装置およびベースバンドメモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16875396A JP3843489B2 (ja) | 1996-06-28 | 1996-06-28 | 映像再生装置およびベースバンドメモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1023368A JPH1023368A (ja) | 1998-01-23 |
| JP3843489B2 true JP3843489B2 (ja) | 2006-11-08 |
Family
ID=15873801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16875396A Expired - Fee Related JP3843489B2 (ja) | 1996-06-28 | 1996-06-28 | 映像再生装置およびベースバンドメモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843489B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100425136B1 (ko) * | 2002-01-07 | 2004-03-31 | 엘지전자 주식회사 | 비디오 디코딩 시스템 |
| JP4594161B2 (ja) * | 2005-05-10 | 2010-12-08 | キヤノン株式会社 | 映像処理装置及び映像処理方法 |
-
1996
- 1996-06-28 JP JP16875396A patent/JP3843489B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1023368A (ja) | 1998-01-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5457667A (en) | Data recording/reproducing apparatus with alternating access of compressed works | |
| US4703369A (en) | Video format signal recording and reproducing method | |
| JPS62192977A (ja) | デ−タ記録装置 | |
| EP0390576A1 (en) | Recording/reproducing apparatus | |
| JP2000106677A (ja) | 圧縮ストリーム復号装置および圧縮ストリーム復号方法 | |
| JP3740213B2 (ja) | 再生装置 | |
| JP3843489B2 (ja) | 映像再生装置およびベースバンドメモリ装置 | |
| JP2553813B2 (ja) | 映像信号符号化装置および映像信号復号化再生装置 | |
| JPH11313283A (ja) | 動画像データ再生装置及び動画像データの逆再生方法 | |
| WO1998044730A1 (fr) | Dispositif et procede d'enregistrement et de reproduction, permettant de reproduire des informations video a vitesse variable | |
| US7389037B2 (en) | Digital video cassette recorder for preventing picture distortion during search and method for processing picture using the same | |
| JP3775525B2 (ja) | 復号化装置および復号化方法 | |
| JP3132477B2 (ja) | バッファメモリ、バッファメモリ管理方法及び画像再生装置 | |
| JP3887890B2 (ja) | 映像信号再生方法および映像信号再生装置 | |
| JP3197733B2 (ja) | 情報記録再生装置 | |
| JPH0234556B2 (ja) | ||
| JP2001352504A (ja) | 多チャンネル再生装置、多チャンネル記録再生装置、および、多チャンネル記録再生方法 | |
| JP2675457B2 (ja) | 情報再生装置 | |
| JP3129095B2 (ja) | 信号処理装置 | |
| KR0161920B1 (ko) | 디브이씨알의 영상데이터 녹화 및 재생방법 | |
| JPH118830A (ja) | 映像データ編集装置およびその方法 | |
| JP3296857B2 (ja) | 画像作成装置 | |
| JPH05151709A (ja) | シヤフリング回路 | |
| JP3427586B2 (ja) | データ処理装置及び記憶装置 | |
| JPS61271671A (ja) | 再生ビデオデータの処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051205 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060725 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060807 |
|
| LAPS | Cancellation because of no payment of annual fees |