JP3838524B2 - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP3838524B2 JP3838524B2 JP11616695A JP11616695A JP3838524B2 JP 3838524 B2 JP3838524 B2 JP 3838524B2 JP 11616695 A JP11616695 A JP 11616695A JP 11616695 A JP11616695 A JP 11616695A JP 3838524 B2 JP3838524 B2 JP 3838524B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- electrode
- semiconductor
- semiconductor device
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【産業上の利用分野】
本発明は半導体装置に関し、特に、半導体素子の保護と，半導体素子と外部装置との電気的接続を行う半導体素子保護用部材についての改良技術に関するものである。
【０００２】
【従来の技術】
従来、半導体素子は外部装置（半導体素子，及び半導体素子以外のコンデンサ，抵抗，インダクタ等の電子部品を含む。）との電気的接続を行うために、例えばＱＦＰパッケージ，ＰＧＡパッケージのようなパッケージに収納して実装基板上に実装する、あるいはフリップチップ方式のように半導体素子を直接実装基板上に実装することが行われていた。
【０００３】
【発明が解決しようとする課題】
しかしながら、半導体素子をパッケージに収納して実装する場合、パッケージは半導体素子とパッケージとの電気的および機械的接続を行うための接続部や、パッケージと外部装置との接続を行うための接続端子（リード）を持つため、半導体素子に比してその全体の大きさが大きくなり、その結果、実装面積（すなわち、実装基板上でのパッケージが要する面積）が、非常に大きくなってしまうという問題点があった。また、パッケージは高価であり、コストがかさむという問題点もあった。一方、フリップチップ方式のように半導体素子を直接基板上に実装する方法では、半導体素子の面積とほぼ同等な実装面積で基板に実装できるが、半導体素子を直接ハンドリングするため、実装作業中に半導体素子に損傷を与えてしまうことがあるという問題点があった。さらに、両者の方法とも半導体素子に電気的に接続すべき外部装置の数が多くなると、実装基板上の実装部品（半導体素子，外部装置）を平面的にしか実装できないため、実装部品の数に応じて得られる装置（混成回路装置）の占有面積が大きくなってしまうという問題点があった。
【０００４】
本発明は上記のような問題点を解消するためになされたものであり、半導体素子に損傷を与えることなく、しかも小さい実装面積にて実装基板に実装できる半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】
本発明にかかる半導体装置は、第１の半導体素子と、第２の半導体素子もしくは電子部品と、折り曲げ可能な絶縁性基板材料の第１の主面に接続電極が形成され、第２の主面に前記接続電極に電気的に接続された外部電極が形成されてなる半導体素子保護用部材とを有し、前記絶縁性基板材料をその前記第１の主面に前記第１の半導体素子の電極形成面に対向する第１の領域と、前記第１の半導体素子の電極形成面の裏側面に対向する第２の領域とが形成されるよう折り曲げて、前記接続電極と前記第１の半導体素子の電極とを電気的に接続し、前記第２の半導体素子もしくは前記電子部品が前記第１の領域と前記第２の領域との間に挟まれており、前記外部電極を外部との電気的接続を行うための電極にしたものである。
また、本発明にかかる半導体装置は、前記半導体素子保護用部材の第２の主面に、前記接続電極に電気的に接続された第２の外部電極が形成されており、前記第２の外部電極上に第３の半導体素子もしくは第２の電子部品が電気的に接続されていることが好ましい。
また、本発明にかかる半導体装置は、前記半導体素子保護用部材の第２の主面に、前記接続電極に電気的に接続された第２の外部電極が形成されており、前記第２の外部電極が前記半導体装置の側面に設けられ、他の半導体装置の側面の電極と電気的に接続されていることが好ましい。
【０００６】
前記構成においては、前記第２の電極が、前記第２の主面におけるその前記半導体素子の電極形成面に対しての配置関係が異なる２つ以上の領域に設けられていることが好ましい。
【０００７】
前記構成においては、前記第２の電極が、前記第２の主面における前記半導体素子の電極形成面と同一方向を向く第１の領域と、前記半導体素子の電極形成面の裏側面と同一方向を向く第２の領域とにそれぞれ設けられていることが好ましい。
【０００８】
前記構成においては、前記折り曲げ可能な絶縁性基板材料がフレキシブル樹脂基板であることが好ましい。前記フレキシブル樹脂基板としては例えばポリイミド樹脂基板を用いる。
【０００９】
前記構成においては、前記折り曲げ可能な絶縁性基板材料が樹脂含浸有機質不織布材からなる基板であり、前記半導体素子保護用部材がこの樹脂含浸有機質不織布材からなる基板を用いて構成された両面または多層プリント配線板であることが好ましい。前記樹脂含浸有機質不織布材からなる基板としては例えばエポキシ樹脂またはポリイミド樹脂含浸のアラミド繊維からなるシート基板，フェノール樹脂含浸の紙からなるシート基板等を用いることができる。
【００１０】
前記構成においては、前記半導体素子と前記半導体素子保護用部材との間の空間および前記半導体素子の周辺の空間に絶縁物が充填されていることが好ましい。前記絶縁物としては例えばエポキシ樹脂，ポリブタジエン樹脂，フェノール樹脂，及びポリイミド樹脂等の熱硬化性樹脂を用いることができる。
【００１１】
前記構成においては、前記絶縁物中に高熱伝導性を有するフィラーが添加されていることが好ましい。前記高熱伝導性を有するフィラーとしては例えばアルミニウム等の金属やアルミナ，窒化アルミニウム等の金属酸化物または窒化物の微粒子を用いることができる。
【００１２】
前記構成においては、前記半導体素子と前記半導体素子保護用部材との間に放熱用部材が挟まれていることがことが好ましい。前記放熱用部材としては例えばアルミナ，窒化アルミニウム等の高熱伝導性を有する金属酸化物または窒化物により製作された板状またはフィン状の部材を用いることができる。
【００１３】
前記構成においては、前記半導体素子保護用部材の第２の主面に半導体素子とは異なる他の電子部品が実装されていることが好ましい。
更に、本発明にかかる半導体装置は、前記半導体装置が複数積み重ねられ、上下に位置する半導体装置が互いの前記第２の電極により電気的に接続されてなるものである。
【００１４】
【作用】
前記した本発明にかかる半導体装置の構成によれば、半導体素子と、折り曲げ可能な絶縁性基板材料の第１の主面に第１の電極が形成され，第２の主面に前記第１の電極に電気的に接続された第２の電極が形成されてなる半導体素子保護用部材とを有し、前記絶縁性基板材料をその前記第１の主面に前記半導体素子の電極形成面に対向する第１の領域と，前記半導体素子の電極形成面の裏側面に対向する第２の領域とが形成されるよう折り曲げて、前記第１の電極を前記半導体素子の電極に直接接続し、前記第２の電極を外部装置との電気的接続を行うための電極にしたことにより、半導体素子に損傷を与えることなく、実装作業を行えるとともに、実装基板上における実装面積が半導体素子の面積より若干大きい程度ですみ、高密度実装が可能になる。
【００１５】
前記構成の好ましい例として、前記第２の電極が、前記第２の主面におけるその前記半導体素子の電極形成面に対する位置関係が互いに異なる２つ以上の領域に設けられていることにより、複数の半導体装置を実装基板上で連結して実装することができ、高密度化の面から実用性に優れたものとなる。
【００１６】
前記構成の好ましい例として、前記第２の電極が、前記第２の主面における前記半導体素子の電極形成面と同一方向を向く第１の領域と、前記半導体素子の電極形成面の裏側面と同一方向を向く第２の領域とにそれぞれ設けられていることにより、複数の半導体装置を用いてこれを実装基板上で基板面に対して垂直方向，あるいは水平方向に積み上げて実装することができ、全体装置の実装面積を極めて小さくすることができる。
【００１７】
前記構成の好ましい例として、前記折り曲げ可能な絶縁性板材がフレキシブル樹脂基板であると、折り曲げが容易で実装作業の作業性が向上するとともに、コスト面から実用的なものとなる。
【００１８】
前記構成の好ましい例として、前記折り曲げ可能な絶縁性板材が樹脂含浸有機質不織布材からなる基板であり、前記半導体素子保護用部材がこの樹脂含浸有機質不織布材からなる基板を用いて構成された多層プリント配線板であると、半導体素子保護用部材に多くの配線層，電源層を作り込むことができ、熱放散性に優れ、しかも高密度化の面から実用的なものとなる。
【００１９】
前記構成の好ましい例として、前記半導体素子と前記半導体素子保護用部材との間の空間および前記半導体素子の周辺の空間に絶縁物が充填されていると、機械的的強度に優れたものとなる。
【００２０】
前記構成の好ましい例として、前記絶縁物中に高熱伝導性を有するフィラーが添加されていると、機械的的強度に加え熱放散性に優れたものとなる。
前記構成の好ましい例として、前記半導体素子と前記半導体素子保護用部材との間に放熱用部材が挟まれていると、熱放散性に優れたものとなる。
、前記構成の好ましい例として、前記半導体素子保護用部材の第２の主面に半導体素子とは異なる他の電子部品が実装されていると、混成回路装置として有効に使用することができる。
【００２１】
更に前記した本発明にかかる半導体装置の構成によれば、前記半導体装置が複数積み重ねられ、上下に位置する半導体装置が互いの前記第２の電極により電気的に接続されてなるものであることにより、複数の半導体素子が実装基板上に１個の半導体素子の実装面積に等しい実装面積で実装された半導体装置を得ることができる。
【００２２】
【実施例】
以下、本発明の実施例を図に基づいて説明する。
（実施例１）
図１は本発明の実施例１による半導体装置の構成を示す断面図であり、図において、半導体素子１の第１の主面に半導体電極２が形成され、半導体電極２が半導体キャリア３の第１の主面に形成された接続電極４に導電性接着剤５により直接接続（接合）されている。半導体キャリア３の第２の主面には外部電極(a) ６，外部電極(b) ７が形成され、これらは接続電極４と電気的に接続されている。また、半導体素子１と半導体キャリア３との間の空間および半導体素子１の周辺の空間には例えばエポキシ樹脂からなる絶縁物８が充填されている。ここで、半導体キャリア３は例えばポリイミド樹脂からなるフレキシブル樹脂基板を本体にしてこれを折り曲げ、接続電極４，外部電極(a)６，および外部電極(b)７を形成したものであり、接続電極４と、外部電極(a)６および外部電極(b)７との電気的接続は、半導体キャリア（フレキシブル樹脂基板）３の表面あるいは内部に形成された配線（図示せず。）とビア（図示せず。）によりなされている。また、外部電極(a)６と外部電極(b)７とは半導体素子１を挟んで、半導体キャリア３の第２の主面（外側面）上の同一投影位置に配置されている。
【００２３】
このような本実施例の半導体装置では、半導体素子１の電極２を半導体キャリア３の接続電極４に直接接続することから、半導体キャリア３を従来のパッケージに比して小さい面積にでき、その結果、実装基板上における実装面積が半導体素子の面積より若干大きい程度ですみ、高密度実装が可能になる。しかも、フリップチップ方式のように、半導体素子を直接ハンドリングすることなく、実装基板上に実装できるので、半導体素子に損傷を与えることもない。また、パッケージに比して半導体キャリア（フレキシブル樹脂基板）３が安価であり、装置コストを削減できる。また、例えば、メモリー素子のように、複数のメモリー素子を共通の端子により電気的に接続する必要が有る半導体素子の場合に、複数の半導体装置を実装基板（回路基板）上に積み重ね、上下に位置する半導体装置の外部電極(a)６と外部電極(b)７を直接接続することにより、複数の半導体素子を配線を用いることなく電気的に接続でき、複数の半導体素子を１つの半導体素子の実装面積に実装することができる。
【００２４】
（実施例２）
図２は本発明の実施例２による半導体装置の構成を示す断面図であり、図において、図１と同一符号は同一または相当する部分を示している。前記実施例１の装置は、外部電極(b) ７が半導体キャリア３の第２の主面（外側面）における半導体素子１の電極形成面の裏側面と同一方向を向く面、すなわち、装置の上面に設けられたものであるが、本実施例の装置は外部電極(b) ７が半導体キャリア３の第２の主面（外側面）における半導体素子１の側面と同一方向を向く面、すなわち、装置の側面に設けられたものである。
【００２５】
このような本実施例の半導体装置では、実装基板（回路基板）に実装された複数の装置を、各装置の側面の外部電極(b) ７同士を接続することにより連結できるので、実装基板（回路基板）における装置間の電気的接続のための配線層を削減でき、高密度な実装を行うことができる。
【００２６】
（実施例３）
図３は本発明の実施例２による半導体装置の構成を示す断面図であり、図において、図１と同一符号は同一または相当する部分を示している。本実施例の半導体装置は、前記実施例１，２の装置の構成を複合した構成のものであり、実装基板上で複数の半導体装置を垂直方向と横方向に連結できるので、前記実施例１，２の装置に比してより高密度な実装が可能になる。
【００２７】
（実施例４）
図４は本発明の実施例４による半導体装置の構成を示す断面図であり、図において、図１と同一符号は同一または相当する部分を示している。前記実施例１〜３の半導体装置は、半導体キャリア３が半導体素子１の１つの側面を介して半導体素子１を挟む構造に折り曲げられて構成されたものであるが、本実施例装置は、半導体キャリア３が半導体素子１の２つの側面を介して半導体素子１を挟む構造に折り曲げられ、前記実施例１の装置と同様に、半導体キャリア３の第２の主面（外側面）における半導体素子１の電極形成面の裏側面と同一方向を向く面、すなわち、装置の上面に外部電極(b) ７が設けられたものである。
【００２８】
このような本実施例の装置では、前記実施例１の装置と同様の効果が得られるとともに、接続電極４と，外部電極(a)６ および外部電極(b)７ とを配線やビアを用いて電気的に接続させるための作業が容易になる。
【００２９】
（実施例５）
図５は本発明の実施例５による半導体装置の構成を示す断面図であり、図において、図１と同一符号は同一または相当する部分を示している。本実施例の半導体装置は、前記実施例４の装置と同様に、半導体キャリア３が半導体素子１の２つ側面を介して半導体素子１を挟む構造に折り曲げられ、半導体キャリア３の第２の主面（外側面）における半導体素子１の２つの側面と同一方向を向くそれぞれの面、すなわち、装置の２つの側面に外部電極(b) ７が設けられたものである。
【００３０】
このような本実施例の半導体装置では、装置の２つの側面に外部電極(b) ７がそれぞれを設けられているので、前記実施例２の装置に比して、実装基板上で互いの外部電極(b) ７を直接接続することにより連結して実装することのできる装置数を増やすことができる。
【００３１】
（実施例６）
図６は本発明の実施例６による半導体装置の構成を示す断面図であり、図において、図１と同一符号は同一または相当する部分を示している。本実施例の半導体装置は、前記実施例４，５の装置の構成を複合した構成のものであり、実装基板上で複数の半導体装置を垂直方向と横方向に連結できるので、前記実施例４，５の装置に比してより高密度な実装を行うことができる。
【００３２】
なお、前記実施例１〜６では、半導体キャリアを半導体素子の１つまたは２つの側面を介して半導体素子を挟むように折り曲げ、その外側面における半導体素子の１つまたは２つの側面とそれぞれ同一方向を向く１つまたは２つの面に外部電極を設けが、本発明では、半導体キャリアを半導体素子の３つ以上の側面を介して半導体素子を挟むように折り曲げ、その外側面における半導体素子の３つ以上の側面とそれぞれ同一方向を向く３つ以上の面に外部電極を設けることも可能であり、この場合は、接続電極と外部電極を配線やビアにより電気的に接続させるための作業がより一層容易になる。
【００３３】
また、前記実施例１〜６では、半導体キャリアの本体基板としてフレキシブル樹脂基板を用いたが、本発明では、半導体キャリアの本体基板として折り曲げ可能で半導体素子を挟むことができる他の絶縁性基板を用いることも可能であり、例えば、エポキシ樹脂またはポリイミド樹脂含浸のアラミド繊維からなるシート基板，フェノール樹脂含浸の紙からなるシート基板等を用いることができる。そして、これら樹脂を含浸させた有機質不織布からなるシート基板を用いて多層配線板を構成した場合には、基板に複数の配線層をもたせることができるので、接続できる電極（接続電極，外部電極）の数を増加させることができ、また、基板に複数の電源層をもたせることができるので、電気的雑音に強くなるとともに、熱放散性が向上する。
【００３４】
また、前記実施例１〜６では、半導体電極と接続電極を導電性接着剤を用いて直接接合したが、本発明ではこれら半導体電極と接続電極を半田や他の導電性の接合材料を用いて直接接合することも可能である。
【００３５】
また、前記実施例１〜６では、半導体電極と接続電極を直接接合したが、本発明ではこれら半導体電極と接続電極をワイヤボンドやＴＡＢ(tape automated bonding)によって接続することも可能である。ただし、この場合は半導体電極と接続電極を直接接合する構造に比較して、若干装置が大きくなる。
【００３６】
また、前記実施例１〜６では、半導体素子と半導体キャリアとの間の空間および半導体素子の周辺の空間にエポキシ樹脂を絶縁物として充填して、装置強度を高めたものにしているが、本発明では必ずしもこのような絶縁物の充填を行う必要はない。なお、絶縁物を充填する際、絶縁物中にアルミニウム等の金属やアルミナ，窒化アルミニウム等の高熱伝導性を有する金属酸化物または窒化物の微粒子を添加すると、装置強度を高めることができると同時に、熱放散性が向上する。
【００３７】
また、本発明では、半導体素子と半導体キャリアとの間にアルミナ，窒化アルミニウム等の高熱伝導性を有する金属酸化物または窒化物により製作された板状またはフィン状の部材を挟み、熱放散性を更に向上させることができる。
【００３８】
また、前記実施例１〜６では、半導体キャリアに１つの半導体素子のみが挟まれているが、本発明では２以上の半導体素子や半導体素子と他の電子部品を挟むことも可能であり、マルチチップモデュール等も構成することができる。
【００３９】
また、本発明では、半導体キャリアの外側面に半導体素子や半導体素子とは異なる他の電子部品、例えば、コンデンサ，抵抗，インダクタ等を設けることができ、この場合、小型の混成回路装置をとして有効に使用できる。
【００４０】
【発明の効果】
本発明にかかる半導体装置によれば、半導体素子と、折り曲げ可能な絶縁性基板材料の第１の主面に第１の電極が形成され，第２の主面に前記第１の電極に電気的に接続される第２の電極が形成されてなる半導体素子保護用部材とを有し、前記絶縁性基板材料をその前記第１の主面に前記半導体素子の電極形成面に対向する第１の領域と，前記半導体素子の電極形成面の裏側面に対向する第２の領域とが形成されるよう折り曲げて、前記第１の電極を前記半導体素子の電極に直接接続し、前記第２の電極を外部装置との電気的接続を行うための電極にしたことにより、半導体素子に損傷を与えることなく、実装作業を行えるとともに、実装基板上における実装面積が半導体素子の面積より若干大きい程度ですみ、高密度実装が可能になる。
【００４１】
更に、本発明の半導体装置によれば、前記半導体装置が複数積み重ねられ、上下に位置する半導体装置が互いの前記第２の電極により電気的に接続されてなるものであることにより、複数の半導体素子が実装基板上に１個の半導体素子の実装面積に等しい実装面積で実装された半導体装置を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例１による半導体装置の構成を示す断面図。
【図２】本発明の実施例２による半導体装置の構成を示す断面図。
【図３】本発明の実施例３による半導体装置の構成を示す断面図。
【図４】本発明の実施例４による半導体装置の構成を示す断面図。
【図５】本発明の実施例５による半導体装置の構成を示す断面図。
【図６】本発明の実施例６による半導体装置の構成を示す断面図。
【符号の説明】
１ 半導体素子
２ 半導体電極
３ 半導体キャリア
４ 接続電極
５ 導電性接着剤
６ 外部電極ａ
７ 外部電極ｂ
８ 絶縁物[0001]
[Industrial application fields]
The present invention relates to a semiconductor device, and more particularly to an improved technique for a semiconductor element protection member that protects a semiconductor element and electrically connects the semiconductor element and an external device.
[0002]
[Prior art]
Conventionally, a semiconductor element is packaged in a package such as a QFP package or a PGA package in order to make an electrical connection with an external device (including a semiconductor element and electronic components such as a capacitor, a resistor, and an inductor other than the semiconductor element). The semiconductor element is housed and mounted on the mounting substrate, or the semiconductor element is directly mounted on the mounting substrate like a flip chip method.
[0003]
[Problems to be solved by the invention]
However, when a semiconductor element is housed in a package and mounted, the package is connected to a semiconductor element and a package for electrical and mechanical connection, and a connection terminal (for connecting the package to an external device ( As a result, the overall size of the semiconductor element is larger than that of the semiconductor element. As a result, the mounting area (that is, the area required for the package on the mounting board) becomes very large. was there. Further, the package is expensive, and there is a problem that the cost is increased. On the other hand, in a method of mounting a semiconductor element directly on a substrate like a flip chip method, it can be mounted on a substrate with a mounting area almost equal to the area of the semiconductor element. However, since the semiconductor element is handled directly, There was a problem that the element might be damaged. Furthermore, in both methods, when the number of external devices to be electrically connected to the semiconductor elements increases, mounting components (semiconductor elements, external devices) on the mounting substrate can be mounted only in a plane. There is a problem that the occupied area of the device (hybrid circuit device) obtained accordingly becomes large.
[0004]
The present invention has been made to solve the above-described problems, and an object of the present invention is to provide a semiconductor device that can be mounted on a mounting board with a small mounting area without damaging the semiconductor elements. .
[0005]
[Means for Solving the Problems]
A semiconductor device according to the present invention includes a first semiconductor element, a second semiconductor element or an electronic component, and a connection electrode formed on a first main surface of a bendable insulating substrate material. A member for protecting a semiconductor element formed with an external electrode electrically connected to the connection electrode, and the insulating substrate material is formed on the first main surface of the electrode of the first semiconductor element. The connection electrode and the first semiconductor element are bent so that a first area facing the formation surface and a second area facing the back side surface of the electrode formation surface of the first semiconductor element are formed. The second semiconductor element or the electronic component is sandwiched between the first region and the second region, and the external electrode is electrically connected to the outside. This is an electrode for connection .
In the semiconductor device according to the present invention, a second external electrode electrically connected to the connection electrode is formed on the second main surface of the semiconductor element protecting member, and the second external electrode It is preferable that the third semiconductor element or the second electronic component is electrically connected on the electrode.
In the semiconductor device according to the present invention, a second external electrode electrically connected to the connection electrode is formed on the second main surface of the semiconductor element protecting member, and the second external electrode It is preferable that an electrode is provided on a side surface of the semiconductor device and is electrically connected to an electrode on a side surface of another semiconductor device.
[0006]
In the above-described configuration, it is preferable that the second electrode is provided in two or more regions having different arrangement relationships with respect to the electrode formation surface of the semiconductor element on the second main surface.
[0007]
In the configuration, the second electrode has the first region in the second main surface facing the same direction as the electrode formation surface of the semiconductor element, and the same direction as the back side surface of the electrode formation surface of the semiconductor element. It is preferable to be provided in each of the second regions facing.
[0008]
In the above configuration, the bendable insulating substrate material is preferably a flexible resin substrate. For example, a polyimide resin substrate is used as the flexible resin substrate.
[0009]
In the above configuration, the foldable insulating substrate material is a substrate made of a resin-impregnated organic nonwoven material, and the semiconductor element protecting member is a double-sided or multi-layer formed using the substrate made of this resin-impregnated organic nonwoven material. A printed wiring board is preferable. As the substrate made of the resin-impregnated organic nonwoven material, for example, a sheet substrate made of an epoxy resin or polyimide resin-impregnated aramid fiber, a sheet substrate made of phenol resin-impregnated paper, or the like can be used.
[0010]
In the above configuration, it is preferable that a space between the semiconductor element and the semiconductor element protecting member and a space around the semiconductor element are filled with an insulator. As the insulator, for example, a thermosetting resin such as an epoxy resin, a polybutadiene resin, a phenol resin, and a polyimide resin can be used.
[0011]
In the said structure, it is preferable that the filler which has high heat conductivity is added in the said insulator. As the filler having high thermal conductivity, for example, a metal such as aluminum, or a metal oxide or nitride fine particle such as alumina or aluminum nitride can be used.
[0012]
In the said structure, it is preferable that the heat radiating member is pinched | interposed between the said semiconductor element and the said semiconductor element protection member. As the heat radiating member, for example, a plate-like or fin-like member made of a metal oxide or nitride having high thermal conductivity such as alumina or aluminum nitride can be used.
[0013]
In the above configuration, it is preferable that another electronic component different from the semiconductor element is mounted on the second main surface of the semiconductor element protecting member.
Furthermore, the semiconductor device according to the present invention is such that a plurality of the semiconductor devices are stacked, and the semiconductor devices positioned above and below are electrically connected to each other by the second electrodes.
[0014]
[Action]
According to the configuration of the semiconductor device according to the present invention described above, the first electrode is formed on the first main surface of the semiconductor element and the bendable insulating substrate material, and the first electrode is formed on the second main surface. A member for protecting a semiconductor element formed with a second electrode electrically connected to the electrode, and the insulating substrate material is opposed to the electrode forming surface of the semiconductor element on the first main surface. Bending the first region to be formed and the second region facing the back side of the electrode formation surface of the semiconductor element, and directly connecting the first electrode to the electrode of the semiconductor element, By using the second electrode as an electrode for electrical connection with an external device, the mounting operation can be performed without damaging the semiconductor element, and the mounting area on the mounting substrate is slightly larger than the area of the semiconductor element. A large degree is enough, high-density mounting It becomes ability.
[0015]
As a preferred example of the configuration, the second electrode is provided in two or more regions in which the positional relationship with respect to the electrode formation surface of the semiconductor element on the second main surface is different from each other. Semiconductor devices can be connected and mounted on a mounting substrate, which is excellent in practicality from the viewpoint of high density.
[0016]
As a preferred example of the configuration, the second electrode has a first region in the second main surface facing the same direction as the electrode formation surface of the semiconductor element, and a back side surface of the electrode formation surface of the semiconductor element. By being provided in each of the second regions facing in the same direction, it is possible to mount a plurality of semiconductor devices by stacking them on the mounting board in the vertical or horizontal direction on the board surface. The mounting area of the entire apparatus can be extremely reduced.
[0017]
As a preferred example of the above configuration, when the foldable insulating plate is a flexible resin substrate, it is easy to bend and improves the workability of the mounting operation, and is practical from the viewpoint of cost.
[0018]
As a preferred example of the configuration, the foldable insulating plate is a substrate made of a resin-impregnated organic nonwoven material, and the semiconductor element protection member is a multilayer print formed using the substrate made of the resin-impregnated organic nonwoven material. When the wiring board is used, a large number of wiring layers and power supply layers can be formed in the semiconductor element protection member, which is excellent in heat dissipation and practical in terms of high density.
[0019]
As a preferable example of the configuration, when the space between the semiconductor element and the semiconductor element protecting member and the space around the semiconductor element are filled with an insulator, the mechanical strength is excellent. .
[0020]
As a preferred example of the above configuration, when a filler having high thermal conductivity is added to the insulator, it has excellent heat dissipation in addition to mechanical strength.
As a preferred example of the configuration, when a heat dissipation member is sandwiched between the semiconductor element and the semiconductor element protecting member, the heat dissipation property is excellent.
As a preferred example of the configuration, when another electronic component different from the semiconductor element is mounted on the second main surface of the semiconductor element protecting member, it can be effectively used as a hybrid circuit device.
[0021]
Furthermore, according to the configuration of the semiconductor device according to the present invention, a plurality of the semiconductor devices are stacked, and the semiconductor devices positioned above and below are electrically connected to each other by the second electrodes. A semiconductor device in which a plurality of semiconductor elements are mounted on a mounting substrate with a mounting area equal to the mounting area of one semiconductor element can be obtained.
[0022]
【Example】
Embodiments of the present invention will be described below with reference to the drawings.
Example 1
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to a first embodiment of the present invention. In the figure, a
[0023]
In the semiconductor device of this embodiment, since the
[0024]
(Example 2)
2 is a cross-sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. In the apparatus of Example 1, the external electrode (b) 7 faces the same direction as the back side surface of the electrode formation surface of the
[0025]
In such a semiconductor device of this embodiment, a plurality of devices mounted on a mounting board (circuit board) can be connected by connecting the external electrodes (b) 7 on the side surfaces of each device. A wiring layer for electrical connection between devices on a circuit board) can be reduced, and high-density mounting can be performed.
[0026]
Example 3
3 is a cross-sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. The semiconductor device according to the present embodiment has a configuration in which the configurations of the devices according to the first and second embodiments are combined, and a plurality of semiconductor devices can be connected in the vertical direction and the horizontal direction on the mounting substrate. , 2 can be mounted at a higher density than that of the second apparatus.
[0027]
Example 4
4 is a cross-sectional view showing a configuration of a semiconductor device according to a fourth embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. The semiconductor devices of the first to third embodiments are configured such that the
[0028]
In the device of this embodiment, the same effect as that of the device of
[0029]
(Example 5)
5 is a cross-sectional view showing a configuration of a semiconductor device according to a fifth embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. In the semiconductor device of the present embodiment, the
[0030]
In the semiconductor device of this embodiment, the external electrodes (b) 7 are provided on the two side surfaces of the device, respectively. By directly connecting the electrode (b) 7, the number of devices that can be connected and mounted can be increased.
[0031]
(Example 6)
6 is a cross-sectional view showing a configuration of a semiconductor device according to a sixth embodiment of the present invention. In the figure, the same reference numerals as those in FIG. 1 denote the same or corresponding parts. The semiconductor device according to the present embodiment is a combination of the configurations of the devices according to the fourth and fifth embodiments, and a plurality of semiconductor devices can be connected in the vertical direction and the horizontal direction on the mounting substrate. , 5 can be mounted at a higher density than that of the
[0032]
In the first to sixth embodiments, the semiconductor carrier is bent so as to sandwich the semiconductor element via one or two side surfaces of the semiconductor element, and the same direction as that of the one or two side surfaces of the semiconductor element on the outer surface thereof, respectively. However, in the present invention, the semiconductor carrier is bent so as to sandwich the semiconductor element via three or more side surfaces of the semiconductor element, and three of the semiconductor elements on the outer side surface are provided. It is also possible to provide external electrodes on three or more surfaces that face the same direction as the above side surfaces. In this case, the work for electrically connecting the connection electrodes and the external electrodes by wiring or vias is further performed. It becomes easy.
[0033]
In the first to sixth embodiments, the flexible resin substrate is used as the main substrate of the semiconductor carrier. However, in the present invention, another insulating substrate that can be bent and sandwiches the semiconductor element as the main substrate of the semiconductor carrier is used. For example, a sheet substrate made of an aramid fiber impregnated with epoxy resin or polyimide resin, a sheet substrate made of paper impregnated with phenol resin, or the like can be used. When a multilayer wiring board is configured using a sheet substrate made of an organic nonwoven fabric impregnated with these resins, the substrate can have a plurality of wiring layers, so that electrodes that can be connected (connection electrodes, external electrodes) In addition, since the substrate can be provided with a plurality of power supply layers, it is resistant to electrical noise and heat dissipation is improved.
[0034]
In Examples 1 to 6, the semiconductor electrode and the connection electrode are directly bonded using a conductive adhesive, but in the present invention, the semiconductor electrode and the connection electrode are bonded using solder or another conductive bonding material. Direct joining is also possible.
[0035]
In the first to sixth embodiments, the semiconductor electrode and the connection electrode are directly bonded. However, in the present invention, the semiconductor electrode and the connection electrode can be connected by wire bonding or TAB (tape automated bonding). In this case, however, the device is slightly larger than the structure in which the semiconductor electrode and the connection electrode are directly joined.
[0036]
In Examples 1 to 6, the space between the semiconductor element and the semiconductor carrier and the space around the semiconductor element are filled with an epoxy resin as an insulator to increase the device strength. In the invention, it is not always necessary to perform such filling of the insulator. In addition, when the insulator is filled, if the metal such as aluminum or the metal oxide or nitride fine particles having high thermal conductivity such as alumina or aluminum nitride is added to the insulator, the strength of the apparatus can be increased. , Heat dissipation is improved.
[0037]
Further, in the present invention, a plate-like or fin-like member made of a metal oxide or nitride having high thermal conductivity such as alumina or aluminum nitride is sandwiched between the semiconductor element and the semiconductor carrier, thereby improving heat dissipation. Further improvement can be achieved.
[0038]
In the first to sixth embodiments, only one semiconductor element is sandwiched between the semiconductor carriers. However, in the present invention, two or more semiconductor elements or semiconductor elements and other electronic components can be sandwiched. A chip module or the like can also be configured.
[0039]
In the present invention, a semiconductor element and other electronic components different from the semiconductor element, such as a capacitor, a resistor, and an inductor, can be provided on the outer surface of the semiconductor carrier. In this case, a small hybrid circuit device is effective. Can be used for
[0040]
【The invention's effect】
According to the semiconductor device of the present invention, the first electrode is formed on the first main surface of the semiconductor element and the bendable insulating substrate material, and the first electrode is electrically connected to the second main surface. A semiconductor element protecting member formed with a second electrode connected to the first substrate, and the insulating substrate material is disposed on the first main surface of the first electrode so as to face the electrode forming surface of the semiconductor element. A second region opposite to the back surface of the electrode formation surface of the semiconductor element is formed, and the first electrode is directly connected to the electrode of the semiconductor element, and the second electrode Can be mounted without damaging the semiconductor elements, and the mounting area on the mounting board is slightly larger than the area of the semiconductor elements. High-density mounting becomes possible.
[0041]
Furthermore, according to the semiconductor device of the present invention, a plurality of the semiconductor devices are stacked, and the semiconductor devices positioned above and below are electrically connected to each other by the second electrodes. A semiconductor device in which elements are mounted on a mounting substrate with a mounting area equal to the mounting area of one semiconductor element can be obtained.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view showing a configuration of a semiconductor device according to
FIG. 2 is a cross-sectional view showing a configuration of a semiconductor device according to a second embodiment of the present invention.
FIG. 3 is a cross-sectional view showing a configuration of a semiconductor device according to a third embodiment of the present invention.
FIG. 4 is a cross-sectional view showing a configuration of a semiconductor device according to Embodiment 4 of the present invention.
FIG. 5 is a sectional view showing a configuration of a semiconductor device according to a fifth embodiment of the present invention.
FIG. 6 is a cross-sectional view showing a configuration of a semiconductor device according to Example 6 of the present invention.
[Explanation of symbols]
DESCRIPTION OF
7 External electrode b
8 Insulator
Claims (12)
前記絶縁性基板材料をその前記第１の主面に前記第１の半導体素子の電極形成面に対向する第１の領域と、前記第１の半導体素子の電極形成面の裏側面に対向する第２の領域とが形成されるよう折り曲げて、前記接続電極と前記第１の半導体素子の電極とを電気的に接続し、前記第２の半導体素子もしくは前記電子部品が前記第１の領域と前記第２の領域との間に挟まれており、前記外部電極を外部との電気的接続を行うための電極にした半導体装置。A connection electrode is formed on the first main surface of the first semiconductor element, the second semiconductor element or electronic component, and the foldable insulating substrate material, and the connection electrode is electrically connected to the second main surface. A semiconductor element protecting member formed with a connected external electrode;
The insulating substrate material has a first region opposite to the electrode formation surface of the first semiconductor element on the first main surface and a back surface opposite to the electrode formation surface of the first semiconductor element. 2 is formed to electrically connect the connection electrode and the electrode of the first semiconductor element, and the second semiconductor element or the electronic component is connected to the first area and the electrode of the first semiconductor element. A semiconductor device sandwiched between a second region and the external electrode as an electrode for electrical connection with the outside .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11616695A JP3838524B2 (en) | 1995-05-15 | 1995-05-15 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11616695A JP3838524B2 (en) | 1995-05-15 | 1995-05-15 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08316636A JPH08316636A (en) | 1996-11-29 |
| JP3838524B2 true JP3838524B2 (en) | 2006-10-25 |
Family
ID=14680427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11616695A Expired - Fee Related JP3838524B2 (en) | 1995-05-15 | 1995-05-15 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3838524B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5423627B2 (en) * | 2010-09-14 | 2014-02-19 | 富士通セミコンダクター株式会社 | Semiconductor device test apparatus and test method |
| JP6452482B2 (en) * | 2015-02-16 | 2019-01-16 | 古河電気工業株式会社 | Electronic module |
-
1995
- 1995-05-15 JP JP11616695A patent/JP3838524B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08316636A (en) | 1996-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4037589B2 (en) | Resin-encapsulated power semiconductor device | |
| JP3644662B2 (en) | Semiconductor module | |
| US7613010B2 (en) | Stereoscopic electronic circuit device, and relay board and relay frame used therein | |
| JP2816028B2 (en) | Method for manufacturing semiconductor device | |
| JP3838331B2 (en) | Semiconductor device and manufacturing method thereof, circuit board, and electronic apparatus | |
| US20090008771A1 (en) | Semiconductor module device, method of manufacturing the same, flat panel display, and plasma display panel | |
| JP2001203319A (en) | Laminated semiconductor device | |
| JPH07307574A (en) | Multilayered metal printed board and molded module | |
| JPH07263625A (en) | Perpendicular integrated circuit chip laminated body with discrete chip carrier formed of dielectric tape | |
| JP5757573B2 (en) | Semiconductor device | |
| JP2001308260A (en) | Semiconductor device | |
| JP2004179232A (en) | Semiconductor device, manufacturing method thereof, and electronic apparatus | |
| US20150282327A1 (en) | Multilayer electronic device and manufacturing method therefor | |
| JP3603354B2 (en) | Hybrid integrated circuit device | |
| JP2022035806A (en) | Semiconductor package, semiconductor device, semiconductor package-mounted apparatus, and semiconductor device-mounted apparatus | |
| JPWO2020017582A1 (en) | module | |
| CN212752722U (en) | Battery protection board and mobile terminal | |
| US7843051B2 (en) | Semiconductor package and method of fabricating the same | |
| JP2002009228A (en) | Semiconductor device | |
| JP3838524B2 (en) | Semiconductor device | |
| JP3611957B2 (en) | Stacked package | |
| JP3450477B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH04273150A (en) | Semiconductor device | |
| JPH08236940A (en) | Multilayered wiring board | |
| JPH10242379A (en) | Semiconductor module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20060728 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20090811 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100811 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110811 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |