JP3825486B2

JP3825486B2 - Liquid crystal display

Info

Publication number: JP3825486B2
Application number: JP30655294A
Authority: JP
Inventors: 龍司西川
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 1994-12-09
Filing date: 1994-12-09
Publication date: 2006-09-27
Anticipated expiration: 2021-09-27
Also published as: JPH08160461A

Description

【０００１】
【産業上の利用分野】
本発明は、ブラックマトリクスを薄膜トランジスタのアレイ基板側に形成して開口率を向上した液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は小型、薄型、低消費電力などの利点があり、ＯＡ機器、ＡＶ機器などの分野で実用化が進んでいる。特に、スイッチング素子として、薄膜電界効果型トランジスタ（以下、ＴＦＴと略す）を用い、線順次走査駆動を可能としたアクティブマトリクス型は、原理的にデューティ比１００％のスタティック駆動をマルチプレクス的に行うことができ、大画面、高コントラスト比の動画表示が可能となる。
【０００３】
アクティブマトリクス型液晶表示装置は、液晶駆動用の画素電極がマトリクス状に配置形成され、更に各画素電極にＴＦＴが接続形成されてなるアレイ基板と、共通電極が全面的に形成された対向基板が、液晶を挟んで貼り合わせされて構成されている。画素電極と共通電極の対向部分は、液晶を誘電層とした画素容量となっている。共通電極は所定の電圧に設定され、各画素電極はＴＦＴのＯＮ中に選択された信号電圧が印加されて、各画素容量が駆動される。画素容量に印加された電圧は、次フィールドでの書き換えまでの間、ＴＦＴのＯＦＦ抵抗により保持される。液晶は、このように各画素容量に形成された電界により配向状態が微調整されて、光が変調され、これらの合成光を巨視的に視認することにより、表示画像として観察される。
【０００４】
このような液晶表示装置の構造を図３及び図４を用いて説明する。図３は単位画素部分の平面図であり、図４は図３のＡ−Ａ線に沿った断面図である。ガラスなどの基板（１０）上に、Ｃｒなどからなるゲートライン（１１Ｌ）及び補助容量電極（１２）が形成され、ゲートライン（１１Ｌ）の一部はＴＦＴのゲート電極（１１Ｇ）として突出されている。ゲートライン（１１Ｌ）及び補助容量電極（１２）を覆う全面にはＳｉＮXなどのゲート絶縁層（１３）が被覆されている。ゲート絶縁層（１３）上の、ゲート電極（１１Ｇ）に対応する位置には、ＴＦＴのチャンネル層であるａ−Ｓｉ層（１４）、ＳｉＮXなどのエッチングストッパー（１５）、及び、オーミックコンタクトを取るためにソース及びドレイン領域に介在されたＮ+ａ−Ｓｉ層（１６Ｓ，１６Ｄ）が形成されている。一方、ゲート絶縁層（１３）上にはまた、インジウムとスズの酸化物合金（ＩＴＯ：indium tin oxide）からなる画素電極（１７）が形成されている。更に、ゲート絶縁層（１３）には、Ａｌなどによりソース電極（１８）、ドレイン電極（１９Ｄ）及びドレインライン（１９Ｌ）が形成されている。ソース電極（１８）は画素電極（１７）とＮ+ａ−Ｓｉ層（１６Ｓ）を接続し、ドレイン電極（１９Ｄ）はドレンライン（１９Ｌ）と一体でＮ+ａ−Ｓｉ層（１６Ｄ）へ接続されている。画素電極（１７）と補助容量電極（１２）の重畳部は電荷保持用の補助容量を成し、ゲートライン（１１Ｌ）とドレインライン（１９Ｌ）は、画素電極（１７）の周辺領域に位置し、交差して配置されている。更に、これらを覆う全面には、ＳｉＮXが被覆されて層間絶縁層（２０）を成し、層間絶縁層（２０）上には、Ｃｒなどの遮光層（２１）が形成されて、画素電極（１７）間の全域を被覆し、ブラックマトリクス（ＢＭ）となっている。
【０００５】
更に、このような構造のＴＦＴアレイ基板の上方には、液晶層（３２）を介して、基板（３０）上に、ＩＴＯの共通電極（３１）が形成されてなる対向基板が配され、共通電極（３１）及び液晶層（３２）が画素電極（１７）により規格されて画素容量を構成し、液晶表示装置に完成される。
以上は、ＢＭをＴＦＴアレイ基板側に形成したＢＭオンＴＦＴアレイ基板構造であり、高コントラスト比と高開口率を実現したものである。即ち、画素容量の領域外の未変調光を遮断するＢＭをＴＦＴアレイ基板側に形成することにより、ＢＭを対向基板側に形成した場合の貼り合わせずれを考慮した５〜１０μｍのマージンを無くし、画素電極（１７）と遮光層（２１）のアライメント時の位置ずれを考慮した２〜３μｍのマージンをもってＢＭを形成し、これらの有効表示領域の得失の結果、開口率が向上されている。
【０００６】
図５は、従来の液晶表示装置の駆動方法を示す波形図である。ＶｇＬとＶｇＨはゲート電圧、Ｖｄはドレイン電圧、Ｖｓはソース電圧、Ｖｃｏｍは共通電極電圧及び補助容量電極電圧である。ゲート電圧がＶｇＨに立ち上がると、ＴＦＴはＯＮになり、ソース電圧（Ｖｓ）がドレイン電圧（Ｖｄ）と同じレベルになる。そして、ゲート電圧がＶｇＬに立ち下がると、ＴＦＴはＯＦＦになり、保持状態に入るが、ゲート・ソース間の寄生容量部でソース電圧（Ｖｓ）がゲート電圧（Ｖｇ）の立ち下がりの影響を受けて、ΔＶｓだけ下へシフトする。このため、共通電極電圧（Ｖｃｏｍ）は、その中心レベル（Ｖｃ）をドレイン電圧（Ｖｄ）の正負反転の中心レベルよりも、ΔＶｓだけ下へシフトさせている。ここで挙げたライン反転駆動では、共通電極電圧（Ｖｃｏｍ）は一走査期間毎に正負が反転し、ゲート電圧がＶｇＬの期間中は保持期間となり、ソース電圧（Ｖｓ）は、共通電極電圧（Ｖｃｏｍ）の反転に従って振られ、画素容量へ印加された保持電圧（Ｖｌｃ）が一定に保つようにされる。ドレイン電圧（Ｖｄ）の正負反転は、共通電極電圧（Ｖｃｏｍ）の正負反転と一走査期間毎に逆になっているとともに、ドレイン電圧（Ｖｄ）と共通電極電圧（Ｖｃｏｍ）の正負関係は、フィールド毎に逆転し、液晶層（３２）へ印加される電界もフィールド毎に正負が反転され、液晶の劣化が防止されている。
【０００７】
【発明が解決しようとする課題】
図４に示す如く、遮光層（２１）は、ブラックマトリクスとして表示画面領域の全域に、層間絶縁層（２０）を介して全てのＴＦＴ及びドレンライン（１９Ｌ）に共通に重畳されている。遮光層（２１）はフローティング状態にあるので、ドレインライン（１９Ｌ）との寄生容量によりドレイン信号電圧の正負反転の影響を受けて、遮光層（２１）の電圧（Ｖｂｍ）は平均的に０［Ｖ］の状態に固定されている。このため、図５で示したフィールドの共通電極（Ｖｃｏｍ）が負となる期間（Ａ１，Ａ２，・・・）では、ソース電圧（Ｖｓ）が大きく下がり、遮光層（２１）とソース電極（１９Ｄ）間の電圧（Ｖｂｓ）がＴＦＴの閾値を越え、リーク電流が生じる。即ち、遮光層（２１）をゲートとした寄生ＴＦＴが導通する。このため、画素容量の電圧保持率が低下し、期間（Ａ１，Ａ２，・・・）の度に、ソース電圧（Ｖｓ）がドレイン電圧（Ｖｄ）のレベルへ向かって変化するため、画素容量の保持電圧（Ｖｌｃ）が減少し、コントラスト比が低下する問題を招いていた。
【０００８】
また、図５とドレイン電圧（Ｖｄ）の正負が逆のフィールドでも、ドレイン電圧（Ｖｄ）の負レベルが大きくなると、遮光層（２１）とドレイン電極（１９Ｄ）間の電圧（Ｖｂｄ）が閾値を越え、やはり、ＴＦＴのリークを招く。
このような、リーク電流の生じ得る期間は、全期間の１／２に当るため、表示画像によっては、ソース電圧（Ｖｓ）の変化が起こって、電圧保持率が下がり、コントラスト比の低下が顕著になっていた。特に、表示画面の中央部分では、光源や周囲光からａ−Ｓｉ層（１４）に光が回り込み、ＴＦＴの抵抗が下がるため、いよいよリーク電流が生じやすくなっており、黒、あるいは、白が十分に得られず灰色になる、いわゆる光抜けが生じ、表示品位を悪化させていた。
【０００９】
【課題を解決するための手段】
第１に、第１の基板上に形成され液晶駆動用の画素容量の一方を構成する複数の画素電極、該各画素電極に接続する複数の薄膜トランジスタ、層間絶縁層を挟んで前期薄膜トランジスタを覆う遮光層、及び、前記第１の基板の液晶層を挟んだ対向位置に固定された第２の基板上に全面的に形成され前記各画素電極により規格されて前記各画素容量の他方を構成する共通電極が設けられた液晶表示装置の駆動方法において、前記共通電極は、交流反転駆動され、前記薄膜トランジスタのドレイン電圧の正負反転は、前記共通電極の正負反転と逆になっており、
前記遮光層は、前記共通電極の電圧をレベルシフトさせた電圧が印加され、前記薄膜トランジスタのドレイン電極及びソース電極に対する前記遮光層の電圧が、前記薄膜トランジスタの閾値以下となる電圧に設定されている構成とした。
【００１０】
第２に、前記遮光層は、前記画素容量の領域間の全域に形成されている構成と
した。
【００１１】
【作用】
前記第１の構成で、薄膜トランジスタを被覆する遮光層に、ドレイン電極及びソース電極に対する電圧差が薄膜トランジスタの閾値以下となるように電圧を印加することにより、遮光層の電界効果による薄膜トランジスタのリーク電流が抑えられ、画素容量の電圧保持率の低下が防がれる。
【００１２】
前記第２の構成で、画素容量間の全域を被覆する遮光層に、ドレイン電極及びソース電極に対する電圧差が薄膜トランジスタの閾値以下となるように電圧を印加することにより、全ての画素容量に関して、遮光層の電界効果による薄膜トランジスタのリーク電流が抑えられ、電圧保持率の低下が防がれる。
前記第３の構成で、共通電極信号をレベルシフトさせて、薄膜トランジスタの閾値よりも低くした電圧を遮光層に印加することにより、薄膜トランジスタのリーク電流が防がれるとともに、コストの増大も低く抑えられる。
【００１３】
【実施例】
続いて、本発明の実施例を説明する。図１は、図３及び図４で示した構造の液晶表示装置において、各電極に印加するべき電圧、及び、各電極の電気的振舞を示した波形図である。図３で用いたと同様、ＶｇＬとＶｇＨはゲート電圧、Ｖｄはドレイン電圧、Ｖｓはソース電圧、Ｖｃｏｍは共通電極電圧及び補助容量電極電圧である。Ｖｂｍは遮光層へ印加する電圧であり、共通電極電圧（Ｖｃｏｍ）からレベルシフトさせた電圧で、Ｈレベル時においても、ＴＦＴの閾値を超えないように設定している。
【００１４】
回路的には、共通電極信号の一部を周知のレベルシフト回路へ入力し、その出力を遮光層（２１）へ印加する構成とする。
ゲート電圧がＶｇＨ期間中、ＴＦＴはＯＮになり、ソース電圧（Ｖｓ）がドレイン電圧（Ｖｄ）と同じレベルにされる。その後、ゲート電圧がＶｇＬに立ち下がると、ＴＦＴはＯＦＦになり、保持状態に入るが、ゲート・ソース間の寄生容量部でソース電圧（Ｖｓ）がゲート電圧（Ｖｇ）の立ち下がりの影響を受けて、ΔＶｓだけ下へシフトする。このため、共通電極電圧（Ｖｃｏｍ）は、その中心レベル（Ｖｃ）をドレイン電圧（Ｖｄ）の正負反転の中心レベルよりも、ΔＶｓだけ下へシフトさせている。ここで挙げたライン反転駆動では、共通電極電圧（Ｖｃｏｍ）は一走査期間毎に正負が反転し、ゲート電圧ＶｇＬ期間中は保持期間となり、ソース電圧（Ｖｓ）は、共通電極電圧（Ｖｃｏｍ）の反転に従って上下に振られ、画素容量の保持電圧（Ｖｌｃ）を一定に保っている。ドレイン電圧（Ｖｄ）の正負反転は、共通電極電圧（Ｖｃｏｍ）の正負反転と一走査期間毎に逆になっているとともに、ドレイン電圧（Ｖｄ）と共通電極電圧（Ｖｃｏｍ）の正負関係は、フィールド毎に逆転し、液晶層（３０）へ印加される電界もフィールド毎に正負が反転され、液晶の劣化が防止されている。
【００１５】
本発明では、遮光層の電圧（Ｖｂｍ）は、共通電極電圧（Ｖｃｏｍ）より一定幅引き下げられたレベルに設定されており、ソース電圧（Ｖｓ）との電圧差Ｖｂｓ、及び、ドレイン電圧（Ｖｄ）との電圧差Ｖｂｄが最大でもＴＦＴの閾値以下となる構成で、寄生ＴＦＴの導通を抑えている。
本実施例では特に、共通電極電圧（Ｖｃｏｍ）を、その中心レベルをゲートＬ電圧（ＶｇＬ）と同じレベルになるようにレベルシフトを施して遮光層（２１）へ印加する構成とすることにより、全期間において、ソース及びドレイン電極に対する遮光層（２１）の電圧差をＴＦＴの閾値以下としている。これにより、遮光層（２１）をゲートとした電界効果によりＴＦＴのＯＦＦ抵抗が低下することがなくなり、リーク電流によるソース電圧（Ｖｓ）の変化が防がれ、保持電圧（Ｖｌｃ）の減少が抑えられ、結果的に電圧保持率が向上される。
【００１６】
図２に、このように構成された液晶表示装置の電圧と透過光強度の関係を調べた実験結果を示す。（ａ）は本発明の液晶表示装置について行った実験結果を示した特性図であり、（ｂ）は比較例として従来通りの駆動を行った液晶表示装置についての特性図である。実験では、ライン反転駆動において、遮光層（２１）の電圧（Ｖｂｍ）を、それぞれ、フローティング、及び、共通電極電圧（Ｖｃｏｍ）からのレベルシフト信号に設定し、ドレイン電圧（Ｖｄ）の振幅を実用範囲内の最大幅１０［Ｖ］にした状態で、ゲート電圧（Ｖｇ）の振幅を１５［Ｖ］に保ったまま、ゲートＬ電圧（ＶｇＬ）をＶ＝−２５［Ｖ］から０［Ｖ］まで変化させた時の透過光強度（Ｔ）を調べグラフを作成した。ここで、白点で示したグラフは初期状態の装置についての実験結果であり、黒点で示したグラフは４００万ｌｘ、６０℃の条件で３０分間の負荷を加えて、信頼性を調べた実験結果である。なお、透過光強度（Ｔ）の値は変化分率に基づいて任意に設定している。また、実験は、ノーマリ・ホワイト・モードで行い、特に、ＴＦＴのＯＦＦ特性を透過光強度（Ｔ）により査定することを目的とした。
【００１７】
（ａ）のグラフより、電圧（Ｖ）が−７［Ｖ］の時、透過光強度（Ｔ）が急激に変化しており、ここから閾値（Ｖth）が存在し始めるのがわかる。即ち、ドレイン電圧（Ｖｄ）のレベルによっては、遮光層とドレイン電極間電圧（Ｖｂｄ）、あるいは、遮光層とソース電極間電圧（Ｖｂｓ）が閾値を越え、リーク電流が生じて透過光強度（Ｔ）が変化し、特性が不安定になっている。一方、閾値（Ｖth）以下の域では、透過光強度（Ｔ）は十分に低いレベルで一定に保たれており、特性が非常に安定している。これより、ゲートＬ電圧（ＶｇＬ）を、この閾値（Ｖth）以下に設定することにより、ＴＦＴのＯＦＦ抵抗が十分に高まり、ソース電圧（Ｖｓ）が一定レベルに保たれ、高い電圧保持率が得られることが判る。また、信頼性試験後にも特性の変化はほとんど見られない。
【００１８】
これに対して（ｂ）では、透過光強度（Ｔ）の変化が緩やかで、全体的に電圧（Ｖ）の変化に伴って透過光強度（Ｔ）も変化しているとともに、十分に低いレベルが得られていない。即ち、遮光層（２１）の電界効果によるＴＦＴのリークのため電圧保持率が低下するので、透過光強度（Ｔ）を十分に低く、かつ、一定に保つことができなくなっている。またこの場合、最大のコントラスト比を得るには、ゲートＬ電圧（ＶｇＬ）を−２５［Ｖ］以下にとる必要があり、全体として、ゲート電圧（Ｖｇ）の振幅が大きくなるので、消費電力の増大、あるいは、ドライバー素子の耐久性などにも問題がでてくる。また、信頼性試験によっても、特性が大きく変化している。即ち、光照射あるいは高温状態下でＴＦＴのリーク電流が更に増大するため、電圧保持率が低下し、十分に低いレベルを維持できていないことが判る。
【００１９】
本発明では、遮光層の電界効果を無くして、ＴＦＴのリーク電流を抑えて電圧保持率を向上したことにより、（ａ）に示したように、閾値（Ｖth）以下の域において透過光強度（Ｔ）が安定する特性が得られるとともに、信頼性が向上された。即ち、ＴＦＴのＯＦＦ時の透過光強度（Ｔ）を一定に、かつ、高い信頼性をもって保つことができた。また、閾値（Ｖth）での透過光強度（Ｔ）の変化が急峻であるため、ゲートＬ電圧を、閾値（Ｖth）を越えない高めの値に設定することができる。このため、ゲートＬ電圧に要されるＯＮ／ＯＦＦ電圧比が小さくなり、ゲート信号振幅を小さく設定することにより、消費電力の低減、ドライバー素子の劣化防止がなされる。
【００２０】
【発明の効果】
以上の説明から明らかな如く、ソース電極及びドレイン電極に対する遮光層の電圧がＴＦＴの閾値以下となるように、遮光層の信号電圧を設定することにより、遮光層をゲートとしたＴＦＴの導通を抑え、電圧保持率を向上するとともに、高い信頼性を得ることができた。また、急峻な閾値特性を持った電圧−透過光強度特性が得られるので、ゲート電圧のＯＮ／ＯＦＦ電圧比が小さく抑えられ、ゲート信号振幅を小さくして消費電力を低下することができる。また、これにより、駆動部素子の特性劣化が防がれ、寿命が延長された。
【図面の簡単な説明】
【図１】本発明の実施例に係る液晶表示装置の電気的振舞を示した波形図である。
【図２】本発明及び従来の液晶表示装置の特性を比較した電圧−透過光強度の特性曲線である。
【図３】液晶表示装置の単位画素部分の平面図である。
【図４】図３のＡ−Ａ線に沿った断面図である。
【図５】従来の液晶表示装置の電気的振舞を示した波形図である。
【符号の説明】
１０，３０基板
１１ゲート電極配線
１２補助容量電極
１３層間絶縁層
１４ａ−Ｓｉ
１５エッチングストッパー
１６Ｎ+ａ−Ｓｉ
１７画素電極
１８ソース電極
１９ドレイン電極配線
２０層間絶縁層
２１遮光層
３１共通電極
３２液晶層
Ｖｇゲート電圧
Ｖｄドレイン電圧
Ｖｓソース電圧
Ｖｃｏｍ共通電極電圧
Ｖｂｍ遮光層電圧
Ｖｂｄ遮光層・ドレイン電極間電圧
Ｖｂｓ遮光層・ソース電極間電圧
Ｖｌｃ保持電圧[0001]
[Industrial application fields]
The present invention relates to a liquid crystal display device in which a black matrix is formed on an array substrate side of a thin film transistor to improve an aperture ratio.
[0002]
[Prior art]
A liquid crystal display device has advantages such as a small size, a thin shape, and low power consumption, and is practically used in fields such as OA equipment and AV equipment. In particular, an active matrix type using a thin film field effect transistor (hereinafter abbreviated as TFT) as a switching element and capable of line-sequential scanning driving, in principle, performs static driving with a duty ratio of 100% in a multiplexed manner. It is possible to display a moving image with a large screen and a high contrast ratio.
[0003]
An active matrix type liquid crystal display device has an array substrate in which pixel electrodes for driving liquid crystals are arranged and formed in a matrix, and TFTs are connected to each pixel electrode, and a counter substrate on which a common electrode is entirely formed. The liquid crystal is laminated and sandwiched. The facing portion between the pixel electrode and the common electrode is a pixel capacitor using liquid crystal as a dielectric layer. The common electrode is set to a predetermined voltage, and each pixel capacitor is driven by applying a signal voltage selected while the TFT is ON to each pixel electrode. The voltage applied to the pixel capacitor is held by the OFF resistance of the TFT until rewriting in the next field. The liquid crystal is observed as a display image by finely adjusting the alignment state by the electric field formed in each pixel capacitor in this way, modulating the light, and macroscopically viewing the combined light.
[0004]
The structure of such a liquid crystal display device will be described with reference to FIGS. FIG. 3 is a plan view of the unit pixel portion, and FIG. 4 is a cross-sectional view taken along the line AA of FIG. A gate line (11L) made of Cr or the like and an auxiliary capacitance electrode (12) are formed on a substrate (10) such as glass, and a part of the gate line (11L) protrudes as a gate electrode (11G) of the TFT. Yes. The entire surface covering the gate line (11L) and the auxiliary capacitance electrode (12) is covered with a gate insulating layer (13) such as SiNx. At the position corresponding to the gate electrode (11G) on the gate insulating layer (13), an a-Si layer (14) which is a channel layer of the TFT, an etching stopper (15) such as SiNx, and an ohmic contact are taken. Therefore, N + a-Si layers (16S, 16D) interposed between the source and drain regions are formed. On the other hand, a pixel electrode (17) made of indium and tin oxide alloy (ITO: indium tin oxide) is also formed on the gate insulating layer (13). Furthermore, a source electrode (18), a drain electrode (19D), and a drain line (19L) are formed of Al or the like on the gate insulating layer (13). The source electrode (18) connects the pixel electrode (17) and the N + a-Si layer (16S), and the drain electrode (19D) is connected to the drain line (19L) and connected to the N + a-Si layer (16D). Has been. The overlapping portion of the pixel electrode (17) and the auxiliary capacitance electrode (12) forms an auxiliary capacitance for charge retention, and the gate line (11L) and the drain line (19L) are located in the peripheral region of the pixel electrode (17). , Are arranged crossing. Further, the entire surface covering them is covered with SiNx to form an interlayer insulating layer (20). On the interlayer insulating layer (20), a light shielding layer (21) such as Cr is formed, and a pixel electrode ( 17) Covers the entire area and forms a black matrix (BM).
[0005]
Furthermore, a counter substrate in which an ITO common electrode (31) is formed is arranged on the substrate (30) via the liquid crystal layer (32) above the TFT array substrate having such a structure. The electrode (31) and the liquid crystal layer (32) are standardized by the pixel electrode (17) to form a pixel capacitor, and the liquid crystal display device is completed.
The above is a BM-on-TFT array substrate structure in which a BM is formed on the TFT array substrate side, and realizes a high contrast ratio and a high aperture ratio. That is, by forming a BM that blocks unmodulated light outside the pixel capacitance region on the TFT array substrate side, a margin of 5 to 10 μm that eliminates the bonding deviation when the BM is formed on the counter substrate side is eliminated. The BM is formed with a margin of 2 to 3 μm in consideration of the positional shift at the time of alignment between the pixel electrode (17) and the light shielding layer (21). As a result of the gain and loss of these effective display areas, the aperture ratio is improved.
[0006]
FIG. 5 is a waveform diagram showing a driving method of a conventional liquid crystal display device. VgL and VgH are gate voltages, Vd is a drain voltage, Vs is a source voltage, and Vcom is a common electrode voltage and an auxiliary capacitor electrode voltage. When the gate voltage rises to VgH, the TFT is turned on, and the source voltage (Vs) becomes the same level as the drain voltage (Vd). When the gate voltage falls to VgL, the TFT is turned off and enters the holding state, but the source voltage (Vs) is affected by the fall of the gate voltage (Vg) in the parasitic capacitance part between the gate and source. And shift downward by ΔVs. For this reason, the common electrode voltage (Vcom) has its center level (Vc) shifted downward by ΔVs from the center level of positive / negative inversion of the drain voltage (Vd). In the line inversion driving described here, the common electrode voltage (Vcom) is inverted between positive and negative every scanning period, and the gate voltage is a holding period while the gate voltage is VgL, and the source voltage (Vs) is the common electrode voltage (Vcom). ) And the holding voltage (Vlc) applied to the pixel capacitor is kept constant. The positive / negative inversion of the drain voltage (Vd) is opposite to the positive / negative inversion of the common electrode voltage (Vcom) every scanning period, and the positive / negative relationship between the drain voltage (Vd) and the common electrode voltage (Vcom) The electric field applied to the liquid crystal layer (32) is reversed every time, and the polarity is reversed for each field, thereby preventing deterioration of the liquid crystal.
[0007]
[Problems to be solved by the invention]
As shown in FIG. 4, the light shielding layer (21) is superimposed as a black matrix over the entire display screen region in common with all TFTs and drain lines (19L) via the interlayer insulating layer (20). Since the light shielding layer (21) is in a floating state, the voltage (Vbm) of the light shielding layer (21) is 0 [average] on average due to the influence of the positive / negative inversion of the drain signal voltage due to the parasitic capacitance with the drain line (19L). V] is fixed. Therefore, in the period (A1, A2,...) In which the common electrode (Vcom) in the field shown in FIG. 5 is negative, the source voltage (Vs) greatly decreases, and the light shielding layer (21) and the source electrode (19D) ) Exceeds the threshold value of the TFT, and a leak current is generated. That is, the parasitic TFT having the light shielding layer (21) as a gate is conducted. For this reason, the voltage holding ratio of the pixel capacitance is lowered, and the source voltage (Vs) changes toward the drain voltage (Vd) level every period (A1, A2,...). The holding voltage (Vlc) is reduced, and the contrast ratio is lowered.
[0008]
In addition, even in the field where the drain voltage (Vd) is opposite to that in FIG. 5, when the negative level of the drain voltage (Vd) increases, the voltage (Vbd) between the light shielding layer (21) and the drain electrode (19D) has a threshold value. In the meantime, the TFT leaks.
Since the period during which leakage current can occur is half of the total period, depending on the display image, the source voltage (Vs) changes, the voltage holding ratio decreases, and the contrast ratio decreases significantly. It was. In particular, in the central portion of the display screen, light flows from the light source and ambient light to the a-Si layer (14) and the TFT resistance decreases, so that leakage current is more likely to occur, and black or white is sufficient. In other words, a so-called light omission occurs, resulting in a deterioration of display quality.
[0009]
[Means for Solving the Problems]
First, a plurality of pixel electrodes formed on the first substrate and constituting one of the pixel capacitors for driving the liquid crystal, a plurality of thin film transistors connected to each pixel electrode, and a light shielding covering the previous thin film transistor with an interlayer insulating layer interposed therebetween And a common layer that is formed on the entire surface of the second substrate fixed at an opposing position across the liquid crystal layer of the first substrate and is standardized by the pixel electrodes to constitute the other of the pixel capacitors. In the driving method of the liquid crystal display device provided with the electrode , the common electrode is driven by AC inversion, and the positive / negative inversion of the drain voltage of the thin film transistor is opposite to the positive / negative inversion of the common electrode,
The light shielding layer is configured such that a voltage obtained by level shifting the voltage of the common electrode is applied, and the voltage of the light shielding layer with respect to the drain electrode and the source electrode of the thin film transistor is set to a voltage equal to or lower than a threshold value of the thin film transistor. It was.
[0010]
Second, the light shielding layer is formed over the entire area between the pixel capacitance regions .
[0011]
[Action]
In the first configuration, by applying a voltage to the light shielding layer covering the thin film transistor so that the voltage difference with respect to the drain electrode and the source electrode is equal to or less than the threshold value of the thin film transistor, the leakage current of the thin film transistor due to the field effect of the light shielding layer is reduced. It is suppressed, and a decrease in the voltage holding ratio of the pixel capacitance is prevented.
[0012]
In the second configuration, by applying a voltage to the light shielding layer covering the entire area between the pixel capacitors so that the voltage difference with respect to the drain electrode and the source electrode is equal to or less than the threshold value of the thin film transistor, the light shielding is performed for all the pixel capacitors. The leakage current of the thin film transistor due to the electric field effect of the layer is suppressed, and a decrease in voltage holding ratio is prevented.
In the third configuration, the common electrode signal is level-shifted, and a voltage lower than the threshold value of the thin film transistor is applied to the light shielding layer, so that the leakage current of the thin film transistor can be prevented and the increase in cost can be suppressed low. .
[0013]
【Example】
Next, examples of the present invention will be described. FIG. 1 is a waveform diagram showing the voltage to be applied to each electrode and the electrical behavior of each electrode in the liquid crystal display device having the structure shown in FIGS. As in FIG. 3, VgL and VgH are gate voltages, Vd is a drain voltage, Vs is a source voltage, and Vcom is a common electrode voltage and an auxiliary capacitor electrode voltage. Vbm is a voltage applied to the light shielding layer and is a level shifted from the common electrode voltage (Vcom), and is set so as not to exceed the TFT threshold even at the H level.
[0014]
In terms of circuit, a part of the common electrode signal is input to a well-known level shift circuit, and the output is applied to the light shielding layer (21).
While the gate voltage is VgH, the TFT is turned on, and the source voltage (Vs) is set to the same level as the drain voltage (Vd). After that, when the gate voltage falls to VgL, the TFT is turned off and enters the holding state, but the source voltage (Vs) is affected by the fall of the gate voltage (Vg) in the parasitic capacitance part between the gate and source. And shift downward by ΔVs. For this reason, the common electrode voltage (Vcom) has its center level (Vc) shifted downward by ΔVs from the center level of positive / negative inversion of the drain voltage (Vd). In the line inversion driving described here, the common electrode voltage (Vcom) is inverted between positive and negative every scanning period, becomes a holding period during the gate voltage VgL period, and the source voltage (Vs) is equal to the common electrode voltage (Vcom). It is swung up and down according to the inversion, and the holding voltage (Vlc) of the pixel capacitance is kept constant. The positive / negative inversion of the drain voltage (Vd) is opposite to the positive / negative inversion of the common electrode voltage (Vcom) every scanning period, and the positive / negative relationship between the drain voltage (Vd) and the common electrode voltage (Vcom) The electric field applied to the liquid crystal layer (30) is reversed every time, and the polarity is reversed for each field, thereby preventing the deterioration of the liquid crystal.
[0015]
In the present invention, the voltage (Vbm) of the light shielding layer is set to a level lower than the common electrode voltage (Vcom) by a certain width, the voltage difference Vbs from the source voltage (Vs), and the drain voltage (Vd). The voltage difference Vbd between the first and second TFTs is at most equal to or less than the TFT threshold value, and conduction of the parasitic TFT is suppressed.
In this embodiment, in particular, the common electrode voltage (Vcom) is applied to the light shielding layer (21) by applying a level shift so that the center level thereof is the same level as the gate L voltage (VgL). During the entire period, the voltage difference of the light shielding layer (21) with respect to the source and drain electrodes is set to be equal to or less than the threshold value of the TFT. Thereby, the OFF resistance of the TFT is not lowered by the electric field effect with the light shielding layer (21) as the gate, the change of the source voltage (Vs) due to the leakage current is prevented, and the decrease of the holding voltage (Vlc) is suppressed. As a result, the voltage holding ratio is improved.
[0016]
FIG. 2 shows the experimental results of examining the relationship between the voltage and the transmitted light intensity of the liquid crystal display device thus configured. (A) is the characteristic view which showed the experimental result done about the liquid crystal display device of this invention, (b) is the characteristic view about the liquid crystal display device which performed the drive as usual as a comparative example. In the experiment, in the line inversion driving, the voltage (Vbm) of the light shielding layer (21) is set to the level shift signal from the floating and common electrode voltages (Vcom), respectively, and the amplitude of the drain voltage (Vd) is practically used. The gate L voltage (VgL) is changed from V = −25 [V] to 0 [V] while maintaining the amplitude of the gate voltage (Vg) at 15 [V] in the state where the maximum width is 10 [V]. A graph was prepared by examining the transmitted light intensity (T) when changed up to. Here, the graph indicated by a white dot is an experimental result of the apparatus in the initial state, and the graph indicated by a black dot is an experiment in which the reliability was examined by applying a load of 30 minutes under the conditions of 4 million lx and 60 ° C. It is a result. Note that the value of the transmitted light intensity (T) is arbitrarily set based on the change rate. The experiment was performed in a normally white mode. In particular, the purpose was to evaluate the OFF characteristics of the TFT by the transmitted light intensity (T).
[0017]
From the graph of (a), it can be seen that when the voltage (V) is −7 [V], the transmitted light intensity (T) changes abruptly, and the threshold value (Vth) begins to exist. That is, depending on the level of the drain voltage (Vd), the voltage between the light shielding layer and the drain electrode (Vbd) or the voltage between the light shielding layer and the source electrode (Vbs) exceeds the threshold value, and a leakage current is generated, causing the transmitted light intensity (T ) Changes and the characteristics are unstable. On the other hand, in the region below the threshold (Vth), the transmitted light intensity (T) is kept constant at a sufficiently low level, and the characteristics are very stable. Thus, by setting the gate L voltage (VgL) below this threshold value (Vth), the OFF resistance of the TFT is sufficiently increased, the source voltage (Vs) is maintained at a constant level, and a high voltage holding ratio is obtained. You can see that In addition, there is almost no change in characteristics after the reliability test.
[0018]
On the other hand, in (b), the change in transmitted light intensity (T) is gradual, and the transmitted light intensity (T) also changes as the voltage (V) changes as a whole. Is not obtained. That is, since the voltage holding ratio is lowered due to TFT leakage due to the electric field effect of the light shielding layer (21), the transmitted light intensity (T) cannot be kept sufficiently low and constant. In this case, in order to obtain the maximum contrast ratio, the gate L voltage (VgL) needs to be set to −25 [V] or less. As a whole, the amplitude of the gate voltage (Vg) increases, so that the power consumption is reduced. There is also a problem with the increase or the durability of the driver element. Also, the characteristics are greatly changed by the reliability test. That is, it can be understood that the leakage current of the TFT further increases under light irradiation or high temperature conditions, so that the voltage holding ratio is lowered and a sufficiently low level cannot be maintained.
[0019]
In the present invention, since the electric field effect of the light shielding layer is eliminated, the leakage current of the TFT is suppressed and the voltage holding ratio is improved, as shown in (a), the transmitted light intensity (in the region below the threshold (Vth) ( The characteristic that T) was stabilized was obtained and the reliability was improved. That is, the transmitted light intensity (T) when the TFT was OFF could be kept constant and highly reliable. Further, since the change in transmitted light intensity (T) at the threshold value (Vth) is steep, the gate L voltage can be set to a higher value that does not exceed the threshold value (Vth). For this reason, the ON / OFF voltage ratio required for the gate L voltage is reduced, and by setting the gate signal amplitude to be small, power consumption is reduced and deterioration of the driver element is prevented.
[0020]
【The invention's effect】
As is clear from the above description, by setting the signal voltage of the light shielding layer so that the voltage of the light shielding layer with respect to the source electrode and the drain electrode is equal to or lower than the TFT threshold, conduction of the TFT with the light shielding layer as the gate is suppressed. In addition to improving the voltage holding ratio, high reliability could be obtained. In addition, since the voltage-transmitted light intensity characteristic having a steep threshold characteristic can be obtained, the ON / OFF voltage ratio of the gate voltage can be kept small, the gate signal amplitude can be reduced, and the power consumption can be reduced. This also prevents the deterioration of the characteristics of the drive unit element and extends the life.
[Brief description of the drawings]
FIG. 1 is a waveform diagram showing an electrical behavior of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a voltage-transmitted light intensity characteristic curve comparing the characteristics of the present invention and a conventional liquid crystal display device.
FIG. 3 is a plan view of a unit pixel portion of the liquid crystal display device.
4 is a cross-sectional view taken along line AA in FIG.
FIG. 5 is a waveform diagram showing an electrical behavior of a conventional liquid crystal display device.
[Explanation of symbols]
10, 30 Substrate 11 Gate electrode wiring 12 Auxiliary capacitance electrode 13 Interlayer insulating layer 14 a-Si
15 Etching stopper 16 N + a-Si
17 pixel electrode 18 source electrode 19 drain electrode wiring 20 interlayer insulating layer 21 light shielding layer 31 common electrode 32 liquid crystal layer Vg gate voltage Vd drain voltage Vs source voltage Vcom common electrode voltage Vbm light shielding layer voltage Vbd light shielding layer / drain electrode voltage Vbs light shielding Layer-source electrode voltage Vlc Holding voltage

Claims

A plurality of pixel electrodes formed on the first substrate and constituting one of the pixel capacitors for driving the liquid crystal, a plurality of thin film transistors connected to each pixel electrode, a light shielding layer covering the thin film transistors with an interlayer insulating film interposed therebetween, and A common electrode is provided which is entirely formed on a second substrate fixed at an opposing position across the liquid crystal layer of the first substrate and is standardized by each pixel electrode and constituting the other of the pixel capacitors. In the driving method of the liquid crystal display device,
The common electrode is driven by AC inversion,
The positive / negative inversion of the drain voltage of the thin film transistor is opposite to the positive / negative inversion of the common electrode,
A voltage obtained by level shifting the voltage of the common electrode is applied to the light shielding layer, and the voltage of the light shielding layer with respect to the drain electrode and the source electrode of the thin film transistor is set to a voltage that is equal to or lower than a threshold value of the thin film transistor. A method for driving a liquid crystal display device.

2. The method of driving a liquid crystal display device according to claim 1, wherein the light shielding layer is formed over the entire area between the pixel capacitance regions.