JP2698503B2 - Active matrix liquid crystal display - Google Patents

Active matrix liquid crystal display

Info

Publication number
JP2698503B2
JP2698503B2 JP12912692A JP12912692A JP2698503B2 JP 2698503 B2 JP2698503 B2 JP 2698503B2 JP 12912692 A JP12912692 A JP 12912692A JP 12912692 A JP12912692 A JP 12912692A JP 2698503 B2 JP2698503 B2 JP 2698503B2
Authority
JP
Japan
Prior art keywords
electrode line
layer
liquid crystal
pixel electrode
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP12912692A
Other languages
Japanese (ja)
Other versions
JPH06120498A (en
Inventor
功 中村
竹彦 曽根
Original Assignee
株式会社フロンテック
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社フロンテック filed Critical 株式会社フロンテック
Priority to JP12912692A priority Critical patent/JP2698503B2/en
Publication of JPH06120498A publication Critical patent/JPH06120498A/en
Application granted granted Critical
Publication of JP2698503B2 publication Critical patent/JP2698503B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】本発明は、TFT(薄膜トランジ
スタ)をスイッチ素子としたアクティブマトリックス液
晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an active matrix liquid crystal display device using a TFT (thin film transistor) as a switching element.

【0002】[0002]

【従来の技術】図21は、薄膜トランジスタをスイッチ
素子に用いたアクティブマトリックス液晶表示装置の等
価回路の一構成例を示すものである。図21において、
多数の走査電極線G1,G2,…,Gnと、多数の信号電
極線S1,S2,…,Smとがマトリックス状に配線さ
れ、各走査電極線Gはそれぞれ走査回路1に、各信号電
極線Sはそれぞれ信号供給回路2に接続され、各線の交
差部分の近傍にトランジスタ3が設けられ、このトラン
ジスタ3のドレインにコンデンサとなる容量部4と液晶
素子5が接続されて回路が構成されている。
2. Description of the Related Art FIG. 21 shows an example of an equivalent circuit of an active matrix liquid crystal display device using thin film transistors as switching elements. In FIG.
A large number of scanning electrode lines G1, G2, ..., Gn and a large number of signal electrode lines S1, S2, ..., Sm are wired in a matrix. S is connected to the signal supply circuit 2, a transistor 3 is provided near the intersection of each line, and a capacitor 4 serving as a capacitor and a liquid crystal element 5 are connected to the drain of the transistor 3 to form a circuit. .

【0003】図21に示す従来構成の回路においては、
走査電極線G1,G2,…,Gnを順次走査して1つの走
査電極線G上のすべてのトランジスタ3を一斉にオン状
態とし、この走査に同期させて信号供給回路2から信号
電極線S1,S2,…,Smを介し、このオン状態のトラ
ンジスタ3に接続されている容量部4のうち、表示する
べき液晶素子5に対応した容量部4および液晶素子5に
信号電荷を蓄積する。この蓄積された信号電荷は、トラ
ンジスタ3がオフ状態になっても次の走査に至るまで、
対応する液晶素子5を励起し続けるので、液晶素子5が
制御信号により制御され、表示できたことになる。即
ち、このような駆動を行なうことで、外部の駆動用の回
路1、2からは時分割駆動していても、各液晶素子5は
スタティック駆動されていることになる。
In the circuit having the conventional configuration shown in FIG.
The scanning electrode lines G1, G2,..., Gn are sequentially scanned to turn on all the transistors 3 on one scanning electrode line G at once, and in synchronization with this scanning, the signal supply circuit 2 sends the signal electrode lines S1,. The signal charges are stored in the liquid crystal element 5 and the capacitance section 4 corresponding to the liquid crystal element 5 to be displayed, of the capacitance sections 4 connected to the transistor 3 in the ON state via S2,..., Sm. This accumulated signal charge remains unchanged until the next scan even when the transistor 3 is turned off.
Since the corresponding liquid crystal element 5 is continuously excited, the liquid crystal element 5 is controlled by the control signal, and the display is completed. That is, by performing such driving, each liquid crystal element 5 is statically driven even when time-division driving is performed from the external driving circuits 1 and 2.

【0004】図22と図23は、図21に等価回路で示
された従来のアクティブマトリックス液晶表示装置にお
いて、走査電極線Gと信号電極線Sなどを備えたアクテ
ィブマトリックス基板の一構造例の要部を示すものであ
る。図22と図23に示すアクティブマトリックス基板
において、ガラスなどの透明基板6上に、走査電極線G
と信号電極線Sとが互いの交差部分に絶縁層7を介して
マトリックス状に配線されている。また、走査電極線G
と信号電極線Sとの交差部分の近傍に薄膜トランジスタ
3が設けられている。
FIGS. 22 and 23 show a structure of an active matrix substrate provided with scanning electrode lines G and signal electrode lines S in the conventional active matrix liquid crystal display device shown in an equivalent circuit in FIG. It shows a part. In the active matrix substrate shown in FIGS. 22 and 23, the scanning electrode lines G are formed on a transparent substrate 6 such as glass.
And the signal electrode lines S are arranged in a matrix at the intersections of each other with an insulating layer 7 interposed therebetween. Also, the scanning electrode line G
The thin film transistor 3 is provided in the vicinity of the intersection of the signal electrode line S with the thin film transistor S.

【0005】図22と図23に示す薄膜トランジスタ3
は最も一般的な構成のものであり、走査電極線Gから引
き出して設けたゲート電極8上に、図23に示すゲート
絶縁膜9を設け、このゲート絶縁膜9上にアモルファス
シリコン(a-Si)からなる半導体層10を設け、更
にこの半導体層10上にアルミニウムなどの導体からな
るドレイン電極11とソース電極12とを設けて構成さ
れている。また、前記ドレイン電極11は、半導体層1
0とゲート絶縁層9にあけられたコンタクトホール13
を介して画素電極15に接続されている。そして、前記
構成のアクティブマトリックス基板の上方に、配向膜を
備えた上下一対の透明基板により封入された液晶が設け
られてアクティブマトリックス液晶表示装置が構成され
ていて、前記画素電極15が前記液晶の分子に電界を印
加すると液晶分子の配向制御ができるようになってい
る。
[0005] The thin film transistor 3 shown in FIGS.
Has the most general configuration, a gate insulating film 9 shown in FIG. 23 is provided on a gate electrode 8 provided from the scanning electrode line G, and amorphous silicon (a-Si ), And a drain electrode 11 and a source electrode 12 made of a conductor such as aluminum are provided on the semiconductor layer 10. Further, the drain electrode 11 is formed on the semiconductor layer 1.
0 and contact hole 13 opened in gate insulating layer 9
Is connected to the pixel electrode 15 via the. Then, a liquid crystal sealed by a pair of upper and lower transparent substrates provided with an alignment film is provided above the active matrix substrate having the above-described configuration to form an active matrix liquid crystal display device, and the pixel electrode 15 is formed of the liquid crystal. When an electric field is applied to the molecules, the alignment of the liquid crystal molecules can be controlled.

【0006】ところで、前記液晶に同極性の電荷を印加
し続けると、直流成分によって残存するイオン性物質が
片方にかたまり、吸着した電荷により電場が生じて表示
が焼き付いてしまう問題があるために、画素電極15に
印可する電圧の極性が逆になっても液晶は同じ光透過特
性を有することを利用し、液晶の交流駆動を行ない、前
記焼き付きの問題の解消を図っている。
However, if the same polarity of electric charge is continuously applied to the liquid crystal, the remaining ionic substance is lumped to one side by the direct current component, and an electric field is generated by the adsorbed electric charge, causing a problem that the display is burned. Utilizing that the liquid crystal has the same light transmission characteristics even when the polarity of the voltage applied to the pixel electrode 15 is reversed, AC driving of the liquid crystal is performed to solve the problem of the image sticking.

【0007】ところが、液晶を交流駆動した場合、薄膜
トランジスタ3の寄生容量のために、ゲート電圧が画素
電極に飛び込み、画素電極15の電位の動的電圧シフト
が発生する。前記電圧シフトを発生させる寄生容量と
は、アクティブマトリックス液晶表示装置の一部に形成
した絶縁層が容量化してしまうためである。これは、実
際のアクティブマトリックス液晶表示装置の構造におい
て、基板上に走査電極線Gを形成した後に走査電極線G
を覆う絶縁層を形成し、この絶縁層上に種々の成膜を行
なって薄膜状のトランジスタ3などを形成する関係か
ら、これらの部分と走査電極線Gとの間の絶縁層が容量
を形成し、これが寄生容量となってしまうことに起因し
ており、現在のアクティブマトリックス液晶表示装置で
は構造的に避けられないものである。
However, when the liquid crystal is AC driven, the gate voltage jumps into the pixel electrode due to the parasitic capacitance of the thin film transistor 3, and a dynamic voltage shift of the potential of the pixel electrode 15 occurs. The parasitic capacitance that causes the voltage shift is because the insulating layer formed in a part of the active matrix liquid crystal display device becomes capacitive. This is because, in the actual structure of the active matrix liquid crystal display device, the scan electrode lines G are formed after the scan electrode lines G are formed on the substrate.
The insulating layer between these parts and the scanning electrode lines G forms a capacitor because of the formation of the thin film transistor 3 and the like by forming various insulating films on the insulating layer. However, this is caused by parasitic capacitance, which is structurally unavoidable in current active matrix liquid crystal display devices.

【0008】また、液晶自体を容量素子とみなした場
合、液晶分子の配向状態の違い、諧調の違いにより誘電
率の異方性を生じるので、液晶表示素子を前述の如く交
流駆動した場合に、液晶表示素子の駆動電圧ごとに電圧
シフト量が異なり、単純なオフセット値の設定だけでは
電圧シフトの完全な補正はできない問題がある。
Further, when the liquid crystal itself is regarded as a capacitive element, anisotropy of the dielectric constant occurs due to the difference in the alignment state of the liquid crystal molecules and the difference in gradation. The amount of voltage shift differs for each drive voltage of the liquid crystal display element, and there is a problem that the voltage shift cannot be completely corrected by simply setting the offset value.

【0009】前記の電圧シフトにおいて、寄生容量をC
gd、容量部の容量をCLc、液晶の容量をCs、走査
(ゲート)電圧をVGとすると、電圧シフト量ΔVは以
下の関係式で示すことができる。 ΔV=Cgd・VG/(CLc+Cgd+Cs)
In the above-described voltage shift, the parasitic capacitance is changed to C
Assuming that gd, the capacitance of the capacitor portion is CLc, the capacitance of the liquid crystal is Cs, and the scanning (gate) voltage is VG, the voltage shift amount ΔV can be expressed by the following relational expression. ΔV = Cgd · VG / (CLc + Cgd + Cs)

【0010】また、図25に、液晶の交流駆動時の基準
電位Vcomと、信号電圧Vs(信号電圧の最大値をV
SH、最小値をVSLとする。)と、走査電圧VG(走査電
圧の最大値をVGH、最小値をVGLとする。)の関係を示
し、図26にΔV≒ΔVpの場合の画素電極電圧Vdを
示し、図21にΔV≠ΔVpの場合の画素電極電圧Vd
を示す。
FIG. 25 shows a reference potential Vcom at the time of AC driving of the liquid crystal and a signal voltage Vs (the maximum value of the signal voltage is VV).
SH, and the minimum value is VSL. ) And the scanning voltage VG (the maximum value of the scanning voltage is VGH and the minimum value is VGL). FIG. 26 shows the pixel electrode voltage Vd when ΔV ≒ ΔVp, and FIG. 21 shows ΔV ≠ ΔVp. Pixel electrode voltage Vd in the case of
Is shown.

【0011】ここで、液晶の理想的な交流駆動を行なう
ためには、交流の実効値で液晶を駆動しているとする
と、前記画素電極電圧Vdが、基準電位Vcomを中心
として正電圧側と負電圧側とで対称にならなくてはなら
ない。ところが、前述したように液晶の容量には異方性
があるために、実際にはΔV≠ΔVpの関係になり、図
27の斜線で示すように、画素電極電圧Vdの実効値を
示す斜線部分の形状は、正電圧側と負電圧側とで非対称
になるので、図28に示すように画素電極電圧Vdが変
動することになり、液晶分子がゆらされることになる。
即ち、液晶駆動電圧に直流成分を生じることになり、透
過率変動(フリッカー)や焼き付きによる残像の発生等
の問題を生じる。
Here, in order to perform ideal AC driving of the liquid crystal, if it is assumed that the liquid crystal is driven by an effective value of AC, the pixel electrode voltage Vd is set to the positive voltage side around the reference potential Vcom. It must be symmetric with the negative voltage side. However, since the capacitance of the liquid crystal has anisotropy as described above, the relationship actually becomes ΔV ≠ ΔVp. As shown by the hatched portion in FIG. 27, the hatched portion indicating the effective value of the pixel electrode voltage Vd Is asymmetric between the positive voltage side and the negative voltage side, so that the pixel electrode voltage Vd fluctuates as shown in FIG. 28, and the liquid crystal molecules are distorted.
In other words, a DC component is generated in the liquid crystal driving voltage, which causes problems such as transmittance fluctuation (flicker) and generation of an afterimage due to image sticking.

【0012】そこで、従来の液晶表示装置においては、
前記関係式において液晶の異方性によってその容量値
(CLC値)が多少変動しても容量素子の容量(Cs)が
十分に大きければ、ΔVの変動が少なくなることを利用
し、例えば図24に示すように、容量素子4を走査電極
線Gに接続して構成するか、図29に示すように、走査
電極線Gと平行にAlなどからなる単独の独立電極線1
8を設け、この独立電極線18に容量素子4を接続して
構成し、前記液晶の誘電率異方性の影響を打ち消す構造
を採用している。
Therefore, in a conventional liquid crystal display device,
In the above relational expression, if the capacitance (Cs) of the capacitance element is sufficiently large even if the capacitance value (CLC value) slightly changes due to the anisotropy of the liquid crystal, the change in ΔV is reduced. 29, the capacitive element 4 is connected to the scanning electrode line G, or as shown in FIG. 29, a single independent electrode line 1 made of Al or the like is arranged in parallel with the scanning electrode line G.
8 and the capacitive element 4 is connected to the independent electrode line 18 to adopt a structure for canceling the influence of the dielectric anisotropy of the liquid crystal.

【0013】[0013]

【発明が解決しようとする課題】ところが、図24に示
すように走査電極線Gに容量素子4を接続した構造であ
ると、走査電極線Gの負荷容量が増加するので、走査信
号に遅延を生じ、液晶の駆動に支障を来すおそれがあ
る。また、図29に示すように独立電極線18を設けた
ものにあっては、Alなどの導電材料で独立電極線18
を製造する工程を従来の工程に加えて別個に設けること
になるので、独立電極線18と信号電極線Sとの交差部
分の絶縁処理などの製造プロセスの増加、また、この製
造プロセスの増加に伴う欠陥増大の問題がある。更に、
容量素子4と独立電極線18との接続のために、容量素
子4と独立電極線18との間に形成した各種の薄膜にコ
ンタクトホールを形成する必要が生じるのでプロセスが
増加する問題などが新たに生じ、歩留まりが低下する問
題がある。
However, with the structure in which the capacitive element 4 is connected to the scanning electrode line G as shown in FIG. 24, the load capacitance of the scanning electrode line G increases, so that a delay occurs in the scanning signal. This may hinder the driving of the liquid crystal. In the case where the independent electrode lines 18 are provided as shown in FIG. 29, the independent electrode lines 18 are made of a conductive material such as Al.
Is provided separately in addition to the conventional process, so that the number of manufacturing processes such as insulation at the intersections between the independent electrode lines 18 and the signal electrode lines S increases, and the number of manufacturing processes increases. There is a problem of accompanying defect increase. Furthermore,
In order to connect the capacitive element 4 and the independent electrode line 18, it is necessary to form contact holes in various thin films formed between the capacitive element 4 and the independent electrode line 18. And the yield is reduced.

【0014】本発明は前記事情に鑑みてなされたもので
あり、液晶容量の変化または寄生容量の発生を生じても
常に安定した値の実効印加電圧を与えることができ、残
像やフリッカー発生の問題をなくし、長寿命化を図った
アクティブマトリックス液晶表示装置を提供することを
目的とする。
SUMMARY OF THE INVENTION The present invention has been made in view of the above circumstances, and can always provide a stable effective applied voltage even when a change in liquid crystal capacitance or the occurrence of parasitic capacitance occurs. It is an object of the present invention to provide an active matrix liquid crystal display device which eliminates the problem and extends the life.

【0015】[0015]

【課題を解決するための手段】請求項1記載の発明は前
記課題を解決するために、走査電極線と信号電極線とが
マトリックス状に配線され、これらの走査電極線と信号
電極線とによって区切られた部分に薄膜トランジスタか
らなるスイッチ素子と画素電極とが設けられ、画素電極
が交流駆動されるアクティブマトリックス液晶表示装置
において、走査電極線と画素電極の少なくとも一方の周
囲に絶縁層が形成され、走査電極線と画素電極の周囲
に、走査電極線と画素電極の少なくとも一方と接続し、
残りの一方に対し絶縁層を介して隣接する変質層が形成
されるとともに、前記変質層が光の照射によって導体化
する半導体層から構成されてなるものである。
According to a first aspect of the present invention, a scanning electrode line and a signal electrode line are arranged in a matrix, and the scanning electrode line and the signal electrode line are connected to each other. A switching element formed of a thin film transistor and a pixel electrode are provided in the divided portion, and in an active matrix liquid crystal display device in which the pixel electrode is AC-driven, an insulating layer is formed around at least one of the scanning electrode line and the pixel electrode, Around the scanning electrode line and the pixel electrode, connected to at least one of the scanning electrode line and the pixel electrode,
An altered layer adjacent to the other one is formed with an insulating layer interposed therebetween, and the altered layer is formed of a semiconductor layer that becomes conductive by light irradiation.

【0016】請求項2記載の発明は前記課題を解決する
ために、走査電極線と信号電極線とがマトリックス状に
配線され、これらの走査電極線と信号電極線とによって
区切られた部分に薄膜トランジスタからなるスイッチ素
子と画素電極とが設けられ、画素電極が交流駆動される
アクティブマトリックス液晶表示装置において、基板上
に形成された画素電極上に絶縁層が形成され、絶縁層上
に変質層が形成され、前記変質層が光の照射によって導
体化する半導体層から構成され、前記変質層が画素電極
近傍に形成された独立電極線に接続されてなるものであ
る。
According to a second aspect of the present invention, in order to solve the above problem, a scanning electrode line and a signal electrode line are wired in a matrix, and a thin film transistor is formed in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which a switch element and a pixel electrode are provided, and the pixel electrode is AC-driven, an insulating layer is formed on the pixel electrode formed on the substrate, and a deteriorated layer is formed on the insulating layer. The altered layer is composed of a semiconductor layer that becomes conductive by light irradiation, and the altered layer is connected to an independent electrode line formed near the pixel electrode.

【0017】請求項3記載の発明は前記課題を解決する
ために、走査電極線と信号電極線とがマトリックス状に
配線され、これらの走査電極線と信号電極線とによって
区切られた部分に薄膜トランジスタからなるスイッチ素
子と画素電極とが設けられ、画素電極が交流駆動される
アクティブマトリックス液晶表示装置において、基板上
に画素電極が形成され、前記画素電極近傍に独立電極線
が形成され、画素電極と独立電極線との間に絶縁層が形
成されるとともに、画素電極と独立電極線の近傍に、画
素電極と独立電極線のどちらか一方に接続し、他方に対
して絶縁層を介して隣接する変質層が形成され、前記変
質層が光の照射によって導体化する半導体層から構成さ
れてなるものである。
According to a third aspect of the present invention, in order to solve the above problem, a scanning electrode line and a signal electrode line are wired in a matrix, and a thin film transistor is formed in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which a switch element and a pixel electrode are provided, and the pixel electrode is AC-driven, a pixel electrode is formed on a substrate, an independent electrode line is formed near the pixel electrode, and the pixel electrode and An insulating layer is formed between the pixel electrode and the independent electrode line, and is connected to one of the pixel electrode and the independent electrode line near the pixel electrode and the independent electrode line, and is adjacent to the other via the insulating layer. An altered layer is formed, and the altered layer is composed of a semiconductor layer that becomes conductive by light irradiation.

【0018】請求項4記載の発明は前記課題を解決する
ために、走査電極線と信号電極線とがマトリックス状に
配線され、これらの走査電極線と信号電極線とによって
区切られた部分に薄膜トランジスタからなるスイッチ素
子と画素電極とが設けられ、画素電極が交流駆動される
アクティブマトリックス液晶表示装置において、基板上
に画素電極が形成され、前記画素電極近傍に独立電極線
が形成され、画素電極と独立電極線との間に絶縁層が形
成されるとともに、画素電極と独立電極線の近傍に、画
素電極と独立電極線に対して絶縁層を介して隣接する変
質層が形成され、前記変質層が光の照射によって導体化
する半導体層から構成されてなるものである。
According to a fourth aspect of the present invention, in order to solve the above-mentioned problem, a scanning electrode line and a signal electrode line are wired in a matrix, and a thin film transistor is formed in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which a switch element and a pixel electrode are provided, and the pixel electrode is AC-driven, a pixel electrode is formed on a substrate, an independent electrode line is formed near the pixel electrode, and the pixel electrode and An insulating layer is formed between the pixel electrode and the independent electrode line, and a deteriorated layer adjacent to the pixel electrode and the independent electrode line via the insulating layer is formed near the pixel electrode and the independent electrode line; Is composed of a semiconductor layer that is made conductive by light irradiation.

【0019】請求項5記載の発明は前記課題を解決する
ために、請求項1、2、3または4記載の変質層が、薄
膜トランジスタを構成するアモルファスSiの半導体層
から形成されてなるものである。
According to a fifth aspect of the present invention, in order to solve the above problems, the altered layer according to the first, second, third or fourth aspect is formed of an amorphous Si semiconductor layer constituting a thin film transistor. .

【0020】請求項6記載の発明は前記課題を解決する
ために、請求項1、2、3、4または5記載の変質層
が、絶縁層に形成されたコンタクトホールを介して画素
電極または独立電極線に接続されてなるものである。
According to a sixth aspect of the present invention, in order to solve the above-mentioned problem, the altered layer according to the first, second, third, fourth or fifth aspect is provided such that the deteriorated layer is formed on a pixel electrode or an independent electrode via a contact hole formed in an insulating layer. These are connected to the electrode wires.

【0021】[0021]

【0022】[0022]

【作用】画素電極と信号電極の周囲に形成した絶縁層
に、光の照射により導体化する変質層を設け、この変質
層を走査電極線と画素電極線の少なくも一方に接続した
ので、アクティブマトリックス液晶表示素子にバックラ
イトから出された光が照射されると、変質層が導体化し
て画素電極と走査電極線との間に絶縁層が介在されて容
量が形成される。この容量形成により、液晶の諧調変化
に伴う容量変化による影響を少なくすることができ、液
晶交流駆動時の電圧シフト量が少なくなる。
An altered layer which is made conductive by light irradiation is provided on an insulating layer formed around the pixel electrode and the signal electrode, and the altered layer is connected to at least one of the scanning electrode line and the pixel electrode line. When the light emitted from the backlight is applied to the matrix liquid crystal display element, the deteriorated layer becomes conductive, and an insulating layer is interposed between the pixel electrode and the scanning electrode line to form a capacitor. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC driving is reduced.

【0023】基板上に独立電極線を設け、画素電極上に
絶縁層を介して設けた変質層と独立電極線とを接続した
ものにあっては、アクティブマトリックス液晶表示素子
にバックライトから出された光が照射されると、変質層
が導体化して画素電極と独立電極線との間に絶縁層が介
在されて容量が形成される。この容量形成により、液晶
の諧調変化に伴う容量変化による影響を少なくすること
ができ、液晶交流駆動時の電圧シフト量が少なくなる。
In a device in which an independent electrode line is provided on a substrate, and a deteriorated layer provided on a pixel electrode via an insulating layer is connected to the independent electrode line, an active matrix liquid crystal display element emits light from a backlight. When the irradiated light is irradiated, the deteriorated layer becomes conductive, and an insulating layer is interposed between the pixel electrode and the independent electrode line to form a capacitor. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC driving is reduced.

【0024】基板上に独立電極線を設け、画素電極と独
立電極線との間に設けた絶縁層を介して変質層を設け、
これと独立電極線とを接続したものにあっては、アクテ
ィブマトリックス液晶表示素子にバックライトから出さ
れた光が照射されると、変質層が導体化して画素電極と
独立電極線との間に絶縁層が介在されて容量が形成され
る。この容量形成により、液晶の諧調変化に伴う容量変
化による影響を少なくすることができ、液晶交流駆動時
の電圧シフト量が少なくなる。
An independent electrode line is provided on the substrate, and a deteriorated layer is provided via an insulating layer provided between the pixel electrode and the independent electrode line.
When the active matrix liquid crystal display element is irradiated with light emitted from the backlight, the deteriorated layer is turned into a conductor, and the electrode is connected between the pixel electrode and the independent electrode line. The capacitance is formed with the insulating layer interposed. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC driving is reduced.

【0025】また、薄膜トランジスタを構成する半導体
層と前記変質層を同一の半導体層から形成するならば、
半導体層を基板上に全面被覆形成した後にエッチングで
必要部分を除去する際に、薄膜トランジスタ用に必要な
部分と変質層用に必要な部分を残してエッチングするこ
とで、特別な工程を追加することなく従来の製造工程と
同等の工程でもって変質層が形成できる。
If the semiconductor layer constituting the thin film transistor and the altered layer are formed from the same semiconductor layer,
When a necessary portion is removed by etching after the entire surface of the semiconductor layer is formed on the substrate, a special process is added by etching while leaving a necessary portion for the thin film transistor and a necessary portion for the deteriorated layer. Instead, the deteriorated layer can be formed by the same process as the conventional manufacturing process.

【0026】[0026]

【実施例】以下、図面を参照して本発明の実施例につい
て説明する。図1ないし図3は、本発明に係る構造をチ
ャンネルエッチ型と称される半導体トランジスタを備え
たアクティブマトリックス液晶表示装置に適用した一実
施例を示すもので、図2に示す基板20の上に、図1に
示すように走査電極線21と信号電極線22とがマトリ
ックス状に配線され、走査電極線21と信号電極線22
とで区切られた部分であって、走査電極線21と信号電
極線22の交差部分の近傍に薄膜構造のトランジスタ2
3が設けられ、走査電極線21と信号電極線22で区切
られた部分の大部分を占めるように画素電極24が設け
られている。
Embodiments of the present invention will be described below with reference to the drawings. FIGS. 1 to 3 show an embodiment in which the structure according to the present invention is applied to an active matrix liquid crystal display device provided with a semiconductor transistor called a channel-etch type. As shown in FIG. 1, the scanning electrode lines 21 and the signal electrode lines 22 are wired in a matrix, and the scanning electrode lines 21 and the signal electrode lines 22 are arranged.
And a thin film transistor 2 near the intersection of the scanning electrode line 21 and the signal electrode line 22.
3 are provided, and the pixel electrodes 24 are provided so as to occupy most of the portions separated by the scanning electrode lines 21 and the signal electrode lines 22.

【0027】図1において、画素電極24とその下方の
走査電極線21の間の部分には、走査電極線21と平行
に独立電極線26が設けられている。この独立電極線2
6は、ITO(インジウムリンスズ酸化物)などの透明
導電材料からなるもので、信号電極線22とは電気的に
接続しないように、後述する絶縁層を介して絶縁処理さ
れている。
In FIG. 1, an independent electrode line 26 is provided in parallel between the pixel electrode 24 and the scanning electrode line 21 below the pixel electrode 24. This independent electrode wire 2
Reference numeral 6 denotes a transparent conductive material such as ITO (Indium Phosphorus Tin Oxide), which is insulated through an insulating layer described later so as not to be electrically connected to the signal electrode lines 22.

【0028】前記トランジスタ23と画素電極24との
接続部分の詳細構造は、図1または図1のaーa線に沿
う断面を示す図2のようになっている。まず、図1にお
ける走査電極線21において、信号電極22との交差部
分近傍から走査電極27が突出形成されていて、このゲ
ート電極27の上方に図2に示すように各種の薄膜を積
層してトランジスタ23が形成されている。即ち、基板
20上に形成された信号電極線22とゲート電極27と
画素電極24を覆って絶縁層28が形成され、ゲート電
極27上の絶縁層28上に、ノンドープタイプのアモル
ファスSi(a-Si)からなる半導体層29と、オー
ミックコンタクトを取るためのn+アモルファスSiか
らなるコンタクト層30とが形成されている。
The detailed structure of the connection portion between the transistor 23 and the pixel electrode 24 is as shown in FIG. 1 or FIG. 2 showing a cross section along the line aa in FIG. First, in the scanning electrode line 21 in FIG. 1, a scanning electrode 27 is formed so as to protrude from the vicinity of the intersection with the signal electrode 22, and various thin films are stacked above the gate electrode 27 as shown in FIG. A transistor 23 is formed. That is, an insulating layer 28 is formed to cover the signal electrode line 22, the gate electrode 27, and the pixel electrode 24 formed on the substrate 20, and the non-doped amorphous Si (a−) is formed on the insulating layer 28 on the gate electrode 27. A semiconductor layer 29 made of Si) and a contact layer 30 made of n + amorphous Si for making ohmic contact are formed.

【0029】また、画素電極24側のコンタクト層30
の上に、このコンタクト層30の上面と画素電極24上
の絶縁層28の一部とを覆う導電材料からなるドレイン
電極31が形成され、このドレイン電極31は、絶縁層
28に形成されたコンタクトホール32を介して画素電
極24に接続されている。また、走査電極線22側のコ
ンタクト層30上に、このコンタクト層30の上面と走
査電極線22上の絶縁層28の一部を覆う導電材料から
なるソース電極34が形成され、このソース電極34は
信号電極線22上の絶縁層28に形成されたコンタクト
ホール35を介して信号電極線22に接続されている。
The contact layer 30 on the pixel electrode 24 side
A drain electrode 31 made of a conductive material covering the upper surface of the contact layer 30 and a part of the insulating layer 28 on the pixel electrode 24. The drain electrode 31 is formed on the contact layer formed on the insulating layer 28. It is connected to the pixel electrode 24 via the hole 32. On the contact layer 30 on the side of the scanning electrode line 22, a source electrode 34 made of a conductive material is formed to cover the upper surface of the contact layer 30 and a part of the insulating layer 28 on the scanning electrode line 22. Is connected to the signal electrode line 22 via a contact hole 35 formed in the insulating layer 28 on the signal electrode line 22.

【0030】一方、図1においてトランジスタ23と画
素電極24とが接続された部分の下方側には、図1また
は図1のbーb線に沿う断面を示す図3から明らかなよ
うに、画素電極24の上方の絶縁層28の一部と、独立
電極線26の上方の絶縁層28の一部とを覆うノンドー
プタイプのアモルファスSi(a-Si)からなる第1
変質層36と、n+アモルファスSiからなる第2変質
層37とが形成されている。そして、第1変質層36
は、絶縁層28に形成されたコンタクトホール28aを
介して独立電極線26に接続されている。また、第2変
質層37の上には、前記ドレイン電極31およびソース
電極34を構成する導電材料と同等の導電材料からなる
導電層38が形成されている。また、前記導電層38と
第1変質層36と第2変質層37は、図1に示すよう
に、平面凸型形状になっていて、各層の面積の広い部分
が独立電極線26の上方に、面積の狭い部分が画素電極
24の上方にそれぞれ位置されている。なお、前記各層
において第2変質層37と導電層38は省略しても差し
支えない。
On the other hand, below the portion where the transistor 23 and the pixel electrode 24 are connected in FIG. 1, as shown in FIG. 1 or FIG. 3 showing a cross section along the line bb in FIG. A first layer made of non-doped amorphous Si (a-Si) covering a part of the insulating layer 28 above the electrode 24 and a part of the insulating layer 28 above the independent electrode line 26.
An altered layer 36 and a second altered layer 37 made of n + amorphous Si are formed. Then, the first altered layer 36
Are connected to the independent electrode lines 26 via contact holes 28a formed in the insulating layer 28. On the second altered layer 37, a conductive layer 38 made of a conductive material equivalent to the conductive material constituting the drain electrode 31 and the source electrode 34 is formed. The conductive layer 38, the first altered layer 36, and the second altered layer 37 have a planar convex shape as shown in FIG. 1, and a large area of each layer is located above the independent electrode line 26. And the small area is located above the pixel electrode 24. In each of the above layers, the second altered layer 37 and the conductive layer 38 may be omitted.

【0031】図2において前記絶縁層28とドレイン電
極31と半導体層29とソース電極34の上方にはこれ
らを覆う保護膜40が形成され、この保護膜40の上に
上下の配向膜41、41に挟まれた液晶42が設けら
れ、上方の保護膜41の上には、透明電極層43とブラ
ックマスク44とガラス基板45が設けられてアクティ
ブマトリックス液晶表示装置が構成されている。
In FIG. 2, a protective film 40 is formed over the insulating layer 28, the drain electrode 31, the semiconductor layer 29, and the source electrode 34. The protective film 40 covers these layers. Are provided, and a transparent electrode layer 43, a black mask 44, and a glass substrate 45 are provided on the upper protective film 41 to constitute an active matrix liquid crystal display device.

【0032】なお、前記の構造においては、基板20上
に走査電極線21と信号電極線22を設けているので、
これらの線の交差部分にはこれらを絶縁するための絶縁
層28が形成されるが、この絶縁層28は図1では省略
してある。なおまた、基板20上に信号電極線22を形
成せずに走査電極線21と画素電極24のみを形成し、
次いで絶縁層28と半導体層29とコンタクト層30な
どを形成し、それからドレイン電極31とソース電極3
4を形成する際に同時に信号電極線22を形成する構成
にしても良いのは勿論である。
In the above structure, since the scanning electrode lines 21 and the signal electrode lines 22 are provided on the substrate 20,
An insulating layer 28 for insulating them is formed at the intersection of these lines, but this insulating layer 28 is omitted in FIG. Further, only the scanning electrode lines 21 and the pixel electrodes 24 are formed on the substrate 20 without forming the signal electrode lines 22,
Next, an insulating layer 28, a semiconductor layer 29, a contact layer 30 and the like are formed, and then a drain electrode 31 and a source electrode 3 are formed.
Of course, the signal electrode line 22 may be formed at the same time as the formation of the fourth.

【0033】次に前記のように構成されたアクティブマ
トリックス液晶表示装置の作用について説明する。前記
液晶表示装置においては、従来の液晶表示装置と同様
に、走査電極線21に走査回路から走査信号を印加する
とともに信号供給回路から信号電極線22に駆動信号を
印加し、画素電極24を駆動することで液晶42の分子
の配向性を制御し、光の透過率を制御して使用する。な
お、図2に示す下方の基板20の底面側(裏面側)に
は、バックライトが設けられていて、このバックライト
から発せられた光が液晶42を通過して使用者の目に達
するようにされている。
Next, the operation of the active matrix liquid crystal display device configured as described above will be described. In the liquid crystal display device, as in the conventional liquid crystal display device, a scanning signal is applied to the scanning electrode line 21 from the scanning circuit, and a driving signal is applied to the signal electrode line 22 from the signal supply circuit to drive the pixel electrode 24. Thus, the orientation of the molecules of the liquid crystal 42 is controlled, and the light transmittance is controlled and used. A backlight is provided on the bottom surface (back surface side) of the lower substrate 20 shown in FIG. 2 so that light emitted from the backlight passes through the liquid crystal 42 and reaches the user's eyes. Has been.

【0034】前記基板20の裏面側からのバックライト
の光は、透明の基板20とITOからなる独立電極線2
6および画素電極24を通過するので、第1変質層36
に照射される。ここで、前記の第1変質層36と第2変
質層37は、半導体からなる層であるので、バックライ
トのような発光体からの光を受けると光電流を発生して
低抵抗になって導体化する。すると、図3から明らかな
ように、導電体からなる独立電極線26と導電体からな
る画素電極24との間に、絶縁層28が挟まれ、独立電
極線26と導体化した変質層36、37が接続されるた
めに、絶縁層28を導電体で挟んだ構造のコンデンサが
構成されることになる。よってこの部分に容量を形成す
ることができる。これにより、先にアクティブマトリッ
クス液晶表示装置の等価回路において以下の式を用いて
説明したように、式中に示されるCsの容量を増加させ
ることができる。 ΔV=Cgs・VG/(CLC+Cgs+Cs)
The light from the back light from the back side of the substrate 20 is transmitted through the transparent substrate 20 and the independent electrode line 2 made of ITO.
6 and the pixel electrode 24, the first deteriorated layer 36
Is irradiated. Here, since the first altered layer 36 and the second altered layer 37 are layers made of a semiconductor, when light from a luminous body such as a backlight is received, a photocurrent is generated to reduce the resistance. Convert to conductor. Then, as is apparent from FIG. 3, the insulating layer 28 is sandwiched between the independent electrode line 26 made of a conductor and the pixel electrode 24 made of the conductor, and the transformed layer 36 that has become a conductor with the independent electrode line 26 is formed. Since the connection is made with the 37, a capacitor having a structure in which the insulating layer 28 is sandwiched between conductors is formed. Therefore, a capacitor can be formed in this portion. As a result, as described earlier in the equivalent circuit of the active matrix liquid crystal display device using the following equation, the capacitance of Cs shown in the equation can be increased. ΔV = Cgs · VG / (CLC + Cgs + Cs)

【0035】従って上式の分母を構成するCLCに表示上
の諧調により多少の変化を生じてもその影響を少なくす
ることができる。よって、諧調による液晶容量の変化ま
たは多少の寄生容量の発生を生じても常に安定した値の
実効印加電圧を与えることができ、残像やフリッカー発
生の問題をなくし、アクティブマトリックス液晶表示装
置の長寿命化をなしえる。また、本実施例において、独
立電極線26の上に設ける第1変質層36について、図
1に示すような平面凸型形状を採用したが、これは、透
明の独立電極線26を通過する光をより多く利用して導
体化する部分の堆積を増加し、大きな容量を確保すると
同時に、第1変質層36により画素電極24が隠される
面積を少なくして開口率の低下を防止するためである。
よってこのような容量確保と開口率の低下を防止できる
ものであれば、第1変質層36の平面形状は平面凸型に
特に制限されるものではない。
Accordingly, even if the CLC constituting the denominator of the above equation slightly changes due to the gradation on display, the influence can be reduced. Therefore, even if a change in the liquid crystal capacitance or some parasitic capacitance occurs due to gradation, an effective applied voltage having a stable value can always be given, eliminating the problem of afterimage and flicker, and extending the life of the active matrix liquid crystal display device. Can be done. Further, in the present embodiment, the first altered layer 36 provided on the independent electrode line 26 has a planar convex shape as shown in FIG. 1, but this is due to the light passing through the transparent independent electrode line 26. This is to increase the deposition of the part to be made conductive by using more and secure a large capacitance, and at the same time, reduce the area where the pixel electrode 24 is hidden by the first altered layer 36 to prevent the aperture ratio from decreasing. .
Therefore, the planar shape of the first deteriorated layer 36 is not particularly limited to a planar convex shape as long as such a capacity can be secured and a decrease in the aperture ratio can be prevented.

【0036】また、ノンドープタイプのアモルファスS
i(a-Si)からなる半導体層29と、オーミックコ
ンタクトを取るためのn+アモルファスSiからなるコ
ンタクト層30とを形成する場合、基板20上に積層し
た各薄膜の上面全部に一旦、ノンドープタイプのアモル
ファスSi(a-Si)層を形成し、この層にイオン打
ち込みを行なってn+アモルファスSi層を形成し、そ
の後に不用部分をエッチングで除去するパターニングを
行なって半導体層29とコンタクト層30を形成する
が、このエッチングの際に、エッチングマスクの形状を
調整してこれらの層の一部を画素電極24と独立電極線
26の上に残しておくならば、前記エッチング処理によ
り第1変質層36と第2変質層37を形成できる。従っ
て前記構造を採用することもできるが、従来の製造工程
と同様の工程で第1変質層36と第2変質層37を形成
することができる。
Further, a non-doped amorphous S
When a semiconductor layer 29 made of i (a-Si) and a contact layer 30 made of n + amorphous Si for making ohmic contact are formed, a non-doped type is once formed on the entire upper surface of each thin film laminated on the substrate 20. An amorphous Si (a-Si) layer, ion implantation is performed on this layer to form an n + amorphous Si layer, and thereafter, patterning for removing unnecessary portions by etching is performed to form a semiconductor layer 29 and a contact layer 30. If a part of these layers is left on the pixel electrode 24 and the independent electrode line 26 by adjusting the shape of the etching mask during this etching, the first alteration is performed by the etching process. The layer 36 and the second altered layer 37 can be formed. Therefore, the above structure can be adopted, but the first altered layer 36 and the second altered layer 37 can be formed in the same steps as the conventional manufacturing steps.

【0037】更にまた、ドレイン電極31とソース電極
34とを形成する場合に、導電層を基板20上の各薄膜
の上面全部に一旦成膜し、その後に不用部分をエッチン
グで除去するパターンニングを行なってドレイン電極3
1とソース電極34とを形成するが、このエッチングの
際に、エッチングマスクの形状を変更して第2変質層3
7の上の導電層を残しておくならば、この処理により導
電層38を形成することができる。従って前記構造を採
用すると、従来の製造工程と同様の工程で導電層38を
形成することができる。
Further, when forming the drain electrode 31 and the source electrode 34, a conductive layer is once formed on the entire upper surface of each thin film on the substrate 20, and thereafter, patterning for removing unnecessary portions by etching is performed. Row and drain electrode 3
1 and a source electrode 34 are formed. At the time of this etching, the shape of the etching mask is changed so that the second altered layer 3 is formed.
If the conductive layer on 7 is left, the conductive layer 38 can be formed by this process. Therefore, when the above structure is adopted, the conductive layer 38 can be formed in the same process as the conventional manufacturing process.

【0038】以上のように、アクティブマトリックス液
晶表示装置を製造する場合に必ず行なう半導体層29と
コンタクト層30とドレイン電極31とソース電極34
の製造工程を流用して第1変質層36と第2変質層36
と導電層38を形成するならば、第1第2変質層形成の
ために特別な成膜工程を付加することなく第1第2変質
層36、37と導電層38を形成することができる。よ
って従来のアクティブマトリックス液晶表示装置の製造
工程に新たな工程を付加することなくその工程の一部を
変更するだけで本実施例の構造を実現できるので、本実
施例の構造は製造が容易で低コストで実現できるもので
ある。
As described above, the semiconductor layer 29, the contact layer 30, the drain electrode 31, and the source electrode 34, which are always performed when manufacturing an active matrix liquid crystal display device.
The first altered layer 36 and the second altered layer 36
If the conductive layer 38 is formed, the first and second altered layers 36 and 37 and the conductive layer 38 can be formed without adding a special film forming step for forming the first and second altered layers. Therefore, the structure of the present embodiment can be realized by simply changing a part of the manufacturing process of the conventional active matrix liquid crystal display device without adding a new process. It can be realized at low cost.

【0039】図4と図5は本発明をチャンネルエッチ型
の薄膜トランジスタを備えたアクティブマトリックス液
晶表示装置に適用した他の例を示すものである。この実
施例において図1〜図3を基に先に説明した実施例と同
一の構成要素には同一の符号を付してそれらの部分の説
明を省略する。この実施例においては、独立電極線2
6’が信号電極線22と平行に形成され、独立電極線2
6’が画素電極24上の絶縁層28上を通過するように
形成され、独立電極線26’が走査電極線21と絶縁さ
れた状態で設けられている。そして、画素電極24の上
方に独立電極線26’と接続された状態の半導体からな
る変質層36’が形成されている。
4 and 5 show another example in which the present invention is applied to an active matrix liquid crystal display device having a channel-etch type thin film transistor. In this embodiment, the same components as those in the embodiment described above with reference to FIGS. 1 to 3 are denoted by the same reference numerals, and the description of those portions will be omitted. In this embodiment, the independent electrode wire 2
6 'is formed in parallel with the signal electrode line 22 and the independent electrode line 2
6 'is formed so as to pass over the insulating layer 28 on the pixel electrode 24, and the independent electrode line 26' is provided in a state insulated from the scanning electrode line 21. An altered layer 36 'made of a semiconductor connected to the independent electrode line 26' is formed above the pixel electrode 24.

【0040】この例の構造によれば、変質層36’と画
素電極24との間に絶縁層28が設けられているので、
基板20の裏面側から変質層36’に照射される光によ
り変質層36’が導体化すると、変質層36’と画素電
極24との間に挟まれた絶縁層28が容量を形成する。
以上のことから前記実施例と同等の効果を得ることがで
きる。
According to the structure of this example, since the insulating layer 28 is provided between the deteriorated layer 36 'and the pixel electrode 24,
When the deteriorated layer 36 'becomes conductive by light irradiated on the deteriorated layer 36' from the back side of the substrate 20, the insulating layer 28 sandwiched between the deteriorated layer 36 'and the pixel electrode 24 forms a capacitance.
From the above, the same effect as in the above embodiment can be obtained.

【0041】図6は、図1〜図3に示す実施例におい
て、独立電極線26’’をITOから形成するのではな
く、Alなどの遮光性の金属導電材料から構成した場合
の構造例を示すものである。この構造の場合は、第1変
質層36と第2変質層37と導電層38を図6に示すよ
うに平面逆凸型に形成し、これらの層の画素電極24側
の面積を大きく、独立電極線26’’側の面積を小さく
形成し、画素電極24を通過してくるバックライトの光
を主として利用し、第1変質層36を導体化して使用す
る。この実施例においてその他の構造は先の実施例と同
等である。
FIG. 6 shows an example of the structure shown in FIGS. 1 to 3 in which the independent electrode line 26 '' is not formed of ITO but is formed of a light-shielding metal conductive material such as Al. It is shown. In the case of this structure, the first deteriorated layer 36, the second deteriorated layer 37, and the conductive layer 38 are formed in a plane inverted convex shape as shown in FIG. 6, and the area of these layers on the pixel electrode 24 side is increased. The area on the side of the electrode line 26 ″ is formed small, and the light of the backlight passing through the pixel electrode 24 is mainly used, and the first altered layer 36 is used as a conductor. The other structure in this embodiment is the same as that of the previous embodiment.

【0042】図6に示す構造においても先に記載した実
施例と全く同等の効果を得ることができる。
The structure shown in FIG. 6 can obtain the same effect as that of the embodiment described above.

【0043】図7は図1〜図3に示す実施例において、
独立電極線26上の絶縁層28に形成するコンタクトホ
ール28aを省略するとともに、画素電極24の上面の
大部分の絶縁層28を除去し、第1変質層36’’を画
素電極24に直接接続するとともに、第1変質層3
6’’と独立電極線26との接続をなくした実施例であ
る。 なお、第1変質層36’’の上には第2変質層3
7’’と導電層38’’が形成されているが、これらは
省略しても差し支えない。
FIG. 7 shows the embodiment shown in FIGS.
The contact hole 28a formed in the insulating layer 28 on the independent electrode line 26 is omitted, most of the insulating layer 28 on the upper surface of the pixel electrode 24 is removed, and the first deteriorated layer 36 '' is directly connected to the pixel electrode 24. And the first altered layer 3
This is an embodiment in which the connection between 6 ″ and the independent electrode wire 26 is eliminated. Note that the second altered layer 3 is provided on the first altered layer 36 ''.
7 '' and a conductive layer 38 '' are formed, but these may be omitted.

【0044】図7と図8に示す実施例にあっては、画素
電極24に第1変質層36’’が直接接続されているの
で、バックライトの光により第1変化層36’’が導体
化するが、この構造では、第1変質層36’’と独立電
極線26との間に介在された絶縁層28が容量を構成す
る。よってこの部分の容量を大きくするために、図7に
示すように独立電極線26の上の第1変質層36’’と
第2変質層37’’と導電層38’’とを平面凸型形状
に形成してある。図7と図8に示す構造を採用しても先
に記載した実施例と同等の効果を得ることができる。
In the embodiment shown in FIGS. 7 and 8, since the first altered layer 36 "is directly connected to the pixel electrode 24, the light of the backlight causes the first altered layer 36" to become conductive. In this structure, however, the insulating layer 28 interposed between the first deteriorated layer 36 '' and the independent electrode line 26 forms a capacitor. Therefore, in order to increase the capacitance of this portion, as shown in FIG. 7, the first altered layer 36 ″, the second altered layer 37 ″, and the conductive layer 38 ″ on the independent electrode line 26 are formed in a planar convex shape. It is formed in a shape. Even if the structure shown in FIGS. 7 and 8 is adopted, the same effect as that of the embodiment described above can be obtained.

【0045】図9〜図11は、本発明に係る構造をエッ
チストッパ型と称される半導体トランジスタを備えたア
クティブマトリックス液晶表示装置に適用した一実施例
を示すもので、図10に示す基板50の上に、先に説明
した例と同様に走査電極線51と信号電極線52とがマ
トリックス状に配線され、図9に示す走査電極線51と
信号電極線52とで区切られた部分であって、走査電極
線51と信号電極線52の交差部分の近傍に薄膜構造の
トランジスタ53が設けられ、走査電極線51と信号電
極線52で区切られた部分の大部分を占めるように画素
電極54が設けられている。
FIGS. 9 to 11 show an embodiment in which the structure according to the present invention is applied to an active matrix liquid crystal display device having a semiconductor transistor called an etch stopper type. The scanning electrode lines 51 and the signal electrode lines 52 are arranged in a matrix in the same manner as in the example described above, and are separated by the scanning electrode lines 51 and the signal electrode lines 52 shown in FIG. A transistor 53 having a thin film structure is provided in the vicinity of the intersection of the scanning electrode line 51 and the signal electrode line 52, and the pixel electrode 54 occupies most of the portion separated by the scanning electrode line 51 and the signal electrode line 52. Is provided.

【0046】前記走査電極線51と信号電極線52との
交差部分の断面構造と、トランジスタ53の断面構造を
図10に示す。走査電極線51と信号電極線52との交
差部分の構造は、図10の左側部分に示すように、透明
の基板50の上にTaなどからなる走査電極線51が形
成され、その上に、Ta25などからなる陽極酸化層5
6と、SiNxなどからなる絶縁層57と、ノンドープ
タイプアモルファスSiなどからなる半導体層58と、
SiNxなどからなる絶縁層59と、n+アモルファス層
などからなるコンタクト層60と、信号電極線52とが
積層された構造である。
FIG. 10 shows a cross-sectional structure of an intersection between the scanning electrode line 51 and the signal electrode line 52 and a cross-sectional structure of the transistor 53. The structure of the intersection between the scanning electrode line 51 and the signal electrode line 52 is such that the scanning electrode line 51 made of Ta or the like is formed on a transparent substrate 50 as shown in the left part of FIG. Anodized layer 5 made of Ta 2 O 5 or the like
6, an insulating layer 57 made of SiN x or the like, a semiconductor layer 58 made of non-doped amorphous Si or the like,
This is a structure in which an insulating layer 59 made of SiN x or the like, a contact layer 60 made of an n + amorphous layer or the like, and a signal electrode line 52 are stacked.

【0047】また、トランジスタ53の部分の構造は、
図9および図10の右側部分に示すように、基板50の
上に走査電極線51から分岐されて形成されたTaなど
からなるゲート電極61が形成され、その上に、陽極酸
化層56と、絶縁層57と、半導体層58とが積層さ
れ、半導体層58の上面中央部に前記絶縁層57と同等
の材料からなるストッパ層59’が形成され、ストッパ
層59’の両端部に被さるようにn+アモルファスSi
からなる半導体層58’、58’が形成され、一方の半
導体層58’を覆うようにソース電極65が形成され、
他方の半導体層58を覆うようにドレイン電極66が形
成され、ドレイン電極66がITOからなる接続層67
により図9に示すよに画素電極54に接続されている。
The structure of the transistor 53 is as follows.
As shown in the right part of FIGS. 9 and 10, a gate electrode 61 made of Ta or the like branched from the scan electrode line 51 is formed on the substrate 50, and an anodic oxide layer 56 is formed thereon. The insulating layer 57 and the semiconductor layer 58 are stacked, and a stopper layer 59 'made of a material equivalent to that of the insulating layer 57 is formed at the center of the upper surface of the semiconductor layer 58 so as to cover both ends of the stopper layer 59'. n + amorphous Si
Are formed, and a source electrode 65 is formed so as to cover one of the semiconductor layers 58 ′.
A drain electrode 66 is formed so as to cover the other semiconductor layer 58, and the drain electrode 66 is formed of a connection layer 67 made of ITO.
Are connected to the pixel electrode 54 as shown in FIG.

【0048】一方、図9に示す画素電極54と、その下
方の走査電極線51との間の部分には、走査電極線51
と平行に独立電極線68が設けられている。この独立電
極線68は、ITO(インジウムリンスズ酸化物)など
の透明導電材料からなるもので、信号電極線52とは電
気的に接続しないように絶縁層57を介して絶縁処理さ
れている。図9においてトランジスタ53と画素電極5
4とが接続された部分の下方側には、図9のeーe線に
沿う断面を示す図11から明らかなように、画素電極5
4の上方の絶縁層57の一部と、独立電極線68の上方
の絶縁層57の一部とを覆うノンドープタイプのアモル
ファスSi(a-Si)からなる第1変質層69が形成
されている。そして、第1変質層69は、独立電極線6
8上方の絶縁層57に形成されたコンタクトホール57
aを介して独立電極線68に接続されている。 前記第
1変質層69は、図9に示すように、平面凸型形状にな
っていて、面積の広い部分が独立電極線68の上方に、
面積の狭い部分が画素電極54の上方にそれぞれ位置さ
れている。
On the other hand, the portion between the pixel electrode 54 shown in FIG.
Independent electrode lines 68 are provided in parallel with the above. The independent electrode wires 68 are made of a transparent conductive material such as ITO (indium phosphide tin oxide), and are insulated through an insulating layer 57 so as not to be electrically connected to the signal electrode wires 52. In FIG. 9, the transistor 53 and the pixel electrode 5
As shown in FIG. 11, which shows a cross section taken along line ee in FIG.
A first altered layer 69 made of non-doped amorphous Si (a-Si) is formed to cover a part of the insulating layer 57 above the insulating layer 4 and a part of the insulating layer 57 above the independent electrode line 68. . The first altered layer 69 is formed of the independent electrode wire 6.
8 Contact hole 57 formed in upper insulating layer 57
is connected to the independent electrode line 68 via a. As shown in FIG. 9, the first altered layer 69 has a planar convex shape, and a large area portion is located above the independent electrode line 68.
The small-area portions are located above the pixel electrodes 54, respectively.

【0049】次に前記のように構成されたアクティブマ
トリックス液晶表示装置の作用について説明する。図1
1に示す基板50の底面側(裏面側)には、バックライ
トが設けられていて、基板50の裏面側からのバックラ
イトの光は、透明の基板50とITOからなる独立電極
線68および画素電極54を通過するので、第1変質層
69に照射される。ここで、前記の第1変質層69は、
半導体からなる層であるので、バックライトのような発
光体からの光を受けると光電流を発生して低抵抗になっ
て導体化する。すると、図11から明らかなように、導
電体からなる独立電極線68と導電体からなる画素電極
54との間に、絶縁層57が挟まれ、独立電極線68と
導体化した第1変質層69が接続されるために、絶縁層
57を導電体で挟んだ構造のコンデンサが構成されるこ
とになる。よってこの部分に容量を形成することができ
る。以上の構造により、先に説明した実施例と同等の効
果を得ることができる。
Next, the operation of the active matrix liquid crystal display device configured as described above will be described. FIG.
1 is provided with a backlight on the bottom side (back side) of the substrate 50. Light from the back side from the back side of the substrate 50 is transmitted through the transparent substrate 50, the independent electrode lines 68 made of ITO, and the pixels. Since it passes through the electrode 54, it is irradiated on the first altered layer 69. Here, the first altered layer 69 is
Since the layer is made of a semiconductor, it receives light from a light-emitting body such as a backlight, generates a photocurrent and has a low resistance, and becomes a conductor. Then, as is clear from FIG. 11, the insulating layer 57 is sandwiched between the independent electrode line 68 made of a conductor and the pixel electrode 54 made of the conductor, and the first deteriorated layer made conductive with the independent electrode line 68 is formed. The connection of 69 results in a capacitor having a structure in which the insulating layer 57 is sandwiched between conductors. Therefore, a capacitor can be formed in this portion. With the above structure, the same effects as those of the embodiment described above can be obtained.

【0050】また、ノンドープタイプのアモルファスS
i(a-Si)からなる半導体層69を形成する場合、
基板50上に積層した各薄膜の上面全部に一旦、ノンド
ープタイプのアモルファスSi(a-Si)層を形成
し、その後に不用部分をエッチングで除去するパターニ
ングを行なって半導体層58を形成するが、このエッチ
ングの際に、これらの層の一部を画素電極24と独立電
極線26の上に残しておくならば、前記エッチング処理
により第1変質層69を形成できる。従って前記構造を
採用すると、従来の製造工程と同様の工程で第1変質層
69を形成することができる。
Also, a non-doped amorphous S
When the semiconductor layer 69 made of i (a-Si) is formed,
A semiconductor layer 58 is formed by forming a non-doped amorphous Si (a-Si) layer once on the entire upper surface of each thin film laminated on the substrate 50 and then performing patterning for removing unnecessary portions by etching. If a part of these layers is left on the pixel electrode 24 and the independent electrode line 26 at the time of this etching, the first altered layer 69 can be formed by the etching process. Therefore, when the above structure is adopted, the first altered layer 69 can be formed in the same process as the conventional manufacturing process.

【0051】次に前記のように構成されるアクティブマ
トリックス液晶表示装置用基板の製造方法について説明
する。まず、図12〜図16を基に、アクティブマトリ
ックス液晶基板を製造する方法の一例について説明す
る。出発材としてガラスなどの透明基板を用意し、この
基板上にスパッタなどの成膜手段とエッチングなどの薄
膜除去手段を用いてパターニングを行ない、図12に示
すようにITOからなる画素電極70とITOからなる
独立電極線71を形成する。
Next, a method of manufacturing the substrate for an active matrix liquid crystal display device configured as described above will be described. First, an example of a method for manufacturing an active matrix liquid crystal substrate will be described with reference to FIGS. A transparent substrate made of glass or the like is prepared as a starting material, and patterning is performed on this substrate using a film forming means such as sputtering and a thin film removing means such as etching. As shown in FIG. Is formed.

【0052】次いで前記と同様な手段により、基板上に
図13に示すようにAlやTaなどの金属導電材料から
なる走査電極線72とゲート電極73を形成する。 続
いて基板上面において、画素電極70の上面のほぼ全域
を除いた部分に、図14に示すようにSiO2あるいは
SiNxなどからなる絶縁層74を形成する。また、独
立電極線71の上の絶縁層74にコンタクトホール74
aを形成する。
Next, by the same means as described above, a scanning electrode line 72 and a gate electrode 73 made of a metal conductive material such as Al or Ta are formed on the substrate as shown in FIG. Subsequently, an insulating layer 74 made of SiO 2, SiN x, or the like is formed on the upper surface of the substrate except for almost the entire upper surface of the pixel electrode 70 as shown in FIG. Further, the contact hole 74 is formed in the insulating layer 74 on the independent electrode line 71.
a is formed.

【0053】次に、画素電極70上と絶縁層74上に、
アモルファスSiなどの半導体層を形成し、その上面に
イオン打ち込みなどを行なってn+ーSiからなる半導
体層を形成する。続いてパターニングを行ない、独立電
極線71上の絶縁層74上に図15に示すように平面凸
型のアモルファスSiなどの半導体からなる変質層75
を形成するとともに、ゲート電極73上の絶縁層上に半
導体層76を形成する。
Next, on the pixel electrode 70 and the insulating layer 74,
A semiconductor layer made of amorphous Si or the like is formed, and ion implantation or the like is performed on the upper surface thereof to form a semiconductor layer made of n + -Si. Subsequently, patterning is performed, and an altered layer 75 made of a semiconductor such as a planar convex amorphous Si is formed on the insulating layer 74 on the independent electrode line 71 as shown in FIG.
And a semiconductor layer 76 is formed on the insulating layer over the gate electrode 73.

【0054】次に、金属導電層を皮膜してパターニング
を行ない、図16に示す信号電極線77とソース電極7
8とゲート電極79を形成する。また、前記の処理の後
に保護層と配向膜を形成すると図1〜図3に示すアクテ
ィブマトリックス液晶表示装置用の基板と同等のものが
完成する。なお、以上の製造方法で得られたアクティブ
マトリックス液晶基板においては、信号電極線77をソ
ース電極78とゲート電極79と同時に形成するが、こ
の信号電極線77を図1に示すように基板上に直接形成
しても良いのは勿論である。
Next, a metal conductive layer is coated and patterned to form a signal electrode line 77 and a source electrode 7 shown in FIG.
8 and a gate electrode 79 are formed. When a protective layer and an alignment film are formed after the above-described processing, a substrate equivalent to the substrate for an active matrix liquid crystal display device shown in FIGS. 1 to 3 is completed. In the active matrix liquid crystal substrate obtained by the above manufacturing method, the signal electrode line 77 is formed simultaneously with the source electrode 78 and the gate electrode 79, and the signal electrode line 77 is formed on the substrate as shown in FIG. Of course, it may be formed directly.

【0055】また、前記工程において、絶縁膜74を形
成した後、図17に示すように全面の絶縁層74を残し
(即ち、画素電極70上の絶縁層を残し)、独立電極線
71の上方の絶縁層74にコンタクトホール74aを形
成し、画素電極70の上方の絶縁層74にコンタクトホ
ール74bを形成し、この後に図18に示すように、絶
縁層74上に変質層75と走査電極線77とソース電極
78とゲート電極79とを形成しても良い。以上説明し
た方法を実施することでアクティブマトリックス液晶表
示装置の回路を得ることができる。
In the above process, after forming the insulating film 74, the insulating layer 74 is left on the entire surface as shown in FIG. 17 (that is, the insulating layer on the pixel electrode 70 is left), and the upper part of the independent electrode line 71 is left. A contact hole 74a is formed in the insulating layer 74, and a contact hole 74b is formed in the insulating layer 74 above the pixel electrode 70. Thereafter, as shown in FIG. 77, a source electrode 78, and a gate electrode 79 may be formed. By implementing the method described above, a circuit of an active matrix liquid crystal display device can be obtained.

【0056】また、図6に示す構成のアクティブマトリ
ックス液晶表示装置の回路を形成するには、図15に示
す状態から図19に示すように平面逆凸型の変質層80
を形成すれば良い。更に、この場合、画素電極70の上
面にも絶縁層を形成する構造を採用する場合は、図14
に示す状態に加工する場合に、絶縁層のエッチング除去
を行なわずに順次次の工程に進み、図20に示すように
完成すれば良い。
Further, in order to form a circuit of the active matrix liquid crystal display device having the structure shown in FIG. 6, it is necessary to change the state shown in FIG. 15 from the state shown in FIG.
May be formed. Further, in this case, when a structure in which an insulating layer is formed also on the upper surface of the pixel electrode 70 is employed, FIG.
In the case of processing to the state shown in FIG. 20, the next step may be sequentially performed without performing the etching removal of the insulating layer, and may be completed as shown in FIG.

【0057】以上のように、アクティブマトリックス液
晶表示装置を製造する場合に必ず行なう半導体層76と
ソース電極78とゲート電極79の製造工程を流用して
変質層75を形成するならば、変質層形成のために特別
な成膜工程を付加することなく、半導体層76をエッチ
ングするマスク材の形状を工夫することにより変質層7
5を形成することができる。よって従来のアクティブマ
トリックス液晶表示装置の製造工程に新たな工程を付加
することなくその工程の一部を変更するだけで本実施例
の構造を実現できるので、以上説明した方法によれば、
容易かつ低コストでアクティブマトリックス液晶表示装
置を製造できるものである。
As described above, if the deteriorated layer 75 is formed by diverting the manufacturing steps of the semiconductor layer 76, the source electrode 78, and the gate electrode 79, which are always performed when manufacturing the active matrix liquid crystal display device, the deteriorated layer is formed. By modifying the shape of the mask material for etching the semiconductor layer 76 without adding a special film forming process for
5 can be formed. Therefore, the structure of the present embodiment can be realized only by changing a part of the manufacturing process of the conventional active matrix liquid crystal display device without adding a new process, and according to the method described above,
An active matrix liquid crystal display device can be manufactured easily and at low cost.

【0058】[0058]

【発明の効果】以上説明したように本発明は、画素電極
と信号電極の少なくとも一方の周囲に形成した絶縁層
に、光の照射により導体化する変質層を付設し、この変
質層を走査電極線と画素電極線の少なくも一方に接続し
たので、アクティブマトリックス液晶表示素子にバック
ライトから出された光が照射されると、変質層が導体化
して画素電極と走査電極線との間に絶縁層が介在された
状態となり、この部分に容量が形成される。この容量形
成により、液晶の諧調変化に伴う容量変化の影響を少な
くすることができ、液晶交流駆動時の電圧シフト量を少
なくすることができる。よって、液晶を交流駆動した場
合に液晶に直流電圧を印加してしまうことがなくなり、
残像やフリッカの問題をなくし、長寿命化をなしたアク
ティブマトリックス液晶表示装置を提供することができ
る。
As described above, according to the present invention, an altered layer which is made conductive by light irradiation is provided on an insulating layer formed around at least one of a pixel electrode and a signal electrode, and this altered layer is used as a scanning electrode. Since the active matrix liquid crystal display element is irradiated with light emitted from the backlight because it is connected to at least one of the line and the pixel electrode line, the deteriorated layer becomes conductive and becomes insulated between the pixel electrode and the scanning electrode line. The layer is interposed, and a capacitance is formed in this portion. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC driving can be reduced. Therefore, when the liquid crystal is driven by AC, a DC voltage is not applied to the liquid crystal.
It is possible to provide an active matrix liquid crystal display device which has no problem of afterimages and flicker and has a long life.

【0059】また、基板上に独立電極線を設け、画素電
極上に絶縁層を介して設けた変質層と独立電極線とを接
続したものにあっては、アクティブマトリックス液晶表
示素子にバックライトから出された光が照射されると、
変質層が導体化して画素電極と独立電極線との間に絶縁
層が介在されて容量が形成される。この容量形成によ
り、液晶の諧調変化に伴う容量変化による影響を少なく
することができ、液晶交流駆動時の電圧シフト量が少な
くなる。よって、液晶を交流駆動した場合に、液晶に直
流電圧を印加してしまうことがなくなり、残像やフリッ
カ発生の問題をなくし、長寿命化をなしたアクティブマ
トリックス液晶表示装置を提供することができる。
In the case where an independent electrode line is provided on a substrate, and a deteriorated layer provided on a pixel electrode via an insulating layer is connected to the independent electrode line, an active matrix liquid crystal display element is connected to a backlight. When the emitted light is irradiated,
The deteriorated layer becomes a conductor, and an insulating layer is interposed between the pixel electrode and the independent electrode line to form a capacitor. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC driving is reduced. Therefore, it is possible to provide an active matrix liquid crystal display device that does not apply a DC voltage to the liquid crystal when the liquid crystal is driven by an AC drive, eliminates the problem of afterimages and flicker, and has a long life.

【0060】更に、基板上に独立電極線を設け、画素電
極と独立電極線との間に設けた絶縁層を介して変質層を
設け、これと独立電極線とを接続したものにあっては、
アクティブマトリックス液晶表示素子にバックライトか
ら出された光が照射されると、変質層が導体化して画素
電極と独立電極線との間に絶縁層が介在されて容量が形
成される。この容量形成により、液晶の諧調変化に伴う
容量変化の影響を少なくすることができ、液晶交流駆動
時の電圧シフト量が少なくなる。よって、液晶を交流駆
動した場合に、液晶に直流電圧を印加してしまうことが
なくなり、残像やフリッカ発生の問題をなくし、長寿命
化をなしたアクティブマトリックス液晶表示装置を提供
することができる。
Further, in the case where an independent electrode line is provided on a substrate, a deteriorated layer is provided via an insulating layer provided between the pixel electrode and the independent electrode line, and this is connected to the independent electrode line. ,
When the light emitted from the backlight is applied to the active matrix liquid crystal display element, the deteriorated layer becomes conductive, and an insulating layer is interposed between the pixel electrode and the independent electrode line to form a capacitor. By this capacitance formation, the influence of the capacitance change accompanying the gradation change of the liquid crystal can be reduced, and the voltage shift amount during the liquid crystal AC drive is reduced. Therefore, it is possible to provide an active matrix liquid crystal display device that does not apply a DC voltage to the liquid crystal when the liquid crystal is driven by an AC drive, eliminates the problem of afterimages and flicker, and has a long life.

【0061】また、薄膜トランジスタを構成する半導体
層と前記変質層を同一のアモルファスSiの半導体層か
ら形成するならば、半導体層を基板上に全面被覆形成し
た後にエッチングで必要部分を除去する際に、薄膜トラ
ンジスタ用に必要な部分と変質層用に必要な部分を残し
てエッチングすることで、従来の製造方法に特別な工程
を追加することなく従来の製造工程と同等の工程でもっ
て変質層を形成できる。よって本発明の構造は実施が容
易で低コストで製造することができる。
If the semiconductor layer constituting the thin film transistor and the altered layer are formed of the same amorphous Si semiconductor layer, when the semiconductor layer is formed on the entire surface of the substrate and the necessary portions are removed by etching, By etching while leaving a portion necessary for a thin film transistor and a portion necessary for a deteriorated layer, a deteriorated layer can be formed by a process equivalent to the conventional manufacturing process without adding a special process to the conventional manufacturing method. . Thus, the structure of the present invention is easy to implement and can be manufactured at low cost.

【図面の簡単な説明】[Brief description of the drawings]

【図1】図1は本発明をチャンネルエッチ型の薄膜トラ
ンジスタを備えたアクティブマトリックス液晶表示装置
に適用した一実施例の回路を示す構成図である。
FIG. 1 is a configuration diagram showing a circuit of one embodiment in which the present invention is applied to an active matrix liquid crystal display device having a channel-etch type thin film transistor.

【図2】図2は図1のaーa線に沿う断面図である。FIG. 2 is a sectional view taken along the line aa of FIG. 1;

【図3】図3は図1のbーb線に沿う断面図である。FIG. 3 is a sectional view taken along the line bb in FIG. 1;

【図4】図4は本発明をチャンネルエッチ型の薄膜トラ
ンジスタを備えたアクティブマトリックス液晶表示装置
に適用した更に別の実施例の回路を示す構成図である。
FIG. 4 is a configuration diagram showing a circuit of still another embodiment in which the present invention is applied to an active matrix liquid crystal display device having a channel-etch type thin film transistor.

【図5】図5は図4のhーh線に沿う断面図である。FIG. 5 is a sectional view taken along the line hh of FIG. 4;

【図6】図6は本発明に係るアクティブマトリックス液
晶表示装置の他の例の基板を示す構成図である。
FIG. 6 is a configuration diagram showing a substrate of another example of the active matrix liquid crystal display device according to the present invention.

【図7】図7は本発明に係るアクティブマトリックス液
晶表示装置の別の実施例の基板を示す構成図である。
FIG. 7 is a configuration diagram showing a substrate of another embodiment of the active matrix liquid crystal display device according to the present invention.

【図8】図8は図7のcーc線に沿う断面図である。FIG. 8 is a sectional view taken along the line cc in FIG. 7;

【図9】図9は本発明をエッチングストッパ型の薄膜ト
ランジスタを備えたアクティブマトリックス液晶表示装
置に適用した一実施例の回路を示す構成図である。
FIG. 9 is a configuration diagram showing a circuit of one embodiment in which the present invention is applied to an active matrix liquid crystal display device having an etching stopper type thin film transistor.

【図10】図10は図7のdーd線に沿う断面図であ
る。
FIG. 10 is a sectional view taken along the line dd in FIG. 7;

【図11】図11は図7のeーe線に沿う断面図であ
る。
FIG. 11 is a sectional view taken along the line ee in FIG. 7;

【図12】図12は本発明方法の一例を説明するための
ものであり、基板上に画素電極と独立電極線とを形成し
た状態を示す平面図である。
FIG. 12 is a plan view illustrating a state in which a pixel electrode and an independent electrode line are formed on a substrate, for explaining an example of the method of the present invention.

【図13】図13は基板上に走査電極線を形成した状態
を示す平面図である。
FIG. 13 is a plan view showing a state where scanning electrode lines are formed on a substrate.

【図14】図14は基板上に絶縁層を形成した状態を示
す平面図である。
FIG. 14 is a plan view showing a state where an insulating layer is formed on a substrate.

【図15】図15は絶縁層上に変質層を形成した状態を
示す平面図である。
FIG. 15 is a plan view showing a state where a deteriorated layer is formed on an insulating layer.

【図16】図16は信号電極線を形成した状態を示す平
面図である。
FIG. 16 is a plan view showing a state where signal electrode lines are formed.

【図17】図17は絶縁層を全面に形成する例を示す平
面図である。
FIG. 17 is a plan view showing an example in which an insulating layer is formed on the entire surface.

【図18】図18は図17に示す絶縁層上に変質層を形
成した状態を示す平面図である。
FIG. 18 is a plan view showing a state in which a deteriorated layer is formed on the insulating layer shown in FIG.

【図19】図19は変質層を逆凸型に形成した例を示す
平面図である。
FIG. 19 is a plan view showing an example in which an altered layer is formed in an inverted convex shape.

【図20】図20は変質層を逆凸型に形成した他の例を
示す平面図である。
FIG. 20 is a plan view showing another example in which the altered layer is formed in an inverted convex shape.

【図21】図21は従来一般のアクティブマトリックス
液晶表示装置の等価回路を示す構成図である。
FIG. 21 is a configuration diagram showing an equivalent circuit of a conventional general active matrix liquid crystal display device.

【図22】図22は図21に示すアクティブマトリック
ス液晶表示装置において信号電極線と走査電極線の交差
部分の詳細構造を示す平面図である。
FIG. 22 is a plan view showing a detailed structure of an intersection between a signal electrode line and a scanning electrode line in the active matrix liquid crystal display device shown in FIG.

【図23】図23は図22に示す部分の要部断面図であ
る。
FIG. 23 is a cross-sectional view of a main part of the portion shown in FIG. 22;

【図24】図24は従来の液晶表示装置において容量部
を走査電極線に接続した状態の等価回路を示す図であ
る。
FIG. 24 is a diagram showing an equivalent circuit in a state in which a capacitance section is connected to a scanning electrode line in a conventional liquid crystal display device.

【図25】図25はアクティブマトリックス液晶表示装
置に付加する駆動電圧を示す図である。
FIG. 25 is a diagram showing drive voltages applied to an active matrix liquid crystal display device.

【図26】図26は図25に示す駆動電圧の容量による
変化状態を示す図である。
FIG. 26 is a diagram showing a change state of the drive voltage shown in FIG. 25 depending on the capacitance.

【図27】図27はアクティブマトリックス液晶表示装
置の画素電極に実際に付加される駆動電圧を示す図であ
る。
FIG. 27 is a diagram showing driving voltages actually applied to pixel electrodes of an active matrix liquid crystal display device.

【図28】図28はアクティブマトリックス液晶表示装
置の画素電極に実際に付加される駆動電圧に対する透過
率変動を示す図である。
FIG. 28 is a diagram showing a change in transmittance with respect to a drive voltage actually applied to a pixel electrode of an active matrix liquid crystal display device.

【図29】図29は従来のアクティブマトリックス液晶
表示装置において設けた独立電極線に容量部を接続した
状態を示す図である。
FIG. 29 is a diagram showing a state where a capacitor is connected to an independent electrode line provided in a conventional active matrix liquid crystal display device.

【符号の説明】[Explanation of symbols]

20、50 基板、 21、51 走査電極線、 22、52 信号電極線、 23、53 トランジスタ、 24、54 画素電極、 26、26’、68 独立電極線、 27、61 ゲート電極、 28、57 絶縁層、 28a、57a コンタクトホール、 29、58 半導体層、 30 コンタクト層、 31、66 ドレイン電極、 34、65 ソース電極、 36、36’、69 第1変質層、 37 第2変質層、 20, 50 substrate, 21, 51 scanning electrode line, 22, 52 signal electrode line, 23, 53 transistor, 24, 54 pixel electrode, 26, 26 ', 68 independent electrode line, 27, 61 gate electrode, 28, 57 insulation Layer, 28a, 57a contact hole, 29, 58 semiconductor layer, 30 contact layer, 31, 66 drain electrode, 34, 65 source electrode, 36, 36 ', 69 first altered layer, 37 second altered layer,

Claims (6)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 走査電極線と信号電極線とがマトリック
ス状に配線され、これらの走査電極線と信号電極線とに
よって区切られた部分に薄膜トランジスタからなるスイ
ッチ素子と画素電極とが設けられ、画素電極が交流駆動
されるアクティブマトリックス液晶表示装置において、 走査電極線と画素電極の少なくとも一方の周囲に絶縁層
が形成され、走査電極線と画素電極の周囲に、走査電極
線と画素電極の少なくとも一方と接続し、残りの一方に
対し絶縁層を介して隣接する変質層が形成されるととも
に、前記変質層が光の照射によって導体化する半導体層
から構成されてなることを特徴とするアクティブマトリ
ックス液晶表示装置。
A scanning electrode line and a signal electrode line are wired in a matrix, and a switch element formed of a thin film transistor and a pixel electrode are provided in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which electrodes are AC driven, an insulating layer is formed around at least one of the scan electrode line and the pixel electrode, and at least one of the scan electrode line and the pixel electrode is formed around the scan electrode line and the pixel electrode. Active matrix liquid crystal, wherein an altered layer adjacent to the other is formed via an insulating layer, and the altered layer is formed of a semiconductor layer which becomes conductive by light irradiation. Display device.
【請求項2】 走査電極線と信号電極線とがマトリック
ス状に配線され、これらの走査電極線と信号電極線とに
よって区切られた部分に薄膜トランジスタからなるスイ
ッチ素子と画素電極とが設けられ、画素電極が交流駆動
されるアクティブマトリックス液晶表示装置において、 基板上に形成された画素電極上に絶縁層が形成され、絶
縁層上に変質層が形成され、前記変質層が光の照射によ
って導体化する半導体層から構成され、前記変質層が画
素電極近傍に形成された独立電極線に接続されてなるこ
とを特徴とするアクティブマトリックス液晶表示装置。
2. A scanning element line and a signal electrode line are wired in a matrix, and a switch element and a pixel electrode formed of a thin film transistor are provided in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which electrodes are AC-driven, an insulating layer is formed on a pixel electrode formed on a substrate, an altered layer is formed on the insulating layer, and the altered layer becomes conductive by light irradiation. An active matrix liquid crystal display device comprising a semiconductor layer, wherein the altered layer is connected to an independent electrode line formed near a pixel electrode.
【請求項3】 走査電極線と信号電極線とがマトリック
ス状に配線され、これらの走査電極線と信号電極線とに
よって区切られた部分に薄膜トランジスタからなるスイ
ッチ素子と画素電極とが設けられ、画素電極が交流駆動
されるアクティブマトリックス液晶表示装置において、 基板上に画素電極が形成され、前記画素電極近傍に独立
電極線が形成され、画素電極と独立電極線との間に絶縁
層が形成されるとともに、画素電極と独立電極線の近傍
に、画素電極と独立電極線のどちらか一方に接続し、他
方に対して絶縁層を介して隣接する変質層が形成され、
前記変質層が光の照射によって導体化する半導体層から
構成されてなることを特徴とするアクティブマトリック
ス液晶表示装置。
3. A scanning electrode line and a signal electrode line are wired in a matrix, and a switch element formed of a thin film transistor and a pixel electrode are provided in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which electrodes are AC-driven, a pixel electrode is formed on a substrate, an independent electrode line is formed near the pixel electrode, and an insulating layer is formed between the pixel electrode and the independent electrode line. Along with the pixel electrode and the independent electrode line, an altered layer connected to one of the pixel electrode and the independent electrode line and adjacent to the other via an insulating layer is formed,
An active matrix liquid crystal display device, wherein the altered layer is constituted by a semiconductor layer which is made conductive by light irradiation.
【請求項4】 走査電極線と信号電極線とがマトリック
ス状に配線され、これらの走査電極線と信号電極線とに
よって区切られた部分に薄膜トランジスタからなるスイ
ッチ素子と画素電極とが設けられ、画素電極が交流駆動
されるアクティブマトリックス液晶表示装置において、 基板上に画素電極が形成され、前記画素電極近傍に独立
電極線が形成され、画素電極と独立電極線との間に絶縁
層が形成されるとともに、画素電極と独立電極線の近傍
に、画素電極と独立電極線に対して絶縁層を介して隣接
する変質層が形成され、前記変質層が光の照射によって
導体化する半導体層から構成されてなることを特徴とす
るアクティブマトリックス液晶表示装置。
4. A scanning electrode line and a signal electrode line are wired in a matrix, and a switch element formed of a thin film transistor and a pixel electrode are provided in a portion separated by the scanning electrode line and the signal electrode line. In an active matrix liquid crystal display device in which electrodes are AC-driven, a pixel electrode is formed on a substrate, an independent electrode line is formed near the pixel electrode, and an insulating layer is formed between the pixel electrode and the independent electrode line. In addition, in the vicinity of the pixel electrode and the independent electrode line, an altered layer adjacent to the pixel electrode and the independent electrode line via an insulating layer is formed, and the altered layer is formed of a semiconductor layer which becomes conductive by light irradiation. An active matrix liquid crystal display device comprising:
【請求項5】 請求項1、2、3または4記載の変質層
が、薄膜トランジスタを構成するアモルファスSiの半
導体層から形成されてなることを特徴とするアクティブ
マトリックス液晶表示装置。
5. An active matrix liquid crystal display device, wherein the altered layer according to claim 1, 2, 3, or 4 is formed from an amorphous Si semiconductor layer constituting a thin film transistor.
【請求項6】 請求項1、2、3、4または5記載の変
質層が、絶縁層に形成されたコンタクトホールを介して
独立電極線または画素電極に接続されてなることを特徴
とするアクティブマトリックス液晶表示装置。
6. The active layer according to claim 1, wherein the altered layer is connected to an independent electrode line or a pixel electrode via a contact hole formed in the insulating layer. Matrix liquid crystal display.
JP12912692A 1992-05-21 1992-05-21 Active matrix liquid crystal display Expired - Lifetime JP2698503B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12912692A JP2698503B2 (en) 1992-05-21 1992-05-21 Active matrix liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12912692A JP2698503B2 (en) 1992-05-21 1992-05-21 Active matrix liquid crystal display

Publications (2)

Publication Number Publication Date
JPH06120498A JPH06120498A (en) 1994-04-28
JP2698503B2 true JP2698503B2 (en) 1998-01-19

Family

ID=15001737

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12912692A Expired - Lifetime JP2698503B2 (en) 1992-05-21 1992-05-21 Active matrix liquid crystal display

Country Status (1)

Country Link
JP (1) JP2698503B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0887034A (en) * 1994-09-16 1996-04-02 Toshiba Corp Liquid crystal display and its production

Also Published As

Publication number Publication date
JPH06120498A (en) 1994-04-28

Similar Documents

Publication Publication Date Title
US9529237B2 (en) Display device and driving method thereof
KR100498255B1 (en) Liquid crystal display and manufacturing method of same
US8304769B2 (en) Active matrix substrate having channel protection film covering transistor channel, and display apparatus and/or, television receiver including same
TWI403812B (en) Thin film transistor array panel and liquid crystal display including the same
JP3036513B2 (en) Liquid crystal display
US20050168664A1 (en) Array substrate of liquid crystal display device
US8378354B2 (en) Liquid crystal display panel for common voltage compensation and manufacturing method of the same
US7671931B2 (en) Liquid crystal display device and method of fabricating the same
US5796448A (en) Structure for a parasitic capacitor and a storage capacitor in a thin film transistor-liquid crystal display and a method for making the same
US6831295B2 (en) TFT-LCD device having a reduced feed-through voltage
US5880794A (en) Active matrix liquid crystal display and method with two anodizations
KR20030009581A (en) Liquid crystal display device
JP2007165824A (en) Thin film transistor array substrate, and manufacturing method thereof
JPH1078592A (en) Active matrix display device
US20080251797A1 (en) Array substrate and method for manufacturing the same
WO2005036653A1 (en) Thin film transistor, thin film transistor array panel, and display device
JPH0713196A (en) Active matrix type liquid crystal display device
JP3677011B2 (en) Liquid crystal display
US7312111B2 (en) Liquid crystal display panel
JPH08211406A (en) Active matrix display element
JP2698503B2 (en) Active matrix liquid crystal display
JPH07175453A (en) Liquid crystal display device
JPH09244044A (en) Liquid crystal display device
JP2862739B2 (en) Liquid crystal display
JPH06258669A (en) Liquid crystal display device

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19970826

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080919

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090919

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100919

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110919

Year of fee payment: 14

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 15

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120919

Year of fee payment: 15