JPH08160461A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JPH08160461A
JPH08160461A JP30655294A JP30655294A JPH08160461A JP H08160461 A JPH08160461 A JP H08160461A JP 30655294 A JP30655294 A JP 30655294A JP 30655294 A JP30655294 A JP 30655294A JP H08160461 A JPH08160461 A JP H08160461A
Authority
JP
Japan
Prior art keywords
voltage
shielding layer
liquid crystal
tft
light shielding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP30655294A
Other languages
Japanese (ja)
Other versions
JP3825486B2 (en
Inventor
Ryuji Nishikawa
龍司 西川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP30655294A priority Critical patent/JP3825486B2/en
Publication of JPH08160461A publication Critical patent/JPH08160461A/en
Application granted granted Critical
Publication of JP3825486B2 publication Critical patent/JP3825486B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PURPOSE: To improve a voltage holding rate and also to obtain high reliability by restraining the conduction of an TFT making a light shielding layer as a gate while specifying the signal voltage of the light shielding layer. CONSTITUTION: The voltage Vbm of the light shielding layer is set to a level in which a constant width is pulled down from a common electrode voltage Vcom and the conduction of a parastic TFT is restrained with constitution in which the voltage difference Vbs between the Vbm and a source voltage Vs and the voltage difference Vbd between the Vbm and a drain voltage Vd become equal to or lower than the threshold value of the TFT even in their maximums. Moreover, the voltage difference of the light shielding layer with respect to source and drain electrodes is made equal to or lower than the threshold value of the TFT in all periods by applying a level shift so that the common electrode voltage Vcom become the same level as a voltage VgL while gating the center level of the common voltage Vcom and impressing it on the light shielding layer. Thus, since the OFF resistance of the TFT is not lowered by the field effect making the light shielding layer the gate, the change in the source voltage Vs due to a leakage current is prevented, the decrease in a holding voltage V1c is restrained to increase the voltage holding rate.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は、ブラックマトリクスを
薄膜トランジスタのアレイ基板側に形成して開口率を向
上した液晶表示装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a liquid crystal display device in which a black matrix is formed on the array substrate side of a thin film transistor to improve the aperture ratio.

【0002】[0002]

【従来の技術】液晶表示装置は小型、薄型、低消費電力
などの利点があり、OA機器、AV機器などの分野で実
用化が進んでいる。特に、スイッチング素子として、薄
膜電界効果型トランジスタ(以下、TFTと略す)を用
い、線順次走査駆動を可能としたアクティブマトリクス
型は、原理的にデューティ比100%のスタティック駆
動をマルチプレクス的に行うことができ、大画面、高コ
ントラスト比の動画表示が可能となる。
2. Description of the Related Art Liquid crystal display devices have advantages such as small size, thin shape, and low power consumption, and are being put to practical use in fields such as OA equipment and AV equipment. In particular, the active matrix type, which uses a thin film field effect transistor (hereinafter abbreviated as TFT) as a switching element and is capable of line-sequential scanning drive, theoretically performs static drive with a duty ratio of 100% in a multiplexed manner. Therefore, it is possible to display a large screen and a moving image with a high contrast ratio.

【0003】アクティブマトリクス型液晶表示装置は、
液晶駆動用の画素電極がマトリクス状に配置形成され、
更に各画素電極にTFTが接続形成されてなるアレイ基
板と、共通電極が全面的に形成された対向基板が、液晶
を挟んで貼り合わせされて構成されている。画素電極と
共通電極の対向部分は、液晶を誘電層とした画素容量と
なっている。共通電極は所定の電圧に設定され、各画素
電極はTFTのON中に選択された信号電圧が印加され
て、各画素容量が駆動される。画素容量に印加された電
圧は、次フィールドでの書き換えまでの間、TFTのO
FF抵抗により保持される。液晶は、このように各画素
容量に形成された電界により配向状態が微調整されて、
光が変調され、これらの合成光を巨視的に視認すること
により、表示画像として観察される。
The active matrix type liquid crystal display device is
Pixel electrodes for driving liquid crystal are arranged and formed in a matrix,
Further, an array substrate in which a TFT is connected to each pixel electrode is formed, and an opposite substrate on which a common electrode is formed over the entire surface are bonded together with a liquid crystal interposed therebetween. The facing portion of the pixel electrode and the common electrode serves as a pixel capacitor in which liquid crystal is used as a dielectric layer. The common electrode is set to a predetermined voltage, and a signal voltage selected while the TFT is ON is applied to each pixel electrode to drive each pixel capacitance. The voltage applied to the pixel capacitor is the O of the TFT until rewriting in the next field.
It is held by the FF resistor. The alignment state of the liquid crystal is finely adjusted by the electric field thus formed in each pixel capacitor,
The light is modulated, and by visually recognizing the combined light macroscopically, it is observed as a display image.

【0004】このような液晶表示装置の構造を図3及び
図4を用いて説明する。図3は単位画素部分の平面図で
あり、図4は図3のA−A線に沿った断面図である。ガ
ラスなどの基板(10)上に、Crなどからなるゲート
ライン(11L)及び補助容量電極(12)が形成さ
れ、ゲートライン(11L)の一部はTFTのゲート電
極(11G)として突出されている。ゲートライン(1
1L)及び補助容量電極(12)を覆う全面にはSiN
Xなどのゲート絶縁層(13)が被覆されている。ゲー
ト絶縁層(13)上の、ゲート電極(11G)に対応す
る位置には、TFTのチャンネル層であるa−Si層
(14)、SiNXなどのエッチングストッパー(1
5)、及び、オーミックコンタクトを取るためにソース
及びドレイン領域に介在されたN+a−Si層(16
S,16D)が形成されている。一方、ゲート絶縁層
(13)上にはまた、インジウムとスズの酸化物合金
(ITO:indium tin oxide)からなる画素電極(1
7)が形成されている。 更に、ゲート絶縁層(13)
には、Alなどによりソース電極(18)、ドレイン電
極(19D)及びドレインライン(19L)が形成され
ている。ソース電極(18)は画素電極(17)とN+
a−Si層(16S)を接続し、ドレイン電極(19
D)はドレンライン(19L)と一体でN+a−Si層
(16D)へ接続されている。画素電極(17)と補助
容量電極(12)の重畳部は電荷保持用の補助容量を成
し、ゲートライン(11L)とドレインライン(19
L)は、画素電極(17)の周辺領域に位置し、交差し
て配置されている。更に、これらを覆う全面には、Si
NXが被覆されて層間絶縁層(20)を成し、層間絶縁
層(20)上には、Crなどの遮光層(21)が形成さ
れて、画素電極(17)間の全域を被覆し、ブラックマ
トリクス(BM)となっている。
The structure of such a liquid crystal display device will be described with reference to FIGS. 3 and 4. 3 is a plan view of a unit pixel portion, and FIG. 4 is a cross-sectional view taken along the line AA of FIG. A gate line (11L) made of Cr and the like and an auxiliary capacitance electrode (12) are formed on a substrate (10) such as glass, and a part of the gate line (11L) is projected as a gate electrode (11G) of a TFT. There is. Gate line (1
1L) and SiN on the entire surface covering the auxiliary capacitance electrode (12)
A gate insulating layer (13) such as X is covered. At the position corresponding to the gate electrode (11G) on the gate insulating layer (13), an etching stopper (1) such as an a-Si layer (14) which is a channel layer of the TFT and SiNx is formed.
5) and an N + a-Si layer (16) interposed in the source and drain regions for making ohmic contact.
S, 16D) is formed. On the other hand, a pixel electrode (1) made of an indium-tin oxide alloy (ITO) is formed on the gate insulating layer (13).
7) has been formed. Furthermore, a gate insulating layer (13)
A source electrode (18), a drain electrode (19D), and a drain line (19L) are formed in Al by using Al or the like. The source electrode (18) is connected to the pixel electrode (17) and N +
The a-Si layer (16S) is connected, and the drain electrode (19
D) is connected to the N + a-Si layer (16D) integrally with the drain line (19L). The overlapping portion of the pixel electrode (17) and the auxiliary capacitance electrode (12) forms an auxiliary capacitance for holding charges, and the gate line (11L) and the drain line (19).
L) is located in the peripheral region of the pixel electrode (17) and is arranged to intersect. In addition, the entire surface that covers these is Si
NX is coated to form an interlayer insulating layer (20), and a light shielding layer (21) such as Cr is formed on the interlayer insulating layer (20) to cover the entire area between the pixel electrodes (17), It is a black matrix (BM).

【0005】更に、このような構造のTFTアレイ基板
の上方には、液晶層(32)を介して、基板(30)上
に、ITOの共通電極(31)が形成されてなる対向基
板が配され、共通電極(31)及び液晶層(32)が画
素電極(17)により規格されて画素容量を構成し、液
晶表示装置に完成される。以上は、BMをTFTアレイ
基板側に形成したBMオンTFTアレイ基板構造であ
り、高コントラスト比と高開口率を実現したものであ
る。即ち、画素容量の領域外の未変調光を遮断するBM
をTFTアレイ基板側に形成することにより、BMを対
向基板側に形成した場合の貼り合わせずれを考慮した5
〜10μmのマージンを無くし、画素電極(17)と遮
光層(21)のアライメント時の位置ずれを考慮した2
〜3μmのマージンをもってBMを形成し、これらの有
効表示領域の得失の結果、開口率が向上されている。
Further, above the TFT array substrate having such a structure, there is arranged an opposing substrate in which a common electrode (31) of ITO is formed on the substrate (30) via the liquid crystal layer (32). Then, the common electrode (31) and the liquid crystal layer (32) are standardized by the pixel electrode (17) to form a pixel capacitance, and the liquid crystal display device is completed. The above is the BM on TFT array substrate structure in which the BM is formed on the TFT array substrate side, and realizes a high contrast ratio and a high aperture ratio. That is, the BM that blocks unmodulated light outside the area of the pixel capacitance
Is formed on the side of the TFT array substrate to allow for misalignment when the BM is formed on the side of the counter substrate.
A margin of -10 μm was eliminated, and a positional shift at the time of alignment between the pixel electrode (17) and the light shielding layer (21) was taken into consideration 2
The BM is formed with a margin of ˜3 μm, and as a result of the advantages and disadvantages of these effective display areas, the aperture ratio is improved.

【0006】図5は、従来の液晶表示装置の駆動方法を
示す波形図である。VgLとVgHはゲート電圧、Vd
はドレイン電圧、Vsはソース電圧、Vcomは共通電
極電圧及び補助容量電極電圧である。ゲート電圧がVg
Hに立ち上がると、TFTはONになり、ソース電圧
(Vs)がドレイン電圧(Vd)と同じレベルになる。
そして、ゲート電圧がVgLに立ち下がると、TFTは
OFFになり、保持状態に入るが、ゲート・ソース間の
寄生容量部でソース電圧(Vs)がゲート電圧(Vg)
の立ち下がりの影響を受けて、ΔVsだけ下へシフトす
る。このため、共通電極電圧(Vcom)は、その中心
レベル(Vc)をドレイン電圧(Vd)の正負反転の中
心レベルよりも、ΔVsだけ下へシフトさせている。こ
こで挙げたライン反転駆動では、共通電極電圧(Vco
m)は一走査期間毎に正負が反転し、ゲート電圧がVg
Lの期間中は保持期間となり、ソース電圧(Vs)は、
共通電極電圧(Vcom)の反転に従って振られ、画素
容量へ印加された保持電圧(Vlc)が一定に保つよう
にされる。ドレイン電圧(Vd)の正負反転は、共通電
極電圧(Vcom)の正負反転と一走査期間毎に逆にな
っているとともに、ドレイン電圧(Vd)と共通電極電
圧(Vcom)の正負関係は、フィールド毎に逆転し、
液晶層(32)へ印加される電界もフィールド毎に正負
が反転され、液晶の劣化が防止されている。
FIG. 5 is a waveform diagram showing a driving method of a conventional liquid crystal display device. VgL and VgH are gate voltages, Vd
Is the drain voltage, Vs is the source voltage, and Vcom is the common electrode voltage and auxiliary capacitance electrode voltage. Gate voltage is Vg
When it rises to H, the TFT is turned on and the source voltage (Vs) becomes the same level as the drain voltage (Vd).
Then, when the gate voltage falls to VgL, the TFT is turned off and enters the holding state, but the source voltage (Vs) is the gate voltage (Vg) in the parasitic capacitance portion between the gate and the source.
Under the influence of the falling edge of, shifts downward by ΔVs. Therefore, the common electrode voltage (Vcom) shifts its center level (Vc) by ΔVs below the center level of positive / negative inversion of the drain voltage (Vd). In the line inversion drive described here, the common electrode voltage (Vco
In (m), the positive / negative is inverted every scanning period, and the gate voltage is Vg.
During the period of L, it becomes a holding period, and the source voltage (Vs) is
The holding voltage (Vlc), which is swung according to the inversion of the common electrode voltage (Vcom) and applied to the pixel capacitance, is kept constant. The positive / negative inversion of the drain voltage (Vd) is opposite to the positive / negative inversion of the common electrode voltage (Vcom) every scanning period, and the positive / negative relationship between the drain voltage (Vd) and the common electrode voltage (Vcom) is Reverse every time,
The positive and negative electric fields applied to the liquid crystal layer (32) are also inverted field by field, and deterioration of the liquid crystal is prevented.

【0007】[0007]

【発明が解決しようとする課題】図4に示す如く、遮光
層(21)は、ブラックマトリクスとして表示画面領域
の全域に、層間絶縁層(20)を介して全てのTFT及
びドレンライン(19L)に共通に重畳されている。遮
光層(21)はフローティング状態にあるので、ドレイ
ンライン(19L)との寄生容量によりドレイン信号電
圧の正負反転の影響を受けて、遮光層(21)の電圧
(Vbm)は平均的に0[V]の状態に固定されてい
る。このため、図5で示したフィールドの共通電極(V
com)が負となる期間(A1,A2,・・・)では、
ソース電圧(Vs)が大きく下がり、遮光層(21)と
ソース電極(19D)間の電圧(Vbs)がTFTの閾
値を越え、リーク電流が生じる。即ち、遮光層(21)
をゲートとした寄生TFTが導通する。このため、画素
容量の電圧保持率が低下し、期間(A1,A2,・・
・)の度に、ソース電圧(Vs)がドレイン電圧(V
d)のレベルへ向かって変化するため、画素容量の保持
電圧(Vlc)が減少し、コントラスト比が低下する問
題を招いていた。
As shown in FIG. 4, the light-shielding layer (21) functions as a black matrix over the entire display screen area through the interlayer insulating layer (20) for all TFTs and drain lines (19L). Is commonly superimposed on. Since the light-shielding layer (21) is in a floating state, the voltage (Vbm) of the light-shielding layer (21) is 0 [average] due to the influence of the positive / negative inversion of the drain signal voltage due to the parasitic capacitance with the drain line (19L). V] is fixed. Therefore, the common electrode (V
com) is a negative period (A1, A2, ...),
The source voltage (Vs) greatly decreases, the voltage (Vbs) between the light shielding layer (21) and the source electrode (19D) exceeds the threshold value of the TFT, and a leak current occurs. That is, the light shielding layer (21)
The parasitic TFT having the gate as a gate is rendered conductive. As a result, the voltage holding ratio of the pixel capacitance decreases, and the period (A1, A2, ...
,), The source voltage (Vs) changes to the drain voltage (V
Since the voltage changes toward the level of d), the holding voltage (Vlc) of the pixel capacitance decreases, causing a problem that the contrast ratio decreases.

【0008】また、図5とドレイン電圧(Vd)の正負
が逆のフィールドでも、ドレイン電圧(Vd)の負レベ
ルが大きくなると、遮光層(21)とドレイン電極(1
9D)間の電圧(Vbd)が閾値を越え、やはり、TF
Tのリークを招く。このような、リーク電流の生じ得る
期間は、全期間の1/2に当るため、表示画像によって
は、ソース電圧(Vs)の変化が起こって、電圧保持率
が下がり、コントラスト比の低下が顕著になっていた。
特に、表示画面の中央部分では、光源や周囲光からa−
Si層(14)に光が回り込み、TFTの抵抗が下がる
ため、いよいよリーク電流が生じやすくなっており、
黒、あるいは、白が十分に得られず灰色になる、いわゆ
る光抜けが生じ、表示品位を悪化させていた。
Further, even in the field where the drain voltage (Vd) is opposite in positive and negative to that in FIG. 5, when the negative level of the drain voltage (Vd) becomes large, the light shielding layer (21) and the drain electrode (1
9D) voltage (Vbd) exceeds the threshold, and again TF
This causes a leak of T. Since such a period in which a leak current can occur corresponds to 1/2 of the entire period, the source voltage (Vs) changes depending on the display image, the voltage holding ratio decreases, and the contrast ratio decreases significantly. It was.
Especially, in the central part of the display screen, a-
Light leaks into the Si layer (14) and the resistance of the TFT decreases, so that leak current is more likely to occur.
Black or white is not sufficiently obtained and becomes gray, so-called light leakage occurs, and the display quality is deteriorated.

【0009】[0009]

【課題を解決するための手段】第1に、第1の基板上に
形成され液晶駆動用の画素容量の一方を構成する複数の
画素電極、該各画素電極に接続する複数の薄膜トランジ
スタ、層間絶縁層を挟んで前期薄膜トランジスタを覆う
遮光層、及び、前記第1の基板の液晶層を挟んだ対向位
置に固定された第2の基板上に全面的に形成され前記各
画素電極により規格されて前記各画素容量の他方を構成
する共通電極が設けられた液晶表示装置において、前記
遮光層は、前記薄膜トランジスタのドレイン電極及びソ
ース電極に対する電圧が、前記薄膜トランジスタの閾値
以下となる電圧に設定されている構成とした。
First, a plurality of pixel electrodes formed on a first substrate to constitute one of pixel capacitors for driving liquid crystal, a plurality of thin film transistors connected to the respective pixel electrodes, and interlayer insulation. A light-shielding layer covering the thin film transistor with a layer sandwiched between them, and a second substrate fixed at an opposite position with the liquid crystal layer sandwiched between the first substrate and entirely defined by the pixel electrodes. In a liquid crystal display device provided with a common electrode that constitutes the other of the pixel capacitors, the light-shielding layer is set to a voltage such that a voltage with respect to a drain electrode and a source electrode of the thin film transistor is a threshold value of the thin film transistor or less. And

【0010】第2に、前記遮光層は、前記画素容量の領
域間の全域に形成されている構成とした。第3に、前記
遮光層は、前記共通電極の電圧をレベルシフトさせた電
圧が印加されている構成とした。
Secondly, the light shielding layer is formed over the entire area between the regions of the pixel capacitor. Thirdly, the light shielding layer is applied with a voltage obtained by level-shifting the voltage of the common electrode.

【0011】[0011]

【作用】前記第1の構成で、薄膜トランジスタを被覆す
る遮光層に、ドレイン電極及びソース電極に対する電圧
差が薄膜トランジスタの閾値以下となるように電圧を印
加することにより、遮光層の電界効果による薄膜トラン
ジスタのリーク電流が抑えられ、画素容量の電圧保持率
の低下が防がれる。
In the first structure, by applying a voltage to the light-shielding layer covering the thin film transistor so that the voltage difference between the drain electrode and the source electrode is less than or equal to the threshold value of the thin film transistor, the thin-film transistor by the field effect of the light-shielding layer is formed. Leakage current is suppressed, and a decrease in the voltage holding ratio of the pixel capacitance is prevented.

【0012】前記第2の構成で、画素容量間の全域を被
覆する遮光層に、ドレイン電極及びソース電極に対する
電圧差が薄膜トランジスタの閾値以下となるように電圧
を印加することにより、全ての画素容量に関して、遮光
層の電界効果による薄膜トランジスタのリーク電流が抑
えられ、電圧保持率の低下が防がれる。前記第3の構成
で、共通電極信号をレベルシフトさせて、薄膜トランジ
スタの閾値よりも低くした電圧を遮光層に印加すること
により、薄膜トランジスタのリーク電流が防がれるとと
もに、コストの増大も低く抑えられる。
In the second structure, a voltage is applied to the light-shielding layer that covers the entire area between the pixel capacitors so that the voltage difference between the drain electrode and the source electrode is less than the threshold value of the thin film transistor. With regard to the above, the leak current of the thin film transistor due to the electric field effect of the light shielding layer is suppressed, and the reduction of the voltage holding ratio is prevented. In the third configuration, the common electrode signal is level-shifted and a voltage lower than the threshold value of the thin film transistor is applied to the light shielding layer, so that the leak current of the thin film transistor can be prevented and the increase in cost can be suppressed low. .

【0013】[0013]

【実施例】続いて、本発明の実施例を説明する。図1
は、図3及び図4で示した構造の液晶表示装置におい
て、各電極に印加するべき電圧、及び、各電極の電気的
振舞を示した波形図である。図3で用いたと同様、Vg
LとVgHはゲート電圧、Vdはドレイン電圧、Vsは
ソース電圧、Vcomは共通電極電圧及び補助容量電極
電圧である。Vbmは遮光層へ印加する電圧であり、共
通電極電圧(Vcom)からレベルシフトさせた電圧
で、Hレベル時においても、TFTの閾値を超えないよ
うに設定している。
Next, examples of the present invention will be described. FIG.
FIG. 5 is a waveform diagram showing the voltage to be applied to each electrode and the electrical behavior of each electrode in the liquid crystal display device having the structure shown in FIGS. 3 and 4. Similar to the one used in FIG. 3, Vg
L and VgH are gate voltages, Vd is a drain voltage, Vs is a source voltage, and Vcom is a common electrode voltage and a storage capacitor electrode voltage. Vbm is a voltage applied to the light shielding layer, which is a voltage level-shifted from the common electrode voltage (Vcom), and is set so as not to exceed the threshold value of the TFT even at the H level.

【0014】回路的には、共通電極信号の一部を周知の
レベルシフト回路へ入力し、その出力を遮光層(21)
へ印加する構成とする。ゲート電圧がVgH期間中、T
FTはONになり、ソース電圧(Vs)がドレイン電圧
(Vd)と同じレベルにされる。その後、ゲート電圧が
VgLに立ち下がると、TFTはOFFになり、保持状
態に入るが、ゲート・ソース間の寄生容量部でソース電
圧(Vs)がゲート電圧(Vg)の立ち下がりの影響を
受けて、ΔVsだけ下へシフトする。このため、共通電
極電圧(Vcom)は、その中心レベル(Vc)をドレ
イン電圧(Vd)の正負反転の中心レベルよりも、ΔV
sだけ下へシフトさせている。ここで挙げたライン反転
駆動では、共通電極電圧(Vcom)は一走査期間毎に
正負が反転し、ゲート電圧VgL期間中は保持期間とな
り、ソース電圧(Vs)は、共通電極電圧(Vcom)
の反転に従って上下に振られ、画素容量の保持電圧(V
lc)を一定に保っている。ドレイン電圧(Vd)の正
負反転は、共通電極電圧(Vcom)の正負反転と一走
査期間毎に逆になっているとともに、ドレイン電圧(V
d)と共通電極電圧(Vcom)の正負関係は、フィー
ルド毎に逆転し、液晶層(30)へ印加される電界もフ
ィールド毎に正負が反転され、液晶の劣化が防止されて
いる。
In terms of the circuit, a part of the common electrode signal is input to a well-known level shift circuit, and its output is a light shielding layer (21).
It is configured to be applied to. When the gate voltage is VgH, T
The FT is turned on, and the source voltage (Vs) is set to the same level as the drain voltage (Vd). After that, when the gate voltage falls to VgL, the TFT is turned off and enters the holding state, but the source voltage (Vs) is affected by the fall of the gate voltage (Vg) in the parasitic capacitance portion between the gate and the source. And shift down by ΔVs. Therefore, the common electrode voltage (Vcom) has a central level (Vc) of ΔV higher than the central level of positive / negative inversion of the drain voltage (Vd).
It shifts down by s. In the line inversion drive described above, the common electrode voltage (Vcom) is inverted in polarity for each scanning period, becomes a holding period during the gate voltage VgL period, and the source voltage (Vs) becomes the common electrode voltage (Vcom).
The pixel voltage is held up and down (V
lc) is kept constant. The positive / negative inversion of the drain voltage (Vd) is opposite to the positive / negative inversion of the common electrode voltage (Vcom) every scanning period, and the drain voltage (Vd) is reversed.
The positive / negative relationship between d) and the common electrode voltage (Vcom) is reversed for each field, and the electric field applied to the liquid crystal layer (30) is also reversed for each field to prevent deterioration of the liquid crystal.

【0015】本発明では、遮光層の電圧(Vbm)は、
共通電極電圧(Vcom)より一定幅引き下げられたレ
ベルに設定されており、ソース電圧(Vs)との電圧差
Vbs、及び、ドレイン電圧(Vd)との電圧差Vbd
が最大でもTFTの閾値以下となる構成で、寄生TFT
の導通を抑えている。本実施例では特に、共通電極電圧
(Vcom)を、その中心レベルをゲートL電圧(Vg
L)と同じレベルになるようにレベルシフトを施して遮
光層(21)へ印加する構成とすることにより、全期間
において、ソース及びドレイン電極に対する遮光層(2
1)の電圧差をTFTの閾値以下としている。これによ
り、遮光層(21)をゲートとした電界効果によりTF
TのOFF抵抗が低下することがなくなり、リーク電流
によるソース電圧(Vs)の変化が防がれ、保持電圧
(Vlc)の減少が抑えられ、結果的に電圧保持率が向
上される。
In the present invention, the voltage (Vbm) of the light shielding layer is
The voltage is set to a level lower than the common electrode voltage (Vcom) by a certain width, and the voltage difference Vbs from the source voltage (Vs) and the voltage difference Vbd from the drain voltage (Vd).
Is less than the threshold of the TFT at the maximum, the parasitic TFT
The conduction of is suppressed. In this embodiment, in particular, the common electrode voltage (Vcom) is changed to the gate L voltage (Vg
L) is applied to the light-shielding layer (21) by level-shifting so that the light-shielding layer (2) can be applied to the source and drain electrodes during the entire period.
The voltage difference of 1) is set to be equal to or less than the threshold value of the TFT. As a result, TF is generated by the electric field effect using the light shielding layer (21) as a gate.
The OFF resistance of T does not decrease, the change of the source voltage (Vs) due to the leakage current is prevented, the reduction of the holding voltage (Vlc) is suppressed, and the voltage holding ratio is consequently improved.

【0016】図2に、このように構成された液晶表示装
置の電圧と透過光強度の関係を調べた実験結果を示す。
(a)は本発明の液晶表示装置について行った実験結果
を示した特性図であり、(b)は比較例として従来通り
の駆動を行った液晶表示装置についての特性図である。
実験では、ライン反転駆動において、遮光層(21)の
電圧(Vbm)を、それぞれ、フローティング、及び、
共通電極電圧(Vcom)からのレベルシフト信号に設
定し、ドレイン電圧(Vd)の振幅を実用範囲内の最大
幅10[V]にした状態で、ゲート電圧(Vg)の振幅
を15[V]に保ったまま、ゲートL電圧(VgL)を
V=−25[V]から0[V]まで変化させた時の透過
光強度(T)を調べグラフを作成した。ここで、白点で
示したグラフは初期状態の装置についての実験結果であ
り、黒点で示したグラフは400万lx、60℃の条件
で30分間の負荷を加えて、信頼性を調べた実験結果で
ある。なお、透過光強度(T)の値は変化分率に基づい
て任意に設定している。また、実験は、ノーマリ・ホワ
イト・モードで行い、特に、TFTのOFF特性を透過
光強度(T)により査定することを目的とした。
FIG. 2 shows the experimental results of examining the relationship between the voltage and the transmitted light intensity of the liquid crystal display device thus constructed.
(A) is a characteristic diagram showing the results of experiments conducted on the liquid crystal display device of the present invention, and (b) is a characteristic diagram of a liquid crystal display device driven as in the past as a comparative example.
In the experiment, in the line inversion drive, the voltage (Vbm) of the light shielding layer (21) is set to floating and
The amplitude of the gate voltage (Vg) is set to 15 [V] while the level shift signal from the common electrode voltage (Vcom) is set and the amplitude of the drain voltage (Vd) is set to the maximum width of 10 [V] within the practical range. With the gate L voltage (VgL) changed from V = −25 [V] to 0 [V] while keeping the value at 0, the transmitted light intensity (T) was examined and a graph was prepared. Here, the graphs shown by white dots are the experimental results of the device in the initial state, and the graphs shown by black dots are the experiments for examining the reliability by applying a load for 30 minutes under the condition of 4,000,000 lx and 60 ° C. The result. The value of the transmitted light intensity (T) is arbitrarily set based on the change fraction. Further, the experiment was conducted in the normally white mode, and in particular, the purpose was to evaluate the OFF characteristic of the TFT by the transmitted light intensity (T).

【0017】(a)のグラフより、電圧(V)が−7
[V]の時、透過光強度(T)が急激に変化しており、
ここから閾値(Vth)が存在し始めるのがわかる。即
ち、ドレイン電圧(Vd)のレベルによっては、遮光層
とドレイン電極間電圧(Vbd)、あるいは、遮光層と
ソース電極間電圧(Vbs)が閾値を越え、リーク電流
が生じて透過光強度(T)が変化し、特性が不安定にな
っている。一方、閾値(Vth)以下の域では、透過光強
度(T)は十分に低いレベルで一定に保たれており、特
性が非常に安定している。これより、ゲートL電圧(V
gL)を、この閾値(Vth)以下に設定することによ
り、TFTのOFF抵抗が十分に高まり、ソース電圧
(Vs)が一定レベルに保たれ、高い電圧保持率が得ら
れることが判る。また、信頼性試験後にも特性の変化は
ほとんど見られない。
From the graph of (a), the voltage (V) is -7.
At [V], the transmitted light intensity (T) changes rapidly,
From this, it can be seen that the threshold (Vth) begins to exist. That is, depending on the level of the drain voltage (Vd), the voltage between the light-shielding layer and the drain electrode (Vbd) or the voltage between the light-shielding layer and the source electrode (Vbs) exceeds the threshold value, and a leak current is generated to cause the transmitted light intensity (Tb). ) Has changed and the characteristics have become unstable. On the other hand, in the range below the threshold value (Vth), the transmitted light intensity (T) is kept constant at a sufficiently low level, and the characteristics are very stable. From this, the gate L voltage (V
It can be seen that by setting gL) below this threshold value (Vth), the OFF resistance of the TFT is sufficiently increased, the source voltage (Vs) is maintained at a constant level, and a high voltage holding ratio is obtained. In addition, there is almost no change in the characteristics after the reliability test.

【0018】これに対して(b)では、透過光強度
(T)の変化が緩やかで、全体的に電圧(V)の変化に
伴って透過光強度(T)も変化しているとともに、十分
に低いレベルが得られていない。即ち、遮光層(21)
の電界効果によるTFTのリークのため電圧保持率が低
下するので、透過光強度(T)を十分に低く、かつ、一
定に保つことができなくなっている。またこの場合、最
大のコントラスト比を得るには、ゲートL電圧(Vg
L)を−25[V]以下にとる必要があり、全体とし
て、ゲート電圧(Vg)の振幅が大きくなるので、消費
電力の増大、あるいは、ドライバー素子の耐久性などに
も問題がでてくる。また、信頼性試験によっても、特性
が大きく変化している。即ち、光照射あるいは高温状態
下でTFTのリーク電流が更に増大するため、電圧保持
率が低下し、十分に低いレベルを維持できていないこと
が判る。
On the other hand, in (b), the change of the transmitted light intensity (T) is gradual, and the transmitted light intensity (T) also changes as the voltage (V) changes. The low level is not obtained. That is, the light shielding layer (21)
Since the voltage holding ratio is reduced due to the TFT leakage due to the electric field effect, the transmitted light intensity (T) cannot be kept sufficiently low and constant. Further, in this case, in order to obtain the maximum contrast ratio, the gate L voltage (Vg
L) needs to be set to -25 [V] or less, and the amplitude of the gate voltage (Vg) becomes large as a whole, which causes problems such as an increase in power consumption and durability of the driver element. . In addition, the characteristics are greatly changed by the reliability test. That is, it is understood that the leakage current of the TFT is further increased under the light irradiation or the high temperature condition, so that the voltage holding ratio is lowered and the sufficiently low level cannot be maintained.

【0019】本発明では、遮光層の電界効果を無くし
て、TFTのリーク電流を抑えて電圧保持率を向上した
ことにより、(a)に示したように、閾値(Vth)以下
の域において透過光強度(T)が安定する特性が得られ
るとともに、信頼性が向上された。即ち、TFTのOF
F時の透過光強度(T)を一定に、かつ、高い信頼性を
もって保つことができた。また、閾値(Vth)での透過
光強度(T)の変化が急峻であるため、ゲートL電圧
を、閾値(Vth)を越えない高めの値に設定することが
できる。このため、ゲートL電圧に要されるON/OF
F電圧比が小さくなり、ゲート信号振幅を小さく設定す
ることにより、消費電力の低減、ドライバー素子の劣化
防止がなされる。
In the present invention, the electric field effect of the light-shielding layer is eliminated, the leak current of the TFT is suppressed, and the voltage holding ratio is improved, so that as shown in (a), the light is transmitted in the region below the threshold value (Vth). The characteristic that the light intensity (T) is stable was obtained, and the reliability was improved. That is, OF of TFT
It was possible to maintain the transmitted light intensity (T) at F constant and with high reliability. Further, since the transmitted light intensity (T) changes sharply at the threshold value (Vth), the gate L voltage can be set to a high value that does not exceed the threshold value (Vth). Therefore, the ON / OF required for the gate L voltage
By reducing the F voltage ratio and setting the gate signal amplitude to be small, power consumption is reduced and deterioration of the driver element is prevented.

【0020】[0020]

【発明の効果】以上の説明から明らかな如く、ソース電
極及びドレイン電極に対する遮光層の電圧がTFTの閾
値以下となるように、遮光層の信号電圧を設定すること
により、遮光層をゲートとしたTFTの導通を抑え、電
圧保持率を向上するとともに、高い信頼性を得ることが
できた。また、急峻な閾値特性を持った電圧−透過光強
度特性が得られるので、ゲート電圧のON/OFF電圧
比が小さく抑えられ、ゲート信号振幅を小さくして消費
電力を低下することができる。また、これにより、駆動
部素子の特性劣化が防がれ、寿命が延長された。
As is apparent from the above description, the light-shielding layer is used as a gate by setting the signal voltage of the light-shielding layer so that the voltage of the light-shielding layer with respect to the source electrode and the drain electrode becomes equal to or lower than the threshold value of the TFT. It was possible to suppress conduction of the TFT, improve the voltage holding ratio, and obtain high reliability. Further, since the voltage-transmitted light intensity characteristic having a steep threshold characteristic can be obtained, the ON / OFF voltage ratio of the gate voltage can be suppressed small, and the gate signal amplitude can be reduced to reduce the power consumption. Further, this prevents the characteristic deterioration of the driving element and extends the life thereof.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例に係る液晶表示装置の電気的振
舞を示した波形図である。
FIG. 1 is a waveform diagram showing the electrical behavior of a liquid crystal display device according to an embodiment of the present invention.

【図2】本発明及び従来の液晶表示装置の特性を比較し
た電圧−透過光強度の特性曲線である。
FIG. 2 is a voltage-transmitted light intensity characteristic curve comparing the characteristics of the present invention and the conventional liquid crystal display device.

【図3】液晶表示装置の単位画素部分の平面図である。FIG. 3 is a plan view of a unit pixel portion of a liquid crystal display device.

【図4】図3のA−A線に沿った断面図である。FIG. 4 is a cross-sectional view taken along the line AA of FIG.

【図5】従来の液晶表示装置の電気的振舞を示した波形
図である。
FIG. 5 is a waveform diagram showing the electrical behavior of a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

10,30 基板 11 ゲート電極配線 12 補助容量電極 13 層間絶縁層 14 a−Si 15 エッチングストッパー 16 N+a−Si 17 画素電極 18 ソース電極 19 ドレイン電極配線 20 層間絶縁層 21 遮光層 31 共通電極 32 液晶層 Vg ゲート電圧 Vd ドレイン電圧 Vs ソース電圧 Vcom 共通電極電圧 Vbm 遮光層電圧 Vbd 遮光層・ドレイン電極間電圧 Vbs 遮光層・ソース電極間電圧 Vlc 保持電圧 10, 30 substrate 11 gate electrode wiring 12 auxiliary capacitance electrode 13 interlayer insulating layer 14 a-Si 15 etching stopper 16 N + a-Si 17 pixel electrode 18 source electrode 19 drain electrode wiring 20 interlayer insulating layer 21 light-shielding layer 31 common electrode 32 Liquid crystal layer Vg Gate voltage Vd Drain voltage Vs Source voltage Vcom Common electrode voltage Vbm Light-shielding layer voltage Vbd Light-shielding layer-drain electrode voltage Vbs Light-shielding layer-source electrode voltage Vlc Holding voltage

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】 第1の基板上に形成され液晶駆動用の画
素容量の一方を構成する複数の画素電極、該各画素電極
に接続する複数の薄膜トランジスタ、層間絶縁層を挟ん
で前期薄膜トランジスタを覆う遮光層、及び、前記第1
の基板の液晶層を挟んだ対向位置に固定された第2の基
板上に全面的に形成され前記各画素電極により規格され
て前記各画素容量の他方を構成する共通電極が設けられ
た液晶表示装置において、 前記遮光層は、前記薄膜トランジスタのドレイン電極及
びソース電極に対する電圧が、前記薄膜トランジスタの
閾値以下となる電圧に設定されていることを特徴とする
液晶表示装置。
1. A plurality of pixel electrodes formed on a first substrate to constitute one of pixel capacitors for driving a liquid crystal, a plurality of thin film transistors connected to the respective pixel electrodes, and a thin film transistor covered in the previous period with an interlayer insulating layer interposed therebetween. Light-shielding layer, and the first
A liquid crystal display provided with a common electrode which is formed over the entire surface of a second substrate fixed at opposing positions sandwiching the liquid crystal layer of the substrate, and which is standardized by the pixel electrodes and constitutes the other of the pixel capacitors. In the device, the liquid crystal display device is characterized in that the light shielding layer is set to a voltage such that a voltage with respect to a drain electrode and a source electrode of the thin film transistor is equal to or less than a threshold value of the thin film transistor.
【請求項2】 前記遮光層は、前記画素容量の領域間の
全域に形成されていることを特徴とする請求項1記載の
液晶表示装置。
2. The liquid crystal display device according to claim 1, wherein the light-shielding layer is formed over the entire area between the regions of the pixel capacitor.
【請求項3】 前記遮光層は、前記共通電極の電圧をレ
ベルシフトさせた電圧が印加されていることを特徴とす
る請求項1または請求項2記載の液晶表示装置。
3. The liquid crystal display device according to claim 1, wherein a voltage obtained by level-shifting the voltage of the common electrode is applied to the light shielding layer.
JP30655294A 1994-12-09 1994-12-09 Liquid crystal display Expired - Lifetime JP3825486B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP30655294A JP3825486B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP30655294A JP3825486B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Publications (2)

Publication Number Publication Date
JPH08160461A true JPH08160461A (en) 1996-06-21
JP3825486B2 JP3825486B2 (en) 2006-09-27

Family

ID=17958422

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30655294A Expired - Lifetime JP3825486B2 (en) 1994-12-09 1994-12-09 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP3825486B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321603A (en) * 1999-03-05 2000-11-24 Semiconductor Energy Lab Co Ltd Active matrix type display device
JP2008020725A (en) * 2006-07-13 2008-01-31 Sony Corp Liquid crystal display and video display
JP2015050246A (en) * 2013-08-30 2015-03-16 株式会社デンソー Organic semiconductor device

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000321603A (en) * 1999-03-05 2000-11-24 Semiconductor Energy Lab Co Ltd Active matrix type display device
JP2008020725A (en) * 2006-07-13 2008-01-31 Sony Corp Liquid crystal display and video display
JP2015050246A (en) * 2013-08-30 2015-03-16 株式会社デンソー Organic semiconductor device

Also Published As

Publication number Publication date
JP3825486B2 (en) 2006-09-27

Similar Documents

Publication Publication Date Title
KR100248360B1 (en) Liquid crystal display device
US6590552B1 (en) Method of driving liquid crystal display device
US6433764B1 (en) Liquid crystal display
KR100371757B1 (en) Active matrix type liquid crystal display
US4909602A (en) Liquid crystal display and method of driving the same
KR930002864A (en) LCD Display
US6411348B2 (en) Active matrix substrate and producing method of the same
KR20030034974A (en) Substrate structure of licuid crystal display
US5528395A (en) Liquid crystal display having reference electrodes each formed to be overlapped with adjacent transparent electrodes
JPH08116062A (en) Thin-film transistor
KR970067946A (en) Thin film transistor device and liquid crystal display device
US20040125262A1 (en) Array substrate and liquid crystal display device including the same
JPH07311390A (en) Liquid crystal display device
US20040066474A1 (en) Liquid crystal display apparatus
JPH1039277A (en) Liquid crystal display device, and driving method therefor
US6927810B2 (en) Liquid crystal display device having indented gate electrode and fabricating method thereof
JP3825486B2 (en) Liquid crystal display
US6587174B1 (en) Active matrix type liquid crystal display
JPH08327978A (en) Active matrix type liquid crystal display device
EP1384226B1 (en) REDUCING THE BIAS ON Spatial LIGHT MODULATORS
JP3378678B2 (en) Liquid crystal display
JPH05251700A (en) Thin film field effect type transistor
KR20000006515A (en) Method for driving a liquid crystal display
JPH09236790A (en) Liquid crystal display device and its drive method
JPH05119742A (en) Liquid crystal panel driving method

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20051226

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060630

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090707

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100707

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110707

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120707

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130707

Year of fee payment: 7

EXPY Cancellation because of completion of term