JP3815342B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3815342B2 JP3815342B2 JP2002041225A JP2002041225A JP3815342B2 JP 3815342 B2 JP3815342 B2 JP 3815342B2 JP 2002041225 A JP2002041225 A JP 2002041225A JP 2002041225 A JP2002041225 A JP 2002041225A JP 3815342 B2 JP3815342 B2 JP 3815342B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring pattern
- outermost
- electronic component
- row
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09218—Conductive traces
- H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、多層配線基板に半導体電子部品を実装する場合の、端子配置及び基板配線技術に関するものである。
【０００２】
【従来の技術】
従来より、制御系ＩＣチップをＣＳＰ化したものを配線基板に実装した半導体装置があり、全て細い配線パターン（信号線用配線パターン）での接続が可能な制御系ＣＳＰは、ビルドアップ基板（多層配線基板）を用いることで配線が容易となることは周知である。
【０００３】
【発明が解決しようとする課題】
しかし、エンジン制御等の駆動系ＩＣチップをＣＳＰ化して多層配線基板に実装する場合、これまで考える必要の無かった太い配線パターン（電力線用配線パターン）についても必要な端子からの引き出し方を考えなければならない。
【０００４】
ここで、図７に示すように、ランド間にファインパターンが１本しか通らない狭ピッチの半導体電子部品（ＣＳＰ：chip size(scale) package）１００を多層配線基板２００に実装する場合、従来と同じく、太い配線パターン２０１の引き出しが必要な端子に対応する基板側ランド２０１ａから特に何も考えずに配線を行うと、配線効率が悪いために基板内層２０２のランド配置部の面積が大きくなったり、最悪いくつかのランド３００から配線できないという事態が発生するおそれがある。そういった場合、積層する層の数を増やした高価な基板を用いなければならず、コスト面で不利である。
【０００５】
本発明はこのような背景の下になされたものであり、その目的は、太い配線パターンにつながる接続端子を有し、かつ、狭ピッチな半導体電子部品を、ランド間にファインパターンが１本しか通らない多層配線基板に実装する場合に、層数の多い高価な基板を用いなくとも、効率よく配線することを可能にした半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体電子部品における接続端子の配置として、多層配線基板における第１配線パターンよりも太い第２配線パターンにつながる半導体電子部品の接続端子を最外列から奇数列目とし、当該接続端子に対応する第２配線パターンのランドを、多層配線基板の各層での最外列としたことを特徴としている。よって、太い配線パターンが基板側の各層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【０００８】
請求項２に記載の発明は、半導体電子部品における接続端子の配置として、多層配線基板における第１配線パターンよりも太い第２配線パターンにつながる半導体電子部品の接続端子を、少なくとも最外列の１列目および３列目とし、この１列目の接続端子を多層配線基板の最表層での最外列のランドにつなぐとともに、３列目の接続端子を多層配線基板の第２層での最外列のランドにつなぐようにしたことを特徴としている。よって、太い配線パターンが基板最表層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。また、太い配線パターンが基板側の第２層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施の形態における半導体装置の分解斜視図を示す。本半導体装置はエンジン制御用の駆動系ＩＣに具体化している。半導体装置は、多層配線基板（多層の樹脂配線基板）１０の上に半導体電子部品２０をハンダ付けにて実装したものである。半導体電子部品２０として、本実施形態ではＣＳＰを用いている。半導体電子部品２０は、図２に示すように、基板本体２１の下面に多数のバンプ（接続端子）２２が格子状に配置されている。このバンプ２２は狭ピッチとなっている。
【００１０】
図１において、多層配線基板１０は、少なくとも２層の配線層１１，１２を積層したものである。第１層(最表層)１１および第２層１２において、ランド１３間に１本の第１配線パターン(信号線用配線パターン)１４のみが通過可能となっている。
【００１１】
また、半導体電子部品（ＣＳＰ）２０におけるバンプ２２の配置として、多層配線基板１０における第１配線パターン１４よりも太い第２配線パターン（電力線用配線パターン）１５につながる半導体電子部品２０のバンプ２２ａを最外列とし、当該バンプ２２ａに対応する第２配線パターン１５のランド１５ａを、多層配線基板１０の最表層１１での最外列としている。
【００１２】
図３に示すように、半導体電子部品２０における最外列の電力線用バンプ２２ａは、基板１０側において最表層１１の最外列のランド１５ａとつながり、ここから引き出される。また、半導体電子部品２０における２列目の信号線用バンプは、基板１０側における最表層１１の２列目のランドとつながり、ここから最外列のランドの間を通して引き出される（図１参照）。さらに、図３に示すように、半導体電子部品２０における３列目の信号線用バンプは、基板１０側において最表層１１でのビアホールを通して第２層１２においてランドとつながり、ここから引き出される。
【００１３】
このようにして、太い配線パターン１５が基板最表層１１での最外列のランド１５ａから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。その結果、太い配線パターンにつながるバンプ２２ａを有し、かつ、狭ピッチな半導体電子部品２０を、ランド１３間にファインパターン１４が１本しか通らない多層配線基板１０に実装する場合に、層数の多い高価な基板を用いなくとも、効率よく配線することが可能となる。
【００１４】
また、効率的に配線できることから、多層配線基板１０での内層のランド配置部の面積を少なくすることができる。つまり、図１での第２層１２における最も外側のランドよりも外側の面積Ｗ１と、図７の従来構造での第２層２０２における最も外側のランドよりも外側の面積Ｗ２との比較において、図１での面積Ｗ１を図７での面積Ｗ２よりも大きくすることができる（Ｗ１＞Ｗ２）。
【００１５】
また、図１での電力線用バンプ２２ａの数が多い場合は、次のようにすればよい。
図４に示すように、半導体電子部品２０におけるバンプ２２の配置として、第２配線パターン１５につながるバンプ２２ａを最外列から３列目、５列目、…というように奇数列目とし、当該バンプ２２ａに対応する第２配線パターン１５のランド１５ａを、多層配線基板１０の各層での最外列とする。つまり、半導体電子部品２０におけるバンプ２２の配置として、多層配線基板１０における第１配線パターン１４よりも太い第２配線パターン１５につながる半導体電子部品２０のバンプ２２ａを、少なくとも最外列の１列目および３列目とし、図５に示すように、この１列目のバンプ２２ａを多層配線基板１０の最表層１１での最外列のランド１５ａにつなぐとともに、３列目のバンプ２２ａを多層配線基板１０の第２層１２での最外列のランド１５ａにつなぐようにする。
【００１６】
詳しくは、図５の半導体電子部品２０における最外列の電力線用バンプ２２ａは基板側の最表層１１での最外列のランドにつながり、ここから引き出される。半導体電子部品２０における２列目の信号線用バンプは基板側の最表層１１での２列目のランドにつながり、ここから引き出される。また、半導体電子部品２０における３列目の電力線用バンプ２２ａは基板側の第２層１２での最外列のランドにつながり、ここから引き出される。半導体電子部品２０における４列目の信号線用バンプは基板側の第２層１２での２列目のランドにつながり、ここから引き出される。さらに、半導体電子部品２０における５列目の電力線用バンプ２２ａは基板側の第３層での最外列のランドにつながり、ここから引き出される。
【００１７】
このようにすることにより、太い配線パターン１５が基板側の各層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。即ち、太い配線パターン１５が基板最表層１１での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができ、また、太い配線パターン１５が基板側の第２層１２での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【００１８】
ここで、電力線用バンプ２２ａを奇数列以外にも配置し、電力線用パターンの配線を各層の最外列のランド以外からも行った場合には、図６のように配線効率が悪く、多層配線基板の内層におけるランド配置部の面積が大きくなってしまう。つまり、図６において太い配線パターンに関して、第１層で配線がとれなかったランド（ハッチングを付したランド）はその下側の層にて配線をとることになるが、そのとき、バンプを奇数列以外にも配置したり、基板の各層の最外列のランド以外からも配線を行った場合には、配線効率が悪くなってしまう。
【図面の簡単な説明】
【図１】実施の形態における半導体装置の分解斜視図。
【図２】実施の形態における半導体電子部品の斜視図。
【図３】半導体装置の縦断面図。
【図４】実施の形態における半導体装置の分解斜視図。
【図５】半導体装置の縦断面図。
【図６】比較のための半導体装置の分解斜視図。
【図７】従来技術を説明するための半導体装置の分解斜視図。
【符号の説明】
１０…多層配線基板、１３…ランド、１４…第１配線パターン、１５…配線パターン、１５ａ…ランド、２０…半導体電子部品、２２…バンプ、２２ａ…バンプ。
【発明の属する技術分野】
本発明は、多層配線基板に半導体電子部品を実装する場合の、端子配置及び基板配線技術に関するものである。
【０００２】
【従来の技術】
従来より、制御系ＩＣチップをＣＳＰ化したものを配線基板に実装した半導体装置があり、全て細い配線パターン（信号線用配線パターン）での接続が可能な制御系ＣＳＰは、ビルドアップ基板（多層配線基板）を用いることで配線が容易となることは周知である。
【０００３】
【発明が解決しようとする課題】
しかし、エンジン制御等の駆動系ＩＣチップをＣＳＰ化して多層配線基板に実装する場合、これまで考える必要の無かった太い配線パターン（電力線用配線パターン）についても必要な端子からの引き出し方を考えなければならない。
【０００４】
ここで、図７に示すように、ランド間にファインパターンが１本しか通らない狭ピッチの半導体電子部品（ＣＳＰ：chip size(scale) package）１００を多層配線基板２００に実装する場合、従来と同じく、太い配線パターン２０１の引き出しが必要な端子に対応する基板側ランド２０１ａから特に何も考えずに配線を行うと、配線効率が悪いために基板内層２０２のランド配置部の面積が大きくなったり、最悪いくつかのランド３００から配線できないという事態が発生するおそれがある。そういった場合、積層する層の数を増やした高価な基板を用いなければならず、コスト面で不利である。
【０００５】
本発明はこのような背景の下になされたものであり、その目的は、太い配線パターンにつながる接続端子を有し、かつ、狭ピッチな半導体電子部品を、ランド間にファインパターンが１本しか通らない多層配線基板に実装する場合に、層数の多い高価な基板を用いなくとも、効率よく配線することを可能にした半導体装置を提供することにある。
【０００６】
【課題を解決するための手段】
請求項１に記載の発明は、半導体電子部品における接続端子の配置として、多層配線基板における第１配線パターンよりも太い第２配線パターンにつながる半導体電子部品の接続端子を最外列から奇数列目とし、当該接続端子に対応する第２配線パターンのランドを、多層配線基板の各層での最外列としたことを特徴としている。よって、太い配線パターンが基板側の各層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【０００８】
請求項２に記載の発明は、半導体電子部品における接続端子の配置として、多層配線基板における第１配線パターンよりも太い第２配線パターンにつながる半導体電子部品の接続端子を、少なくとも最外列の１列目および３列目とし、この１列目の接続端子を多層配線基板の最表層での最外列のランドにつなぐとともに、３列目の接続端子を多層配線基板の第２層での最外列のランドにつなぐようにしたことを特徴としている。よって、太い配線パターンが基板最表層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。また、太い配線パターンが基板側の第２層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【０００９】
【発明の実施の形態】
以下、この発明を具体化した一実施の形態を図面に従って説明する。
図１には、本実施の形態における半導体装置の分解斜視図を示す。本半導体装置はエンジン制御用の駆動系ＩＣに具体化している。半導体装置は、多層配線基板（多層の樹脂配線基板）１０の上に半導体電子部品２０をハンダ付けにて実装したものである。半導体電子部品２０として、本実施形態ではＣＳＰを用いている。半導体電子部品２０は、図２に示すように、基板本体２１の下面に多数のバンプ（接続端子）２２が格子状に配置されている。このバンプ２２は狭ピッチとなっている。
【００１０】
図１において、多層配線基板１０は、少なくとも２層の配線層１１，１２を積層したものである。第１層(最表層)１１および第２層１２において、ランド１３間に１本の第１配線パターン(信号線用配線パターン)１４のみが通過可能となっている。
【００１１】
また、半導体電子部品（ＣＳＰ）２０におけるバンプ２２の配置として、多層配線基板１０における第１配線パターン１４よりも太い第２配線パターン（電力線用配線パターン）１５につながる半導体電子部品２０のバンプ２２ａを最外列とし、当該バンプ２２ａに対応する第２配線パターン１５のランド１５ａを、多層配線基板１０の最表層１１での最外列としている。
【００１２】
図３に示すように、半導体電子部品２０における最外列の電力線用バンプ２２ａは、基板１０側において最表層１１の最外列のランド１５ａとつながり、ここから引き出される。また、半導体電子部品２０における２列目の信号線用バンプは、基板１０側における最表層１１の２列目のランドとつながり、ここから最外列のランドの間を通して引き出される（図１参照）。さらに、図３に示すように、半導体電子部品２０における３列目の信号線用バンプは、基板１０側において最表層１１でのビアホールを通して第２層１２においてランドとつながり、ここから引き出される。
【００１３】
このようにして、太い配線パターン１５が基板最表層１１での最外列のランド１５ａから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。その結果、太い配線パターンにつながるバンプ２２ａを有し、かつ、狭ピッチな半導体電子部品２０を、ランド１３間にファインパターン１４が１本しか通らない多層配線基板１０に実装する場合に、層数の多い高価な基板を用いなくとも、効率よく配線することが可能となる。
【００１４】
また、効率的に配線できることから、多層配線基板１０での内層のランド配置部の面積を少なくすることができる。つまり、図１での第２層１２における最も外側のランドよりも外側の面積Ｗ１と、図７の従来構造での第２層２０２における最も外側のランドよりも外側の面積Ｗ２との比較において、図１での面積Ｗ１を図７での面積Ｗ２よりも大きくすることができる（Ｗ１＞Ｗ２）。
【００１５】
また、図１での電力線用バンプ２２ａの数が多い場合は、次のようにすればよい。
図４に示すように、半導体電子部品２０におけるバンプ２２の配置として、第２配線パターン１５につながるバンプ２２ａを最外列から３列目、５列目、…というように奇数列目とし、当該バンプ２２ａに対応する第２配線パターン１５のランド１５ａを、多層配線基板１０の各層での最外列とする。つまり、半導体電子部品２０におけるバンプ２２の配置として、多層配線基板１０における第１配線パターン１４よりも太い第２配線パターン１５につながる半導体電子部品２０のバンプ２２ａを、少なくとも最外列の１列目および３列目とし、図５に示すように、この１列目のバンプ２２ａを多層配線基板１０の最表層１１での最外列のランド１５ａにつなぐとともに、３列目のバンプ２２ａを多層配線基板１０の第２層１２での最外列のランド１５ａにつなぐようにする。
【００１６】
詳しくは、図５の半導体電子部品２０における最外列の電力線用バンプ２２ａは基板側の最表層１１での最外列のランドにつながり、ここから引き出される。半導体電子部品２０における２列目の信号線用バンプは基板側の最表層１１での２列目のランドにつながり、ここから引き出される。また、半導体電子部品２０における３列目の電力線用バンプ２２ａは基板側の第２層１２での最外列のランドにつながり、ここから引き出される。半導体電子部品２０における４列目の信号線用バンプは基板側の第２層１２での２列目のランドにつながり、ここから引き出される。さらに、半導体電子部品２０における５列目の電力線用バンプ２２ａは基板側の第３層での最外列のランドにつながり、ここから引き出される。
【００１７】
このようにすることにより、太い配線パターン１５が基板側の各層での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。即ち、太い配線パターン１５が基板最表層１１での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができ、また、太い配線パターン１５が基板側の第２層１２での最外列のランドから引き出されることにより、他の配線パターンの妨げにならず、効率よく配線することができる。
【００１８】
ここで、電力線用バンプ２２ａを奇数列以外にも配置し、電力線用パターンの配線を各層の最外列のランド以外からも行った場合には、図６のように配線効率が悪く、多層配線基板の内層におけるランド配置部の面積が大きくなってしまう。つまり、図６において太い配線パターンに関して、第１層で配線がとれなかったランド（ハッチングを付したランド）はその下側の層にて配線をとることになるが、そのとき、バンプを奇数列以外にも配置したり、基板の各層の最外列のランド以外からも配線を行った場合には、配線効率が悪くなってしまう。
【図面の簡単な説明】
【図１】実施の形態における半導体装置の分解斜視図。
【図２】実施の形態における半導体電子部品の斜視図。
【図３】半導体装置の縦断面図。
【図４】実施の形態における半導体装置の分解斜視図。
【図５】半導体装置の縦断面図。
【図６】比較のための半導体装置の分解斜視図。
【図７】従来技術を説明するための半導体装置の分解斜視図。
【符号の説明】
１０…多層配線基板、１３…ランド、１４…第１配線パターン、１５…配線パターン、１５ａ…ランド、２０…半導体電子部品、２２…バンプ、２２ａ…バンプ。
Claims (4)
- 格子状に配置した多数の接続端子（２２）を有する半導体電子部品（２０）を、ランド（１３）間に１本の第１配線パターン（１４）のみが通過可能となっている多層配線基板（１０）の上に、ハンダ付けにて実装した、エンジン制御用の駆動ＩＣとして用いられる半導体装置であって、
半導体電子部品（２０）における接続端子（２２）の配置として、多層配線基板（１０）における前記第１配線パターン（１４）よりも太い第２配線パターン（１５）につながる半導体電子部品（２０）の接続端子（２２ａ）を最外列から奇数列目とし、当該接続端子（２２ａ）に対応する第２配線パターン（１５）のランド（１５ａ）を、多層配線基板（１０）の各層での最外列としたことを特徴とする半導体装置。 - 格子状に配置した多数の接続端子（２２）を有する半導体電子部品（２０）を、ランド（１３）間に１本の第１配線パターン（１４）のみが通過可能となっている多層配線基板（１０）の上にハンダ付けにて実装した、エンジン制御用の駆動ＩＣとして用いられる半導体装置であって、
半導体電子部品（２０）における接続端子（２２）の配置として、多層配線基板（１０）における前記第１配線パターン（１４）よりも太い第２配線パターン（１５）につながる半導体電子部品（２０）の接続端子（２２ａ）を、少なくとも最外列の１列目および３列目とし、この１列目の接続端子（２２ａ）を多層配線基板（１０）の最表層（１１）での最外列のランド（１５ａ）につなぐとともに、３列目の接続端子（２２ａ）を多層配線基板（１０）の第２層（１２）での最外列のランド（１５ａ）につなぐようにしたことを特徴とする半導体装置。 - 請求項１または２に記載の半導体装置において、 半導体電子部品（２０）はＣＳＰであることを特徴とする半導体装置。
- 請求項１〜３のいずれか１項に記載の半導体装置において、 第１配線パターン（１４）は信号線用配線パターンであり、第２配線パターン（１５）は電力線用配線パターンであることを特徴とする半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041225A JP3815342B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置 |
| US10/291,419 US6782522B2 (en) | 2002-02-19 | 2002-11-12 | Semiconductor device having wide wiring pattern in outermost circuit |
| DE10306279.3A DE10306279B4 (de) | 2002-02-19 | 2003-02-14 | Halbleiteranordnung mit breiter Leiterbahn in äusserstem Schaltkreis |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002041225A JP3815342B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003243555A JP2003243555A (ja) | 2003-08-29 |
| JP3815342B2 true JP3815342B2 (ja) | 2006-08-30 |
Family
ID=27621489
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002041225A Expired - Fee Related JP3815342B2 (ja) | 2002-02-19 | 2002-02-19 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6782522B2 (ja) |
| JP (1) | JP3815342B2 (ja) |
| DE (1) | DE10306279B4 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7142001B2 (en) * | 2004-07-07 | 2006-11-28 | Robert Bosch Gmbh | Packaged circuit module for improved installation and operation |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2920750B2 (ja) * | 1996-10-09 | 1999-07-19 | 富士ゼロックス株式会社 | エリアアレイ半導体装置及びプリント基板 |
| JP3386977B2 (ja) * | 1997-06-05 | 2003-03-17 | 新光電気工業株式会社 | 多層回路基板 |
| US6310398B1 (en) * | 1998-12-03 | 2001-10-30 | Walter M. Katz | Routable high-density interfaces for integrated circuit devices |
| JP2002094246A (ja) | 2000-09-13 | 2002-03-29 | Minebea Co Ltd | 多層プリント配線基板及び多層プリント配線基板の実装方法 |
-
2002
- 2002-02-19 JP JP2002041225A patent/JP3815342B2/ja not_active Expired - Fee Related
- 2002-11-12 US US10/291,419 patent/US6782522B2/en not_active Expired - Lifetime
-
2003
- 2003-02-14 DE DE10306279.3A patent/DE10306279B4/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| DE10306279A1 (de) | 2003-08-21 |
| JP2003243555A (ja) | 2003-08-29 |
| US6782522B2 (en) | 2004-08-24 |
| US20030159122A1 (en) | 2003-08-21 |
| DE10306279B4 (de) | 2014-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7591067B2 (en) | Thermally enhanced coreless thin substrate with embedded chip and method for manufacturing the same | |
| US7791206B2 (en) | Semiconductor device and method of manufacturing the same | |
| US7173325B2 (en) | Expansion constrained die stack | |
| JP4251421B2 (ja) | 半導体装置の製造方法 | |
| US6461895B1 (en) | Process for making active interposer for high performance packaging applications | |
| US7253526B2 (en) | Semiconductor packaging substrate and method of producing the same | |
| US7952199B2 (en) | Circuit board including solder ball land having hole and semiconductor package having the circuit board | |
| US20060046464A1 (en) | Wiring substrate and semiconductor device using the same | |
| US8053681B2 (en) | Integrated circuit package and manufacturing method thereof | |
| US7541683B2 (en) | Semiconductor integrated circuit device | |
| JP3721139B2 (ja) | プリント配線基板構造及びこれの製造方法 | |
| JP3730625B2 (ja) | フリップチップボンディングのための有機基板 | |
| JP2007123457A (ja) | 半導体モジュール | |
| JP2007520888A (ja) | 回路基板のための経路指定密度を増大する方法及びそのような回路基板 | |
| JP2005166794A (ja) | 部品パッケージとプリント配線基板および電子機器 | |
| US6793500B1 (en) | Radial contact pad footprint and wiring for electrical components | |
| JP3815342B2 (ja) | 半導体装置 | |
| JP7126878B2 (ja) | 配線基板 | |
| US8106308B2 (en) | Printed circuit board for package and manufacturing method thereof | |
| JP2014183085A (ja) | マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール | |
| JPH09246684A (ja) | Ｂｇａ実装構造 | |
| JP2002217240A (ja) | フリップチップ実装構造及び配線方法 | |
| US20030102159A1 (en) | Optimum power and ground bump pad and bump patterns for flip chip packaging | |
| JP2005236091A (ja) | 多層配線基板 | |
| JP5369966B2 (ja) | 半導体装置の実装構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040715 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060214 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060417 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060529 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3815342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110616 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120616 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130616 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140616 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |