JP3812396B2 - 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 - Google Patents
炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 Download PDFInfo
- Publication number
- JP3812396B2 JP3812396B2 JP2001308905A JP2001308905A JP3812396B2 JP 3812396 B2 JP3812396 B2 JP 3812396B2 JP 2001308905 A JP2001308905 A JP 2001308905A JP 2001308905 A JP2001308905 A JP 2001308905A JP 3812396 B2 JP3812396 B2 JP 3812396B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- semiconductor device
- carbide semiconductor
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
- Chemical Vapour Deposition (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、炭化珪素(SiC)からなる半導体基板に選択的にエピタキシャル膜を形成する方法に関する。
【0002】
【従来の技術】
SiC基板に選択的にホモエピタキシャル膜(ホモエピ膜)を形成する方法として、特開平11−16840号公報に開示された方法がある。この選択エピタキシャル成長法(選択エピ)は、SiO2をマスクとしてエピタキシャル成長を行うことにより、SiO2に形成された開口部にのみエピタキシャル膜を選択的に成長させるというものである。
【0003】
【発明が解決しようとする課題】
ところが、上記従来技術では以下の問題点がある。この問題点について図6、図7に基づいて説明する。
【0004】
図6は、(0001)面を有する六方晶SiC基板J1にマスクJ2を用いて選択エピを行う場合を示している。図6(a)(b)ともに図中上側が基板平面図、下側が基板断面図を示している。(0001)面基板J1はオフ角を有していないと3C−SiCが形成されホモエピ膜が形成できないため、図6(a)に示すように所定のオフ角を有するオフ基板を用いて選択エピを行う。
【0005】
ところが、(0001)基板は<11−20>軸方向の成膜レートが速いため、図6(b)に示すようにマスク開口部J3に対してホモエピ膜の形状が異形になる。また、SiC基板J1のオフ角情報がある部分J3ではホモエピ成長するが、基板のオフ角情報がない部分J4では3C−SiCが成長するため、全面がホモエピ領域とはならない。
【0006】
ところで、(0001)面より(11−20)面を用いたデバイスの方が電子移動度が高いとの報告があり、これによれば(0001)基板よりも(11−20)基板を用いる方がデバイスの特性向上を図ることができる。
【0007】
図7は、(11−20)面を有するSiC基板J4にマスクJ2を用いて選択エピを行う場合を示している。(11−20)基板を用いて選択エピを形成した場合には、<0001>軸に直交する(0001)面が、上記(0001)基板のオフ角がゼロの場合に相当する。このため、マスク開口部が(0001)面に該当する箇所では、図7(b)、(c)に示すように3C−SiCが形成されてしまい形成面が荒くなるという問題がある。
【0008】
本発明は、上記点に鑑み、(11−20)面の炭化珪素基板に選択エピタキシャル成長を行う炭化珪素半導体装置の製造方法において、エピタキシャル膜の面荒れを防止することを目的とする。
【0009】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、(11−20)面の炭化珪素基板を用意する工程と、炭化珪素基板の上に所定形状のマスクパターンを有するマスク材を形成する工程と、マスク材を用いて炭化珪素基板上に選択エピタキシャル成長によりエピタキシャル膜を形成する工程とを備え、マスクパターンを構成する辺を、炭化珪素基板の(0001)面に対して3°以上90°以下となるように形成することを特徴としている。
【0010】
このように、マスクパターンを<0001>方向に対して直交する面がないように、マスクパターンを構成するすべての辺が(0001)面に対して3°以上90°以下となるように形成することで、エピタキシャル膜形成工程で3C−SiCが形成されるのを防ぐことができる。これにより、エピタキシャル膜の面荒れを防止することができる。
【0011】
また、マスクパターンを構成する辺を、炭化珪素基板の(0001)面に対して3°以上となるように形成することが好ましい。これにより、1500℃付近の温度条件で実用的にエピタキシャル成長を行うことができる。
【0012】
また、請求項2に記載の発明のように、マスクパターンを四角形状とすることができ、あるいは、請求項3に記載の発明のように、マスクパターンを六角形状とすることができる。
また、マスクパターンが六角形状の場合には、請求項4に記載の発明のように、マスクパターンを構成する辺を、炭化珪素基板の(0001)面に対して3°以上30°以下となるように形成することができる。
【0013】
また、マスクパターンが六角形状の場合には、請求項5に記載の発明のように、対向する一対の辺が<0001>方向に平行となるように形成することで、マスクパターンを構成する辺を、(0001)面に対して所定角度以上にすることができる。さらに、マスクパターンが六角形状の場合には、請求項6に記載の発明のように、マスクパターンを、等間隔に複数形成することができる。
【0014】
また、請求項7に記載の発明のように、マスク材をカーボン層から構成することができる。このカーボン層は、請求項8に記載の発明のように、炭化珪素基板の表層部に存在するSiを昇華させることにより形成することができ、請求項9に記載の発明のように、炭化珪素基板の上にレジストを塗布し、レジストを熱処理することにより形成することができる。
【0015】
また、選択エピタキシャル成長は、請求項10に記載の発明のようにCVD法により行うことができ、請求項11に記載の発明のように、1000〜2000℃の温度範囲で行うことができる。
【0016】
また、エピタキシャル膜は、請求項12に記載の発明のようにp型とすることができ、請求項13に記載の発明のようにn型とすることができる。
【0017】
また、請求項14に記載の発明は、請求項1ないし13のいずれか1つに記載の炭化珪素半導体装置の製造方法により製造された炭化珪素半導体装置である。
【0018】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
【0019】
【発明の実施の形態】
(第1実施形態)
以下、本発明を適用した第1実施形態について図1〜図3に基づいて説明する。図1は、本第1実施形態におけるSiC半導体装置の製造工程を示している。
【0020】
まず、図1(a)に示すように、主表面及び裏面を有するSiCからなるn+型基板1を用意すると共に、このn+型基板1の主表面側にn-型エピタキシャル層(以下、n-型エピ層という)2をエピタキシャル成長させる。SiC半導体基板1は(11−20)面を有する六方晶のものを用いる。SiC半導体基板1の結晶構造は、4H−SiC、6H−SiCのいずれでもよい。
【0021】
次に、図1(b)に示すように、n-型エピ層2の表面からSiを昇華させる。例えば、減圧雰囲気において、1500℃の温度で30分間の熱処理をすることで、n-型エピ層2の表面からSiを昇華させることができる。
【0022】
そして、この処理を終えると、図1(c)に示すようにn-型エピ層2の表層部にはSiCの炭素成分のみが残ったカーボン層3が形成される。このように、カーボン層3の形成を減圧雰囲気で行うことにより、Siの蒸気圧が高くなるため、よりカーボン層3を形成し易くすることができると共に、1500℃以上の温度で加熱することにより、Siの昇華速度を高くすることができ、容易にカーボン層3を所望の膜厚とすることができる。
【0023】
次に、図1(d)に示すように、カーボン層3の上面にレジスト4を堆積させたのち、このレジスト4をマスクとした選択エッチングを行い、カーボン層3に所望形状の開口部3aを形成する。カーボン層3は、n-型エピ層2上に選択エピタキシャル成長を行う際のマスク材として用いられ、開口部3aがマスクパターンとなる。
【0024】
図2は、カーボン層3の開口部3aの具体例を示す平面図である。開口部3aは、図2(a)に示すように例えば四角形状とすることができ、あるいは図2(b)に示すように例えば六角形状とすることができる。開口部3aは<0001>軸に対して直交する辺がないように、開口部3aのすべての辺が(0001)面に対して所定角度α以上となるように形成する。具体的には、以下に示すように(0001)面に対してすべての辺が3°以上の角度となるように開口部3aを設けることが望ましい。
【0025】
図3は、基板のオフ角とステップフロー成長との関係を示している。横軸は温度、縦軸はエピ膜の成長レートを示している。図3中のオフ角αを示す各線の右側の領域が、SiC基板に実用的にステップフロー成長を行うことができる領域である。図3から、オフ角が3°程度以上であれば、エピタキシャル成長を行う1500℃付近で、実用的な速度でエピ成膜ができることが分かる。
【0026】
従って、カーボン層3の開口部3aのすべての辺が(0001)面に対して3°以上の角度があれば、カーボン層3をマスクとして3C−SiCが成長することなくホモエピ成長させることができる。図2(b)に示す六角形状の場合には、対向する一対の辺を<0001>方向に対して平行になるようにすれば、角度αを30°とすることができる。
【0027】
次に、図1(e)に示すように、レジスト4を除去した後、カーボン層3をマスクとして用いて開口部3aに選択エピタキシャル成長を行い、カーボン層3の開口部3aにSiCからなる選択エピタキシャル層(選択エピ層)5を成長させる。選択エピタキシャル成長は、1000〜2000℃の温度範囲で行う。
【0028】
このとき、上述のようにマスクパターンである開口部3aのすべての辺が(0001)面に対して所定角度α以上となるように形成されているので、3C−SiCの形成を抑えることができ、面荒れのないパターン形成を行うことができる。
【0029】
次に、図1(f)に示すように、例えばRIEやH2エッチングによってカーボン層3を除去したり、カーボン層3を酸化により除去したり、SClによってカーボン層3を除去することで、n-型エピ層2の上に選択エピ層5を形成した構成を得ることができる。
【0030】
以上のように、(11−20)面基板を用いた場合でも、マスクパターンを(0001)面に対して所定角度αを有するように形成することで、選択エピ層の形成面に面荒れが発生することを防止できる。また、SiC基板そのものから形成されたカーボン層3をマスク材として用いることで、マスク材からの不純物汚染という問題が生じることがない。
【0031】
なお、このような構成のSiC半導体装置は、例えば選択エピ層5をp型半導体とすることで、PNダイオードとして用いることができる。また、選択エピ層をn型半導体とすることもできる。
【0032】
(第2実施形態)
次に、本発明の第2実施形態について図4に基づいて説明する。本第2実施形態は、上記第1実施形態に対してカーボン層の形成方法が異なるものである。上記第1実施形態と同様の部分については説明を省略する。
【0033】
図4は、本第1実施形態におけるSiC半導体装置の製造工程を示している。
【0034】
まず、図4(a)に示すように、n+型SiC基板1を用意し、このn+型基板1の主表面側にn-型エピ層2をエピタキシャル成長させる。
【0035】
次に、図4(b)に示すように、n-型エピ層2上にレジストを塗布してレジスト層6を形成する。このとき、レジスト層6には所望の開口部6aを形成しておく。開口部6aは、上記第1実施形態と同様に、(0001)面に対して所定角度以上、好ましくは3°以上の角度を持つように形成する。続いて、レジスト層6をレジストが炭化する所定温度以上に加熱し、レジスト層6を炭化させてカーボン層を形成する。
【0036】
次に、図4(c)に示すように、カーボン化したレジスト層6をマスクとして選択エピ成長を行い、図4(d)に示すように、レジスト層6を除去することで、n-型エピ層2の上に選択エピ層5を形成した構成を得ることができる。
【0037】
以上のような本第2実施形態の製造方法によっても、上記第1実施形態と同様に選択エピ層の形成面に面荒れが発生することを防止できる。
【0038】
(第3実施形態)
次に、本発明の第3実施形態について図5に基づいて説明する。本第3実施形態は、上記各実施形態に比較して、選択エピ成長させる場合のマスクパターンがことなるものである。上記各実施形態と同様の部分については説明を省略する。
【0039】
図5は、本第3実施形態におけるカーボン層7の平面図である。カーボン層7は、n-型エピ層2の上に形成されており、選択エピ成長のマスク材として用いられる。図5に示すように、カーボン層7に形成されたマスクパターン8は六角形状であり、複数のパターン8が等間隔に形成されている。また、カーボン層7は、各パターン8の隙間9がエッチングされており、各パターン8にカーボン層7が残された状態となっている。各六角形状パターン8は、対向する一対の辺が、<0001>方向に平行となるように形成されている。
【0040】
このようなカーボン層7をマスク材として用いることにより、各六角形状パターン8の隙間9に選択エピ成長させることができる。このような構成により、例えば選択エピ層をチャネル部としたMOSFETを作製することができる。このように、複数の六角形状のマスクを用いることで、単位面積当たりのチャネル幅を効果的に増加できる
また、エピ膜を形成した後、マスクを用いたエッチングで選択的にエピ膜を除去する場合には、エピ膜形成による面内ばらつきとエッチングによる深さのばらつきが生じる。なおかつ基板にエッチングダメージを生じるため、デバイス特性に影響を及ぼす。これに対し、本第3実施形態ではマスクを用いて選択エピ形成するので、エピ膜形成時の面内ばらつきだけを考慮すればよく、デバイス設計が容易となる。また、エッチング工程がないため、エッチングダメージがなくなり、デバイスの特性向上を図ることができる。
【図面の簡単な説明】
【図1】第1実施形態のSiC半導体装置の製造工程を示す工程図である。
【図2】カーボン層から形成されるマスクパターンを示す平面図である。
【図3】SiC基板のオフ角とステップフロー成長との関係を示す特性図である。
【図4】第2実施形態のSiC半導体装置の製造工程を示す工程図である。
【図5】第3実施形態のマスクパターンを示す平面図である。
【図6】従来技術の選択エピタキシャル成長を示す工程図である。
【図7】従来技術の選択エピタキシャル成長を示す工程図である。
【符号の説明】
1…n+型基板、2…n-型基板、3、6、7…カーボン層、4…レジスト、5…選択エピタキシャル層。
Claims (14)
- (11−20)面の炭化珪素基板を用意する工程と、
前記炭化珪素基板の上に所定形状のマスクパターンを有するマスク材を形成する工程と、
前記マスク材を用いて前記炭化珪素基板上に選択エピタキシャル成長によりエピタキシャル膜を形成する工程とを備え、
前記マスクパターンを構成する辺を、前記炭化珪素基板の(0001)面に対して3°以上90°以下となるように形成することを特徴とする炭化珪素半導体装置の製造方法。 - 前記マスクパターンは、四角形状であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記マスクパターンは、六角形状であることを特徴とする請求項1に記載の炭化珪素半導体装置の製造方法。
- 前記マスクパターンを構成する辺を、前記炭化珪素基板の(0001)面に対して3°以上30°以下となるように形成することを特徴とする請求項3に記載の炭化珪素半導体装置の製造方法。
- 前記マスクパターンは、対向する一対の辺が<0001>方向に平行となるように形成されていることを特徴とする請求項3または4に記載の炭化珪素半導体装置の製造方法。
- 前記マスクパターンは、等間隔に複数形成されていることを特徴とする請求項3ないし5のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記マスク材は、カーボン層からなることを特徴とする請求項1ないし6のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記カーボン層は、前記炭化珪素基板の表層部に存在するSiを昇華させることにより形成することを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。
- 前記カーボン層は、前記炭化珪素基板の上にレジストを塗布し、前記レジストを熱処理することにより形成することを特徴とする請求項7に記載の炭化珪素半導体装置の製造方法。
- 前記選択エピタキシャル成長は、CVD法により行うことを特徴とする請求項1ないし9のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記選択エピタキシャル成長は、1000〜2000℃の温度範囲で行うことを特徴とする請求項1ないし10のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記エピタキシャル膜はp型であることを特徴とする請求項1ないし11のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 前記エピタキシャル膜はn型であることを特徴とする請求項1ないし11のいずれか1つに記載の炭化珪素半導体装置の製造方法。
- 請求項1ないし13のいずれか1つに記載の炭化珪素半導体装置の製造方法により製造された炭化珪素半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308905A JP3812396B2 (ja) | 2001-10-04 | 2001-10-04 | 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001308905A JP3812396B2 (ja) | 2001-10-04 | 2001-10-04 | 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003115460A JP2003115460A (ja) | 2003-04-18 |
JP3812396B2 true JP3812396B2 (ja) | 2006-08-23 |
Family
ID=19128143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001308905A Expired - Fee Related JP3812396B2 (ja) | 2001-10-04 | 2001-10-04 | 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3812396B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515196A (zh) * | 2013-08-20 | 2014-01-15 | 西安电子科技大学 | 一种材料外延掺杂的方法 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4635470B2 (ja) * | 2004-04-19 | 2011-02-23 | 株式会社デンソー | 炭化珪素半導体装置およびその製造方法 |
DE102005017814B4 (de) * | 2004-04-19 | 2016-08-11 | Denso Corporation | Siliziumkarbid-Halbleiterbauelement und Verfahren zu dessen Herstellung |
KR20090089362A (ko) * | 2006-11-10 | 2009-08-21 | 스미토모덴키고교가부시키가이샤 | 탄화규소 반도체 장치 및 그 제조 방법 |
JP4978637B2 (ja) * | 2009-02-12 | 2012-07-18 | 株式会社デンソー | 炭化珪素単結晶の製造方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2910573B2 (ja) * | 1993-09-10 | 1999-06-23 | 株式会社日立製作所 | 電界効果トランジスタ及びその製造方法 |
JP4185215B2 (ja) * | 1999-05-07 | 2008-11-26 | 弘之 松波 | SiCウエハ、SiC半導体デバイス、および、SiCウエハの製造方法 |
JP3427047B2 (ja) * | 1999-09-24 | 2003-07-14 | 三洋電機株式会社 | 窒化物系半導体素子、窒化物系半導体の形成方法および窒化物系半導体素子の製造方法 |
JP2002280394A (ja) * | 2001-03-21 | 2002-09-27 | Nippon Steel Corp | 電界効果トランジスタ |
JP2003101035A (ja) * | 2001-09-26 | 2003-04-04 | Toshiba Corp | SiC半導体基板とその製造方法及びSiC半導体装置 |
-
2001
- 2001-10-04 JP JP2001308905A patent/JP3812396B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103515196A (zh) * | 2013-08-20 | 2014-01-15 | 西安电子科技大学 | 一种材料外延掺杂的方法 |
Also Published As
Publication number | Publication date |
---|---|
JP2003115460A (ja) | 2003-04-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8168515B2 (en) | Method for manufacturing semiconductor substrate | |
EP2490247A1 (en) | Silicon carbide substrate manufacturing method and silicon carbide substrate | |
US8338833B2 (en) | Method of producing silicon carbide semiconductor substrate, silicon carbide semiconductor substrate obtained thereby and silicon carbide semiconductor using the same | |
JP4651207B2 (ja) | 半導体用基板とその製造方法 | |
CA2581856A1 (en) | Low micropipe 100 mm silicon carbide wafer | |
WO2008062729A1 (fr) | Dispositif semiconducteur en carbure de silicium et son procédé de fabrication | |
JP2007013154A (ja) | 半導体デバイス及びその製作方法 | |
US8435866B2 (en) | Method for manufacturing silicon carbide substrate | |
WO2008056698A1 (fr) | Dispositif semi-conducteur de carbure de silicium et procédé de fabrication de celui-ci | |
WO2011052320A1 (ja) | 炭化珪素基板の製造方法および炭化珪素基板 | |
JP4449814B2 (ja) | 炭化けい素半導体素子の製造方法 | |
US20070224784A1 (en) | Semiconductor material having an epitaxial layer formed thereon and methods of making same | |
JP3812396B2 (ja) | 炭化珪素半導体装置の製造方法及び炭化硅素半導体装置 | |
WO2008015766A1 (en) | Method for recovering forward voltage of bipolar semiconductor device, method for reducing lamination defect and bipolar semiconductor device | |
JP5545310B2 (ja) | 炭化珪素エピタキシャルウエハの製造方法、および、炭化珪素エピタキシャルウエハ、ならびに、炭化珪素半導体装置 | |
JP2011233636A (ja) | 炭化珪素基板およびその製造方法 | |
US20130056752A1 (en) | Silicon carbide substrate, silicon carbide substrate manufacturing method, and semiconductor device manufacturing method | |
JP4546982B2 (ja) | 半導体装置の製造方法 | |
US20110262680A1 (en) | Silicon carbide substrate and method for manufacturing silicon carbide substrate | |
US20120241741A1 (en) | Silicon carbide substrate | |
JP4438239B2 (ja) | 炭化珪素半導体装置の製造方法 | |
US20120017826A1 (en) | Method for manufacturing silicon carbide substrate | |
JP7143769B2 (ja) | 炭化珪素半導体基板の製造方法及び炭化珪素半導体装置の製造方法 | |
JP2011071196A (ja) | 半導体基板の製造方法 | |
JP2009200335A (ja) | 基板、エピタキシャル層付基板および半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040927 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060221 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060411 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060509 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060522 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090609 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100609 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110609 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120609 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130609 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140609 Year of fee payment: 8 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |