JP3797636B2 - 表面実装型発光ダイオード及びその製造方法 - Google Patents

表面実装型発光ダイオード及びその製造方法 Download PDF

Info

Publication number
JP3797636B2
JP3797636B2 JP03811497A JP3811497A JP3797636B2 JP 3797636 B2 JP3797636 B2 JP 3797636B2 JP 03811497 A JP03811497 A JP 03811497A JP 3811497 A JP3811497 A JP 3811497A JP 3797636 B2 JP3797636 B2 JP 3797636B2
Authority
JP
Japan
Prior art keywords
emitting diode
light emitting
electrode pattern
substrate
diode element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP03811497A
Other languages
English (en)
Other versions
JPH10242526A (ja
Inventor
廣彦 石井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP03811497A priority Critical patent/JP3797636B2/ja
Publication of JPH10242526A publication Critical patent/JPH10242526A/ja
Application granted granted Critical
Publication of JP3797636B2 publication Critical patent/JP3797636B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Description

【０００１】
【発明の属する技術分野】
本発明は、マザーボードの表面に直接実装される表面実装型発光ダイオード及びその製造方法に関するものである。
【０００２】
【従来の技術】
従来、この種の表面実装型発光ダイオードとしては、例えば図１１及び図１２に示したタイプのものと、図１３及び図１４に示したタイプのものが知られている。いずれのタイプも基板１の上面にカソード電極パターン２とアノード電極パターン３とを設け、カソード電極パターン２の上に導電性接着剤４によって発光ダイオード素子５を固着すると共に、発光ダイオード素子５と前記アノード電極パターン３とをボンディングワイヤ６によって接続し、発光ダイオード素子５及びボンディングワイヤ６を透光性樹脂７によって封止した構造のものである。そして、透光性樹脂７による封止構造が、前者の場合は周囲に枠を設けずに透光性樹脂７のみで構成しているのに対して、後者の場合は基板１の上面周囲にモールド枠８を設け、このモールド枠８の内部に透光性樹脂７を充填した構造のものとなっていた。
【０００３】
【発明が解決しようとする課題】
ところで、上記従来の表面実装型発光ダイオードにあっては、前者の場合は発光ダイオード素子５から側面方向に出た光９が透光性樹脂７を透過して周囲に拡散してしまうため上方向に集光できず、所定の光出力が得られないといった問題があった。一方、後者の場合は発光ダイオード素子５から側面方向に出た光は、モールド枠８の内周面で反射されて上方向に向かうが、集光されずにそのまま平行光１０として発光するために、光出力が必ずしも十分といえるものではなかった。
【０００４】
一方、集光性を重視した発光ダイオードとして、従来から図１５に示したようなリードフレーム型の発光ダイオード１１が知られている。この種の発光ダイオード１１は、一方のリードフレーム１２ａの頂部に凹所１３を設け、この凹所１３に発光ダイオード素子１４を載せて固着すると共に、この発光ダイオード素子１４と他方のリードフレーム１２ｂの頂部をボンディングワイヤ１５によって接続したものの周囲を、透光性樹脂１６によって封止した構造のものである。
【０００５】
しかしながら、上記発光ダイオード１１は、リードフレーム１２ａの頂部に設けた凹所１３によって、発光ダイオード素子１４から出た光を効果的に上方向へ導き出すと共に、透光性樹脂１６の頂部が半球形状に形成されていることから集光作用も期待することができるが、この種のリードフレーム型の発光ダイオード１１は、マザーボードに表面実装することができず、大型化してしまうといった問題があった。
【０００６】
そこで本発明は、表面実装型発光ダイオードにおいて、発光ダイオード素子から出た光の集光性を高めることで、大きな光出力を得ることを目的とする。
【０００７】
【課題を解決するための手段】
本発明の表面実装型発光ダイオードは、上記課題を解決するために、四角形状の基板と、基板上面に設けられたカソード電極パターン及びアノード電極パターンと、カソード電極パターンの上に導電性接着剤によって固着された発光ダイオード素子と、発光ダイオード素子と前記アノード電極パターンとを接続するボンディングワイヤと、前記発光ダイオード素子及びボンディングワイヤを封止する透光性樹脂とを備え、前記基板の側面で実装する表面実装型発光ダイオードにおいて、前記発光ダイオード素子の周囲を取り囲むようにして基板上面に搭載される反射部材と、この反射部材を封止する透光性樹脂の上面に突出形成された半球形状のレンズ部と、前記基板の実装面であって、基板の角部以外の箇所に設けられ前記カソード電極パターン及びアノード電極パターンからそれぞれ延びる外部接続用の左右一対の略半円状のスルーホール電極とを備えることを特徴とする。
【０００８】
また、本発明の表面実装型発光ダイオードの製造方法は、上記課題を解決するために、上面にカソード電極パターン及びアノード電極パターンが連続して形成されると共に、これら電極パターンに沿って長孔状スルーホール及び丸孔状スルーホールが設けられる集合基板の上面に、ブリッジによって連結された複数の反射部材を搭載して接着する接着工程と、集合基板上に接着された各反射部材の中央部で発光ダイオード素子をカソード電極パターンの上に固着するダイボンド工程と、発光ダイオード素子とアノード電極パターンとを、反射部材を跨ぐようにしてボンディングワイヤで接続するワイヤボンド工程と、集合基板の上部全面にキャスティング又はトランスファモールドによって熱硬化性の透光性樹脂を成形して発光ダイオード素子やボンディングワイヤを封止する樹脂封止工程と、上記長孔状スルーホールの延びる方向とは直交する方向に設定されるダイシングラインに沿って丸孔状スルーホール上で集合基板をカットし、この丸孔状スルーホールを上記カソード電極パターン及びアノード電極パターンからそれぞれ延びる外部接続用の左右一対のスルーホール電極とする一つ一つの表面実装型発光ダイオード毎に分割する分割工程とを備えたことを特徴とする。
【０００９】
【発明の実施の形態】
以下、添付図面に基づいて本発明に係る表面実装型発光ダイオードの実施例を詳細に説明する。図１及び図２は、表面実装型発光ダイオードの第１実施例を示したものであり、ガラスエポキシなどからなる基板２１の上面にカソード電極パターン２２とアノード電極パターン２３が形成されている。これらの電極パターン２２，２３は両側面および四隅に形成されたスルーホール２４部を含めて裏面側まで延び、図３に示したように、それぞれの裏面電極パターン２２ａ，２３ａを形成している。
【００１０】
カソード電極パターン２２は、図にも示したように、中央部まで延びて凸状に形成され、その凸状部分に発光ダイオード素子２５がダイボンド固着されている。また、この発光ダイオード素子２５を円の中心にしてその周囲を取り囲むように円筒状の反射部材２６が配置されている。この反射部材２６の内周面２７はすりばち状に傾斜しており、発光ダイオード素子２５から側面方向に出た光２８ａが内周面２７に反射して上方向に向かうようになっている。
【００１１】
上記発光ダイオード素子２５とアノード電極パターン２３との間は、前記反射部材２６を跨いでボンディングワイヤ２９によって接続されている。そして、これら発光ダイオード素子２５、反射部材２６及びボンディングワイヤ２９を透光性樹脂３０によって封止している。
【００１２】
この透光性樹脂３０は、基板２１の外形をそのまま上方に延ばした直方体形状のベース部３１と、その上部に形成された半球形状のレンズ部３２とで構成され、レンズ部３２が上記内周面２７に反射して上方向に向かう光２８ｂを集光する。これらベース部３１及びレンズ部３２は、キャスティングやポッティングあるいはトランスファモールドなどによって一体成形され、レンズ部３２の頂部が発光ダイオード素子２５の真上に位置している。なお、レンズ部３２での曲率半径は、集光が得られれば特に制限を受けず、またレンズ部３２を長円の一部で構成することも可能である。
【００１３】
従って、このような構成からなる表面実装型発光ダイオードにあっては、発光ダイオード素子２５から側面方向に出た光２８ａは反射部材２６の内周面２７に反射して上方に向かう光２８ｂとなり、更に透光性樹脂３０を通過する際にレンズ部３２によって集光されるために、上面方向への光出力が強いものとなって明るい発光が得られる。
【００１４】
なお、図４及び図５は、上記反射部材２６の他の形状を示したものである。前者は反射部材２６の全体を漏斗状に形成して内周面２７のみならず外周面３３にも傾斜を付けたもの、後者は全体を碗状に形成して湾曲面３４を形成したものであるが、いずれもその内周面の傾斜によって発光ダイオード素子２５から側面方向に出た光を上面方向に反射する作用を持っている。また、反射部材２６の内周面２７の角度が基板面に対して概ね４５゜以下であれば、反射部材２６の全体形状が上記のものに限定されないのは勿論である。
【００１５】
図６及び図７は、上記構成からなる表面実装型発光ダイオードをマザーボード３５に側面実装及び上面実装した時の正面図である。側面実装する場合にはマザーボード３５の表面に形成されている左右の電極パターン３６ａ，３６ｂ上に表面実装型発光ダイオードを横向きに載置し、カソード電極パターン２２、アノード電極パターン２３及びスルーホール２４をマザーボード３５側の各電極パターン３６ａ，３６ｂに半田３７によって接合する。一方、上面に向けて実装する場合にはマザーボード３５側の電極パターン３６ａ，３６ｂ上に表面実装型発光ダイオードを上向きに載置した後、側面実装と同様に半田３７で接合する。
【００１６】
このようにしてマザーボード３５に実装された表面実装型発光ダイオードは、水平方向、又は垂直方向に指向性のある明るい光を発することができる。
【００１７】
図８は、上記構成からなる表面実装型発光ダイオードの一製造方法を示したものである。この図において、符号３８は集合基板であって、基板２１毎にダイシングライン３９が形成されている。また、集合基板３８の上面にはカソード電極パターン２２とアノード電極パターン２３が連続して形成されると共に、これらの電極パターン２２，２３に沿って内面メッキが施された丸孔状スルーホール２４と長孔状スルーホール４３が設けられている。また、図において、符号４０は、上記集合基板３８の上に搭載する反射部材２６の集合体である。この集合体４０は、反射部材２６を縦・横方向にブリッジ４１によって多数連結したもので、集合基板３８の上に接着させたのちにブリッジ４１をカットして分割する。なお、反射部材２６の搭載方法として、上記の集合体以外に一つ一つ完成された反射部材２６をパーツフィーダ等で自動選別したり、テーピング機から自動マウント機で集合基板３８の所定箇所にダイボンドする方法があり、いずれの方法でも反射部材２６を搭載することができる。また、上記の反射部材２６は、プラスチック成形やプレス抜き加工などの多数個取りで別工程で作り、これを集合基板３８上に搭載する。
【００１８】
集合基板３８の上に反射部材２６を接着した後の工程を、以下▲１▼〜▲５▼の順に追って図９に基づいて説明する。
▲１▼集合基板３８の上に接着した各反射部材２６の中央部に発光ダイオード素子２５をダイボンドする。
▲２▼集合基板３８をキュア炉に入れてカソード電極パターン２２上の発光ダイオード素子２５を固着する。
▲３▼カソード電極パターン２２の上に固着された発光ダイオード素子２５とアノード電極パターン２３とを、反射部材２６を跨ぐようにしてボンディングワイヤ２９で接続する。
▲４▼集合基板３８の上部全面にトランスファモールド又はキャスティングあるいはポッティング等の手段によって熱硬化性の透光性樹脂３０を成形し、発光ダイオード素子２５やボンディングワイヤ２９を樹脂封止する。この工程で半球形状のレンズ部３２も一緒に成形する。
▲５▼集合基板３８に形成されたダイシングライン３９に沿ってカットし、一つ一つの表面実装型発光ダイオードに分割する。
【００１９】
なお、上述の工程で製造された表面実装型発光ダイオードをマザーボード３５上に実装する場合には、自動マウント機で表面実装型発光ダイオードを一つ一つ真空吸着してマザーボード３５上に移送する。この場合、側面実装では表面実装型発光ダイオードの側面を吸着し、上面実装ではレンズ部３２を吸着してマザーボード３５上に移送する。
【００２０】
図１０は、本発明に係る表面実装型発光ダイオードの第２実施例を示したものである。この実施例では基板２１の上部を封止している透光性樹脂３０のレンズ部３２の形状が異なっている以外、前記実施例と同様の構成である。即ち、この実施例における透光性樹脂３０のレンズ部３２は、上部が水平にカットされた形状になっている。
【００２１】
このような形状のレンズ部３２を備えた表面実装型発光ダイオードにあっても、発光ダイオード素子２５から側面方向に出た光は、反射部材２６によって上方向に反射され、更にレンズ部３２で集光されるために、上面方向への光出力が強いものとなって明るい発光が得られる。また、このようにレンズ部３２の上部に水平面４２を形成したことによって、水平面４２での自動マウント機における真空吸着性が確保されるため、マザーボード３５上への実装がより一層確実なものとなる。
【００２２】
【発明の効果】
以上説明したように、本発明に係る表面実装型発光ダイオードによれば、基板上に固着した発光ダイオード素子の周囲を取り囲むように反射部材を配置し、更に発光ダイオード素子の上方を半球形状に形成した透光性樹脂によって封止したので、発光ダイオード素子から側面方向に出た光は反射部材の内周面に反射して上方に向かう光となり、更に透光性樹脂を通過する際に半球体がレンズの役目をして光を集光するために、上面方向への光出力が強いものとなって高出力の発光が得られるといった効果がある。
【００２３】
また、本発明に係る表面実装型発光ダイオードの製造方法によれば、集合基板上で一括処理する製造工程を採用したことで、簡単にしかも大量に表面実装型発光ダイオードを得ることができ、大幅なコストダウンが可能で経済的効果が大である。そして、上面実装と側面実装が可能な上、自動マウントも可能であるなど、工数削減や歩留りの向上、更には信頼性の向上なども図ることができる。
【図面の簡単な説明】
【図１】本発明に係る表面実装型発光ダイオードの一実施例を示す斜視図である。
【図２】上記図１のＡ−Ａ線断面図である。
【図３】上記実施例に係る表面実装型発光ダイオードの下面図である。
【図４】反射部材の他の一例を示す斜視図と、断面図である。
【図５】反射部材のその他の例を示す斜視図と、断面図である。
【図６】上記実施例に係る表面実装型発光ダイオードをマザーボードに側面実装した時の正面図である。
【図７】上記実施例に係る表面実装型発光ダイオードをマザーボードに上面実装した時の正面図である。
【図８】集合基板に反射部材の集合体を搭載する時の斜視説明図である。
【図９】上記実施例に係る表面実装型発光ダイオードの製造工程図である。
【図１０】本発明に係る表面実装型発光ダイオードの他の実施例を示す図２と同様の断面図である。
【図１１】従来における表面実装型発光ダイオードの一例を示す斜視図である。
【図１２】上記図１１のＢ−Ｂ線断面図である。
【図１３】従来における表面実装型発光ダイオードの他の例を示す斜視図である。
【図１４】上記図１３のＣ−Ｃ線断面図である。
【図１５】従来におけるリードフレーム型発光ダイオードの一例を示す断面図である。
【符号の説明】
２１ 基板
２２ カソード電極パターン
２３ アノード電極パターン
２５ 発光ダイオード素子
２６ 反射部材
２９ ボンディングワイヤ
３０ 透光性樹脂
３１ ベース部
３２ レンズ部
３８ 集合基板
３９ ダイシングライン

Claims (2)

  1. 四角形状の基板と、基板上面に設けられたカソード電極パターン及びアノード電極パターンと、カソード電極パターンの上に導電性接着剤によって固着された発光ダイオード素子と、発光ダイオード素子と前記アノード電極パターンとを接続するボンディングワイヤと、前記発光ダイオード素子及びボンディングワイヤを封止する透光性樹脂とを備え、前記基板の側面で実装する表面実装型発光ダイオードにおいて、
    前記発光ダイオード素子の周囲を取り囲むようにして基板上面に搭載される反射部材と、この反射部材を封止する透光性樹脂の上面に突出形成された半球形状のレンズ部と、前記基板の実装面であって、基板の角部以外の箇所に設けられ前記カソード電極パターン及びアノード電極パターンからそれぞれ延びる外部接続用の左右一対の略半円状のスルーホール電極とを備えることを特徴とする表面実装型発光ダイオード。
  2. 上面にカソード電極パターン及びアノード電極パターンが連続して形成されると共に、これら電極パターンに沿って長孔状スルーホール及び丸孔状スルーホールが設けられる集合基板の上面に、ブリッジによって連結された複数の反射部材を搭載して接着する接着工程と、
    集合基板上に接着された各反射部材の中央部で発光ダイオード素子をカソード電極パターンの上に固着するダイボンド工程と、
    発光ダイオード素子とアノード電極パターンとを、反射部材を跨ぐようにしてボンディングワイヤで接続するワイヤボンド工程と、
    集合基板の上部全面にキャスティング又はトランスファモールドによって熱硬化性の透光性樹脂を成形して発光ダイオード素子やボンディングワイヤを封止する樹脂封止工程と、
    上記長孔状スルーホールの延びる方向とは直交する方向に設定されるダイシングラインに沿って丸孔状スルーホール上で集合基板をカットし、この丸孔状スルーホールを上記カソード電極パターン及びアノード電極パターンからそれぞれ延びる外部接続用の左右一対のスルーホール電極とする一つ一つの表面実装型発光ダイオード毎に分割する分割工程とを備えたことを特徴とする表面実装型発光ダイオードの製造方法。
JP03811497A 1997-02-21 1997-02-21 表面実装型発光ダイオード及びその製造方法 Expired - Lifetime JP3797636B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP03811497A JP3797636B2 (ja) 1997-02-21 1997-02-21 表面実装型発光ダイオード及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03811497A JP3797636B2 (ja) 1997-02-21 1997-02-21 表面実装型発光ダイオード及びその製造方法

Publications (2)

Publication Number Publication Date
JPH10242526A JPH10242526A (ja) 1998-09-11
JP3797636B2 true JP3797636B2 (ja) 2006-07-19

Family

ID=12516458

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03811497A Expired - Lifetime JP3797636B2 (ja) 1997-02-21 1997-02-21 表面実装型発光ダイオード及びその製造方法

Country Status (1)

Country Link
JP (1) JP3797636B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3741512B2 (ja) * 1997-04-14 2006-02-01 ローム株式会社 Ｌｅｄチップ部品
WO2000079605A1 (en) * 1999-06-23 2000-12-28 Citizen Electronics Co., Ltd. Light emitting diode
DE19947044B9 (de) * 1999-09-30 2007-09-13 Osram Opto Semiconductors Gmbh Oberflächenmontierbares optoelektronisches Bauelement mit Reflektor und Verfahren zur Herstellung desselben
JP3939891B2 (ja) * 2000-02-21 2007-07-04 宏 二宮 面発光体の製造方法
DE10020465A1 (de) 2000-04-26 2001-11-08 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Halbleiterbauelement mit Lumineszenzkonversionselement
JP2002076443A (ja) * 2000-08-29 2002-03-15 Citizen Electronics Co Ltd Ｌｅｄチップ用反射カップ
EP1187226B1 (en) * 2000-09-01 2012-12-26 Citizen Electronics Co., Ltd. Surface-mount type light emitting diode and method of manufacturing same
DE10122002A1 (de) * 2001-05-07 2002-11-21 Osram Opto Semiconductors Gmbh Gehäuse für ein optoelektronisches Bauelement und optoelektronisches Bauelement
JP3912607B2 (ja) 2002-06-19 2007-05-09 サンケン電気株式会社 半導体発光装置の製法
DE102004001312B4 (de) * 2003-07-25 2010-09-30 Seoul Semiconductor Co., Ltd. Chip-Leuchtdiode und Verfahren zu ihrer Herstellung
CN100361321C (zh) * 2003-10-15 2008-01-09 陈聪欣 发光二极管封胶制备过程中爬胶现象的控制方法
KR100604602B1 (ko) 2004-05-19 2006-07-24 서울반도체 주식회사 발광 다이오드 렌즈 및 그것을 갖는 발광 다이오드
WO2007060784A1 (ja) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. 回路モジュールの製造方法および回路モジュール
KR100774218B1 (ko) * 2006-09-28 2007-11-08 엘지전자 주식회사 렌즈, 그 제조방법 및 발광 소자 패키지
JP4966810B2 (ja) * 2007-07-13 2012-07-04 シャープ株式会社 素子搭載基板、電子部品、発光装置、液晶バックライト装置、電子部品の実装方法
JP2009164176A (ja) * 2007-12-28 2009-07-23 Stanley Electric Co Ltd 半導体発光装置
TWI469383B (zh) * 2008-06-03 2015-01-11 A light emitting device and a manufacturing method thereof
JP5512262B2 (ja) * 2009-12-26 2014-06-04 株式会社朝日ラバー レンズアレイシート及びそれのダイシング方法
JP2011171765A (ja) * 2011-05-24 2011-09-01 Towa Corp 光デバイス及び光デバイスの組立方法
JP6549043B2 (ja) * 2013-03-13 2019-07-24 ルミレッズ ホールディング ベーフェー 底面反射器を用いたカプセル化のためのｌｅｄレンズ
JP2013225713A (ja) * 2013-08-08 2013-10-31 Towa Corp 光デバイスの生産方法
KR20160038568A (ko) 2014-09-30 2016-04-07 (주)포인트엔지니어링 복수의 곡면 캐비티를 포함하는 칩 기판
JP6521119B2 (ja) * 2018-02-19 2019-05-29 日亜化学工業株式会社 発光装置

Also Published As

Publication number Publication date
JPH10242526A (ja) 1998-09-11

Similar Documents

Publication Publication Date Title
JP3797636B2 (ja) 表面実装型発光ダイオード及びその製造方法
US6345903B1 (en) Surface-mount type emitting diode and method of manufacturing same
US10686096B2 (en) Optical sensor module and a wearable device including the same
JP3964590B2 (ja) 光半導体パッケージ
EP1187226A1 (en) Surface-mount type light emitting diode and method of manufacturing same
JP3447604B2 (ja) 表面実装型発光ダイオード及びその製造方法
JP3930710B2 (ja) チップ型発光ダイオード及びその製造方法
US9735320B2 (en) LED packages and manufacturing method thereof
JP2002324917A (ja) 表面実装型発光ダイオード及びその製造方法
JP2000216443A (ja) 表面実装型発光ダイオ―ド及びその製造方法
JP2002124705A (ja) 発光ダイオードとその製造方法
JPH10308535A (ja) 表面実装型発光ダイオード及びその製造方法
JP3790199B2 (ja) 光半導体装置及び光半導体モジュール
JP2007335734A (ja) 半導体装置
JP3638328B2 (ja) 表面実装型フォトカプラ及びその製造方法
JP3915196B2 (ja) 半導体発光装置
JP2014067740A (ja) 光半導体装置
KR101693545B1 (ko) 전기 컴포넌트 및 전기 컴포넌트들을 생산하기 위한 방법
TWI785195B (zh) 半導體裝置
JP2002270902A (ja) 発光ダイオード
JP2506452Y2 (ja) 側面発光表示装置
JPH098360A (ja) 発光ダイオード
JP3782489B2 (ja) 表面実装型フォトリフレクタ及びフォトインタラプタ
CN110970384A (zh) 搭载芯片用的导线架阵列及多芯片发光二极管封装结构
JP2005050839A (ja) チップ型フォトカプラ

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050705

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060111

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060316

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060407

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060417

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090428

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120428

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150428

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term