JP3915196B2 - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP3915196B2
JP3915196B2 JP28331797A JP28331797A JP3915196B2 JP 3915196 B2 JP3915196 B2 JP 3915196B2 JP 28331797 A JP28331797 A JP 28331797A JP 28331797 A JP28331797 A JP 28331797A JP 3915196 B2 JP3915196 B2 JP 3915196B2
Authority
JP
Japan
Prior art keywords
bottom plate
submount
light emitting
peripheral wall
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP28331797A
Other languages
English (en)
Other versions
JPH11121809A (ja
Inventor
登美男 井上
幸治 右田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP28331797A priority Critical patent/JP3915196B2/ja
Publication of JPH11121809A publication Critical patent/JPH11121809A/ja
Application granted granted Critical
Publication of JP3915196B2 publication Critical patent/JP3915196B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Description

【０００１】
【発明の属する技術分野】
本発明は、フリップチップ式の半導体チップを発光素子として備えた半導体発光装置に係り、特に発光素子を搭載するリードフレームのマウント部からの反射光を含む発光の配光性を改善した半導体発光装置に関する。
【０００２】
【従来の技術】
ＧａＮ，ＧａＡｌＮ，ＩｎＧａＮ及びＩｎＡｌＧａＮ等の窒化ガリウム系化合物半導体は、可視光発光デバイスや高温動作電子デバイス用の半導体材料として多用されるようになり、青色発光ダイオードの分野での展開が進んでいる。
【０００３】
このような窒化ガリウム系化合物半導体を用いる発光素子は、半導体膜を成長させるための結晶基板として、一般的には絶縁性のサファイアが利用され、半導体層に設けるｐ側及びｎ側の電極はそれぞれ結晶基板と対向する一面側に形成されることになる。そして、ＬＥＤランプの場合では、結晶基板を下向きの姿勢としてリードフレームの上端のマウント部上に発光素子を搭載し、ペーストで固定する。発光素子の上面のｐ側及びｎ側の電極はそれぞれＡｕワイヤーによって各リードフレームに接続され、発光素子を電気的に導通させる。さらに、リードフレームのマウント部を含む上端部は、透光性のエポキシ樹脂によってレンズ機能を持った砲弾形状にモールドされる。この場合、樹脂レンズの中心光軸上にマウント部と発光素子の中心がくるように設計されている。
【０００４】
一方、このようなサファイア等の光透過性の絶縁性基板に半導体層を設ける発光素子では、静電気に対して非常に弱いという傾向があるので、絶縁性の基板を持つ発光素子であっても静電気等の高電圧の印加による破壊が防止できる機能を備えたものも既に開発されている。
【０００５】
図１０はこの静電気の印加に対する破壊防止機能を持つＬＥＤランプの例であって、同図（ａ）はその縦断面図、同図（ｂ）は要部の平面図である。
【０００６】
図において、リードフレーム５０ａの上端に椀状に形成したマウント部５１の上面にサブマウント素子として静電気保護機能を持つＳｉダイオード素子５２がその主面を上向きとして搭載され、このＳｉダイオード素子５２の上方に重ねてＧａＮ系のＬＥＤ素子５３を搭載している。そして、Ｓｉダイオード素子５２のｎ電極及びｐ電極は、それぞれＬＥＤ素子５３のｐ電極及びｎ電極にマイクロバンプ５４ａ，５４ｂによって電気的に接続されるとともに固定されている。さらに、Ｓｉダイオード素子５２のｐ電極上のボンディングパッド部５５とリードフレーム５０ｂとはＡｕワイヤー５６を介してワイヤーボンディングにより接続されている。そして、これらの各要素はエポキシ樹脂５７によってレンズ機能を持った砲弾形状にモールドされ、これによって静電気保護素子を内包したＬＥＤランプが構成される。
【０００７】
ＧａＮ系のＬＥＤ素子５３は透光性であって絶縁性のサファイア基板を結晶基板として、その上にＧａＮ系化合物の半導体膜を積層したものであり、このサファイア基板が上端となるように配置されてこれが光取り出し面となる。そして、ｐ−ｎ接合域の発光層からの光は、サファイア基板から上に向かうものに加えて、側方に放出されるものもあり、これをマウント部５１の内周面で反射させて光取り出し効率を上げるようにしている。
【０００８】
このような側方への光を反射させるため、マウント部５１は図示のように、逆円錐台状の外郭形状を持ち、サファイア基板からの光軸に対して周壁を傾斜させてその内周面を反射面としたものが従来の基本的な構成である。すなわち、マウント部５１は円形の底板５１ａの上にＳｉダイオード素子５２を搭載して、周壁５１ｂの中にＬＥＤ素子５３のサファイア基板までが没するような容量を有している。
【０００９】
【発明が解決しようとする課題】
ところが、ＬＥＤ素子５３だけをマウント部５１の底板５１ａの上に載せる場合に比べると、サブマウント素子としてのＳｉダイオード素子５２がそれぞれの間に組み込まれる場合は、二つの大きな問題が生じる。
【００１０】
その第一は、ＬＥＤ素子５３は平面形状がほぼ正方形としたものが一般的なので、ボンディングパッド部５５をこのＬＥＤ素子５３と干渉しないように配置するためには、Ｓｉダイオード素子５２は図１０の（ｂ）に示すように長方形の平面形状としなければならない。そして、このようなＳｉダイオード素子５２の形状の制約は、それ自身の加工及びＬＥＤ素子５３とのアセンブリーに必要な製造上からくるものでもあるが、Ｓｉダイオード素子５２が長方形状であると、同図（ｂ）に示すように、ＬＥＤ素子５３はボンディングパッド部５５と反対側の左側に偏った配置となる。このため、樹脂レンズ５７の中心光軸上にマウント部５１の底板５１ａの中心がある従来のリードフレームの場合は、ＬＥＤ素子５３の中心が前記中心光軸上からずれるために、ＬＥＤランプの配光特性において、最も発光強度が強い場所がＬＥＤランプの中心光軸上からずれるという問題が生じる。
【００１１】
第二は、Ｓｉダイオード素子５２の嵩の分だけＬＥＤ素子５３の発光面が高くなっているために、Ｓｉダイオード素子５２の周りの底板５１ａと周壁５１ｂの下端縁の近傍は、このＳｉダイオード素子５２による影ができやすくなり、暗くなる傾向にある。したがって、マウント部５１の底板５１ａを鏡面状にしても、反射する光の量が少なく、発光強度への貢献度はきわめて小さくなり、配光特性を悪くするといった問題である。
【００１２】
具体的に説明すると、図１０の（ｂ）に示す配置では、ＬＥＤ素子５３の側面からマウント部５１の周壁５１ｂまでの間は、側面の向きによって距離Ａの長いものと距離Ｂの短いものとに分かれてしまう。したがって、距離Ａの部分すなわちＳｉダイオード素子５２の長辺に沿う部分では暗部となる領域（図中の一点鎖線のハッチングで示す）が広くなり、短辺に沿う部分では暗部の領域が狭くなる。このため、Ｓｉダイオード素子５２の周りは一様な暗さではなく、領域が広い部分のほうが狭い領域に比べると暗さの度合いが大きくなる。
【００１３】
このように底板５１ａは、Ｓｉダイオード素子５２周りで暗さが一様でないと、ＬＥＤ素子５３の側方からの光をマウント部５１の周壁５１ｂで反射させても、暗部の存在によってＬＥＤランプの配光特性に少なからず影響を及ぼす。そして、暗部の広さ及び暗さの度合いが大きい同図（ｂ）の一点鎖線で示す領域に相当する部分が最も発光強度を減衰させることは明らかである。したがって、同図（ｂ）において、マウント部５１の中心を通る垂直線に沿う方向に配光特性を観察すれば、一点鎖線の部分の影響で、ある角度で配光特性の発光強度に大きな谷が生じることが確認される。
【００１４】
このように、サブマウント素子である静電気保護用のＳｉダイオード素子５２の上にＬＥＤ素子５３を配置してその光取り出し面を上向きとした半導体発光装置では、マウント部５１の底板５１ａからの高さの嵩が大きいことから暗部が生じやすく、この暗部自体にも暗さの度合いの分布がある。したがって、このような半導体発光装置の配光特性は、暗部による影響を受けて急激に発光強度が下がる角度があり、良好な配光特性が得られなくなる。
【００１５】
本発明において解決すべき課題は、ＬＥＤランプの中心光軸上にＬＥＤ素子が配置できるようなマウント部の構造にするとともに、マウント部側に生じる暗部による影響を抑えて好ましい配光特性を維持できる半導体発光装置を提供することにある。
【００１６】
【課題を解決するための手段】
本発明は、リードフレームの上端のマウント部の上に、平面形状が長方形のサブマウント素子及びこのサブマウント素子よりも小さい平面形状のＬＥＤ素子を順に重ねて搭載し、ＬＥＤ素子は透光性の基板を上面に向けてこれを光取り出し面とするとともに、下面に設けたｐ側及びｎ側の極をそれぞれサブマウント素子に導通させた半導体発光装置であって、マウント部をサブマウント素子の搭載面とした平坦な底板と、この底板の外周縁から外に向けて広がる向きに立ち上げた傾斜を持つ周壁とから構成し、マウント部の周壁の上端縁の輪郭に対して底板をサブマウント素子の長手方向に偏在配置してなることを特徴とする。
【００１７】
このような構成により、ＬＥＤランプの樹脂レンズの中心光軸上に、マウント部の周壁の上端縁の輪郭の中心とＬＥＤ素子の中心とが一致するように配置することが可能となり、ＬＥＤランプの中心光軸上の発光強度を最も強くすることができる。
【００１８】
【発明の実施の形態】
請求項１に記載の発明は、リードフレームの上端のマウント部の上に、平面形状が長方形のサブマウント素子と、前記サブマウント素子よりも小さい平面形状のＬＥＤ素子を前記サブマウント素子上の片側に偏らせて順に重ねて搭載し、ＬＥＤ素子は透光性の基板を上面に向けてこれを光取り出し面とするとともに下面に設けたｐ側及びｎ側の極をそれぞれサブマウント素子に導通させた半導体発光装置であって、前記マウント部をサブマウント素子の搭載面とした平坦な底板と、この底板の外周縁から外に向けて広がる向きに立ち上げた傾斜を持つ内周面を反射面とした周壁とから構成し、マウント部の周壁の上端縁の輪郭に対して底板をサブマウント素子の長手方向に偏在配置し、前記ＬＥＤ素子を前記マウント部の周壁の上端縁の輪郭と同心上に配置してなるものであり、ＬＥＤランプの樹脂レンズの中心光軸上に、マウント部の周壁の上端縁の輪郭の中心とＬＥＤ素子の中心とが一致するような配置が可能となるという作用を有する。
【００１９】
請求項２に記載の発明は、請求項１に記載の半導体発光装置において、底板の平面形状を長円または楕円などの偏平円とするとともに、サブマウント素子の長辺を偏平円の長軸方向に平行に配置してなるものであり、長方形状のサブマウント素子の長辺とマウント部の底板の偏平円に倣う周壁との間の隙間を短くすることができ、この隙間部分が暗く沈むことにより生じるＬＥＤランプの配光特性の谷間の発生を抑えるという作用を有する。
【００２０】
請求項３に記載の発明は、請求項２に記載の半導体発光装置において、底板を、マウント部の周壁に対して底板自身の長軸方向に偏心配置してなるものであり、ＬＥＤランプの中心光軸上の発光強度を最も強くすることができるとともに、偏心方向のマウント部の周壁の傾斜角度を異ならせた態様とすることができ、配光特性を操作できるという作用を有する。
【００２１】
請求項４に記載の発明は、請求項１または３に記載の半導体発光装置において、サブマウント素子を底板に対して同心上に配置してなるものであり、サブマウント素子と周壁との間にできる隙間を均等化して、暗がりの分布を一様化するという作用を有する。
【００２３】
請求項５に記載の発明は、請求項１から４のいずれかに記載の半導体発光装置において、底板の外周縁と周壁の下端縁との間を、底板を下向きに没させるスペーサ壁によって連接したものであり、ＬＥＤ素子の発光面が、サブマウント部の周壁の下端縁に近づくために、周壁の下端縁近傍の暗部の領域が小さくなり、この暗部により生じるＬＥＤランプの配光特性の谷間の発生を抑えるという作用を有する。
【００２４】
以下、本発明の実施の形態について図面を参照し説明する。
図１は本発明の一実施の形態による発光素子のマウント部への配置を示す要部の平面図、図２の（ａ）は図１のＡ−Ａ線矢視による概略断面図、（ｂ）は図１のＢ−Ｂ線矢視による概略断面図である。
【００２５】
図１及び図２に示すマウント部１は、従来例で示したようにリードフレーム（図示せず）の上端に設けられるもので、ワイヤーによるボンディングやエポキシ樹脂によるモールド成形（樹脂レンズ）等は従来例のものと同様である。
【００２６】
マウント部１には、従来例のものと同様に静電気保護用のＳｉダイオード素子２をサブマウント素子として搭載して、これを適切なＡｇペーストによって接着固定し、さらにＳｉダイオード素子２の上面に、窒化ガリウム系化合物の半導体膜を積層してｐ−ｎ接合したＬＥＤ素子３を配置している。
【００２７】
Ｓｉダイオード素子２は、平面形状が長方形であって、ＬＥＤ素子３を図１に示すように左側に偏らせて搭載するとともに、このＬＥＤ素子３と干渉しないようにボンディングパッド部２ａを右側の上面に形成している。
【００２８】
ＬＥＤ素子３は、透光性であって絶縁性の結晶基板用としてサファイア基板３ａを備えてその上に半導体膜を積層し、サファイア基板３ａを上向きの姿勢としてその上端面を光取り出し面としたものである。そして、Ｓｉダイオード素子２のｎ電極及びｐ電極はそれぞれＬＥＤ素子３のｐ電極及びｎ電極にマイクロバンプ３ｂ，３ｃを介して接続して電気的に導通させている。
【００２９】
マウント部１は、ＬＥＤ素子３から側方に漏れる光をサファイア基板３ａの光取り出し面の光軸と平行な方向に反射させるため、少なくとも内周面を鏡面処理したものである。そして、マウント部１の上端縁１ａは円を描く平面形状を持ち、この上端縁１ａと平行とした平坦な底板１ｂの平面形状は楕円形である。
【００３０】
ここで、マウント部１の上端縁の円の中心は、図１においてＡ−Ａ線及びＢ−Ｂ線で代用できるＸ−Ｙ直交座標の原点Ｏに位置するものとする。さらに、モールド樹脂による樹脂レンズの中心光軸もこの原点を通るように形成されている。
【００３１】
このとき、底板１ｂを形成している楕円の長軸はＸ軸（Ａ−Ａ線上）に含まれ、この楕円の二つの焦点（Ｘ軸上に位置する）は原点Ｏに対して正方向に偏っていて右側にずれた配置となっている。
【００３２】
このように底板１ｂが上端縁１ａの円の中心である原点ＯからＸ軸の正方向へ偏っていると、図２の（ａ）に示すように、底板１ｂの楕円の長軸方向に位置していて互いに対向している周壁１ｃの断面の傾斜角度は異なる。すなわち、底板１ｂの左側では垂直線とのなす角度が５０°程度の傾斜断面であるのに対し、右側ではこれよりも立ち上がり、垂直線とのなす角度が小さな傾斜断面となっている。また、底板１ｂの短軸方向はＸ軸に対して線対称の関係にあるので、同図（ｂ）に示すように、原点Ｏを通る平面で切ったとき周壁１ｃの傾斜角度は同じである。
【００３３】
なお、図２ではＸ軸及びＹ軸での傾斜断面のみを示しているが、周壁１ｃの全体は、たとえば図１において上端縁１ａの右端であってＸ軸上の位置から第１象限，Ｙ軸，第２象限及び負のＸ軸までを辿るとき、図２の（ａ）において右端の傾斜断面，同図（ｂ）における右側の傾斜断面及び同図（ａ）の左端の傾斜断面となるように連続的に変化するように成形する。
【００３４】
Ｓｉダイオード素子２及びＬＥＤ素子３の積層体から構成される発光素子は、図１に示すように、ほぼ正方形の平面形状を持つＬＥＤ素子３の中心を原点Ｏに一致させ、Ｓｉダイオード素子２の長辺（または短辺）をＸ軸（またはＹ軸）に平行な姿勢としてＡｇペーストによって底板１ｂ上に固定する。そして、底板１ｂの楕円の大きさとＳｉダイオード素子２の大きさは、ＬＥＤ素子３の中心が原点Ｏに一致したときＳｉダイオード素子２の中心が底板１ｂを形成している楕円の中心（長軸と短軸の交点）に一致するような関係とする。したがって、樹脂レンズの中心光軸上にＬＥＤ素子の中心がくる。
【００３５】
以上の構成において、ＬＥＤ素子３が駆動されると、サファイア基板３ａから上に向かう発光と側方に向かう発光とが生じる。側方へ向かう発光はサファイア基板３ａの周囲に位置しているマウント部１の周壁１ｃの内面に当たって反射される。
【００３６】
ここで、図１から明らかなように、Ｓｉダイオード素子２の長辺に沿う部分のマウント部１の底板１ｂの広さは、従来例と比べると狭くなる。すなわち、Ｓｉダイオード素子２の長辺は底板１ｂの短軸と直交する位置関係にあるので、底板１ｂと周壁１ｃとの境界までの長さは短く、Ｓｉダイオード素子２とＬＥＤ素子３の積層によって暗部となりやすい部分が絞り込まれる。このため、Ｓｉダイオード素子２の周囲が局部的に暗い領域となることが抑えられ、ＬＥＤ素子３からの発光に対する暗部の影響を無くすことができる。
【００３７】
また、ＬＥＤ素子３は、マウント部１の周壁１ｃの上端縁１ａに対して同心上に配置されているので、周壁１ｃの傾斜がその周方向に変わるものであっても、従来例で示したものと比べると、ＬＥＤ素子３の右側方の領域部分を除けば、周壁１ｃに対する距離をほぼ均等にすることができる。そして、図１から明らかなように、ＬＥＤ素子３の右側からその側方の周壁１ｃまでの距離は長く、しかもＳｉダイオード素子２の上面にはボンディングパッド部２ａが位置しているので、右側の領域の発光への貢献度は小さい。したがって、図１の場合では中央部分を含めて左側の部分の発光強度分布を相対的に大きくすることができ、図２の（ａ）に示す断面を９０°時計方向に回転させた姿勢とすれば、たとえば高い位置にある屋外用の表示パネルに組み込んだときには地上側へ向けての発光表示が良好に行なわれることになる。
【００３８】
図３はマウント部１の別の例によるＳｉダイオード素子２及びＬＥＤ素子３の搭載構造を示す概略断面図であり、その平面形状は図１に示したものと同様の態様である。
【００３９】
図示のように、Ｓｉダイオード素子２及びＬＥＤ素子３に対するマウント部１の周壁１ｃの断面形状のパターンは同一であるが、底板１ｂは楕円状の平面断面形状を持つスペーサ壁１ｄによって下側に落とし込まれるように形成されている。このようなスペーサ壁１ｄを備えることによって、周壁１ｃに対するＬＥＤ素子３の位置を下げることができ、図２の例に比べるとＬＥＤ素子３から側方に向かう光に対する反射面との距離が短くなる。
【００４０】
したがって、底板１ｂがスペーサ壁１ｄに囲まれてＳｉダイオード素子２の周りで暗部ができやすくなっても、この暗部の領域は図２の例に比べて狭くなっているので、全体の発光強度を更に向上させることができる。
【００４１】
上記の実施の態様では、マウント部１の底板１ｂの形状を楕円とし周壁の上端縁１ａの輪郭を円としたが、この形状に限ったものではなく、たとえば底板１ｂと周壁の上端縁１ａともに角部を丸くした矩形の形状であってもよく、また、円，楕円，角部を丸くした矩形の任意の組み合わせであってもよく、同じ議論ができる。
【００４２】
【実施例】
本発明の半導体発光装置と従来構造のものとの間の配光特性の比較のためにそれぞれの配光角度に対する発光強度を測定した。
【００４３】
図４及び図５は従来構造のＬＥＤランプであり、各部材については従来例で示したものと共通の符号で指示している。
【００４４】
図４において、発光素子（図４においては示していない）を搭載するマウント部５１を上端に備えたリードフレーム５０を被覆して樹脂レンズを形成するエポキシ樹脂５７は、楕円の横断面形状を持ち、底面の長軸の長さは５．８ｍｍ、短軸の長さは４．８ｍｍであり、マウント部５１部分の断面についても同様であり上端側だけが少し先細りしたプロフィルを持つ。そして、マウント部５１の底板５１ａからエポキシ樹脂５７の上端までの距離は３．９５ｍｍである。
【００４５】
図５はマウント部５１の詳細であって、同図（ａ）はその平面図及び同図（ｂ）は底板５１ａ及び周壁５１ｂの断面プロフィルを示す。
【００４６】
マウント部５１の底板５１ａの外径は０．８ｍｍ、周壁５１ｂの上端縁の外径は１．４ｍｍであり、これらの底板５１ａ及び周壁５１ｂは従来例でも説明したように同心配置されている。そして、底板５１ａから周壁５１ｂまでの高さ、すなわちマウント部５１の深さは０．３ｍｍである。
【００４７】
このようなマウント部５１を形成したリードフレーム５０をエポキシ樹脂５７で発光素子とともに封止し、上記樹脂レンズを通してその発光強度を測定したプロット線図が図６である。
【００４８】
このプロット線図は、ＬＥＤランプのマウント部５１の中心点を原点Ｏにおき、原点ＯからＬＥＤランプの中心光軸上の一定の距離だけ離れた位置にディテクターをおき、一定幅のスリットを通してディテクターに入射してくるＬＥＤランプの発光強度を測定する構成の測定系で、原点Ｏの回りでディテクターを原点Ｏからの距離を一定に保ったまま回転移動し、中心光軸からの角度依存性をプロットしたものである。
【００４９】
図６において、縦軸に最大発光強度を１００％とした時の相対値（％）をとり、横軸には中心光軸からの角度をとっている。そして、長軸方向と付したプロット線図は、図４の（ｃ）においてＹ軸に沿う発光強度分布であり、短軸と付したプロット線図はＸ軸に沿う発光強度分布を示している。
【００５０】
この発光強度の分布からわかるように、長軸方向はＬＥＤランプの中心光軸方向が頂点となっているが、短軸方向は頂点が中心光軸からずれた位置にある。これは、ＬＥＤ素子５３の位置がマウント部５１の中心、すなわちＬＥＤランプの中心光軸からずれているためである。
【００５１】
また、長軸方向については、中心光軸から２０°前後の角度のところで、発光強度が急激に低下して、プロット線図に谷が生じている。すなわち、長軸方向の発光強度は中心光軸から離れていくにしたがって減衰していくが、その減衰傾向が単純減衰ではなく、発光強度が弱くなったり強くなったりし、配光特性を悪くしていることがわかる。
【００５２】
図７の（ａ）及び（ｂ）は、実施の形態において説明した図２及び図３に対応するマウント部の態様を示す概略図であり、同じ部材については図２及び図３のものと共通の符号で示している。
【００５３】
図７の（ａ）の例は、楕円形状の底板１ｂの長軸の長さは０．８ｍｍ、短軸の長さは０．５８ｍｍであり、周壁１ｃの上端縁が描く円の径は１．４ｍｍである。そして、マウント部１の深さは０．３ｍｍであり、発光素子のマウント部１に対する配置は実施の形態における図１に示したものと同じである。
【００５４】
また、図７の（ｂ）の例は、底板１ｂや周壁１ｃの寸法関係は同図の（ａ）のものと同じであり、底板１ｂを０．１ｍｍだけ周壁１ｃの下端縁から下げた点だけが異なる。
【００５５】
図８及び図９はそれぞれ図７の（ａ）及び（ｂ）のマウント部１による発光強度分布のプロット線図であり、縦軸及び横軸は図６に示した従来構造によるプロット線図の場合と同様である。
【００５６】
図８から明らかなように、短軸方向の発光強度において、その頂点は中心光軸上に存在している。これはＬＥＤ素子３がマウント部１の中心すなわちＬＥＤランプの中心光軸上に位置しているためである。
【００５７】
また、長軸方向の発光強度については、角度が２０°〜３０°程度の範囲で発光強度の変化率が小さくなるものの、従来構造による場合のような急激な落ち込みはない。すなわち、発光素子の高さ等による暗部の影響は残るものの、全角度範囲における発光強度分布は単純減衰となり、配光特性が改善されている。
【００５８】
また、図９においては、プロット線図の半値幅は発光素子の高さが低くなった影響で狭くなっているが、図８よりも発光強度分布は線型に近似されたパターンが得られ、改善された配光特性となっている。
【００５９】
このように、長軸方向及び短軸方向のいずれにおいても配光特性を良好に向上し得る半導体発光装置の提供が可能となる。
【００６０】
【発明の効果】
請求項１の発明では、ＬＥＤランプの樹脂レンズの中心光軸上に、マウント部の周壁の上端縁の輪郭の中心とＬＥＤ素子の中心とが一致するように配置することが可能となり、ＬＥＤランプの中心光軸上の発光強度を最も強くすることができる。
【００６１】
請求項２の発明では、長方形状のサブマウント素子の長辺とマウント部の底板の偏平円に倣う周壁との間の隙間を短くすることができ、この隙間部分が暗く沈むことにより生じるＬＥＤランプの配光特性の谷間の発生を抑えることができる。
【００６２】
請求項３の発明では、ＬＥＤランプの中心光軸上の発光強度を最も強くすることができるとともに、偏心方向のマウント部の周壁の傾斜角度を異ならせた態様とすることができ、配光特性を操作することができる。
【００６３】
請求項４の発明では、サブマウント素子と周壁との間にできる隙間を均等化して、暗がりの分布を一様化することができる。
【００６４】
請求項５の発明では、ＬＥＤランプの樹脂レンズの中心光軸上に、ＬＥＤ素子の中心を配置することができ、ＬＥＤランプの中心光軸上の発光強度を最も強くすることができる。
【００６５】
請求項６の発明では、ＬＥＤ素子の発光面が、サブマウント部の周壁の下端縁に近づくために、周壁の下端縁近傍の暗部の領域が小さくなり、この暗部により生じるＬＥＤランプの配光特性の谷間の発生を抑えることができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態による発光素子のマウント部への配置を示す要部の平面図
【図２】（ａ）は図１のＡ−Ａ線矢視による概略断面図
（ｂ）は図１のＢ−Ｂ線矢視による概略断面図
【図３】マウント部の別の例を示す概略断面図
【図４】従来のＬＥＤランプの構造例であって、
（ａ）は発光素子を除いて示す要部の縦断面図
（ｂ）は短軸方向に観た外観図
（ｃ）は要部の横断面図
【図５】図４のＬＥＤランプのマウント部の主要寸法を示す図
【図６】図４のＬＥＤランプの発光強度分布を示すプロット線図
【図７】本発明の実施形態のマウント部の主要寸法を示す図
【図８】本発明の実施形態のマウント部を組み込んだＬＥＤランプの発光強度分布を示すプロット線図
【図９】本発明の実施形態のマウント部を組み込んだＬＥＤランプの発光強度分布を示すプロット線図
【図１０】（ａ）は従来のＬＥＤランプの概略図
（ｂ）は従来のＬＥＤランプのＬＥＤ素子の配置を示す平面図
【符号の説明】
１ マウント部
１ａ 上端縁
１ｂ 底板
１ｃ 周壁
１ｄ スペーサ壁
２ Ｓｉダイオード素子
２ａ ボンディングパッド部
３ ＬＥＤ素子
３ａ サファイア基板
３ｂ，３ｃ マイクロバンプ

Claims (5)

  1. リードフレームの上端のマウント部の上に、平面形状が長方形のサブマウント素子と、前記サブマウント素子よりも小さい平面形状のＬＥＤ素子を前記サブマウント素子上の片側に偏らせて順に重ねて搭載し、ＬＥＤ素子は透光性の基板を上面に向けてこれを光取り出し面とするとともに下面に設けたｐ側及びｎ側の極をそれぞれサブマウント素子に導通させた半導体発光装置であって、前記マウント部をサブマウント素子の搭載面とした平坦な底板と、この底板の外周縁から外に向けて広がる向きに立ち上げた傾斜を持つ内周面を反射面とした周壁とから構成し、マウント部の周壁の上端縁の輪郭に対して底板をサブマウント素子の長手方向に偏在配置し、前記ＬＥＤ素子を前記マウント部の周壁の上端縁の輪郭と同心上に配置してなる半導体発光装置。
  2. 底板の平面形状を長円または楕円などの偏平円とするとともに、サブマウント素子の長辺を偏平円の長軸方向に平行に配置してなる請求項１記載の半導体発光装置。
  3. 底板を、マウント部の周壁に対して底板自身の長軸方向に偏心配置してなる請求項２記載の半導体発光装置。
  4. サブマウント素子を底板に対して同心上に配置してなる請求項１または３記載の半導体発光装置。
  5. 底板の外周縁と周壁の下端縁との間を、底板を下向きに没させるスペーサ壁によって連接してなる請求項１から４のいずれかに記載の半導体発光装置。
JP28331797A 1997-10-16 1997-10-16 半導体発光装置 Expired - Fee Related JP3915196B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28331797A JP3915196B2 (ja) 1997-10-16 1997-10-16 半導体発光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28331797A JP3915196B2 (ja) 1997-10-16 1997-10-16 半導体発光装置

Publications (2)

Publication Number Publication Date
JPH11121809A JPH11121809A (ja) 1999-04-30
JP3915196B2 true JP3915196B2 (ja) 2007-05-16

Family

ID=17663906

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28331797A Expired - Fee Related JP3915196B2 (ja) 1997-10-16 1997-10-16 半導体発光装置

Country Status (1)

Country Link
JP (1) JP3915196B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE60318611T2 (de) * 2002-11-05 2008-06-05 Matsushita Electric Industrial Co., Ltd., Kadoma Lichtemittierende Diode
DE10315131A1 (de) * 2003-04-03 2004-10-14 Hella Kg Hueck & Co. Scheinwerfer für Fahrzeuge
WO2006006255A1 (ja) * 2003-09-19 2006-01-19 Matsushita Electric Industrial Co., Ltd. 半導体発光装置
EP1794808B1 (en) 2004-09-10 2017-08-09 Seoul Semiconductor Co., Ltd. Light emitting diode package having multiple molding resins
TWI405349B (zh) 2004-10-07 2013-08-11 Seoul Semiconductor Co Ltd 側照明透鏡以及使用此透鏡的發光元件
JP2007035810A (ja) * 2005-07-26 2007-02-08 Rohm Co Ltd 光通信モジュール
KR100820529B1 (ko) 2006-05-11 2008-04-08 엘지이노텍 주식회사 발광 장치 및 그 제조방법, 면 발광 장치
JP5564162B2 (ja) * 2006-09-29 2014-07-30 フューチャー ライト リミテッド ライアビリティ カンパニー 発光ダイオード装置

Also Published As

Publication number Publication date
JPH11121809A (ja) 1999-04-30

Similar Documents

Publication Publication Date Title
US7763905B2 (en) Semiconductor light-emitting device
US6597018B2 (en) Semiconductor light emitter and flat panel display lighting system
US8283691B2 (en) Light emitting device package and a lighting device
TWI603506B (zh) 發光二極體封裝結構
KR102304741B1 (ko) Ｌｅｄ를 둘러싸는 내부 전반사 층을 갖는 ｌｅｄ를 위한 기판
JP3797636B2 (ja) 表面実装型発光ダイオード及びその製造方法
JP2010041033A5 (ja)
US6686218B2 (en) Method for packaging a high efficiency electro-optics device
KR101766297B1 (ko) 발광소자 패키지 및 그 제조방법
JP6952945B2 (ja) 発光素子パッケージ及び照明装置
TWI485883B (zh) 發光裝置
CN103165799B (zh) 半导体封装结构
KR100999699B1 (ko) 발광 소자 패키지
US10788701B2 (en) Light emitting device and display device including the same
JP2017076793A (ja) 発光素子パッケージ及び照明装置
JPH11251644A (ja) 半導体発光装置
JP3915196B2 (ja) 半導体発光装置
JP4400786B2 (ja) 発光ダイオード
KR102086077B1 (ko) 광학 렌즈 및 이를 구비한 카메라 모듈
US20150076541A1 (en) Light-emitting device
JP2004158557A (ja) 類似フリップチップ型の発光ダイオード装置パッケージ
US20190355888A1 (en) Light emitting chip and associated package structure
KR20160015685A (ko) 보호 소자를 포함하는 발광 다이오드 칩 및 이를 포함하는 발광 장치
JP6633881B2 (ja) Ｌｅｄ照明器具およびその製造方法
JP2002026382A (ja) 発光ダイオード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040405

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040512

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050624

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060908

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070116

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070129

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100216

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110216

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120216

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130216

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140216

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees