JP3795435B2 - トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 - Google Patents
トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 Download PDFInfo
- Publication number
- JP3795435B2 JP3795435B2 JP2002221915A JP2002221915A JP3795435B2 JP 3795435 B2 JP3795435 B2 JP 3795435B2 JP 2002221915 A JP2002221915 A JP 2002221915A JP 2002221915 A JP2002221915 A JP 2002221915A JP 3795435 B2 JP3795435 B2 JP 3795435B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- island
- drain
- source
- random access
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Semiconductor Memories (AREA)
Description
【発明の属する技術分野】
本発明はダイナミック・ランダムアクセスメモリ(Dynamic Random Access Memory、略称DRAM)の構造とその製造方法に関するものであり、特にトレンチキャパシタ(trench capacitor)を備えたダイナミック・ランダムアクセスメモリの構造とその製造方法に関するものである。
【0002】
【従来の技術】
単結晶集積回路の技術において、キャパシタは一般的なエレメントである。DRAMチップ中では、大量のキャパシタが必要とされ、各キャパシタには電界効果トランジスタ(Field Effect Transistor、略称FET)を結合させなければならない。必要とされるメモリキャパシティの増加に伴い、単位面積当りのキャパシタの実装密度を向上させなければならない。しかし、従来からの平板キャパシティの設計方式では、非常に多くのチップ表面積を占拠することになる。もう一つのキャパシタをシリコンウェハのディープトレンチ中に設計並びに形成する技術では、比較的大きなキャパシティ密度を得ることができるため、それが将来的な趨勢となっている。
【0003】
しかし、トレンチキャパシタではアスペクト比(aspect ratio)が非常に高く狭いディープトレンチが必要であり、そのアスペクト比は通常40:1を超える。トレンチキャパシタは通常上記の狭いディープトレンチの側壁に一層の絶縁層を堆積させるとともに、ドープされた多結晶シリコン層を充填して上電極とすることにより形成される。そしてドープされたシリコンとレンチ壁が下電極とされる。
【0004】
通常、アスペクト比が4:1を上回るトレンチは高いアスペクト比を備えていると見なされる。そしてディープトレンチのアスペクト比が10:1を超えると、トレンチ充填技術はより一層困難となる。ディープトレンチの上半分に比較的多く堆積されるため、これは反応物のディープトレンチ底部への拡散を妨げる。通常、このような結果によりディープトレンチの充填物中でのホール形成が引き起こされ、このホールにより埋込み板(buried plate、略称BP)の抵抗値が非常に増加する。一旦ディープトレンチ中にシリコンが充填されると、内部のホールは後続の工程で自然になくなるわけではなく、事実上、それとは逆にホールは異なる焼戻し循環に伴い益々大きくなる。特に非晶質シリコンをディープトレンチに充填した場合、状況はより一層重大である。
【0005】
また、単一チップのメモリセルの普及に伴い、一層デバイスの寸法を縮小することが必要とされる。しかしデバイス寸法の縮小はディープトレンチ(deep trench、略称DT)とアクティブ領域(active area、略称AA)とのパターンの位置合わせのずれ(misaligned)を引き起こす。これにより、埋込みストラップ(buried strap、略称BS)の電気抵抗は、ディープトレンチとアクティブ領域の重りに関連するので、ディープトレンチとアクティブ領域の重りはずれると、埋込みストラップの電気抵抗値は大きく変わってしまう。
【0006】
上記の問題についてより明確に理解するため、以下では図面に基づき説明する。図1は従来の多くのトレンチキャパシタを備えた半導体デバイスの上面図であり、その左側のメモリセルはディープトレンチとアクティブ領域とは位置合わせずれがあることが示されており、右側は正常に配置されていることが示されている。図2は図1のII−II断面図であり、メモリセルの見取図を示している。図3は図1のIII−III断面図である。
【0007】
図2中のメモリセルにはディープトレンチDT内のトレンチキャパシタ10が含まれ、アクティブ領域AAのシャロートレンチ分離領域STI、ビットライン・コンタクトウインドCB、ゲート電極G(ワードラインWLがアクティブ領域AAに対応する部分)、ゲート酸化層16と、N+ソース/ドレイン12と14が定義されている。この他、ディープトレンチ・キャパシティノードをトランジスタのソース/ドレイン14に接続する埋込みストラップ(buried strap、略称BS)も含まれている。従来は、トランジスタは通常ディープトレンチDTの傍に配置されるため、このようなメモリセルは基板の相当大きな面積を占めることになる。
【0008】
図3に示されている通り、ディープトレンチDTとアクティブ領域AAのパターンは位置ずれがあると、ディープトレンチDTとアクティブ領域AAとの間の重り量は、一方の側の重り量22が相対的に多く、別の側の重り量24が相対的に少なくなる。
【0009】
【発明が解決しようとする課題】
本発明は、上記の問題に鑑み、その目的は、トレンチキャパシティの製造工程を提供し、上記従来技術の問題を解決することにある。
【0010】
その他、本発明の別の目的はトレンチキャパシティを備えたDRAMの製造工程を提供し、同一のフォトマスクを使用し、同時にアクティブ領域(AA)とディープトレンチ(DT)とを定義することにより、アクティブ領域とディープトレンチとの間の位置合わせのずれを回避し、ゲート電極とアクティブ領域との間の位置合わせのずれも回避することができる。
【0011】
更に、本発明の目的はトレンチキャパシティのメモリセルを提供し、メモリセルの寸法をよりさらに縮小することにある。
【0012】
【課題を解決するための手段】
本発明で提供されるトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリについて、その構造は次の通りである。第一電極が基板の島状半導体構造下面部分の周縁に設置され、第二電極は島状半導体構造下面部分の表面内と島状半導体構造外側の基板表面内に設置されている。キャパシタ誘電層は第二電極と第一電極との間に設置されている。トランジスタは島状半導体構造上に設置され、このトランジスタには第一ソース/ドレイン、第二ソース/ドレインとゲート電極とが備わっている。埋込みストラップは第二ソース/ドレインと第一電極との間に設置されている。導電プラグが第一ソース/ドレインとビットラインとの間に設置され、第一ソース/ドレインをビットラインに接続している。分離構造は、第一電極を被覆し、その分離構造の第二ソース/ドレインに接近した側の高さは第一電極の頂端を下回り、分離構造の第一ソース/ドレインに接近した側の高さは第一電極の頂端を上回っている。
【0013】
また本発明では、複数のメモリセルに適用されるトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリも提供されている。そのうち各メモリセルにはトランジスタとメモリキャパシタが含まれている。各メモリキャパシタは基板の各島状半導体構造下面部分の周縁に設置され、各メモリキャパシタにはチューブ状第一電極、キャパシタ誘電層と第二電極が含まれている。各チューブ状第一電極は各島状半導体構造下面部分の側壁に設置され、各キャパシタ誘電層は各チューブ状第一電極と各第二電極との間に設置されている。前記の第二電極は島状半導体構造内に設置され、島状半導体構造間の基板内に延伸することにより、第二電極を相互に隣接させかつ相互を電気的に接続している。各トランジスタは各島状半導体構造上に設置され、各トランジスタには第一ソース/ドレイン、第二ソース/ドレインとゲート電極が含まれている。分離構造はチューブ状第一電極の間に設置されている。また各第二ソース/ドレインと各チューブ状第一電極との間には埋込みストラップが設置されている。更に、各第一ソース/ドレインと対応するビットラインとの間には導電プラグが設置され、相互を電気的に接続している。分離構造の第二ソース/ドレインに接近した側の高さは対応するチューブ状第一電極の頂端を下回り、分離構造の第一ソース/ドレインに接近した側の高さは対応するチューブ状第一電極の頂端を上回っている。
【0014】
更に本発明ではトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法も提供されている。その方法の概略は次の通りである。先ず基板内にディープトレンチを形成して、島状の半導体構造を定義する。この島状半導体構造がアクティブ領域である。次に、島状半導体構造下面部分の表面内とディープトレンチの底部表面内に埋込み式の第二電極を形成するとともに、埋込み式の第二電極上にキャパシタ誘電層を形成する。その後、島状半導体構造の下面部分周縁にあるキャパシタ誘電層の表面に順応性の第一電極を形成する。それに続いて島状半導体構造の外周に分離構造を形成して第一電極を被覆する。次いで、島状半導体構造上にトランジスタを形成する。このトランジスタには第一ソース/ドレイン、第二ソース/ドレインとゲート電極が備わっている。更に第二ソース/ドレインと第一電極との間に埋込みストラップを形成した後、導電プラグを形成して第一ソース/ドレインをビットラインに接続する。
【0015】
【発明の実施の形態】
(トレンチキャパシティを備えたDRAMの構造)
本発明ではトレンチキャパシティを備えたダイナミック・ランダムアクセスメモリ(DRAM)の構造が提供されている。このDRAMはマトリクス配列されたメモリセルにより構成されており、各メモリセルにはトランジスタとメモリキャパシタが含まれている。そのトランジスタは島状半導体構造上に設置され、メモリキャパシタはその島状半導体構造下面部分の周縁に設置されている。以下では図4Fと図5Fに基づき本発明の構造について詳細に説明する。そのうち図4Fはトレンチキャパシティ型DRAMの上面図であり、図5Fは図4FのV−V断面図である。
【0016】
図4Fと図5Fによれば、基板100は、例えば半導体基板であり(シリコン基板がより適切である)、その上面部分(つまり表層)にはマトリクス配列の島状半導体構造106が備わっている。
【0017】
DRAMのトランジスタTは島状半導体構造106の上方に設置され、メモリキャパシタCは島状半導体構造106の下面部分周縁に設置されている。
【0018】
各メモリキャパシタCにはすべてチューブ状第一電極114、キャパシタ誘電層112と第二電極110とが備わっている。そのうち、チューブ状第一電極114は島状半導体構造106下面部分の側壁に設置され、その材質はドープされた多結晶シリコンとすることができる。キャパシタ誘電層112はチューブ状第一電極114と第二電極110との間に設置され、その材質は酸化シリコン−窒化シリコン(ON)の重り層、酸化シリコン―窒化シリコン―酸化シリコン(ONO)の重り層またはその他類似した性質とすることができる。第二電極110は島状半導体構造106内に設置され、島状半導体構造106間の基板100内に延伸することにより、第二電極110を相互に隣接させかつ電気的に接続して共通電極(common plate)としている。この第二電極110はN+ドープ領域であり、そのパターンは格子状(grid−shaped)である。
【0019】
各トランジスタTにはすべて第一ソース/ドレイン123、第二ソース/ドレイン124とゲート電極Gが含まれている。そのうち第二ソース/ドレイン124と前記のチューブ状第一電極114との間は埋込みストラップ(BS)126により相互に電気的に接続されており、第一ソース/ドレイン123と対応するビットラインBLとは導電プラグに134より電気的に接続されている。島状半導体構造106上方に対応するワードライン(word line)WLはトランジスタTのゲート電極Gとして使用される。
【0020】
前記メモリキャパシタCの相互に隣接するチューブ状第一電極114の間には分離構造116aが配置されており、この分離構造116aのパターンは格子状(grid−shaped)である。この分離構造116aの第二ソース/ドレイン124に近接した端の高さはチューブ状第一電極114の頂端を下回り、その他の領域(少なくとも第一ソース/ドレイン123に近接した端)の分離構造116aについて、その高さはチューブ状第一電極114の頂端を上回っている。
【0021】
前記メモリキャパシタCの第二電極110はトランジスタTの第一ソース/ドレイン123と第二ソース/ドレイン124とは相互に一定の間隔が設定されることにより、導電性が相互に干渉しないことが確保されている。その他、前記メモリキャパシタCのチューブ状第一電極114はトランジスタTの第一ソース/ドレイン123とも相互に一定の間隔が設定されており、導電性が相互に干渉しないことが確保されている。
【0022】
(トレンチキャパシティを備えたDRAMの製造方法)
以下では図4Aから図4Fと図5Aから図5Fに基づき本発明に基づくトレンチキャパシタが備わったDRAM構造の製造方法に関する実施例について詳細に説明する。そのうち図4Aから図4Fは上面図であり、図5Aから図5Fは図4Aから図4FのV−V断面図である。
【0023】
図4Aと図5Aに示されている通り、先ず基板100が提供される。例えばシリコン基板であり、基板100上にマスク層102が形成される。このマスク層102は例えば下層の酸化層と窒化シリコン層とで構成され、マトリクスパターンを備えている。そのパターンはディープトレンチ領域を露出させ、同時にアクティブ領域(AA)とディープトレンチ(DT)の領域を定義することができる。次にエッチング工程を実施し、このマスク層102のパターンを基板100中に移転させることにより、基板100中にディープトレンチ104を形成する。言い換えれば、基板100の上面部分(つまり表層)はマトリクス型の島状半導体構造106、例えばシリコンアイランドであり、島状半導体構造106がアクティブ領域である。
【0024】
次に図4Bと図5Bに示されている通り、ディープトレンチ104の下面部分に埋込み式電極(BP)110と順応性のキャパシタ誘電層112を形成し、島状半導体構造106の下面部分に順応性のチューブ状電極114を形成する。そのうち、埋込み式電極110はN+型のドープ領域であり、島状半導体構造106の内部とディープトレンチ104の底部に位置し、この埋込み式電極110はディープトレンチ104底部のドープ領域により相互に近接して通電され共通電極となる。チューブ状電極114は島状半導体構造106の周囲に設置されており、ディープトレンチ104の底部には設置されていない。従って、そこで形成されるトレンチキャパシタCは島状半導体構造106下面部分の周縁を取り巻く結果となる。
【0025】
前記の埋込み式電極110の形成は例えば次の通りである。ディープトレンチ104の表面に一層のN+型ドープの誘電層、例えばヒ素ケイ酸ガラス(arsenic silicate glass、略称ASG)を形成し、次にディープトレンチ104中に所定の深さまでフォトレジスト材質を埋込み、改めて湿式エッチングを施してフォトレジスト材質が被覆していないドープされた誘電層を除去するとともに、熱処理工程によりドープされた誘電層中のドーパントを基板100中に移行させ、ディープトレンチ104中の基板100の表面にN+ドープ領域を形成して、埋込み式電極110とする。その後フォトレジスト材質を除去する。次いで基板100の表面全体に一層の順応性のキャパシタ誘電層112と導電層を形成するとともに、エッチバックを利用して上面部分の導電層を除去し、図示された通りのチューブ状電極114に転化させる。そのうちキャパシタ誘電層112の材質は例えば酸化シリコン−窒化シリコン(oxide−nitride、略称ON)の重畳層構造、または酸化シリコン―窒化シリコン―酸化シリコン(oxide−nitride−oxide、略称ONO)の重畳層構造であり、チューブ状電極114の材質は例えばドープされた多結晶シリコンである。
【0026】
次に図4Cと図5Cに示されている通り、一層の絶縁層を堆積させる。その材質は例えば酸化シリコンである。それとともにマスク層102上方の余分な絶縁層を除去し、ディープトレンチ104中にトレンチ分離構造116を形成した後、改めてマスク層102を除去する。
【0027】
次に図4Dと図5Dに示されている通り、基板100の上表面(つまり島状半導体構造106の上表面)に一層のゲート極酸化層120を形成し、次いで基板100の全体上に一層の導電層を形成するとともに、この導電層がワードラインWLとなるよう定義する。このワードラインWLは島状半導体構造106に対応する領域においてゲート電極Gとして利用される。このワードラインWLを絶縁層122により被覆した後、島状半導体構造106中のゲート電極Gに被覆されていない領域に第一ソース/ドレイン123と第二ソース/ドレイン124を形成する。
【0028】
次に図4Eと図5Eに示されている通り、第二ソース/ドレイン124とチューブ状電極との間に埋込みストラップ(BS)126を形成することにより、チューブ状電極114とそれに対応するトランジスタTの第二ソース/ドレイン124を電気的に接続する。
【0029】
埋込みストラップ126の形成は例えば次の通りである。一層のフォトレジストを形成して埋込みストラップのパターンを定義した後、このフォトレジストをマスクとして、トレンチ分離構造116にエッチバックを施し、チューブ状電極114の頂端を露出させるトレンチ分離構造116aを形成し、次いで一層の導電層を堆積させる。例えばドープされた多結晶シリコンである。それとともに導電層に対してエッチバックを施し、第二ソース/ドレイン124とチューブ状電極114とを接続する埋込みストラップ126を形成する。
【0030】
次に図4Fと図5Fに示されている通り、基板100の全体上に一層の絶縁層130を形成する。例えばホウ素リンケイ酸ガラス層である。それとともにその中にコンタクトウインド132を形成してソース124を露出させ、コンタクトウインドの開口部132中に導電プラグ134を形成する。例えばタングステンプラグであり、それによりソース124と形成されているビットラインBLを接続する。
【0031】
以上の通り、本発明のトレンチキャパシティの製造工程においては、アクティブ領域(AA)を定義するフォトマスクを省略することができる。本発明では、アクティブ領域はディープトレンチと同一のフォトマスクで同時に定義されているからである。従って、アクティブ領域とトレンチ容量との間の位置合わせのずれという問題は回避され、またゲート電極とアクティブ領域との間の位置合わせのずれという問題も回避されている。
【0032】
その他、本発明ではトレンチキャパシティのメモリセル寸法をより一層縮小することが可能である。その理由は、基板中に形成されているディープトレンチが同時にトレンチキャパシタとトレンチ分離構造を形成するからであり、トランジスタがディープトレンチにより定義された島状の半導体構造上に配置されているからである。
【0033】
更に、本発明ではディープトレンチを定義する際、従来のようにホール構造にエッチングを施すわけではなく、島状半導体構造外の領域にエッチングを施す。その意味は格子状のパターンにエッチングを施すことにあり、そのため従来のようなホールが遭遇する相当に高いアスペクト比という問題は存在しない。
【0034】
ついでに述べると、本発明では余分な埋込みストラップ(BS)用のフォトマスクが必要とされるが、このフォトマスクの精度に対する要求は比較的低いため、製造工程の難度や複雑さが増加するわけではない。
【0035】
本発明はすでに上記の通り適正な実施例において披露されているが、それは本発明を限定するものではなく、該当技術に精通している技術者であれば、本発明の精神と範囲を逸脱することなく、若干の変更や修飾を施すことは可能である。従って本発明の保護範囲は前述の特許請求範囲の通りこれを定め、それを基準とする。
【図面の簡単な説明】
【図1】 従来のトレンチキャパシタを備えた半導体デバイスの上面図である。
【図2】 図1のII−II断面図であり、メモリセルの見取図を示している。
【図3】 図1のIII−III断面図である。
【図4A】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図4B】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図4C】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図4D】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図4E】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図4F】 上面図であり、本発明に基づくトレンチキャパシタを備えたDRAMの製造工程の流れを示している。
【図5A】 図4Aから図4FのV−V断面図である。
【図5B】 図4Aから図4FのV−V断面図である。
【図5C】 図4Aから図4FのV−V断面図である。
【図5D】 図4Aから図4FのV−V断面図である。
【図5E】 図4Aから図4FのV−V断面図である。
【図5F】 図4Aから図4FのV−V断面図である。
【符号の説明】
DT ディープトレンチ
AA アクティブ領域
STI シャロートレンチ分離領域
CB ビットライン・コンタクトウインド
WL ワードライン
G ゲート電極
10 トレンチキャパシタ
16 ゲート極酸化層
12、14 N+ソース/ドレイン
BS 埋込みストラップ
22、24 ディープトレンチとアクティブ領域との間の重畳量
100 基板
102 マスク層
104 ディープトレンチ
106 島状半導体構造
110 埋込み式電極
112 キャパシタ誘電層
114 チューブ状電極
C トレンチキャパシタ
116、116a トレンチ分離構造
120 ゲート極酸化層
WL ワードライン
G ゲート電極
123 第一ソース/ドレイン
124 第二ソース/ドレイン
126 埋込みストラップ
130 絶縁層
132 コンタクトウインド開口部
134 導電プラグ
BL ビットライン
Claims (16)
- 上面部分に島状半導体構造を備えた基板と、前記島状半導体構造の下面部分の周縁に設置されている第一電極と、前記島状半導体構造下面部分の表面内と前記島状半導体構造外側の基板表面内とに設置されている第二電極と、前記第二電極と前記第一電極の間に設置されているキャパシタ誘電層と、前記島状半導体構造上に設置されており、第一ソース/ドレインと第二ソース/ドレインとゲート電極とを備えているトランジスタと、前記第二ソース/ドレインと第一電極との間に設置されている埋込みストラップと、前記第一電極を被覆する分離構造とを備え、
前記分離構造の前記第二ソース/ドレインに接近した側の高さは前記第一電極の頂端を下回り、前記分離構造の前記第一ソース/ドレインに接近した側の高さは第一電極の頂端を上回っていることを特徴とする、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。 - 前記第一電極はドープされた多結晶シリコン層であり、前記第二電極はN+型ドープ領域であることを特徴とする請求項1に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 前記埋込みストラップの材質はドープされた多結晶シリコン層であることを特徴とする請求項1に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 前記第一電極はチューブ状であることを特徴とする請求項1に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 更に前記第一ソース/ドレインをビットラインに接続する導電プラグも含まれていることを特徴とする請求項1に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- それぞれトランジスタとメモリキャパシタを備えた複数のメモリセルに適用されるトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリであり、複数の島状半導体構造を備えた基板と、各島状半導体構造下面部分の周縁に設置され、チューブ状第一電極と、キャパシタ誘電層と、第二電極とを備えたメモリキャパシタであり、各チューブ状第一電極は各島状半導体構造の下面部分の側壁に設置され、各キャパシタ誘電層は各チューブ状第一電極と各第二電極との間に設置され、前記の各第二電極が前記の各島状半導体構造内に設置され、かつ前記の各島状構造の間の前記基板内に延伸することにより、前記の各第二電極を相互に隣接させて相互を電気的に接続しているメモリキャパシタと、第一ソース/ドレインと、第二ソース/ドレインと、ゲート電極とを備え、各島状半導体構造上に設置されているトランジスタと、前記の各第一電極の間に設置されている分離構造と、それぞれ各第二ソース/ドレインと各チューブ状第一電極との間に設置されている複数の埋込みストラップと、それぞれ各第一ソース/ドレインを対応するビットラインに接続する複数の導電プラグとを備え、
前記分離構造の前記第二ソース/ドレインに接近した側の高さは対応するチューブ状第一電極の頂端を下回り、前記分離構造の前記第一ソース/ドレインに接近した側の高さは対応する前記チューブ状第一電極の頂端を上回っていることを特徴とするトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。 - 前記の各第二電極は相互に隣接して電気的に接続されることにより格子状を形成していることを特徴とする請求項6に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 前記分離構造は格子状であることを特徴とする請求項6に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 前記第一電極はドープされた多結晶シリコン層であり、前記第二電極はN+型ドープ領域であることを特徴とする請求項6に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 前記埋込みストラップの材質はドープされた多結晶シリコン層であることを特徴とする請求項6に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリ。
- 基板を提供する工程と、基板中にディープトレンチを形成し、島状半導体構造を定義する工程と、前記島状半導体構造下面部分の表面内と前記ディープトレンチ底部の表面内に埋込み式の第二電極を形成する工程と、前記埋込み式の第二電極上にキャパシタ誘電層を形成する工程と、前記島状半導体構造の下面部分周縁にある前記キャパシタ誘電層の表面に順応性の第一電極を形成する工程と、前記島状半導体構造の外周に前記第一電極を被覆する分離構造を形成する工程と、前記島状半導体構造上に第一ソース/ドレインと、第二ソース/ドレインとゲート電極とを備えたトランジスタを形成する工程と、前記第二ソース/ドレインと前記第一電極との間に埋込みストラップを形成する工程とを備えていることを特徴とするトレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
- 前記基板中に前記ディープトレンチを形成し、前記島状半導体構造を定義する工程において、前記基板表面には更にエッチングマスクとしてのマスク層が備わり、前記基板にエッチングを施し前記ディープトレンチを形成する際、前記マスク層は前記島状半導体構造の外周に前記分離構造を形成して前記第一電極を被覆した後に除去されることを特徴とする請求項11に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
- 前記第一電極を形成する工程には、前記キャパシタ誘電層上に順応性の導電層を形成する工程と、前記導電層にエッチバックを施す工程とが備わっていることを特徴とする請求項11に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
- 前記埋込みストラップを形成する工程には、前記第二ソース/ドレイン側の前記分離構造に、前記第一電極の頂端が露出するまでエッチングを施す工程と、導電層を堆積させる工程と、前記導電層にエッチバックを施す工程とが備わっていることを特徴とする請求項11に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
- 更に導電プラグを形成して前記第一ソース/ドレインをビットラインに接続する工程も含まれていることを特徴とする請求項11に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
- 前記導電プラグを形成する工程には、絶縁層を形成して前記埋込みストラップと、前記分離構造と、前記トランジスタ上とを被覆させる工程と、前記絶縁層中にビットライン・コンタクトウインドを形成して前記第一ソース/ドレインを露出させる工程と、前記ビットライン・コンタクトウインド中に導電材質を充填する工程とが備わっていることを特徴とする請求項15に記載の、トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221915A JP3795435B2 (ja) | 2002-07-30 | 2002-07-30 | トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002221915A JP3795435B2 (ja) | 2002-07-30 | 2002-07-30 | トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004063901A JP2004063901A (ja) | 2004-02-26 |
JP3795435B2 true JP3795435B2 (ja) | 2006-07-12 |
Family
ID=31942099
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002221915A Expired - Fee Related JP3795435B2 (ja) | 2002-07-30 | 2002-07-30 | トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3795435B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9337293B2 (en) | 2013-02-22 | 2016-05-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor device having electrode and manufacturing method thereof |
US11825645B2 (en) * | 2020-06-04 | 2023-11-21 | Etron Technology, Inc. | Memory cell structure |
-
2002
- 2002-07-30 JP JP2002221915A patent/JP3795435B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004063901A (ja) | 2004-02-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100660881B1 (ko) | 수직 채널 트랜지스터를 구비한 반도체 소자 및 그 제조방법 | |
KR100675285B1 (ko) | 수직 트랜지스터를 갖는 반도체소자 및 그 제조방법 | |
JP5520185B2 (ja) | 半導体装置及びその製作方法 | |
JP4378167B2 (ja) | 半導体装置及びこれの製造方法 | |
KR100654353B1 (ko) | 커패시터를 구비하는 반도체 집적 회로 장치 및 이의 제조방법 | |
US7282405B2 (en) | Semiconductor memory device and method for manufacturing the same | |
US9299827B2 (en) | Semiconductor integrated circuit devices including gates having connection lines thereon | |
US6489195B1 (en) | Method for fabricating DRAM cell using a protection layer | |
US20050224895A1 (en) | Semiconductor memory device and manufacturing method thereof | |
JPH05218334A (ja) | タングステンコンタクトコア・スタックキャパシタおよびその成形方法 | |
KR0151012B1 (ko) | 매몰 비트라인 디램 셀 및 제조방법 | |
US6268243B1 (en) | Method for fabricating dynamic random access memory cells | |
CN110707085A (zh) | 半导体装置及其形成方法 | |
KR0151197B1 (ko) | 반도체 메모리장치 및 그 제조방법 | |
US7432165B2 (en) | Semiconductor memory device, semiconductor device, and method for production thereof | |
US6097053A (en) | Semiconductor device having a multi-wall cylindrical capacitor | |
JP3795435B2 (ja) | トレンチキャパシタを備えたダイナミック・ランダムアクセスメモリとその製造方法 | |
CN1307722C (zh) | 具有沟槽电容器的动态随机存取存储器及其制造方法 | |
JP2000307078A (ja) | 半導体装置およびその製造方法 | |
KR100206885B1 (ko) | 트렌치 캐패시터 메모리셀 제조방법 | |
JP2003078033A (ja) | 半導体装置およびその製造方法 | |
KR19990005921A (ko) | 반도체 메모리 장치 및 그 제조 방법 | |
KR100648797B1 (ko) | 반도체 메모리 장치의 캐패시터 제조방법 | |
KR0172817B1 (ko) | 반도체장치 및 그 제조방법 | |
TW578298B (en) | DRAM having trench capacitor and the manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060317 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060404 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060412 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |