JP3771345B2 - 半導体レーザ駆動回路 - Google Patents
半導体レーザ駆動回路 Download PDFInfo
- Publication number
- JP3771345B2 JP3771345B2 JP04348497A JP4348497A JP3771345B2 JP 3771345 B2 JP3771345 B2 JP 3771345B2 JP 04348497 A JP04348497 A JP 04348497A JP 4348497 A JP4348497 A JP 4348497A JP 3771345 B2 JP3771345 B2 JP 3771345B2
- Authority
- JP
- Japan
- Prior art keywords
- current supply
- transistor
- circuit
- base
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【０００１】
【発明の属する技術分野】
本発明は、たとえばＬＢＰやＰＰＣ等、電子写真方式を採用する印刷装置等に用いられる半導体レーザの駆動回路に関するものである。
【０００２】
【従来の技術】
ＬＢＰやＰＰＣでは、文字や画像データ等のビデオデータに応じて、半導体レーザによるレーザ光を感光ドラムに照射し、照射状態に応じた帯電状況によりトナーを用いて上記ビデオデータの印刷を行う。
【０００３】
このようなＬＢＰ等に採用される半導体レーザとしては、半導体レーザダイオードのアノードを電源側に接続し、カソードに電流駆動回路を接続したアノード・ステム型と、半導体レーザダイオードのカソードを電源（接地）側に接続し、アノード側に電流駆動回路を接続したカソード・ステム型のものがある。
これた２つの型の半導体レーザのうち、設計上や信頼性等の観点から、カソード・ステム型半導体レーザが良く用いられる。
【０００４】
図２は、従来のカソード・ステム型半導体レーザの電流駆動回路の構成例を示す回路図である。
この電流駆動回路ＤＲＶは、駆動電流スイッチング回路１０、バイアス回路２０、データ入力回路３０および半導体レーザ４０により構成されている。
【０００５】
駆動電流スイッチング回路１０はデータ入力回路３０を介して入力されたデータに応じて半導体レーザ４０への駆動電流ＩSWの供給を実行または停止する。
また、バイアス回路２０は半導体レーザ４０へバイアス電流Ｉｂを供給する。
駆動電流ＩSWおよびバイアス電流Ｉｂは、駆動電流スイッチング１０およびバイアス回路２０と半導体レーザ４０との接続ノードである電流供給端子ＮＤLDに供給される。
【０００６】
図２の電流駆動回路ＤＲＶにおいて、駆動電流スイッチング回路１０は、オペアンプＯＰ101 、ｎｐｎ型トランジスタＮ101 〜Ｎ104 、ｐｎｐ型トランジスタＰ101 〜Ｐ103 、電流設定用抵抗素子Ｒ101 、および直列に接続されたダイオードＤ101 ，Ｄ102 により構成されている。
また、バイアス回路２０は、オペアンプＯＰ201 、ｎｐｎ型トランジスタＮ201 〜Ｎ204 、ｐｎｐ型トランジスタＰ201 〜Ｐ203 、および電流設定用抵抗素子Ｒ201 により構成されている。
また、データ入力回路３０は、ｎｐｎ型トランジスタＮ301 〜Ｎ305 、ｐｎｐ型トランジスタＰ301 、ツェナーダイオードＺＤ301 、および抵抗素子Ｒ301 〜Ｒ305 により構成されている。
また、半導体レーザ４０は、発光用ダイオードＬＤ401 、受光用ダイオードＰＤ401 、および抵抗素子Ｒ401 により構成されている。
【０００７】
この電流駆動回路ＤＲＶでは、駆動電流スイッチング回路１０の入力端子ＴIN1 に印加される電圧ＶINおよび電流設定用抵抗素子Ｒ101 の抵抗値により駆動電流Ｉswの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ101 〜Ｐ103 およびＮ104 を介して駆動電流ＩSWの供給用トランジスタＮ102 およびＮ103 のベースに供給される。
また、バイアス回路２０の入力端子ＴIN2 に印加される電圧ＶIN2 および電流設定用抵抗素子Ｒ201 の抵抗値によりバイアス電流Ｉｂの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ201 〜Ｐ203 およびＮ204 を介してバイアス電流Ｉｂの供給用トランジスタＮ202 およびＮ203 のベースに供給される。これにより、電流供給端子ＮＤLDに対してバイアス電流Ibが供給される。
【０００８】
このような状態で、駆動電流スイッチング回路１０は、たとえばビデオデータのストリーム信号／ＤＴ（ただし、／はローアクティブを示す）のデータ入力回路３０への入力レベルに応じて駆動電流ＩSWの電流供給端子ＮＤLDに対する供給動作を実行、または停止する。
【０００９】
すなわち、ビデオデータがハイレベルで入力されると、入力回路３０の出力ノードＮＤ30が接地電位Ｖｓｓに接続される。したがって、ダイオードＤ102 のカソード側電位がダイオードＤ101 のアノード側電位、すなわち、駆動電流スイッチング回路１０の駆動電流供給用トランジスタＮ102 ，Ｎ103 のベース電位より低くなる。その結果、ダイオードＤ101 ，Ｄ102 はオン状態となり、トランジスタＮ102 ，Ｎ103 のベースは、接地電位Ｖｓｓに引き込まれ、トランジスタＮ102 ，Ｎ103 はオフ状態となり、電流供給端子ＮＤLDへの駆動電流ＩSWの供給は停止される。
したがって、この場合、半導体レーザ４０にはバイアス電流Ｉｂのみ供給され、消灯バイアス状態に保持される。
【００１０】
一方、ビデオデータがローレベルで入力されると、入力回路３０の出力ノードＮＤ30が電源電圧ＶCCレベルに保持される。その結果、ダイオードＤ101 ，Ｄ102 はオフ状態となり、トランジスタＮ102 ，Ｎ103 はオン状態で、電流供給端子ＮＤLDへ駆動電流ＩSWが供給される。
したがって、この場合、半導体レーザ４０にはＩSW＋Ｉｂの電流が供給される。その結果、発光用ダイオードＬＤ401 が発光する。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した従来のカソード・ステム型の半導体レーザの駆動回路では、半導体レーザが電流Ｉｂで消灯バイアス状態にある状態から、ビデオデータのストリーム信号でトランジスタＮ102 ，Ｎ103 をオン状態に制御して駆動電流Ｉswを供給させたとき、半導体レーザを急瞬に駆動させることができず、非常に鈍った発光特性となって高速駆動が困難であった。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、半導体レーザの高速駆動を実現できる半導体レーザ駆動回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電流供給端子から供給されるバイアス電流により消灯バイアス状態を保持し、この消灯バイアス状態において上記電流供給端子から供給される駆動電流を受けて発光状態に遷移する半導体レーザの駆動回路であって、第１の電流供給用トランジスタを有し、この第１の電流供給用トランジスタのベース電位を上記電流供給端子の電位より少なくともそのベース・エミッタ間電圧より高い電位に保持して上記バイアス電流を上記半導体レーザへの電流供給端子に供給するバイアス回路と、第２の電流供給用トランジスタを有し、入力信号が第１のレベルのときは上記第２の電流供給用トランジスタのベース電位を第３のレベルに保持して上記駆動電流を上記電流供給端子に供給し、入力信号が第２のレベルのときは上記第３のレベルより低く、かつ上記第２の電流供給用トランジスタのベース電位を上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より低い第４のレベルに保持する駆動電流供給回路とを有する。
【００１４】
また、上記駆動電流供給回路は、アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードを有し、入力信号が第２のレベルのときに、上記第２の電流供給用トランジスタのベース電位を、上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より当該ショットキーダイオードの電圧降下分だけ低い電位に保持する回路を有する。
【００１５】
また、好適には、上記駆動電流供給回路は、上記第２の電流供給用トランジスタのベースから信号出力ラインに対して順方向となるように直列接続された少なくとも２個のダイオードと、入力信号が第２のレベルのときは上記信号出力ラインを接地電位に保持し、第１のレベルのときは上記信号出力ラインを少なくとも上記２個の電圧降下分より高い電位に保持するデータ入力回路と、アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードと、ベースが当該ショットキーダイオードのカソードに接続され、エミッタが上記２個のダイオードの接続点に接続され、コレクタが上記第２の電流供給用トランジスタのコレクタに接続されたトランジスタからなるクイックスタート回路とを有する。
【００１６】
本発明の半導体レーザ駆動回路によれば、バイアス回路の第１の電流供給用トランジスタのベース電位が所定電位、すなわち、電流供給端子の電位より少なくともベース・エミッタ間電圧より高い電位に保持される。これにより、バイアス電流が電流供給端子を介して半導体レーザに供給され、半導体レーザは消灯バイアス状態に保持される。
この状態で入力信号レベルが第２のレベルの場合には、駆動電流供給回路の第２の電流供給用トランジスタのベース電位が、電流供給端子電位を基準として、トランジスタのベース・エミッタ間電圧より低い第４のレベル、たとえばベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下分０．５５Ｖを差し引いた値（０．１５Ｖ）だけ高い電位に保持される。これにより、第２の電流供給用トランジスタは駆動電流の供給スタンバイ状態となる。
この状態で入力信号レベルが第１のレベルに切り換わると、第２の電流供給用トランジスタのベース電位が第３のレベルに上げられ駆動電流が電流供給端子に供給され、半導体レーザは発光状態となる。
この場合、第２の電流供給用トランジスタはスタンバイ状態に保持されていたことから、駆動電流の供給は高速に行われる。
【００１７】
【発明の実施の形態】
図１は、カソード・ステム型半導体レーザの電流駆動回路の一実施形態を示す回路図である。
【００１８】
この電流駆動回路ＤＲＶａは、駆動電流スイッチング回路１０、バイアス回路２０、データ入力回路３０、半導体レーザ４０、およびクイックスタート回路５０により構成されている。
なお、駆動電流スイッチング回路１０、データ入力回路３０およびクイックスタート回路５０により駆動電流供給回路が構成される。
【００１９】
駆動電流スイッチング回路１０はデータ入力回路３０を介して入力されたデータに応じて半導体レーザ４０への駆動電流ＩSWの供給を実行または停止する。
具体的には、駆動電流スイッチング回路１０は、オペアンプＯＰ101 、ｎｐｎ型トランジスタＮ101 〜Ｎ104 、ｐｎｐ型トランジスタＰ101 〜Ｐ103 、電流設定用抵抗素子Ｒ101 、および直列に接続されたｎｐｎ型トランジスタＮ105 ，Ｎ106 のベース・コレクタ間を接続してなるダイオードＤ101 ，Ｄ102 により構成されている。
【００２０】
駆動電流スイッチング回路１０において、オペアンプＯＰ101 の非反転入力（＋）が入力端子ＴIN1 に接続され、出力がトランジスタＮ101 のベースに接続されている。トランジスタＮ101 のエミッタは抵抗素子Ｒ101 の一端に接続され、これらの接続点がオペアンプＯＰ101 の反転入力（−）に接続され、抵抗素子Ｒ101 の他端は接地されている。
トランジスタＮ101 のコレクタはトランジスタＰ101 のコレクタおよびトランジスタＰ102 のベースに接続されている。トランジスタＰ101 のエミッタは電源電圧ＶCCの供給ラインに接続され、ベースはトランジスタＰ102 のエミッタおよびトランジスタＰ103 のベースに接続されている。トランジスタＰ102 のコレクタは接地されている。トランジスタＰ103 のエミッタは電源電圧ＶCCの供給ラインに接続され、コレクタはトランジスタＮ102 のコレクタおよびトランジスタＮ104 のベースに接続されている。トランジスタＮ102 のベースはトランジスタＮ103 のベースおよびトランジスタＮ104 のエミッタに接続されている。トランジスタＮ104 のコレクタは電源電圧ＶCCの供給ラインに接続され、トランジスタＮ103 のコレクタは電源電圧ＶCCの供給ラインおよびクイックスタート回路５０に接続されている。
トランジスタＮ102 およびＮ103 のエミッタは半導体レーザ４０への電流供給端子ＮＤLDに接続されている。
そして、トランジスタＮ102 ，Ｎ103 のベースおよびトランジスタＮ104 のコレクタはダイオードＤ101 のアノード（トランジスタＮ105 のコレクタおよびベース）に接続されている。ダイオードＤ101 のカソード（トランジスタＮ105 のエミッタ）はダイオードＤ102 のアノード（トランジスタＮ106 のコレクタおよびベース）およびクイックスタート回路５０に接続され、ダイオードＤ102 のカソード（トランジスタＮ106 のエミッタ）がデータ入力回路３０の出力端子ＮＤ３０に接続されている。
【００２１】
バイアス回路２０は半導体レーザ４０へバイアス電流Ｉｂを供給する。
具体的には、オペアンプＯＰ201 、ｎｐｎ型トランジスタＮ201 〜Ｎ204 、ｐｎｐ型トランジスタＰ201 〜Ｐ203 、および電流設定用抵抗素子Ｒ201 により構成されている。
【００２２】
バイアス回路２０において、オペアンプＯＰ201 の非反転入力（＋）が入力端子ＴIN2 に接続され、出力がトランジスタＮ201 のベースに接続されている。トランジスタＮ201 のエミッタは抵抗素子Ｒ201 の一端に接続され、これらの接続点がオペアンプＯＰ201 の反転入力（−）に接続され、抵抗素子Ｒ201 の他端は接地されている。
トランジスタＮ201 のコレクタはトランジスタＰ201 のコレクタおよびトランジスタＰ202 のベースに接続されている。トランジスタＰ201 のエミッタは電源電圧ＶCCの供給ラインに接続され、ベースはトランジスタＰ202 のエミッタおよびトランジスタＰ203 のベースに接続されている。トランジスタＰ202 のコレクタは接地されている。トランジスタＰ203 のエミッタは電源電圧ＶCCの供給ラインに接続され、コレクタはトランジスタＮ202 のコレクタおよびトランジスタＮ204 のベースに接続されている。トランジスタＮ202 のベースはトランジスタＮ203 のベース、およびトランジスタＮ204 のエミッタに接続され、これらの接続ノードＮＤ21はクイックスタート回路５０に接続されている。トランジスタＮ204 のコレクタは電源電圧ＶCCの供給ラインに接続され、トランジスタＮ203 のコレクタは電源電圧ＶCCの供給ラインに接続されている。
そして、トランジスタＮ202 およびＮ203 のエミッタは半導体レーザ４０への電流供給端子ＮＤLDに接続されている。
【００２３】
データ入力回路３０は、ビデオデータのストリーム信号の入力レベルに応じてその出力ノードＮＤ30のレベルを電源電圧ＶCCレベルまたは接地電位Ｖｓｓレベルに保持する。
具体的には、ｎｐｎ型トランジスタＮ301 〜Ｎ305 、ｐｎｐ型トランジスタＰ301 、ツェナーダイオードＺＤ301 、および抵抗素子Ｒ301 〜Ｒ305 により構成されている。
【００２４】
トランジスタＰ301 のベースがデータ入力端子ＴIND およびツェナーダイオードＺＤ301 のカソードに接続され、エミッタがトランジスタＮ301 のベースに接続されているとともに、抵抗素子Ｒ301 を介して電源電圧ＶCCの供給ラインに接続され、コレクタが接地電位Ｖｓｓに接続されている。
トランジスタＮ301 のコレクタは電源電圧ＶCCの供給ラインに接続され、エミッタがツェナーダイオードＺＤ301 のアノードおよびトランジスタＮ302 のベースに接続されているとともに、抵抗素子Ｒ302 を介して接地電位Ｖｓｓに接続されている。
トランジスタＮ302 のコレクタはトランジスタＮ303 のベースに接続されているとともに、抵抗素子Ｒ303 を介して電源電圧ＶCCの供給ラインに接続され、エミッタがトランジスタＮ305 のベースに接続されているとともに、抵抗素子Ｒ304 を介して接地電位Ｖｓｓに接続されている。
トランジスタＮ303 のコレクタはトランジスタＮ304 のコレクタに接続されているとともに、抵抗素子Ｒ305 を介して電源電圧ＶCCの供給ラインに接続され、エミッタがトランジスタＮ304 のベースに接続されている。
トランジスタＮ304 のエミッタはトランジスタＮ305 のコレクタに接続され、それらの接続点により出力ノードＮＤ30が構成されている。
そして、トランジスタＮ３０５のエミッタが接地電位Ｖｓｓに接続されている。
【００２５】
半導体レーザ４０は、発光用ダイオードＬＤ401 、受光用ダイオードＰＤ401 、および抵抗素子Ｒ401 により構成されている。
ダイオードＬＤ401 のアノードが電流供給端子ＮＤLDに接続されカソードが接地ラインＧＮＤおよびダイオードＰＤ401 のアノードに接続されている。そして、ダイオードＰＤ401 のカソードが抵抗素子Ｒ401 を介して電源電圧ＶCCの供給ラインに接続されている。
【００２６】
クイックスタート回路５０は、半導体レーザ４０がバイアス回路２０により消灯バイアス状態にあるときに、半導体レーザ４０への電流供給端子ＮＤLDの電位ＶLDがたとえば約１．６Ｖになっていることを利用して、この電位ＶLDよりトランジスタのベース・エミッタ間電圧ＶBE分だけ高いノードＮＤ21のレベル（ＶLD＋ＶBE）を監視し、駆動電流スイッチング回路１０におけるノードＮＤ12の電位を電流供給ノードＮＤLDの電位ＶLDより所定電圧、たとえば０．５５Ｖ（ショットキーダイオード電圧）分だけ常に持ち上げておき、データがローレベルで入力されたときに、電流供給用トランジスタＮ102 およびＮ103 が高速で電流を供給できるように制御する。
すなわち、クイックスタート回路５０は、電流供給用トランジスタＮ102 およびＮ103 のベース電位をベース・エミッタ間電圧ＶBE（たとえば０．７Ｖ）より低くトランジスタがオン状態とならない程度の電位にバイアスする。
具体的には、電流供給用トランジスタＮ102 およびＮ103 のベース電位を電流供給端子ＮＤLDの電位ＶLDより約０．１５Ｖ（トランジスタのベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下分０．５５Ｖを差し引いた値）高い電位に保持する。
【００２７】
クイックスタート回路５０は、たとえば図１に示すように、ショットキーダイオードＤＸ501 およびｎｐｎ型トランジスタＮ501 により構成される。
ショットキーダイオードＤＸ501 のアノードがバイアス回路２０のノードＮＤ21に接続され、カソードがトランジスタＮ501 のベースに接続されている。
そして、トランジスタＮ501 のエミッタがダイオード接続されたトランジスタＱ105 のエミッタに接続され、コレクタが駆動電流スイッチング回路１０のノードＮＤ13（トランジスタＮ103 のコレクタ）に接続されている。
【００２８】
次に、上記構成による動作を説明する。
この電流駆動回路ＤＲＶａでは、駆動電流スイッチング回路１０の入力端子ＴIN1 に印加される電圧ＶINおよび電流設定用抵抗素子Ｒ101 の抵抗値により駆動電流Ｉswの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ101 〜Ｐ103 およびＮ104 を介して駆動電流ＩSWの供給用トランジスタＮ102 およびＮ103 のベースに供給される。
また、バイアス回路２０の入力端子ＴIN2 に印加される電圧ＶIN2 および電流設定用抵抗素子Ｒ201 の抵抗値によりバイアス電流Ｉｂの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ201 〜Ｐ203 およびＮ204 を介してバイアス電流Ｉｂの供給用トランジスタＮ202 およびＮ203 のベースに供給される。これにより、電流供給端子ＮＤLDに対してバイアス電流Ibが供給される。
【００２９】
このような状態で、ビデオデータがハイレベルで入力されると、入力回路３０の出力ノードＮＤ30が接地電位Ｖｓｓに接続される。したがって、ダイオードＤ102 のカソード側電位がダイオードＤ101 のアノード側電位、すなわち、駆動電流スイッチング回路１０の駆動電流供給用トランジスタＮ102 ，Ｎ103 のベースが接続されたノードＮＤ12の電位より低くなる。その結果、ダイオードＤ101 ，Ｄ102 はオン状態となり、トランジスタＮ102 ，Ｎ103 のベースは、接地電位Ｖｓｓに引き込まれ、トランジスタＮ102 ，Ｎ103 はオフ状態となり、電流供給端子ＮＤLDへの駆動電流ＩSWの供給は停止される。
したがって、この場合、半導体レーザ４０にはバイアス電流Ｉｂのみ供給され、消灯バイアス状態に保持される。
【００３０】
ただし、このとき、バイアス回路２０のバイアス電流供給用トランジスタＮ202 およびＮ203 のベースが接続されたノードＮＤ21の電位がクイックスタート回路５０で監視されており、駆動電流スイッチング回路１０におけるノードＮＤ12の電位が電流供給端子ＮＤLDより０．１５Ｖ（トランジスタのベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下電圧０．５５Ｖを差し引いた値）だけ常に持ち上げられる。これにより、電流供給用トランジスタＮ102 およびＮ103 は駆動電流を高速に供給可能なスタンバイ状態に制御される。
【００３１】
そして、ビデオデータがローレベルで入力されると、入力回路３０の出力ノードＮＤ30が電源電圧ＶCCレベルに保持される。その結果、ダイオードＤ101 ，Ｄ102 はオフ状態となり、トランジスタＮ102 ，Ｎ103 は高速にオン状態に遷移し、これにより、電流供給端子ＮＤLDへ駆動電流ＩSWが高速に供給される。
したがって、この場合、半導体レーザ４０にはＩSW＋Ｉｂの電流が供給される。その結果、発光用ダイオードＬＤ401 が発光する。
【００３２】
以上説明したように、本実施形態によれば、駆動電流供給回路を、電流供給用トランジスタＮ102 ，Ｎ103 のベースから信号出力ラインに対して順方向となるように直列接続された少なくとも２個のダイオードＤ101 ，Ｄ102 と、入力信号がハイレベルのときは信号出力ノードＮＤ30を接地電位に保持し、ローレベルのときは信号出力ノードＮＤ30を電源電圧ＶCCレベルに保持するデータ入力回路と、アノードがバイアス回路２０の電流供給用トランジスタＮ202 ，Ｎ203 のベースに接続されたショットキーダイオードＤＸ501 と、ベースがショットキーダイオードＤＸ501 のカソードに接続され、エミッタが２個のダイオードＤ101 ，Ｄ102 の接続点に接続され、コレクタが電流供給用トランジスタＮ103 のコレクタに接続されたトランジスタＮ501 からなるクイックスタート回路５０により構成したので、半導体レーザの高速駆動を実現できる。
具体的には、従来の回路では、周波数が２０ＭＨｚの高速駆動が可能ではあるが、本回路によれば、１００ＭＨｚ程度の高速で半導体レーザを駆動可能である。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、半導体レーザの高速駆動を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るカソード・ステム型半導体レーザの電流駆動回路の一実施形態を示す回路図である。
【図２】従来のカソード・ステム型半導体レーザの電流駆動回路の構成例を示す回路図である。
【符号の説明】
ＤＲＶａ…半導体レーザの電流駆動回路
１０…駆動電流スイッチング回路
ＯＰ101 …オペアンプ
Ｎ101 〜Ｎ106 …ｎｐｎ型トランジスタ
Ｐ101 〜Ｐ103 …ｐｎｐ型トランジスタ、
Ｒ101 …電流設定用抵抗素子
Ｄ101 ，Ｄ102 …ダイオード
２０…バイアス回路
ＯＰ201 …オペアンプ
Ｎ201 〜Ｎ204 …ｎｐｎ型トランジスタ
Ｐ201 〜Ｐ203 …ｐｎｐ型トランジスタ、
Ｒ201 …電流設定用抵抗素子
３０…データ入力回路
Ｎ301 〜Ｎ305 …ｎｐｎ型トランジスタ
Ｐ301 …ｐｎｐ型トランジスタ
ＺＤ301 …ツェナーダイオード
Ｒ301 〜Ｒ305 …抵抗素子
４０…半導体レーザ
ＬＤ401 …発光用ダイオード
ＰＤ401 …受光用ダイオード
Ｒ401 …抵抗素子
５０…クイックスタート回路
ＤＸ501 …ショットキーダイオード
Ｎ501 …ｎｐｎ型トランジスタ
【発明の属する技術分野】
本発明は、たとえばＬＢＰやＰＰＣ等、電子写真方式を採用する印刷装置等に用いられる半導体レーザの駆動回路に関するものである。
【０００２】
【従来の技術】
ＬＢＰやＰＰＣでは、文字や画像データ等のビデオデータに応じて、半導体レーザによるレーザ光を感光ドラムに照射し、照射状態に応じた帯電状況によりトナーを用いて上記ビデオデータの印刷を行う。
【０００３】
このようなＬＢＰ等に採用される半導体レーザとしては、半導体レーザダイオードのアノードを電源側に接続し、カソードに電流駆動回路を接続したアノード・ステム型と、半導体レーザダイオードのカソードを電源（接地）側に接続し、アノード側に電流駆動回路を接続したカソード・ステム型のものがある。
これた２つの型の半導体レーザのうち、設計上や信頼性等の観点から、カソード・ステム型半導体レーザが良く用いられる。
【０００４】
図２は、従来のカソード・ステム型半導体レーザの電流駆動回路の構成例を示す回路図である。
この電流駆動回路ＤＲＶは、駆動電流スイッチング回路１０、バイアス回路２０、データ入力回路３０および半導体レーザ４０により構成されている。
【０００５】
駆動電流スイッチング回路１０はデータ入力回路３０を介して入力されたデータに応じて半導体レーザ４０への駆動電流ＩSWの供給を実行または停止する。
また、バイアス回路２０は半導体レーザ４０へバイアス電流Ｉｂを供給する。
駆動電流ＩSWおよびバイアス電流Ｉｂは、駆動電流スイッチング１０およびバイアス回路２０と半導体レーザ４０との接続ノードである電流供給端子ＮＤLDに供給される。
【０００６】
図２の電流駆動回路ＤＲＶにおいて、駆動電流スイッチング回路１０は、オペアンプＯＰ101 、ｎｐｎ型トランジスタＮ101 〜Ｎ104 、ｐｎｐ型トランジスタＰ101 〜Ｐ103 、電流設定用抵抗素子Ｒ101 、および直列に接続されたダイオードＤ101 ，Ｄ102 により構成されている。
また、バイアス回路２０は、オペアンプＯＰ201 、ｎｐｎ型トランジスタＮ201 〜Ｎ204 、ｐｎｐ型トランジスタＰ201 〜Ｐ203 、および電流設定用抵抗素子Ｒ201 により構成されている。
また、データ入力回路３０は、ｎｐｎ型トランジスタＮ301 〜Ｎ305 、ｐｎｐ型トランジスタＰ301 、ツェナーダイオードＺＤ301 、および抵抗素子Ｒ301 〜Ｒ305 により構成されている。
また、半導体レーザ４０は、発光用ダイオードＬＤ401 、受光用ダイオードＰＤ401 、および抵抗素子Ｒ401 により構成されている。
【０００７】
この電流駆動回路ＤＲＶでは、駆動電流スイッチング回路１０の入力端子ＴIN1 に印加される電圧ＶINおよび電流設定用抵抗素子Ｒ101 の抵抗値により駆動電流Ｉswの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ101 〜Ｐ103 およびＮ104 を介して駆動電流ＩSWの供給用トランジスタＮ102 およびＮ103 のベースに供給される。
また、バイアス回路２０の入力端子ＴIN2 に印加される電圧ＶIN2 および電流設定用抵抗素子Ｒ201 の抵抗値によりバイアス電流Ｉｂの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ201 〜Ｐ203 およびＮ204 を介してバイアス電流Ｉｂの供給用トランジスタＮ202 およびＮ203 のベースに供給される。これにより、電流供給端子ＮＤLDに対してバイアス電流Ibが供給される。
【０００８】
このような状態で、駆動電流スイッチング回路１０は、たとえばビデオデータのストリーム信号／ＤＴ（ただし、／はローアクティブを示す）のデータ入力回路３０への入力レベルに応じて駆動電流ＩSWの電流供給端子ＮＤLDに対する供給動作を実行、または停止する。
【０００９】
すなわち、ビデオデータがハイレベルで入力されると、入力回路３０の出力ノードＮＤ30が接地電位Ｖｓｓに接続される。したがって、ダイオードＤ102 のカソード側電位がダイオードＤ101 のアノード側電位、すなわち、駆動電流スイッチング回路１０の駆動電流供給用トランジスタＮ102 ，Ｎ103 のベース電位より低くなる。その結果、ダイオードＤ101 ，Ｄ102 はオン状態となり、トランジスタＮ102 ，Ｎ103 のベースは、接地電位Ｖｓｓに引き込まれ、トランジスタＮ102 ，Ｎ103 はオフ状態となり、電流供給端子ＮＤLDへの駆動電流ＩSWの供給は停止される。
したがって、この場合、半導体レーザ４０にはバイアス電流Ｉｂのみ供給され、消灯バイアス状態に保持される。
【００１０】
一方、ビデオデータがローレベルで入力されると、入力回路３０の出力ノードＮＤ30が電源電圧ＶCCレベルに保持される。その結果、ダイオードＤ101 ，Ｄ102 はオフ状態となり、トランジスタＮ102 ，Ｎ103 はオン状態で、電流供給端子ＮＤLDへ駆動電流ＩSWが供給される。
したがって、この場合、半導体レーザ４０にはＩSW＋Ｉｂの電流が供給される。その結果、発光用ダイオードＬＤ401 が発光する。
【００１１】
【発明が解決しようとする課題】
しかしながら、上述した従来のカソード・ステム型の半導体レーザの駆動回路では、半導体レーザが電流Ｉｂで消灯バイアス状態にある状態から、ビデオデータのストリーム信号でトランジスタＮ102 ，Ｎ103 をオン状態に制御して駆動電流Ｉswを供給させたとき、半導体レーザを急瞬に駆動させることができず、非常に鈍った発光特性となって高速駆動が困難であった。
【００１２】
本発明は、かかる事情に鑑みてなされたものであり、その目的は、半導体レーザの高速駆動を実現できる半導体レーザ駆動回路を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明は、電流供給端子から供給されるバイアス電流により消灯バイアス状態を保持し、この消灯バイアス状態において上記電流供給端子から供給される駆動電流を受けて発光状態に遷移する半導体レーザの駆動回路であって、第１の電流供給用トランジスタを有し、この第１の電流供給用トランジスタのベース電位を上記電流供給端子の電位より少なくともそのベース・エミッタ間電圧より高い電位に保持して上記バイアス電流を上記半導体レーザへの電流供給端子に供給するバイアス回路と、第２の電流供給用トランジスタを有し、入力信号が第１のレベルのときは上記第２の電流供給用トランジスタのベース電位を第３のレベルに保持して上記駆動電流を上記電流供給端子に供給し、入力信号が第２のレベルのときは上記第３のレベルより低く、かつ上記第２の電流供給用トランジスタのベース電位を上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より低い第４のレベルに保持する駆動電流供給回路とを有する。
【００１４】
また、上記駆動電流供給回路は、アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードを有し、入力信号が第２のレベルのときに、上記第２の電流供給用トランジスタのベース電位を、上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より当該ショットキーダイオードの電圧降下分だけ低い電位に保持する回路を有する。
【００１５】
また、好適には、上記駆動電流供給回路は、上記第２の電流供給用トランジスタのベースから信号出力ラインに対して順方向となるように直列接続された少なくとも２個のダイオードと、入力信号が第２のレベルのときは上記信号出力ラインを接地電位に保持し、第１のレベルのときは上記信号出力ラインを少なくとも上記２個の電圧降下分より高い電位に保持するデータ入力回路と、アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードと、ベースが当該ショットキーダイオードのカソードに接続され、エミッタが上記２個のダイオードの接続点に接続され、コレクタが上記第２の電流供給用トランジスタのコレクタに接続されたトランジスタからなるクイックスタート回路とを有する。
【００１６】
本発明の半導体レーザ駆動回路によれば、バイアス回路の第１の電流供給用トランジスタのベース電位が所定電位、すなわち、電流供給端子の電位より少なくともベース・エミッタ間電圧より高い電位に保持される。これにより、バイアス電流が電流供給端子を介して半導体レーザに供給され、半導体レーザは消灯バイアス状態に保持される。
この状態で入力信号レベルが第２のレベルの場合には、駆動電流供給回路の第２の電流供給用トランジスタのベース電位が、電流供給端子電位を基準として、トランジスタのベース・エミッタ間電圧より低い第４のレベル、たとえばベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下分０．５５Ｖを差し引いた値（０．１５Ｖ）だけ高い電位に保持される。これにより、第２の電流供給用トランジスタは駆動電流の供給スタンバイ状態となる。
この状態で入力信号レベルが第１のレベルに切り換わると、第２の電流供給用トランジスタのベース電位が第３のレベルに上げられ駆動電流が電流供給端子に供給され、半導体レーザは発光状態となる。
この場合、第２の電流供給用トランジスタはスタンバイ状態に保持されていたことから、駆動電流の供給は高速に行われる。
【００１７】
【発明の実施の形態】
図１は、カソード・ステム型半導体レーザの電流駆動回路の一実施形態を示す回路図である。
【００１８】
この電流駆動回路ＤＲＶａは、駆動電流スイッチング回路１０、バイアス回路２０、データ入力回路３０、半導体レーザ４０、およびクイックスタート回路５０により構成されている。
なお、駆動電流スイッチング回路１０、データ入力回路３０およびクイックスタート回路５０により駆動電流供給回路が構成される。
【００１９】
駆動電流スイッチング回路１０はデータ入力回路３０を介して入力されたデータに応じて半導体レーザ４０への駆動電流ＩSWの供給を実行または停止する。
具体的には、駆動電流スイッチング回路１０は、オペアンプＯＰ101 、ｎｐｎ型トランジスタＮ101 〜Ｎ104 、ｐｎｐ型トランジスタＰ101 〜Ｐ103 、電流設定用抵抗素子Ｒ101 、および直列に接続されたｎｐｎ型トランジスタＮ105 ，Ｎ106 のベース・コレクタ間を接続してなるダイオードＤ101 ，Ｄ102 により構成されている。
【００２０】
駆動電流スイッチング回路１０において、オペアンプＯＰ101 の非反転入力（＋）が入力端子ＴIN1 に接続され、出力がトランジスタＮ101 のベースに接続されている。トランジスタＮ101 のエミッタは抵抗素子Ｒ101 の一端に接続され、これらの接続点がオペアンプＯＰ101 の反転入力（−）に接続され、抵抗素子Ｒ101 の他端は接地されている。
トランジスタＮ101 のコレクタはトランジスタＰ101 のコレクタおよびトランジスタＰ102 のベースに接続されている。トランジスタＰ101 のエミッタは電源電圧ＶCCの供給ラインに接続され、ベースはトランジスタＰ102 のエミッタおよびトランジスタＰ103 のベースに接続されている。トランジスタＰ102 のコレクタは接地されている。トランジスタＰ103 のエミッタは電源電圧ＶCCの供給ラインに接続され、コレクタはトランジスタＮ102 のコレクタおよびトランジスタＮ104 のベースに接続されている。トランジスタＮ102 のベースはトランジスタＮ103 のベースおよびトランジスタＮ104 のエミッタに接続されている。トランジスタＮ104 のコレクタは電源電圧ＶCCの供給ラインに接続され、トランジスタＮ103 のコレクタは電源電圧ＶCCの供給ラインおよびクイックスタート回路５０に接続されている。
トランジスタＮ102 およびＮ103 のエミッタは半導体レーザ４０への電流供給端子ＮＤLDに接続されている。
そして、トランジスタＮ102 ，Ｎ103 のベースおよびトランジスタＮ104 のコレクタはダイオードＤ101 のアノード（トランジスタＮ105 のコレクタおよびベース）に接続されている。ダイオードＤ101 のカソード（トランジスタＮ105 のエミッタ）はダイオードＤ102 のアノード（トランジスタＮ106 のコレクタおよびベース）およびクイックスタート回路５０に接続され、ダイオードＤ102 のカソード（トランジスタＮ106 のエミッタ）がデータ入力回路３０の出力端子ＮＤ３０に接続されている。
【００２１】
バイアス回路２０は半導体レーザ４０へバイアス電流Ｉｂを供給する。
具体的には、オペアンプＯＰ201 、ｎｐｎ型トランジスタＮ201 〜Ｎ204 、ｐｎｐ型トランジスタＰ201 〜Ｐ203 、および電流設定用抵抗素子Ｒ201 により構成されている。
【００２２】
バイアス回路２０において、オペアンプＯＰ201 の非反転入力（＋）が入力端子ＴIN2 に接続され、出力がトランジスタＮ201 のベースに接続されている。トランジスタＮ201 のエミッタは抵抗素子Ｒ201 の一端に接続され、これらの接続点がオペアンプＯＰ201 の反転入力（−）に接続され、抵抗素子Ｒ201 の他端は接地されている。
トランジスタＮ201 のコレクタはトランジスタＰ201 のコレクタおよびトランジスタＰ202 のベースに接続されている。トランジスタＰ201 のエミッタは電源電圧ＶCCの供給ラインに接続され、ベースはトランジスタＰ202 のエミッタおよびトランジスタＰ203 のベースに接続されている。トランジスタＰ202 のコレクタは接地されている。トランジスタＰ203 のエミッタは電源電圧ＶCCの供給ラインに接続され、コレクタはトランジスタＮ202 のコレクタおよびトランジスタＮ204 のベースに接続されている。トランジスタＮ202 のベースはトランジスタＮ203 のベース、およびトランジスタＮ204 のエミッタに接続され、これらの接続ノードＮＤ21はクイックスタート回路５０に接続されている。トランジスタＮ204 のコレクタは電源電圧ＶCCの供給ラインに接続され、トランジスタＮ203 のコレクタは電源電圧ＶCCの供給ラインに接続されている。
そして、トランジスタＮ202 およびＮ203 のエミッタは半導体レーザ４０への電流供給端子ＮＤLDに接続されている。
【００２３】
データ入力回路３０は、ビデオデータのストリーム信号の入力レベルに応じてその出力ノードＮＤ30のレベルを電源電圧ＶCCレベルまたは接地電位Ｖｓｓレベルに保持する。
具体的には、ｎｐｎ型トランジスタＮ301 〜Ｎ305 、ｐｎｐ型トランジスタＰ301 、ツェナーダイオードＺＤ301 、および抵抗素子Ｒ301 〜Ｒ305 により構成されている。
【００２４】
トランジスタＰ301 のベースがデータ入力端子ＴIND およびツェナーダイオードＺＤ301 のカソードに接続され、エミッタがトランジスタＮ301 のベースに接続されているとともに、抵抗素子Ｒ301 を介して電源電圧ＶCCの供給ラインに接続され、コレクタが接地電位Ｖｓｓに接続されている。
トランジスタＮ301 のコレクタは電源電圧ＶCCの供給ラインに接続され、エミッタがツェナーダイオードＺＤ301 のアノードおよびトランジスタＮ302 のベースに接続されているとともに、抵抗素子Ｒ302 を介して接地電位Ｖｓｓに接続されている。
トランジスタＮ302 のコレクタはトランジスタＮ303 のベースに接続されているとともに、抵抗素子Ｒ303 を介して電源電圧ＶCCの供給ラインに接続され、エミッタがトランジスタＮ305 のベースに接続されているとともに、抵抗素子Ｒ304 を介して接地電位Ｖｓｓに接続されている。
トランジスタＮ303 のコレクタはトランジスタＮ304 のコレクタに接続されているとともに、抵抗素子Ｒ305 を介して電源電圧ＶCCの供給ラインに接続され、エミッタがトランジスタＮ304 のベースに接続されている。
トランジスタＮ304 のエミッタはトランジスタＮ305 のコレクタに接続され、それらの接続点により出力ノードＮＤ30が構成されている。
そして、トランジスタＮ３０５のエミッタが接地電位Ｖｓｓに接続されている。
【００２５】
半導体レーザ４０は、発光用ダイオードＬＤ401 、受光用ダイオードＰＤ401 、および抵抗素子Ｒ401 により構成されている。
ダイオードＬＤ401 のアノードが電流供給端子ＮＤLDに接続されカソードが接地ラインＧＮＤおよびダイオードＰＤ401 のアノードに接続されている。そして、ダイオードＰＤ401 のカソードが抵抗素子Ｒ401 を介して電源電圧ＶCCの供給ラインに接続されている。
【００２６】
クイックスタート回路５０は、半導体レーザ４０がバイアス回路２０により消灯バイアス状態にあるときに、半導体レーザ４０への電流供給端子ＮＤLDの電位ＶLDがたとえば約１．６Ｖになっていることを利用して、この電位ＶLDよりトランジスタのベース・エミッタ間電圧ＶBE分だけ高いノードＮＤ21のレベル（ＶLD＋ＶBE）を監視し、駆動電流スイッチング回路１０におけるノードＮＤ12の電位を電流供給ノードＮＤLDの電位ＶLDより所定電圧、たとえば０．５５Ｖ（ショットキーダイオード電圧）分だけ常に持ち上げておき、データがローレベルで入力されたときに、電流供給用トランジスタＮ102 およびＮ103 が高速で電流を供給できるように制御する。
すなわち、クイックスタート回路５０は、電流供給用トランジスタＮ102 およびＮ103 のベース電位をベース・エミッタ間電圧ＶBE（たとえば０．７Ｖ）より低くトランジスタがオン状態とならない程度の電位にバイアスする。
具体的には、電流供給用トランジスタＮ102 およびＮ103 のベース電位を電流供給端子ＮＤLDの電位ＶLDより約０．１５Ｖ（トランジスタのベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下分０．５５Ｖを差し引いた値）高い電位に保持する。
【００２７】
クイックスタート回路５０は、たとえば図１に示すように、ショットキーダイオードＤＸ501 およびｎｐｎ型トランジスタＮ501 により構成される。
ショットキーダイオードＤＸ501 のアノードがバイアス回路２０のノードＮＤ21に接続され、カソードがトランジスタＮ501 のベースに接続されている。
そして、トランジスタＮ501 のエミッタがダイオード接続されたトランジスタＱ105 のエミッタに接続され、コレクタが駆動電流スイッチング回路１０のノードＮＤ13（トランジスタＮ103 のコレクタ）に接続されている。
【００２８】
次に、上記構成による動作を説明する。
この電流駆動回路ＤＲＶａでは、駆動電流スイッチング回路１０の入力端子ＴIN1 に印加される電圧ＶINおよび電流設定用抵抗素子Ｒ101 の抵抗値により駆動電流Ｉswの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ101 〜Ｐ103 およびＮ104 を介して駆動電流ＩSWの供給用トランジスタＮ102 およびＮ103 のベースに供給される。
また、バイアス回路２０の入力端子ＴIN2 に印加される電圧ＶIN2 および電流設定用抵抗素子Ｒ201 の抵抗値によりバイアス電流Ｉｂの値が決定される。このように入力段で発生された電流は、カレントミラー回路を構成するトランジスタＰ201 〜Ｐ203 およびＮ204 を介してバイアス電流Ｉｂの供給用トランジスタＮ202 およびＮ203 のベースに供給される。これにより、電流供給端子ＮＤLDに対してバイアス電流Ibが供給される。
【００２９】
このような状態で、ビデオデータがハイレベルで入力されると、入力回路３０の出力ノードＮＤ30が接地電位Ｖｓｓに接続される。したがって、ダイオードＤ102 のカソード側電位がダイオードＤ101 のアノード側電位、すなわち、駆動電流スイッチング回路１０の駆動電流供給用トランジスタＮ102 ，Ｎ103 のベースが接続されたノードＮＤ12の電位より低くなる。その結果、ダイオードＤ101 ，Ｄ102 はオン状態となり、トランジスタＮ102 ，Ｎ103 のベースは、接地電位Ｖｓｓに引き込まれ、トランジスタＮ102 ，Ｎ103 はオフ状態となり、電流供給端子ＮＤLDへの駆動電流ＩSWの供給は停止される。
したがって、この場合、半導体レーザ４０にはバイアス電流Ｉｂのみ供給され、消灯バイアス状態に保持される。
【００３０】
ただし、このとき、バイアス回路２０のバイアス電流供給用トランジスタＮ202 およびＮ203 のベースが接続されたノードＮＤ21の電位がクイックスタート回路５０で監視されており、駆動電流スイッチング回路１０におけるノードＮＤ12の電位が電流供給端子ＮＤLDより０．１５Ｖ（トランジスタのベース・エミッタ間電圧０．７Ｖからショットキーダイオードの電圧降下電圧０．５５Ｖを差し引いた値）だけ常に持ち上げられる。これにより、電流供給用トランジスタＮ102 およびＮ103 は駆動電流を高速に供給可能なスタンバイ状態に制御される。
【００３１】
そして、ビデオデータがローレベルで入力されると、入力回路３０の出力ノードＮＤ30が電源電圧ＶCCレベルに保持される。その結果、ダイオードＤ101 ，Ｄ102 はオフ状態となり、トランジスタＮ102 ，Ｎ103 は高速にオン状態に遷移し、これにより、電流供給端子ＮＤLDへ駆動電流ＩSWが高速に供給される。
したがって、この場合、半導体レーザ４０にはＩSW＋Ｉｂの電流が供給される。その結果、発光用ダイオードＬＤ401 が発光する。
【００３２】
以上説明したように、本実施形態によれば、駆動電流供給回路を、電流供給用トランジスタＮ102 ，Ｎ103 のベースから信号出力ラインに対して順方向となるように直列接続された少なくとも２個のダイオードＤ101 ，Ｄ102 と、入力信号がハイレベルのときは信号出力ノードＮＤ30を接地電位に保持し、ローレベルのときは信号出力ノードＮＤ30を電源電圧ＶCCレベルに保持するデータ入力回路と、アノードがバイアス回路２０の電流供給用トランジスタＮ202 ，Ｎ203 のベースに接続されたショットキーダイオードＤＸ501 と、ベースがショットキーダイオードＤＸ501 のカソードに接続され、エミッタが２個のダイオードＤ101 ，Ｄ102 の接続点に接続され、コレクタが電流供給用トランジスタＮ103 のコレクタに接続されたトランジスタＮ501 からなるクイックスタート回路５０により構成したので、半導体レーザの高速駆動を実現できる。
具体的には、従来の回路では、周波数が２０ＭＨｚの高速駆動が可能ではあるが、本回路によれば、１００ＭＨｚ程度の高速で半導体レーザを駆動可能である。
【００３３】
【発明の効果】
以上説明したように、本発明によれば、半導体レーザの高速駆動を実現することができる。
【図面の簡単な説明】
【図１】本発明に係るカソード・ステム型半導体レーザの電流駆動回路の一実施形態を示す回路図である。
【図２】従来のカソード・ステム型半導体レーザの電流駆動回路の構成例を示す回路図である。
【符号の説明】
ＤＲＶａ…半導体レーザの電流駆動回路
１０…駆動電流スイッチング回路
ＯＰ101 …オペアンプ
Ｎ101 〜Ｎ106 …ｎｐｎ型トランジスタ
Ｐ101 〜Ｐ103 …ｐｎｐ型トランジスタ、
Ｒ101 …電流設定用抵抗素子
Ｄ101 ，Ｄ102 …ダイオード
２０…バイアス回路
ＯＰ201 …オペアンプ
Ｎ201 〜Ｎ204 …ｎｐｎ型トランジスタ
Ｐ201 〜Ｐ203 …ｐｎｐ型トランジスタ、
Ｒ201 …電流設定用抵抗素子
３０…データ入力回路
Ｎ301 〜Ｎ305 …ｎｐｎ型トランジスタ
Ｐ301 …ｐｎｐ型トランジスタ
ＺＤ301 …ツェナーダイオード
Ｒ301 〜Ｒ305 …抵抗素子
４０…半導体レーザ
ＬＤ401 …発光用ダイオード
ＰＤ401 …受光用ダイオード
Ｒ401 …抵抗素子
５０…クイックスタート回路
ＤＸ501 …ショットキーダイオード
Ｎ501 …ｎｐｎ型トランジスタ
Claims (2)
- 電流供給端子から供給されるバイアス電流により消灯バイアス状態を保持し、この消灯バイアス状態において上記電流供給端子から供給される駆動電流を受けて発光状態に遷移する半導体レーザの駆動回路であって、
第１の電流供給用トランジスタを有し、この第１の電流供給用トランジスタのベース電位を上記電流供給端子の電位より少なくともそのベース・エミッタ間電圧より高い電位に保持して上記バイアス電流を上記半導体レーザへの電流供給端子に供給するバイアス回路と、
第２の電流供給用トランジスタを有し、入力信号が第１のレベルのときは上記第２の電流供給用トランジスタのベース電位を第３のレベルに保持して上記駆動電流を上記電流供給端子に供給し、入力信号が第２のレベルのときは上記第２の電流供給用トランジスタのベース電位を上記第３のレベルより低く、かつ上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より低い第４のレベルに保持する駆動電流供給回路と、を有し、
上記駆動電流供給回路は、アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードを有し、入力信号が第２のレベルのときに、上記第２の電流供給用トランジスタのベース電位を、上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より当該ショットキーダイオードの電圧降下分だけ低い電位に保持する回路を有する
半導体レーザ駆動回路。 - 電流供給端子から供給されるバイアス電流により消灯バイアス状態を保持し、この消灯バイアス状態において上記電流供給端子から供給される駆動電流を受けて発光状態に遷移する半導体レーザの駆動回路であって、
第１の電流供給用トランジスタを有し、この第１の電流供給用トランジスタのベース電位を上記電流供給端子の電位より少なくともそのベース・エミッタ間電圧より高い電位に保持して上記バイアス電流を上記半導体レーザへの電流供給端子に供給するバイアス回路と、
第２の電流供給用トランジスタを有し、入力信号が第１のレベルのときは上記第２の電流供給用トランジスタのベース電位を第３のレベルに保持して上記駆動電流を上記電流供給端子に供給し、入力信号が第２のレベルのときは上記第２の電流供給用トランジスタのベース電位を上記第３のレベルより低く、かつ上記電流供給端子電位を基準としてトランジスタのベース・エミッタ間電圧より低い第４のレベルに保持する駆動電流供給回路と、を有し、
上記駆動電流供給回路は、上記第２の電流供給用トランジスタのベースから信号出力ラインに対して順方向となるように直列接続された少なくとも２個のダイオードと、
入力信号が第２のレベルのときは上記信号出力ラインを接地電位に保持し、第１のレベルのときは上記信号出力ラインを少なくとも上記２個の電圧降下分より高い電位に保持するデータ入力回路と、
アノードが上記バイアス回路の第１の電流供給用トランジスタのベースに接続されたショットキーダイオードと、ベースが当該ショットキーダイオードのカソードに接続され、エミッタが上記２個のダイオードの接続点に接続され、コレクタが上記第２の電流供給用トランジスタのコレクタに接続されたトランジスタからなるクイックスタート回路とを有する
半導体レーザ駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04348497A JP3771345B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体レーザ駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04348497A JP3771345B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体レーザ駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10242552A JPH10242552A (ja) | 1998-09-11 |
| JP3771345B2 true JP3771345B2 (ja) | 2006-04-26 |
Family
ID=12665006
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04348497A Expired - Fee Related JP3771345B2 (ja) | 1997-02-27 | 1997-02-27 | 半導体レーザ駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3771345B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4652495B2 (ja) * | 1998-12-18 | 2011-03-16 | キヤノン株式会社 | 半導体レーザ駆動回路 |
| JP4534642B2 (ja) | 2004-07-20 | 2010-09-01 | アイシン精機株式会社 | スタビライザ制御装置 |
-
1997
- 1997-02-27 JP JP04348497A patent/JP3771345B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10242552A (ja) | 1998-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5315606A (en) | Laser diode driving circuit | |
| EP0707255A1 (en) | Cascaded multiplying current mirror driver for led's | |
| JPS5991746A (ja) | レ−ザ送信機とその動作方法 | |
| EP0779688B1 (en) | Laser diode driving circuit | |
| US6535534B1 (en) | Optical source driver with bias circuit for controlling output overshoot | |
| JP3771345B2 (ja) | 半導体レーザ駆動回路 | |
| JP3507738B2 (ja) | レーザ駆動装置 | |
| US6002699A (en) | Semiconductor laser drive circuit | |
| JP3407827B2 (ja) | 光ダイオードの駆動回路 | |
| JP3483721B2 (ja) | 発光ダイオード駆動回路 | |
| US5661739A (en) | Semiconductor laser driving circuit | |
| JP2000269590A (ja) | 光送信回路 | |
| JP3984741B2 (ja) | 半導体レーザ駆動回路 | |
| JP3332991B2 (ja) | 駆動回路 | |
| EP1262852A1 (en) | Current source | |
| JP2842368B2 (ja) | レーザダイオード駆動回路 | |
| JPH10284954A (ja) | アバランシェフォトダイオードのバイアス電圧制御回路 | |
| KR920010579B1 (ko) | 기준전압의 안정화 회로 | |
| JP3008422B2 (ja) | Ｅｃｌ―ｃｍｏｓレベル変換回路 | |
| KR920005091Y1 (ko) | 전류비를 이용한 저전원 공급 차단회로 | |
| JP3073588B2 (ja) | 出力リセット回路 | |
| JPH11145914A (ja) | レーザダイオード駆動回路 | |
| JP2537290B2 (ja) | 半導体発光素子の駆動回路 | |
| JP3180712B2 (ja) | 出力波形安定化回路 | |
| US20070159252A1 (en) | Low Voltage Input Stage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051025 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051101 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060104 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060131 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060209 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100217 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110217 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120217 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130217 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140217 Year of fee payment: 8 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |