KR920005091Y1 - 전류비를 이용한 저전원 공급 차단회로 - Google Patents

전류비를 이용한 저전원 공급 차단회로 Download PDF

Info

Publication number
KR920005091Y1
KR920005091Y1 KR9207856U KR920007856U KR920005091Y1 KR 920005091 Y1 KR920005091 Y1 KR 920005091Y1 KR 9207856 U KR9207856 U KR 9207856U KR 920007856 U KR920007856 U KR 920007856U KR 920005091 Y1 KR920005091 Y1 KR 920005091Y1
Authority
KR
South Korea
Prior art keywords
transistor
current
unit
output
power supply
Prior art date
Application number
KR9207856U
Other languages
English (en)
Inventor
유영익
이창현
박시흥
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1019890020646A external-priority patent/KR910012858A/ko
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR9207856U priority Critical patent/KR920005091Y1/ko
Application granted granted Critical
Publication of KR920005091Y1 publication Critical patent/KR920005091Y1/ko

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

내용 없음.

Description

전류비를 이용한 저전원 공급 차단회로
제 1 도는 종래의 전류비를 이용한 저전원 공급 차단회로도.
제 2 도는 이 고안에 따른 전류비를 이용한 저전원 공급 차단회로도.
제 3 도는 제 2 도의 출력 파형도이다.
이 고안은 전원공급장치에 관한 것으로, 특히 공급되는 전원이 정상동작할 수 있는 입력전압이 될 때까지 구동회로에 인가되는 공급전원을 차단시키는 저전원 공급 차단회로에 관한 것이다.
제 1 도에 나타낸 회로도는 본 출원인에 의해 출원된 1989년 특허출원 제 20228호에 개시된 전류비를 이용한 저전원 공급 차단회로도이다.
제 1 도에 나타낸 바와 같이, 입력전원(VIN)단자에 입력된 전원에 의해 일정한 정전류를 출력시키는 정전류부(1)가 연결되고, 상기 정전류뷰(1)에 의하여 출력된 정전류를 후단에 연결된 전류비 설정부(3)에 인가시키기 위한 바이어스부(2)가 상기 정전류원(1)에 연결되어 있다.
그리고 상기 바이어스부(2)에 의하여 인가된 상기 정전류부(1)의 정전류의 전류비는 설정하기 위한 전류비 설정부(3)가 연결되어 있고, 상기 전류비 설정부(3)에는 출력신호에 의하여 저전원공급 차단신호(OUT)를 출력시키는 출력부(4)가 연결되어 있다. 또한, 상기 출력부(4)에는 히스테르시스부(5)가 연결되어 있다.
상기 히스테리시스부(5)는 출력신호의 안정도를 좋게 하기 위하여 히스테리시스 성분을 갖는다. 즉 전류비 설정부(3)의 서로 다른 전류미러의 전류비를 이용하여 출력부(4)를 구성하는 트랜지스터의 포화상태 여부에 따라 저전원 공급 차단신호를 출력한다.
그런데, 입력전원(VIN)이 낮은 전위를 가질때, 예를 들어 약 4V∼5V 정도일 경우에 출력부(4)를 구성하는 트랜지스터(Q13)는 턴온된다. 그러나 히스테르시스부(5)의 트랜지스터(Q14)는 턴온되지 않게 되어 4V∼5V의 저신호 전원에서 저전원 공급 차단신호가 출력 구동회로에 인가됨으로써 저전원 공급 차단회로의 오동작이 발생되는 문제점이 있다.
이 고안은 이와 같은 문제점을 해결하기 위한 것으로, 이 고안의 목적은 출력부의 전위를 안정되게 유지시켜 출력부의 저전원공급 차단신호의 오동작을 방지할 수 있는 전류비를 이용한 저전원 공급 차단회로를 제공하는데 있다.
이와 같은 목적을 달성하기 위한 이 고안은 입력전원을 정전류로 출력시키는 정전류부와, 상기 정전류부에 의해 출력된 정전류를 후단에 연결된 전류비 설정부에 인가시키는 바이어스부와, 상기 바이어스부에 의해 인가된 정전류의 전류비를 설정하는 전류비 설정부와, 상기 전류비 설정부의 출력신호에 의해 저전원 공급 차단신호를 출력시키는 출력부와, 상기 출력부의 출력신호를 안정화는 히스테리시스부로 구성된 전류비를 이용한 저전원 공급 차단회로에 있어서, 상기 출력부의 저전원 공급 차단신호를 출력하는 트랜지스터와 기준 전압단자사이에 연결되어 상기 저전원 공급 차단신호를 출력하는 트랜지스터의 베이스 단자에 인가되는 전위를 상승시켜 안정화시키기 위한 저항을 더 포함하는 것을 특징으로 하는 전류비를 이용한 저전원 공급차단회로를 제공한다.
이하, 첨부된 도면을 참조하여 이 고안의 바람직한 실시예를 상세히 설명한다.
제 2 도는 이 고안에 따른 전류비를 이용한 저전원 공급 차단회로의 실시예를 나타낸 회로도이다.
제 2 도에서, 공급전원(VIN) 단자에 입력된 전원에 의하여 일정한 정전류를 출력시키는 정전류부(10)를 연결한다. 상기 정전류부(10)는 입력된 전원을 인가시키는 바이어스용 저항(R1), 정전류부(11)의 트랜지스터(Q1, Q2, Q3)에 의한 전류미러로 구성된다. 이때 정전류부(1)의 트랜지스터(Q2)의 콜렉터 단자는 베이스 단자와 연결된다.
한편, 정전류부(11)의 출력단자에 정전류부(11)의 출력된 정전류를 후단에 연결된 전류비 설정부(13)에 인가하는 바이어스부(12)를 연결한다. 이때, 바이어스부(12)는 정전류부(11)의 트랜지스터(Q1)의 콜렉터 단자에 흐르는 전류에 의하여 콜렉터 단자에서 에미터 단자로 흐르는 전류량을 제어하는 트랜지스터(Q4)를 연결한다. 그리고 상기 바이어스부(12)의 트랜지스터(Q4)의 에미터 단자에는 트랜지스터(Q4)가 턴온됨에 따라 턴온되는 트랜지스터(Q6)를 연결한다. 동시에 바이어스부(12)의 트랜지스터(Q4)의 에미터 단자에는 상기 정전류부(11)의 트랜지스터(Q2)의 에미터 단자에 인가된 정전류를 전류비 설정부(13)에 인가시키는 트랜지스터(Q7)를 연결한다. 즉, 바이어스부(12)의 트랜지스터(Q6)가 턴온되면 정전류부(11)의 트랜지스터(Q1)의 콜렉터 단자에 흐르는 전류는 전류비 설정부(3)에 인가된다.
그리고 정전류부(11)의 트랜지스터(Q3)에 흐르는 정전류가 바이어스부(12)의 트랜지스터(Q4)의 베이스 단자에 인가되게 하기 위한 트랜지스터(Q5)를 연결한다. 결국, 바이어스부(12)는 트랜지스터(Q4, Q5, Q6, Q7)로 구성된다.
상기 바이어스부(12)에서 출력된 전류에 의하여 전류비를 결정하는 전류비 설정부(13)를 상기 바이어스부(12) 하단에 연결한다. 상기 전류비 설정부(13)는 상기 바이어스부(12)의 트랜지스터(Q4)에 의하여 온/오프되는 트랜지스터(Q8)을 연결하고, 상기 트랜지스터(Q8)가 턴온됨과 동시에 콜렉터 전류가 흐르는 트랜지스터(Q9)를 연결한다. 그리고 상기 전류비 설정부(13)의 트랜지스터(Q9)의 베이스 단자에 베이스 단자가 연결되어 정전류부(12)의 트랜지스터(Q2)의 콜렉터 단자로 흐르는 전류를 콜렉터 단자에 흐르게 하는 트랜지스터(Q10)를 연결한다.
또한, 전류비 설정부(13)의 트랜지스터(Q9)의 베이스 단자에 베이스 단자가 연결되어 정전류부(11)의 트랜지스터(Q3)의 콜렉터 전류에 의하여 콜렉터 단자에 전류가 흐르는 트랜지스터(Q11)를 연결한다. 이때, 전류비 설정부(13)의 트랜지스터(Q9)(Q10, Q11)의 에미터 단자에는 콜렉터 단자에 흐르는 전류비를 결정하는 저항(R5, R6, R7)을 연결한다. 상기 전류비 설정부(13)의 트랜지스터(Q10)와 트랜지스터(Q11)의 면적비를 1.5:1로 설정된 트랜지스터(Q8, Q9, Q10, Q11)의 전류밀러로 구성된다. 즉, 공급전원의 저전원 인가시 정전류부(11)의 트랜지스터(Q3)를 통한 전류비 설정부(13)의 트랜지스터(Q1)의 콜렉터 단자에는 전류가 흐르지 않으나 공급전원이 정상동작될 정도의 전원이 인가될 경우에 정전류부(11)의 트랜지스터(Q3)를 통한 전류비 설정부(3)의 트랜지스터(Q11)의 콜렉터 단자에 전류가 흐른다.
그리고 상기 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 단자에 전류비 설정부(13)의 트랜지스터(Q11)의 전류에 의하여 저전원 공급 차단신호(OUT)를 출력시키는 출력부(14)를 연결한다.
상기 출력부(14)는 바이어스부(12)의 트랜지스터(Q5)의 콜렉터 단자에 항상 일정한 전위차를 갖는 트랜지스터(Q12)와, 상기 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 전류에 의하여 저전원 공급 차단신호를 출력하는 트랜지스터(Q13)로 구성된다. 이때, 출력부(14)의 트랜지스터(Q12)의 콜렉터 단자와 베이스 단자는 서로 연결되고, 상기 출력부(14)의 트랜지스터(Q12)의 베이스 단자에 트랜지스터(Q13)의 베이스 단자를 연결한다.
그리고 상기 출력부(14)의 트랜지스터(Q12)의 에미터 단자와 트랜지스터(Q13)의 베이스 단자사이에 트랜지스터(Q13)의 베이스 단자의 전위를 안정시키는 저항 (R9)을 연결한다. 그리고 상기 출력부(14)의 저전원 공급차단 신호(OUT)의 출력을 안정화시키기 위한 히스테르시스부(15)를 연결한다.
상기 히스테르시스부(15)는 출력부(14)의 트랜지스터(Q13)의 턴온됨과 동시에 턴온되는 트랜지스터(Q14)로 구성된다. 즉, 히스테르시스부(15)의 트랜지스터(Q14)의 턴온/오프에 의하여 히스테르시스가 발생된다.
미설명부호 R2∼R12는 저항이고, VREF는 출력부(14)의 트랜지스터(Q13)의 베이스 단자에 인가되는 고정전위이다.
이와같이 구성된 이 고안의 회로에서 공급단자에 인가된 공급전원(VIN)이 저전원 공급 차단신호를 출력시키기 위한 낮은 전압이 인가될 경우에 입력된 공급전원(VIN)은 저항(R1)을 통하여 저항(R1)의 출력단자에 연결된 정전류부(11)에 인가된다.
상기 정전류부(11)에 인가된 공급전원(VIN)은 정전류부(11)의 트랜지스터(Q1, Q2, Q3)에 전류가 흐르고, 이때 트랜지스터(Q1, Q2, Q3)의 콜렉터 단자에 흐르는 전류는 전류미러 효과에 의하여 동일하다.
그리고 정전류부(11)에서 출력된 정전류는 바이어스부(12)에 인가되어 트랜지스터(Q4, Q5, Q6, Q7)를 통해 바이어스부(12)의 출력단자에 연결된 전류비 설정부(13)에 인가된다.
즉, 정전류부(11)의 트랜지스터(Q3)의 콜렉터 단자에 흐르는 전류는 바이어스부(12)의 트랜지스터(Q5)의 에미터 단자와 베이스 단자를 통하여 바이어스부(12)의트랜지스터(Q4)의 베이스 단자에 인가된다. 이때 정전류부(11)의 트랜지스터(Q1)의 콜렉터 단자의 전류는 바이어스부(12)의 트랜지스터(Q4)에 인가시켜 트랜지스터(Q4)를 턴온시킨다.
바이어스부(12)의 트랜지스터(Q4)가 턴온되어 콜렉터 단자에 인가된 공급전원(VIN)은 에미터 단자를 통해 흐른다. 베이스측에 인가된 전류양에 의하여 콜렉터와 에미터간의 전류양이 결정된다. 이때 바이어스부(12)의 트랜지스터(Q4)의 베이스 단자에 트랜지스터(Q5)도 턴온된다. 정전류부(11)의 트랜지스터(Q1)의 콜렉터 전류는 바이어스부(12)의 트랜지스터(Q6)을 통하여 전류비 설정부(13)에 인가된다. 이때 바이어스부(12)의 트랜지스터(Q5)의 에미터 단자에 연결된 트랜지스터(Q7)도 턴온되어 정전류부(11)의 트랜지스터(Q2)의 콜렉터 단자에 흐르는 전류가 바이어스부(12)의 트랜지스터(Q7)을 통하여 전류비 설정부(13)에 인가된다. 한편, 바이어스부(12)의 트랜지스터(Q4)의 에미터 단자에 인가된 전류는 바이어스용 저항(R2, R3)에 의하여 전류비 설정부(13)에 인가된다. 바이어스부(12)의 트랜지스터(Q4, Q5, Q6, Q7)에 의하여 정전류부(11)에 트랜지스터(Q1, Q2, Q3)의 콜렉터 단자에 흐르는 정전류는 전류비 설정부(13)에 인가된다.
한편, 전류비 설정부(13)에 인가된 전류비 설정부(13)의 트랜지스터(Q8)의 베이스 단자 전류는 전류밀러 효과에 의하여 트랜지스터(Q9, Q10, Q11)의 콜렉터 단자에 전류가 흐른다. 이때, 전류비 설정부(13)의 트랜지스터(Q10, Q11)의 면적비가 1.5 : 1이므로 정전류부(1)의 트랜지스터(Q2, Q3)의 정전류원으로는 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 단자에 전류가 흐르지 못한다.
그리고 전류비 설정부(13)의 트랜지스터(Q11)이 포화상태가 되었을때 트랜지스터(Q11)의 콜렉터단자의 전류가 적어 출력부(14)의 트랜지스터(Q13)의 베이스 전위과 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 에미터간의 전위(VCE)가 거의 같게 되나 트랜지스터(Q13)의 베이스 전위는 저항(R9)에 의하여 전압이 상승된다. 즉, 출력부(14)의 트랜지스터(Q13)의 베이스 단자 전위가 안정된다. 이때, 정전류부(11)의 트랜지스터(Q3)는 포화상태가 된다.
상기 정류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 단자 전류가 흐르지 않으므로 트랜지스터(Q11)의 콜렉터 단자에 연결된 출력부(14)의 트랜지스터(Q12)는 턴온된다. 결국, 출력부(14)의 트랜지스터(Q12)의 에미터 단자 전위는 고정전위(VREF＋0.7V)가 되어 저전원 공급 차단신호(OUT)를 고신호로 출력구동회로의 전원공급이 차단된다.
그리고 상기 출력부(14)의 저전원공급차단 신호(OUT)의 출력을 안정시키는 히스테르시스 성분을 발생시키는 히스테르시스부(14)의 트랜지스터(Q14)의 베이스 단자에 저전원공급 차단신호(OUT)가 인가되어 트랜지스터(Q14)를 턴온시킨다.
이때, 히스테르시스부(15)의 트랜지스터(Q14)의 히스테르시스 상측 트립 포인트(Upper Trip point)는 (VR－VCE14)/R12이다.
여기서, VR은 출력부(14)의 저전원 공급차단 신호를 고신호로 출력시킬 수 있는 최소한의 전압이고, VCE14은 트랜지스터(Q14)의 포화상태의 콜렉터와 에미터의 전위차이다. 즉, 출력부(14)의 저전원 공급차단 신호(OUT)를 출력 신호로 출력시킬 수 있는 입력임계전압(VR)은 정전류부(11)의 트랜지스터(Q3), 바이어스부(12)의 트랜지스터 (Q5), 전류비 설정부(13)의 트랜지스터(Q8), (Q10)에 의하여 결정된다.
따라서, VR＝VR1＋VCE13＋VBE3＋VBE5＋VBE4＋VBE3＋VBE10이다. 이때 VR1은 바이어스 저항(R1)의 양단간의 전위차이다.
그리고 상기 입력임계전압(VR)의 이상이 공급전원 인가단자에 인가되면 입력된 공급전원(VIN)은 정전류부(11)의 트랜지스터(Q1, Q2, Q3)와 바이어스부(12)의 트랜지스터(Q4∼Q7)를 통하여 전류비 설정부(13)에 인가된다.
이때 정전류부(11)의 트랜지스터(Q2, Q3)의 콜렉터 전류에 의해 전류비 설정비(13)의 트랜지스터(Q10, Q11)에서 당기는 전류만큼에 공급이 가능하고 트랜지스터(Q10, Q11)에 의하여 정전류부(11)의 트랜지스터(Q3)은 동작상태(active)로서 동작된다. 즉, 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 단자에 전류가 흐른다.
이에 따라 전류비 설정부(13)의 트랜지스터(Q11)의 콜렉터 단자에 연결된 출력부(14)의 트랜지스터(Q12)는 턴온되어 트랜지스터(Q12)의 에미터 단자에 연결된 트랜지스터(Q13)의 베이스 단자의 전위가 상승한다. 즉, 출력부(14)의 트랜지스터(Q13)는 턴오프되어 저전원 공급 차단신호(OUT)를 저신호로 출력시킨다. 이때, 출력부(14)의 트랜지스터(Q3)의 에미터 단자에 연결된 히스테리시스부(15)의 트랜지스터(Q14)도 턴오프된다. 이때, 히스테리시스부(15)의 히스테르시스 폭은 R1·VR/R12이다.
이상에서 설명된 바와 같이 이 고안은 전류비가 서로 다른 전류미러를 이용하여 트랜지스터의 포화상태에 의하여 저전원 공급 차단신호를 출력시키는데 있어서, 저항에 의하여 출력부의 인가전위를 안정되게 함으로써 회로의 오동작을 방지할 수 있다.

Claims (1)

  1. 입력전원을 정전류로 출력시키는 정전류부와, 상기 정전류부에 의해 출력된 정전류를 후단에 연결된 전류비 설정부에 인가시키는 바이어스부와, 상기 바이어스부에 의해 인가된 정전류의 전류비를 설정하는 전류비 설정부와, 상기 전류비 설정부의 출력신호에 의해 저전원 공급 차단신호를 출력시키는 출력부와, 상기 출력부의 출력신호를 안정화하는 히스테리시스부로 구성된 전류비를 이용한 저전원 공급 차단회로에 있어서, 상기 출력부의 저전원 공급 차단신호를 출력하는 트랜지스터와 기준전압 단자사이에 연결되어 상기 저전원 공급 차단신호를 출력하는 트랜지스터의 베이스단자에 인가되는 전위를 상승시켜 안정화시키기 위한 저항을 더 포함하는 것을 특징으로 하는 전류비를 이용한 저전원 공급 차단회로.
KR9207856U 1989-12-30 1992-05-09 전류비를 이용한 저전원 공급 차단회로 KR920005091Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR9207856U KR920005091Y1 (ko) 1989-12-30 1992-05-09 전류비를 이용한 저전원 공급 차단회로

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019890020646A KR910012858A (ko) 1989-12-30 1989-12-30 전류비를 이용한 저전원 공급차단회로의 안정화 회로
KR9207856U KR920005091Y1 (ko) 1989-12-30 1992-05-09 전류비를 이용한 저전원 공급 차단회로

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1019890020646A Division KR910012858A (ko) 1989-12-30 1989-12-30 전류비를 이용한 저전원 공급차단회로의 안정화 회로

Publications (1)

Publication Number Publication Date
KR920005091Y1 true KR920005091Y1 (ko) 1992-07-27

Family

ID=26628161

Family Applications (1)

Application Number Title Priority Date Filing Date
KR9207856U KR920005091Y1 (ko) 1989-12-30 1992-05-09 전류비를 이용한 저전원 공급 차단회로

Country Status (1)

Country Link
KR (1) KR920005091Y1 (ko)

Similar Documents

Publication Publication Date Title
US4731574A (en) Series voltage regulator with limited current consumption at low input voltages
JPS61230411A (ja) 電気回路
JPH0147048B2 (ko)
EP0117180B1 (en) Differential switching circuit
US5262713A (en) Current mirror for sensing current
JPH0546571B2 (ko)
KR920005091Y1 (ko) 전류비를 이용한 저전원 공급 차단회로
JPH0823780B2 (ja) トランジスタ回路
JP2533201B2 (ja) Ａｍ検波回路
KR920000333B1 (ko) 전류비를 이용한 저전원 공급차단회로의 안정화 회로
KR920010579B1 (ko) 기준전압의 안정화 회로
US4095127A (en) Transistor base drive regulator
EP0343731A2 (en) Unity-gain current-limiting circuit
US5764042A (en) Controlled power supply source
KR920000332B1 (ko) 전류비를 이용한 저전원 공급차단회로
JPH0158684B2 (ko)
JPH0622325B2 (ja) レベル変換回路
EP0097248A2 (en) Switchable current source
US4727264A (en) Fast, low-power, low-drop driver circuit
JPH04503430A (ja) レーザーダイオード用回路
JPS6310215A (ja) 定電流回路
KR960011024B1 (ko) 전류 미러 회로 및 비데오 출력 증폭 회로
JP2537290B2 (ja) 半導体発光素子の駆動回路
JPH0749541Y2 (ja) トランジスタスイッチ回路
JPS62296213A (ja) 定電圧回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20040617

Year of fee payment: 13

EXPY Expiration of term