JP3767276B2 - システムコール情報の記録方法および記録装置 - Google Patents

システムコール情報の記録方法および記録装置 Download PDF

Info

Publication number
JP3767276B2
JP3767276B2 JP27951599A JP27951599A JP3767276B2 JP 3767276 B2 JP3767276 B2 JP 3767276B2 JP 27951599 A JP27951599 A JP 27951599A JP 27951599 A JP27951599 A JP 27951599A JP 3767276 B2 JP3767276 B2 JP 3767276B2
Authority
JP
Japan
Prior art keywords
system call
recording
mode
information
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP27951599A
Other languages
English (en)
Other versions
JP2001101029A (ja
Inventor
之也 石岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP27951599A priority Critical patent/JP3767276B2/ja
Priority to US09/571,535 priority patent/US7017157B1/en
Publication of JP2001101029A publication Critical patent/JP2001101029A/ja
Application granted granted Critical
Publication of JP3767276B2 publication Critical patent/JP3767276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00Error detection; Error correction; Monitoring
    • G06F11/36Preventing errors by testing or debugging software
    • G06F11/362Software debugging
    • G06F11/3636Software debugging by tracing the execution of the program

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、オペレーティングシステムを用いて動作し、オペレーティングシステム内部の処理を呼び出すための複数のシステムコールを備える情報処理装置におけるシステムコール情報記録方法および記録装置に関する。
【0002】
【従来の技術】
オペレーティングシステム(OS)を用いて動作する情報処理装置は、OSの機能を利用し動作するアプリケーションプログラムがOSの機能を呼び出すためにシステムコールと呼ばれるサブルーチンを持っている。アプリケーションプログラムの開発者は、装置の制御やプログラム内でのデータや処理の制御のために、このシステムコールを多く用いてユーザプログラムであるアプリケーションプログラムを作成する。
【0003】
作成したユーザプログラムの動作確認や、不具合発生時のデバッグ作業において、OSへのアクセス状況からプログラムの動作や不具合を調査するために、システムコールの呼び出し方や順序を記録するためのシステムコールトレース機能を情報処理装置内に有するものがある。
このシステムトレース機能を利用してプログラムの動作状況を記録しようとした場合、従来は、システムトレース機能を有効にするか無効にするかの指定動作、あるいはシステムトレース動作を開始するか終了するかの指定動作しか行なわれなかった。
【0004】
【発明が解決しようとする課題】
従来のシステムトレース機能を利用した場合、トレース結果が記録された通常、ログと呼ばれるデータへ全てのシステムトレース結果が記録されることになる。このため、ユーザがログから必要な情報を得ようとすると、
・ユーザ自身が目視にてログを調べ、必要な結果のみをピックアップする、
・ログの中の全ての結果から検索機能を持ったツールを使用して必要な結果のみをピックアップする、
などの作業がシスムトレースを行なう度に必要であった。
【0005】
また、システムトレース機能を利用する情報処理装置内に、全てのトレース結果を保持するために十分な記録領域を確保する必要があるが、これはシステムトレース機能を有効にしている間にアプリケーションプログラムがシステムコールを呼び出す数に比例した領域を必要とするため、非常に大きな領域を確保しておく必要があった。
【0006】
【課題を解決するための手段】
本発明では、システムコールをOS内での処理機能毎にグループ分けし、各々のグループ毎に、システムコール情報の記録を行なうモードにあるか否かを設定するようにする。さらに個々のシステムコールについてもシステムコール毎に、システムコール情報の記録を行なうモードにあるか否かを設定するようにする。また、システムコールトレース機能が有効であるか無効であるかを設定する。
さらに必要に応じて、全てのシステムコールについてシステムコール情報の記録を行なうモードにあるか否かを設定する。
【0007】
図1は、本発明の第1の構成によるシステムコール情報記録方法を示す図である。
【0008】
図1の構成においては、システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定するステップ(S1)と、ステップS1でシステムコール機能が有効であると判定されたとき、そのシステムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行するステップ(S2)と、ステップS2でそのシステムコールグループが記録を行なうモードに設定されていないとき、そのシステムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行するステップ(S3)とを備えている。ステップS4はシステムコールの情報をログへ記録するステップ、ステップS5はシステムコールの処理ステップである。
【0009】
図2は、本発明の第2の構成によるシステムコール情報記録方法を示す図である。
【0010】
図2の構成においては、システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定するステップ(S10)と、ステップS10でシステムコール機能が有効であると判定されたとき、すべてのシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作に移行するステップ(S11)と、ステップS11ですべてのシステムコール情報の記録を行なうモードに設定されていないと判定されたとき、そのシステムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行するステップ(S12)と、ステップS12でそのシステムコールグループが記録を行なうモードに設定されていないとき、そのシステムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行するステップ(S13)とを備えている。ステップS14はシステムコールの情報をログへ記録するステップ、ステップS15はシステムコールの処理ステップである。
【0011】
【発明の実施の形態】
図3は、本発明の1実施例のシステムコールのグループ分けを示す図である。システムコールa〜hは、システムコールa〜dからなるグループAとシステムコールe〜hからなるグループBに分けられる。
【0012】
図4は、各グループに対するシステムトレース機能の有効/無効を設定するためのグループ設定レジスタGfの構成例を示す図である。Gfのビット0がグループAの有効/無効を示し、ビット1がグループBの有効/無効を示している。
【0013】
図5は、各システムコール毎にシステムトレース機能の有効/無効を設定するためのシステムコール設定レジスタSfの構成例を示す図である。Sfのビット0がシステムコールaの有効/無効を示し、ビット1がシステムコールbの有効/無効を示し、以下同様にして最後のビット7がシステムコールhの有効/無効を示している。
【0014】
図6は、全システムコールをトレースする機能の有効/無効を設定するためのシステムトレース設定レジスタOfの構成例を示す図である。Ofのビット0が全システムコールトレース機能の有効/無効を示している。
【0015】
図7は、システムトレース機能全体の有効/無効を設定するためのシステムトレース機能設定レジスタFfの構成例を示す図である。Ffのビット0がシステムトレース機能全体の有効/無効を示している。
【0016】
上記した各種レジスタGf、Sf、Of、Ffはメモリ上に置かれ、各種判断処理時にメモリから読み出されて使用される。
【0017】
図8は、グループ設定レジスタGfの内容でログ動作の有無を判定する実施例を示す図である。図8において、GfへグループBを有効にする「0X02」が設定されたとする。ここで、0Xは16進数であることを示す。以下同様である。この設定状態において、図8(a)に示すように、アプリケーションからグループAに属するシステムコールa(a〜dのどれでもかまわない)を呼ぶと、最初の判断処理ステップS20でGf(=「0X02」)とシステムコールaのグループコード「0X01」の論理積は「0」となり「=0」へ分岐するため、ログへの記録は行なわれない。なお、論理積演算は、2つのビット群について同一ビット位置のビット同士の間で演算が行なわれる。
【0018】
同様に図8(b)に示すように、アプリケーションからグループBに属するシステムコールg(e〜hのどれでもかまわない)を呼ぶと、最初の判断処理ステップS21でGf(=「0X02」)とシステムコールgのグループコード「0X02」の論理積は「0X02」となり「≠0」へ分岐するため、システムコールの情報がログへ記録されるようになる。
【0019】
図9は、システムコール設定レジスタSfの内容でログ動作の有無を判定する実施例を示す図である。図9において、Sfへ「0Xaa」(2進数で10101010)が設定されたとする。
この設定状態において、図9(a)に示すように、アプリケーションからシステムコールbを呼ぶと、最初の判断処理ステップS31でSf(=「0Xaa」)とシステムコールbの個別コード「0X02」の論理積は「0X02」となり「≠0」へ分岐するため、システムコールbの情報がログへ記録される。
【0020】
同様に図9(b)に示すように、アプリケーションからシステムコールcを呼ぶと、最初の判断処理ステップS32でSf(=「0Xaa」)とシステムコールcの個別コード「0X04」の論理積は「0」となり「=0」へ分岐するため、システムコールbの情報はログへ記録されない。
【0021】
次に、図10は、システムトレース機能設定レジスタFf、システムトレース設定レジスタOf、グループ設定レジスタGf、システムコール設定レジスタSfをすべて使用した場合の実施例を示す図である。
【0022】
Ffへシステムトレース機能そのものを無効とする「0X00」を設定した場合、この設定の下でアプリケーションからシステムコールe(a〜hのどれでも構わない)を呼ぶと、最初の判断ステップS41でFf(=「0X00」)と固定値「0X01」の論理積は「0」となり、「=0」へ分岐するため、システムトレースの各種判断処理と情報のログへの記録処理を通さずにシステムコールeの処理を行なう。
【0023】
これとは逆に、Ffへシステムトレース機能を有効にする「0X01」を設定した場合、この設定の下でアプリケーションからシステムコールe(a〜hのどれでも構わない)を呼ぶと、最初の判断ステップS41でFf(=「0X01」)と固定値「0X01」の論理積は「0X01」となり、「≠0」へ分岐するため、Ofと固定値「0X01」の論理積を求める判断ステップS42へ進む。
ここで、全システムコールをトレースする機能の有効/無効を設定するためのシステムトレース設定レジスタOfへシステムトレースを有効にする「0X01」を設定しておくと、判断ステップS42でOf(=「0X01」)と固定値「0X01」の論理積は「0X01」となり「≠0」へ分岐し、これ以後、無条件でシステムコールeの情報をログへ記録し、システムコールeの処理を行なう。
【0024】
一方、Ofへ全システムコールをトレースする機能を無効にする「0X00」を設定していた場合、ステップS42の処理はOf(=「0X00」)と固定値「0X01」との論理積なので、結果は「0」となり、「=0」へ分岐し、判断ステップS43へ進む。
【0025】
ステップS43で、Gfに「0X02」(グループBのトレースを有効)が設定されていた場合、Gfとシステムコールeのグループ識別コード「0X02」との論理積は「≠0」であり、「≠0」へ分岐し、システムコールeの情報をログへ記録する。
ステップS43で、Gfに「0X01」(グループAのトレースを有効)が設定されていた場合、Gfとシステムコールeのグループ識別コード「0X02」との論理積は「=0」であり、「=0」へ分岐し、ステップS44へ進む。
【0026】
ステップS44で、Sfのビットコードとしてビット4の位置に1を含むコードが設定されていた場合、Sfとシステムコールeの個別識別コード「0X10」との論理積は「≠0」であり、「≠0」へ分岐し、システムコールeの情報をログへ記録する。
一方、ステップS44で、Sfのビットコードとしてビット4の位置に1を含まないコードが設定されていた場合、Sfとシステムコールeの個別識別コード「0X10」との論理積は「=0」であり、「=0」へ分岐し、情報のログへの記録処理を通さずにシステムコールeの処理を行なう。
【0027】
本発明の他の実施例として、図10の実施例においてステップS42の判断処理を持たない構成を採用することもできる。この場合、ステップS41の判断結果で「≠0」へ分岐したとき、ステップS43へ直接進むことになる。
【0028】
また、図10に示す各判断ステップS41〜S44をそれぞれ実行する判断処理ユニットを設けることにより、システムコール情報記録装置を実現することができる。この場合も、ステップ42に相当する判断処理ユニットを持たない構成とすることもできる。
【0029】
【発明の効果】
本発明によれば、ユーザはトレースの結果を知りたいシステムコールに的を絞ってシステムトレース機能を利用できるため、トレース結果の記録であるログを調査する際に、従来の問題点であるユーザが記録の中から必要な情報をピックアップする作業や、必要な情報を抜き出すためのツールを利用する必要がなくなる。また、不必要な情報が記録されないため、従来の問題点である大きなメモリ領域を必要としていたところを、大幅に減らすことができる。
【0030】
さらに、従来の方式のように全てをトレースするように設定することもできるので、今まで蓄えたデータとの互換性も保つことができる。
【0031】
システムトレースを行なうシステムコールの選択は、該当する設定項目の有効か無効かの選択を行なえば済み、また、多数のシステムコールを記録する必要がある場合でも、必要なグループの項目を設定することで選択を行なう項目を減らすことができ、容易に設定することができる。
【図面の簡単な説明】
【図1】本発明の第1の構成によるシステムコール情報記録方法を示す図である。
【図2】本発明の第2の構成によるシステムコール情報記録方法を示す図である。
【図3】本発明の1実施例のシステムコールのグループ分けを示す図である。
【図4】グループ設定レジスタGfの構成例を示す図である。
【図5】システムコール設定レジスタSfの構成例を示す図である。
【図6】システムトレース設定レジスタOfの構成例を示す図である。
【図7】システムトレース機能設定レジスタFfの構成例を示す図である。
【図8】グループ設定レジスタGfの内容でログ動作の有無を判定する実施例を示す図である。
【図9】システムコール設定レジスタSfの内容でログ動作の有無を判定する実施例を示す図である。
【図10】本発明の1実施例を示す図である。
【符号の説明】
Gf グループ設定レジスタ
Sf システムコール設定レジスタ
Of システムトレース設定レジスタ
Ff システムトレース機能設定レジスタ

Claims (4)

  1. オペレーティングシステムを用いて動作し、オペレーティングシステム内部の処理を呼び出すための複数のシステムコールを備える情報処理装置におけるシステムコール情報の記録方法であって、
    システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定する第1のステップと、
    前記第1のステップでシステムコール機能が有効であると判定されたとき、前記システムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行する第2のステップと、
    前記第2のステップで前記システムコールグループが記録を行なうモードに設定されていないとき、前記システムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行する第3のステップとからなることを特徴とするシステムコール情報の記録方法。
  2. オペレーティングシステムを用いて動作し、オペレーティングシステム内部の処理を呼び出すための複数のシステムコールを備える情報処理装置におけるシステムコール情報の記録方法であって、
    システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定する第1のステップと、
    前記第1のステップでシステムコール機能が有効であると判定されたとき、すべてのシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作に移行する第2のステップと、
    前記第2のステップですべてのシステムコール情報の記録を行なうモードに設定されていないと判定されたとき、前記システムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行する第3のステップと、
    前記第3のステップで前記システムコールグループが記録を行なうモードに設定されていないとき、前記システムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行する第4のステップとからなることを特徴とするシステムコール情報の記録方法。
  3. オペレーティングシステムを用いて動作し、オペレーティングシステム内部の処理を呼び出すための複数のシステムコールを備える情報処理装置におけるシステムコール情報記録装置であって、
    システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定する第1の手段と、
    前記第1の手段でシステムコール機能が有効であると判定されたとき、前記システムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行する第2の手段と、
    前記第2の手段で前記システムコールグループが記録を行なうモードに設定されていないとき、前記システムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行する第3の手段とからなることを特徴とするシステムコール情報記録装置。
  4. オペレーティングシステムを用いて動作し、オペレーティングシステム内部の処理を呼び出すための複数のシステムコールを備える情報処理装置におけるシステムコール情報記録装置であって、
    システムコールが発生したとき、システムコールトレース機能が有効であるか否かを判定する第1の手段と、
    前記第1の手段でシステムコール機能が有効であると判定されたとき、すべてのシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作に移行する第2の手段と、
    前記第2の手段ですべてのシステムコール情報の記録を行なうモードに設定されていないと判定されたとき、前記システムコールの属するシステムコールグループがシステムコール情報の記録を行なうモードに設定されているか否かを判定し、記録を行なうモードに設定されているとき記録動作へ移行する第3の手段と、
    前記第3の手段で前記システムコールグループが記録を行なうモードに設定されていないとき、前記システムコールがシステムコール情報の記録を行なうモードに設定されているか否かを個別に判定し、記録を行なうモードに設定されているとき記録動作に移行する第4の手段とからなることを特徴とするシステムコール情報記録装置。
JP27951599A 1999-09-30 1999-09-30 システムコール情報の記録方法および記録装置 Expired - Fee Related JP3767276B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP27951599A JP3767276B2 (ja) 1999-09-30 1999-09-30 システムコール情報の記録方法および記録装置
US09/571,535 US7017157B1 (en) 1999-09-30 2000-05-16 Method and system for recording operating system call information

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27951599A JP3767276B2 (ja) 1999-09-30 1999-09-30 システムコール情報の記録方法および記録装置

Publications (2)

Publication Number Publication Date
JP2001101029A JP2001101029A (ja) 2001-04-13
JP3767276B2 true JP3767276B2 (ja) 2006-04-19

Family

ID=17612121

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27951599A Expired - Fee Related JP3767276B2 (ja) 1999-09-30 1999-09-30 システムコール情報の記録方法および記録装置

Country Status (2)

Country Link
US (1) US7017157B1 (ja)
JP (1) JP3767276B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
MXPA04000999A (es) * 2001-08-01 2004-04-20 Matsushita Electric Ind Co Ltd Sistema de comunicacion con encriptacion.
JP4967266B2 (ja) * 2005-07-14 2012-07-04 セイコーエプソン株式会社 デバイス制御システム、及びデバイス制御処理方法
GB0521792D0 (en) * 2005-10-26 2005-12-07 Ibm A method, apparatus and computer program for validating source code
US7689815B2 (en) * 2007-10-12 2010-03-30 Freescale Semiconductor, Inc Debug instruction for use in a data processing system
KR102007894B1 (ko) * 2017-01-17 2019-08-06 한양대학교 산학협력단 시스템 콜을 재현하는 방법, 이를 이용하는 컴퓨팅 시스템, 및 프로그램

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4462077A (en) * 1982-06-24 1984-07-24 Bell Telephone Laboratories, Incorporated Trace facility for use in multiprocessing environment
US5274811A (en) * 1989-06-19 1993-12-28 Digital Equipment Corporation Method for quickly acquiring and using very long traces of mixed system and user memory references
JP2777496B2 (ja) * 1991-02-28 1998-07-16 インターナショナル・ビジネス・マシーンズ・コーポレイション コンピュータシステムにおいてマルチプロセスをプロファイリングする際の使用方法
US6126329A (en) * 1993-06-08 2000-10-03 Rational Software Coporation Method and apparatus for accurate profiling of computer programs
DK0721620T3 (da) * 1993-09-28 1997-12-08 Siemens Ag Tracer-system til fejlanalyse i løbende realtidssystemer
US6260057B1 (en) * 1995-03-01 2001-07-10 Sun Microsystems, Inc. Apparatus and method for high performance implementation of system calls
US5807606A (en) * 1995-08-24 1998-09-15 Mpm Corporation Applying adhesive to substrates
US5867647A (en) * 1996-02-09 1999-02-02 Secure Computing Corporation System and method for securing compiled program code
US5771385A (en) * 1996-03-29 1998-06-23 Sun Microsystems, Inc. Setting and getting system debug flags by name at runtime
US6047123A (en) * 1997-03-27 2000-04-04 Hewlett-Packard Company Methods for recording a compilable graphics call trace
US6154857A (en) * 1997-04-08 2000-11-28 Advanced Micro Devices, Inc. Microprocessor-based device incorporating a cache for capturing software performance profiling data
US6314530B1 (en) * 1997-04-08 2001-11-06 Advanced Micro Devices, Inc. Processor having a trace access instruction to access on-chip trace memory
US6094729A (en) * 1997-04-08 2000-07-25 Advanced Micro Devices, Inc. Debug interface including a compact trace record storage
US6009270A (en) * 1997-04-08 1999-12-28 Advanced Micro Devices, Inc. Trace synchronization in a processor
US6421738B1 (en) * 1997-07-15 2002-07-16 Microsoft Corporation Method and system for capturing and encoding full-screen video graphics
US6546548B1 (en) * 1997-12-12 2003-04-08 International Business Machines Corporation Method and system for compensating for output overhead in trace data using initial calibration information
US6553564B1 (en) * 1997-12-12 2003-04-22 International Business Machines Corporation Process and system for merging trace data for primarily interpreted methods
US6175914B1 (en) * 1997-12-17 2001-01-16 Advanced Micro Devices, Inc. Processor including a combined parallel debug and trace port and a serial port
US6631423B1 (en) * 1998-03-31 2003-10-07 Hewlett-Packard Development Company, L.P. System and method for assessing performance optimizations in a graphics system
US6223338B1 (en) * 1998-09-30 2001-04-24 International Business Machines Corporation Method and system for software instruction level tracing in a data processing system
US6351844B1 (en) * 1998-11-05 2002-02-26 Hewlett-Packard Company Method for selecting active code traces for translation in a caching dynamic translator
US6418530B2 (en) * 1999-02-18 2002-07-09 Hewlett-Packard Company Hardware/software system for instruction profiling and trace selection using branch history information for branch predictions

Also Published As

Publication number Publication date
US7017157B1 (en) 2006-03-21
JP2001101029A (ja) 2001-04-13

Similar Documents

Publication Publication Date Title
JP2983542B2 (ja) 処理高速化装置
JP3767276B2 (ja) システムコール情報の記録方法および記録装置
US5819024A (en) Fault analysis system
JPS63182754A (ja) 障害解析情報の編集出力方式
US6738885B1 (en) Device and method for storing information in memory
JPH10240522A (ja) 演算装置
JP2731047B2 (ja) プログラムのオペランドチェック方式
US7281166B1 (en) User-customizable input error handling
JP3695078B2 (ja) パルス出力命令を持つプログラマブルコントローラ
JPH08171501A (ja) ファームウェアデバッグ方法
JP2937893B2 (ja) 入力データのチェック方法
KR100222304B1 (ko) 프로그래머블 로직 콘트롤러 로더의 디바이스 판별방법
JPH02162458A (ja) 並列処理装置
JPS59220849A (ja) イメ−ジ比較制御方式
US20050262320A1 (en) Register unit
JPH0792768B2 (ja) マイクロコンピュータ
JPH05298144A (ja) データトレース方式
JPH0561755A (ja) 順編成フアイル処理方式
JPH05189231A (ja) 命令フェッチにおけるエラー処理方式
JPH02242445A (ja) 情報処理装置のデバッグ機構
JPS605350A (ja) プログラムル−ト記録方式
JPH07295806A (ja) タイマリード制御装置
JPH05127893A (ja) マイクロプログラム制御方式
JPH086689A (ja) コマンド入力時の補完方式
JPH05342064A (ja) トレーサ回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060123

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090210

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100210

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110210

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120210

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130210

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140210

Year of fee payment: 8

LAPS Cancellation because of no payment of annual fees